

Relatório Técnico: "Uma Implementação de uma Rede em Chip (NoC) SPIN com 8 Roteadores em Verilog

Diego Luan de Souza Tavares
Curso de Ciência da Computação
Universidade Federal do RN
Natal, RN
luan.souza.134@ufrn.edu.br

Thiago Lopes Martins
Curso de Ciência da Computação
Universidade Federal do RN
Natal, RN
thiago.martins.702@ufrn.edu.br

Yuri Maximiliano Brasileiro de Souza
Curso de Ciência da Computação
Universidade Federal do RN
Natal, RN
yurimax322@gmail.com

Resumo—O contínuo avanço na integração de componentes em Sistemas em Chip (SoCs) evidenciou as limitações dos barramentos tradicionais, impulsionando a adoção de Redes em Chip (NoCs) como infraestrutura de comunicação escalável. Este trabalho apresenta o projeto, a implementação em nível de transferência de registradores (RTL) e a validação de um modelo da rede SPIN (Scalable Programmable Integrated Network). A arquitetura foi desenvolvida na linguagem Verilog e compreende uma topologia de árvore gorda quaternária (fat-tree) composta por 8 roteadores interconectados em dois níveis, capazes de interligar até 16 terminais periféricos. O modelo incorpora técnicas de comutação do tipo wormhole e um mecanismo de controle de fluxo baseado em créditos, operando sobre buffers circulares FIFO parametrizáveis. O tráfego físico ocorre em modo full-duplex através de canais de 36 bits, gerenciados por árbitros distribuídos em hardware que resolvem contenções e viabilizam o roteamento determinístico e adaptativo. Para testar a corretude do projeto, a validação foi conduzida no simulador Icarus Verilog (iverilog) por meio de testbenches automáticos. As simulações criaram tráfego concorrente e os resultados, comprovados por logs e diagramas de formas de onda (ou waveforms), atestaram a integridade e funcionamento no roteamento dos flits, a alocação correta das portas e a não perdas de dados. Dessa forma, conclui-se que o modelo RTL atende as especificações de operação da rede SPIN, oferecendo uma solução funcional e robusta.

Index Terms—Verilog, NoCs, SPIN, FIFO, Roteador, RTL.

I. INTRODUÇÃO

Este trabalho apresenta o projeto, a implementação e a validação funcional de um modelo de Rede em Chip (NoC) baseado na arquitetura SPIN (*Scalable Programmable Integrated Network*), composta por uma infraestrutura interconectada de 8 roteadores RSPIN. Desenvolvida originalmente no LIP6/ASIM da Universidade de Paris, a arquitetura SPIN surge como uma alternativa robusta para mitigar os gargalos de escalabilidade, alta latência e contenção de largura de banda inerentes aos barramentos compartilhados tradicionais em Sistemas em Chip (SoCs) complexos.

A essência do sistema baseia-se na topologia de árvore gorda quaternária (*quaternary fat-tree*), onde os nodos internos são representados pelos roteadores RSPIN e as folhas correspondem aos terminais (como núcleos de processamento e memórias). Cada bloco construtivo básico atua como uma

chave de chaveamento 8×8 , contendo 4 portas bidirecionais superiores (U3-U0) e 4 portas bidirecionais inferiores (D3-D0). A interface física estabelecida neste projeto implementa com precisão o enlace SPIN através de dois canais unidirecionais simultâneos (*full-duplex*), operando com canais principais de 36 bits (32 bits dedicados à carga útil ou cabeçalho e 4 bits de *tag* para controle de enquadramento, paridade e erro) aliados a sinais adicionais de validação de dados e retorno de créditos.

A eficiência no tráfego de mensagens é assegurada pela adoção do chaveamento por pacotes do tipo *wormhole*, no qual o pacote é fragmentado em unidades menores chamadas *flits*. O *flit* de cabeçalho (*Header*), identificado pela ativação da flag de início de pacote (*Begin Packet* - BP), carrega em seus bits menos significativos [9:0] o endereço de destino necessário para o algoritmo de roteamento distribuído na árvore. Para otimizar a área de silício ocupada e garantir vazão contínua, o controle de fluxo é baseado em créditos, associado a buffers circulares do tipo FIFO parametrizados com profundidade padrão de 4 palavras para os canais de entrada.

Desenvolvido integralmente na linguagem de descrição de hardware (HDL) Verilog, este projeto visa mapear o comportamento concorrente das unidades de gerenciamento inferior (DN), superior (UP) e buffers centrais (Q) que constituem a arquitetura operativa interna do RSPIN. A validação do modelo com 8 roteadores permite analisar as propriedades de caminhos adaptativos e determinísticos oferecidos pela topologia sob cenários de simulação funcional.

O restante deste artigo está organizado da seguinte forma: a Seção II aborda o referencial teórico aprofundado da arquitetura SPIN; a Seção III detalha o modelo RTL implementado e a infraestrutura dos módulos em Verilog; a Seção IV expõe e discute os resultados obtidos através das formas de onda obtidas em simulação; e, por fim, a Seção V sintetiza as conclusões obtidas e propõe melhorias futuras.

II. REFERENCIAL TEÓRICO

A. Topologia SPIN e Árvore Gorda

A arquitetura *Scalable Programmable Integrated Network* (SPIN) foi projetada para interconectar dezenas de núcleos em um único chip, utilizando uma topologia em árvore gorda quaternária (*fat-tree*) [3]. Diferente de malhas 2D (*mesh*), a árvore gorda garante que a largura de banda aumente progressivamente em direção à raiz da rede, reduzindo gargalos de comunicação. Os nodos internos dessa árvore são compostos por roteadores RSPIN, que possuem 4 portas superiores e 4 portas inferiores, enquanto os processadores e memórias (terminais) são conectados às folhas da árvore [6].

B. Comutação Wormhole e Roteamento

A transferência de dados na rede SPIN baseia-se na técnica de comutação *wormhole* [3]. Nessa abordagem, os pacotes são segmentados em unidades menores denominadas *flits* (*flow control units*). O *flit* de cabeçalho, identificado pela *tag* de *Begin Packet* (BP), contém o endereço de destino nos seus bits menos significativos e é responsável por arbitrar o caminho nas chaves dos roteadores subsequentes. Os *flits* de carga útil (*payload*) seguem o caminho estabelecido, sendo o percurso fechado após a passagem do *flit* de fim de pacote (*End of Packet* - EP).

C. Arquitetura do Roteador e Controle de Fluxo

O roteador RSPIN é o núcleo operacional da rede. Para evitar a perda de pacotes e gerenciar colisões temporárias, a rede utiliza um mecanismo de controle de fluxo baseado em créditos [4]. Cada canal de entrada possui buffers do tipo FIFO (tipicamente com profundidade de 4 palavras) para armazenar os *flits* em trânsito. O roteador adjacente apenas realiza a transmissão de um novo *flit* caso possua créditos disponíveis, indicando que há espaço livre no buffer do receptor [6].

D. Interface de Comunicação VCI

Para que blocos de Propriedade Intelectual (IPs), como núcleos de processadores RISC e memórias cache, possam interagir perfeitamente com a infraestrutura da rede, é necessária uma interface de padronização. A rede SPIN adota *wrappers* baseados no padrão *Virtual Component Interface* (VCI) [5]. Essa interface dissocia o protocolo de comunicação interna dos IPs (iniciadores e alvos) da complexidade de roteamento e comutação física exigida pela arquitetura da NoC.

III. MODELO IMPLEMENTADO

A infraestrutura de hardware da rede SPIN foi integralmente desenvolvida em linguagem de descrição de hardware (HDL) Verilog em nível de transferência de registradores (RTL). O projeto foi particionado em módulos hierárquicos para a instanciação e o roteamento dos sinais.

A. Parâmetros Globais da Rede (*config.vh*)

Todas as larguras de barramento e constantes de roteamento foram centralizadas no arquivo *config.vh*. A interface física de comunicação foi definida para trafegar dados em canais *full-duplex*. Cada enlace unidirecional exige 38 bits, organizados da seguinte forma:

- **Canal principal (36 bits):** Composto por 32 bits dedicados ao dado bruto (*payload*) ou informações de roteamento (SPIN_DATA_W), e 4 bits de enquadramento (SPIN_TAG_W).
- **Sinais de Controle (2 bits):** Utilizados para o controle de fluxo, sendo 1 bit para validação dos dados (*Data Valid* - dv) e 1 bit para retorno de créditos (cr).

O formato de pacote para a comutação *wormhole* utiliza os *tags* para identificar limites. O bit 0 (TAG_BP_BIT) marca o início do pacote (cabeçalho), que aloja o endereço de destino em seus 10 bits menos significativos. O fim da transmissão é sinalizado pela ativação do bit 1 (TAG_EP_BIT).

B. Filas Circulares e Controle de Fluxo (*fifo.v*)

O armazenamento temporário dos *flits* nos canais de entrada foi modelado no módulo *fifo.v*. Trata-se de uma fila circular parametrizável, instanciada por padrão com profundidade de 4 posições (DEPTH = 4) e largura de 36 bits (WIDTH = 36). O módulo controla dois ponteiros independentes de leitura e escrita (*rptr* e *wptr*), além de um contador (*count*) que atualiza as *flags* de estado *full* e *empty*. A lógica sequencial foi otimizada para permitir operações simultâneas de leitura e escrita no mesmo ciclo de *clock*, garantindo o escoamento contínuo dos pacotes sem inserção de estados de espera desnecessários.

C. Microarquitetura do Roteador (*roteador_rspin.v*)

O roteador, encapsulado no módulo *roteador_rspin.v*, atua como a chave 8×8 do sistema. Para gerenciar a concorrência e a complexidade do roteamento, a parte operativa interna foi subdividida em três subunidades funcionais:

- **Unidades UP (*unidade_up.v*):** Módulos responsáveis por gerenciar os canais de entrada superiores e direcionar o fluxo para os canais de saída inferiores.
- **Unidades DN (*unidade_dn.v*):** Módulos espelhados que gerenciam os canais de entrada inferiores, direcionando o tráfego para os canais de saída superiores.
- **Unidades Q (*unidade_q.v*):** Blocos encarregados da gestão das entradas e saídas dos *buffers* centrais, intermediando a inversão de direção dos pacotes.

D. Topologia Global (*rede_spin_top.v*)

Para compor o sistema final requerido, um módulo de topo, nomeado *rede_spin_top.v*, foi criado. Este arquivo é o topo da hierarquia estrutural e instancia os 8 roteadores RSPIN, declarando os cabos lógicos (*wires*) necessários para interconectá-los na topologia de árvore gorda quaternária.

E. Diagrama de Blocos




Figura 1. Diagrama esquemático da interconexão dos roteadores.

IV. RESULTADOS E VALIDAÇÃO

Para atestar a corretude da modelagem RTL, o sistema foi submetido a simulações funcionais utilizando o simulador Icarus Verilog (iverilog). Em vez de depender exclusivamente da inspeção visual de formas de onda, a estratégia de validação baseou-se na construção de *testbenches* auto-verificáveis, capazes de injetar estímulos e conferir os dados de saída automaticamente.

A. Validação em Nível de Componente

O primeiro estágio da validação concentrou-se nas filas circulares FIFO, essenciais para o controle de fluxo. O módulo `tb_fifo.v` validou com sucesso as guardas de *overflow* e *underflow*, operações de leitura e escrita simultâneas no mesmo ciclo de *clock*, e o comportamento de *wraparound* dos ponteiros.




Figura 2. Waveform do FIFO com depth = 4




Figura 3. Waveform do FIFO com depth = 18

Em seguida, o roteador individual foi testado no módulo `tb_roteador_rspin.v`. Foram validados os três cenários de roteamento de um nodo folha:

- **Descida Determinística:** Um *flit* recebido por uma porta superior (UP) foi corretamente direcionado à porta inferior (DN) do terminal de destino.
- **Turnaround:** Um pacote originado em uma porta inferior, com destino a um terminal da mesma folha, retornou por outra porta inferior sem acessar o nível superior da rede.
- **Subida Adaptativa:** Pacotes destinados a outras folhas foram encaminhados para a raiz através de portas superiores disponíveis.

B. Validação da Rede Top-Level

A validação global da infraestrutura ocorreu no módulo `tb_rede_spin_top.v`, instanciando a topologia completa para interconectar 16 terminais. Foram simulados os cenários de tráfego *cross-leaf* (comunicação entre folhas distintas, como do terminal 1 para o 13) e *turnaround* (do terminal 0 para o 3).

O teste de maior estresse consistiu no roteamento concorrente, injetando pacotes simultâneos do terminal 0 para o 8 e do 4 para o 12. O sistema processou as requisições, arbitrou

o uso dos canais e entregou todos os pacotes aos terminais de destino na ordem correta (cabeçalho, corpo e fim de pacote), validando integralmente o controle de fluxo por créditos e o chaveamento *wormhole*. Os *logs* de simulação relataram zero erros em todos os cenários estipulados].

V. CONCLUSÕES

Este trabalho apresentou o desenvolvimento bem-sucedido de um modelo em nível RTL da rede em chip SPIN. A implementação em Verilog demonstrou que a arquitetura em árvore gorda quaternária, associada ao chaveamento *wormhole*, fornece uma base robusta para a comunicação entre múltiplos núcleos em Sistemas em Chip (SoCs).

A divisão hierárquica do projeto (unidades UP, DN, e Q) e a implementação de *buffers* FIFO parametrizáveis facilitaram a estruturação de uma rede escalável. As simulações comprovaram que o árbitro e o controle de fluxo baseado em créditos operam corretamente sob diferentes condições de tráfego, mitigando perdas de dados e garantindo a entrega precisa dos pacotes através de rotas determinísticas e adaptativas.

REFERÊNCIAS

- [1] D. A. Patterson e J. L. Hennessy, *Computer Organization and Design: The Hardware/Software Interface*. Morgan Kaufmann, 5ª ed., 2013.
- [2] A. S. Tanenbaum e D. J. Wetherall, *Computer Networks*. Pearson, 5ª ed., 2010.
- [3] A. Guerrier and A. Greiner, "A generic architecture for on-chip packet-switched interconnections," *Design, Automation and Test in Europe Conference and Exhibition (DATE)*, pp. 250-256, 2000.
- [4] P. Guerrier and A. Greiner, "Micro-network for SoC implementation of a 32-port SPIN network," *Proceedings of the ASP-DAC*, 2001.
- [5] P. G. Paulin et al., "Using VCI in a on-chip system around SPIN network," *LIP6/ASIM Technical Report*, Université Pierre et Marie Curie, Paris.
- [6] C. Zeferino, "Redes-em-Chip: Estudo de Caso: Rede SPIN," Material de aula.