

Fondamenti di Elettronica

[Appunti di Piai Luca]

Academic Year 2023-2024

Indice

1	Elettronica dello stato solido	7
1.1	Materiali dell'elettronica a stato solido	7
1.2	Modello a legame covalente	8
1.3	Correnti di deriva e mobilità nei semiconduttori	9
1.3.1	Corrente di deriva	9
1.3.2	Mobilità	10
1.4	Resistività del silicio intrinseco	10
1.5	Semiconduttori drogati	10
1.5.1	Impurità di tipo donatore e accettore per il silicio	10
1.6	Concentrazioni degli elettroni e delle lacune nei semiconduttori estrinseci	11
1.6.1	Materiali di tipo n e di tipo p	11
1.7	Mobilità e resistività nei semiconduttori estrinseci	11
1.8	Corrente di diffusione e corrente totale	12
1.9	Modello a bande di energia	12
2	Diodo a stato solido e circuiti a diodi	14
2.1	Diodo a giunzione pn	14
2.1.1	Elettrostatica della giunzione pn	14
2.2	Caratteristica i-v del diodo	16
2.3	Diodo in polarizzazione diretta, inversa e nulla	17
2.3.1	Polarizzazione diretta	17
2.3.2	Polarizzazione inversa	17
2.3.3	Polarizzazione nulla	19
2.4	Capacità della giunzione pn	19
2.4.1	Capacità in polarizzazione inversa	19
2.4.2	Capacità in polarizzazione diretta	19
3	Transistori a effetto di campo	21
3.1	Il condensatore MOS	21
3.1.1	Regione di accumulazione	21
3.1.2	Regione di svuotamento	22
3.1.3	Regione di inversione	22
3.2	MOSFET a canale n (NMOS)	23
3.2.1	Analisi qualitativa del comportamento i-v del transistor NMOS	23
3.2.2	Regione del triodo o regione lineare del transistor NMOS	24
3.2.3	Regione di saturazione del transistor NMOS	27
3.2.4	Modulazione della lunghezza di canale	28
3.2.5	Caratteristiche di trasferimento e transistori a svuotamento	28
3.2.6	Effetto body	29
3.3	MOSFET a canale p (PMOS)	30
3.4	Simboli circuitali	31

3.5	Capacità del MOSFET	31
3.5.1	Capacità del transistor NMOS nella regione di triodo	32
3.5.2	Capacità nella regione di saturazione	33
3.5.3	Capacità nella regione di interdizione	33
3.6	Riduzione delle dimensioni del transistor MOS	34
3.6.1	Corrente di drain e capacità di gate	34
3.6.2	Densità di integrazione e di potenza	34
3.6.3	Il prodotto ritardo-potenza e frequenza di transizione	34
3.6.4	Corrente di sottosoglia	35
4	Introduzione all'elettronica digitale	36
4.1	Porte logiche ideali	36
4.2	Definizione dei livelli logici e dei margini di rumore	36
4.2.1	Livelli logici	37
4.2.2	Margini di rumore	38
4.2.3	Criteri di progetto per porte logiche	38
4.3	Risposta dinamica di una porta logica	38
4.4	Progetto di circuiti logici NMOS	39
4.4.1	Invertitore NMOS con carico resistivo	39
4.4.2	La resistenza on del MOSFET	41
4.4.3	Il problema del resistore di carico	42
4.5	Utilizzo di dispositivi attivi in alternativa al resistore di carico	42
4.5.1	Invertitore NMOS con dispositivo di carico in saturazione	44
4.5.2	Invertitore NMOS con dispositivo di carico in regione lineare	44
4.5.3	Invertitore NMOS con dispositivo di carico a svuotamento	45
4.5.4	Invertitore pseudo-NMOS	45
4.5.5	Conclusioni sulle alternative alla resistenza di carico	45
4.6	Porte logiche NMOS elementari	45
4.6.1	Porte NOR	45
4.6.2	Porte NAND	46
4.7	Dissipazione di potenza statica e dinamica	47
4.7.1	Riduzione e aumento della potenza	48
4.8	Comportamento dinamico delle porte MOS	48
4.8.1	Capacità nei circuiti logici MOS	48
4.8.2	Risposta dinamica dell'invertitore NMOS con carico resistivo	48
5	Progetto di circuiti logici MOS complementari (CMOS)	51
5.1	Tecnologia dell'invertitore CMOS	51
5.2	Caratteristica di trasferimento dell'invertitore CMOS	52
5.3	Comportamento dinamico dell'invertitore CMOS	53
5.3.1	Stima dei ritardi di propagazione nel caso ideale	53
5.3.2	Tempi di ritardo	54
5.3.3	Scalamento delle prestazioni	54
5.3.4	Ritardo di una cascata di invertitori	54
5.4	Dissipazione di potenza e prodotto ritardo-potenza nelle logiche CMOS	55
5.5	Porte NOR e NAND CMOS	56
5.6	La porta di trasmissione CMOS	57
5.7	Circuito bistabile	58
5.7.1	Latch Bistabile	58
5.7.2	Flip-flop RS	58

6	Memorie MOS e circuiti sequenziali	60
6.1	Memorie ad accesso casuale	60
6.1.1	Un chip di memoria da 256 Mbit	60
6.2	Celle di memoria statiche	62
6.2.1	La cella di memoria a sei transistori (6-T)	62
6.3	Celle di memoria dinamiche	63
6.3.1	Cella di memoria a un transistor (1-T)	63
6.4	Amplificatori di lettura	65
6.5	Decodificatori di indirizzo	65
6.5.1	Decodificatori di riga NOR e NAND	65
6.5.2	Decodificatore di colonna a pass-transistor	67
6.6	Memorie a sola lettura (ROM)	69
6.7	Memorie flash	70
6.7.1	Scrittura e lettura delle memorie flash	70
7	Sistemi analogici e amplificatori operazionali	73
7.1	Amplificazione	73
7.1.1	Guadagno di tensione, corrente e potenza	74
7.2	Modelli a doppio bipolo	74
7.2.1	I parametri g	75
7.2.2	Disadattamento delle impedenze del generatore e di carico	76
7.3	Modello dell'amplificatore differenziale	76
7.3.1	Caratteristica di trasferimento di tensione dell'amplificatore differenziale	77
7.4	Distorsione negli amplificatori	78
7.5	Funzione di trasferimento dell'amplificatore	78
7.5.1	Amplificatore passa-basso	79
7.5.2	Amplificatore passa-alto	80
7.5.3	Amplificatore passa-banda	80
8	Il transistor come amplificatore e amplificazione lineare	82
8.1	Il transistor come amplificatore	82
8.1.1	L'amplificatore a MOSFET	82
8.2	Condensatori di accoppiamento e di bypass	82
8.3	Analisi in AC e DC: utilizzo dei circuiti equivalenti	84
8.4	Comportamento per piccoli segnali del diodo	84
8.4.1	Attenuatore controllato in corrente	86
8.5	Modello per piccoli segnali del MOSFET	86
8.6	Analisi per piccoli segnali di un amplificatore a source comune	88
8.6.1	Semplificazioni per il modello di piccolo segnale	89
8.7	Polarizzazione a 4 resistori	90
8.8	Resistenza in e out dell'amplificatore a source comune	92
8.9	Escursione massima del segnale in uscita	93
9	Amplificatori a singolo transistor	94
9.1	Applicazione e prelievo del segnale: MOSFET	94
9.2	Circuiti inseguitori (C-D)	95
9.2.1	Guadagno di tensione	96
9.2.2	Resistenza di ingresso	97
9.2.3	Resistenza di uscita	97
9.3	Amplificatori non invertenti (C-G)	97
9.3.1	Guadagno di tensione	98

9.3.2	Resistenza di ingresso	98
9.3.3	Resistenza di uscita	99
9.4	Caratteristiche semplificate degli amplificatori a singolo MOSFET	99
9.5	Progetto dei condensatori di accoppiamento e di bypass	99
10	Amplificatori differenziali e operazionali	100
10.1	Amplificatori accoppiati in AC	100
10.2	Amplificatori differenziali	101
10.2.1	Polarizzazione con generatore elettronico	101
10.2.2	Analisi in DC dell'amplificatore differenziale	101
10.2.3	Analisi in AC dell'amplificatore differenziale	102
10.2.4	Caratteristica di trasferimento di piccolo segnale per l'amplificatore differenziale	104
10.3	Amplificatore operazionale elementare CMOS: circuito	105
11	Amplificatori operazionali ideali e reali	106
11.1	Amplificatore operazionale ideale	106
11.1.1	Amplificatore invertente ideale	106
11.1.2	Amplificatore non invertente ideale	107
11.1.3	Amplificatore inseguitore ideale	108
11.1.4	Amplificatore sommatore ideale	109
11.1.5	Amplificatore sottrattore ideale	110
11.1.6	Filtri attivi ideali: passa basso e passa alto	111
11.1.7	Integratore e derivatore	112
11.2	Amplificatore operazionale non ideale	113
11.2.1	Amplificatore invertente reale	113
11.2.2	Amplificatore non invertente reale	114
11.2.3	Cause di errore negli operazionali: correnti DC e limitazioni sull'uscita	114
11.2.4	Risposta in frequenza dell'operazionale: amplificatore singolo polo . .	115
11.2.5	Riepilogo caratteristiche amplificatori invertenti e non invertenti reali	116
11.2.6	Limitazioni di ampio segnale: slew rate e banda di ampio segnale . .	117

Capitolo 1

Elettronica dello stato solido

1.1 Materiali dell'elettronica a stato solido

I materiali vengono suddivisi in 3 categorie in base alla loro *resistività* ρ :

1. *isolanti* se $\rho > 10^5 \Omega cm$;
2. *semiconduttori* se $10^{-3} < \rho < 10^5 \Omega cm$;
3. *conduttori* se $\rho < 10^{-3} \Omega cm$;

Ci interesseremo in particolare dei semiconduttori: questi ricoprono un ruolo fondamentale nell'elettronica. Vedremo infatti che attraverso particolari tecniche, si riesce a far diventare un semiconduttore un conduttore o un isolante per soddisfare i nostri scopi. Il semiconduttore più utilizzato in passato era il germanio, è stato poi sostituito dal silicio in quanto quest'ultimo presenta una maggiore ampiezza di *banda proibita*, un costo ridotto e una maggiore facilità di ossidazione (necessaria per isolare i componenti).

In generale i semiconduttori sono formati con solo atomi della quarta colonna della tavola periodica, oppure possono essere composti con elementi della terza e quinta colonna o della seconda e sesta. Nel primo caso vengono chiamati **semiconduttori elementari**, nel secondo caso **semiconduttori composti**.

		IIIA		IVA		VA		VIA	
		5	10.811	6	12.01115	7	14.0067	8	15.9994
			B		C		N		O
			Boro		Carbonio		Azoto		Ossigeno
		13	26.9815	14	28.086	15	30.9738	16	32.064
			Al		Si		P		S
			Aluminio		Silicio		Fosforo		Zolfo
IIB		30	65.37	31	69.72	32	72.59	33	74.922
			Zn		Ga		Ge		As
			Zinco		Gallio		Germanio		Arsenico
		34	78.96						
			Se						
			Selenio						
		48	112.40	49	114.82	50	118.69	51	121.75
			Cd		In		Sn		Sb
			Cadmio		Indio		Stagno		Antimonio
		52	127.60						
			Te						
			Tellurio						
		80	200.59	81	204.37	82	207.19	83	208.980
			Hg		Tl		Pb		Bi
			Mercurio		Tallio		Piombo		Bismuto
		84	(210)						
			Po						
			Polonio						

Figura 1.1: Semiconduttori elementari più importanti

1.2 Modello a legame covalente

I materiali vengono classificati in *amorfi*, *policristallini* e *cristallini* in base alle caratteristiche della distribuzione degli atomi. In particolare, i materiali amorfi sono caratterizzati da una struttura completamente disordinata, i cristallini presentano invece una distribuzione regolare degli atomi mentre i policristallini sono costituiti da un insieme di grani cristallini. A noi interessano in particolare i materiali cristallini, questi permettono di sfruttare le proprietà dei semiconduttori.

Abbiamo visto che il silicio appartiene alla quarta colonna, dunque presenta quattro elettroni di valenza nell'orbitale più esterno (elettroni che partecipano alla formazione dei legami chimici). Nella forma cristallina, ogni atomo di silicio forma un legame covalente con altri quattro atomi.




Figura 1.2: Modello a legame covalente

In realtà i legami covalenti tra gli atomi di silicio, sono tutti soddisfatti se ci troviamo alla temperatura dello zero assoluto. In tali condizioni non sono presenti elettroni disponibili per la conduzione, il semiconduttore di fatto si comporta come un isolante. In generale si nota che l'aumento della temperatura aggiunge energia al sistema, ciò causa la rottura di alcuni legami generando di conseguenza coppie **elettro-ne-lacuna**. In questo modo qualche elettrone (di carica $-q$) può partecipare alla conduzione.




Figura 1.3: Reticolo cristallino in 2D per temperatura a 0K e rottura di un legame covalente

Le lacune (o *vacanze*) sono delle portatrici di carica opposta rispetto a quella degli elettroni. Un elettrone appartenente a un legame covalente adiacente può occupare il posto lasciato libero dal primo elettrone, creando una lacuna in punto diverso del semiconduttore; in questo modo la lacuna può spostarsi all'interno del cristallo, dando luogo a quello che può essere visto come il moto di una carica positiva $+q$.

La densità degli elettroni liberi per un materiale intrinseco¹ è detta **concentrazione intrinseca** n_i (cm^{-3}) e dipende dal materiale e dalla temperatura. La concentrazione intrinseca è data dalla seguente formula:

$$n_i^2 = BT^3 \exp\left(-\frac{E_G}{kT}\right) \quad \text{cm}^{-6} \quad (1.1)$$

dove:

- E_G è l'ampiezza della banda proibita del semiconduttore in eV (elettronvolt);
- k è la costante di Boltzmann;
- T è la temperatura assoluta in K ;
- B è un parametro caratteristico del materiale.

L'**ampiezza della banda proibita** E_G rappresenta il minimo valore di energia necessario a rompere un legame covalente e liberare un elettrone. Più il valore di E_G è alto e più è difficile rendere un semiconduttore un conduttore o un isolante.

La **concentrazione di elettroni** liberi viene indicata con n ($\text{elettroni}/\text{cm}^3$), nel caso di un semiconduttore intrinseco coincide con la concentrazione intrinseca: $n = n_i$. La **concentrazione di lacune** viene indicata con p ($\text{lacune}/\text{cm}^3$). Nel caso del silicio intrinseco si ha $n = n_i = p$, vale inoltre la relazione

$$pn = n_i^2 \quad (1.2)$$

se il semiconduttore è in *equilibrio termodinamico* (senza l'applicazione di una tensione esterna).

Semiconduttori	Banda proibita E_G (eV)
Carbonio	5.47
Silicio	1.12
Germanio	0.66
Stagno	0.082
Arseniuro di gallio	1.42
Nitrato di gallio	3.49
Fosforo di indio	1.35
Nitrato di boro	7.5
Carburo di silicio	3.26
Seleniuro di cadmio	1.7

1.3 Correnti di deriva e mobilità nei semiconduttori

1.3.1 Corrente di deriva

La resistività ρ e la conducibilità $\sigma = 1/\rho$, caratterizzano il flusso di corrente in un materiale a cui si applica un campo elettrico. Le particelle cariche si muovono o *derivano* sotto l'influenza

¹Materiale che non contiene impurità.

del campo elettrico applicato, questo dà origine a una corrente che viene chiamata **corrente di deriva**. La **densità di corrente di deriva** j è definita da:

$$j = Qv \quad (C/cm^3)(cm/s) = (A/cm^2) \quad (1.3)$$

dove Q è la densità di carica, v è la velocità delle cariche dovuta al campo elettrico e j è la densità di corrente (la carica in Coulomb che si muove attraverso una sezione di area unitaria).

1.3.2 Mobilità

Per campi piccoli, la velocità di deriva v è proporzionale al campo elettrico E . La costante di proporzionalità è detta **mobilità** μ :

$$v_n = -\mu_n E \quad e \quad v_p = \mu_p E \quad (1.4)$$

dove v_n e v_p sono le velocità di elettroni e lacune, μ_n e μ_p sono le mobilità rispettive. La mobilità delle lacune è minore di quelle degli elettroni: questi ultimi sono liberi di muoversi nel cristallo, le lacune sono il risultato di molteplici rotture di legami.

Nota che la velocità dei portatori di carica non può essere arbitrariamente elevata: oltre ad un certo valore di campo elettrico (dipende dal semiconduttore) si raggiunge la **velocità di saturazione**.

1.4 Resistività del silicio intrinseco

Data la deriva di corrente e la mobilità, possiamo calcolare la conducibilità elettrica:

$$\begin{aligned} j_n^{drift} &= Q_n v_n = (-q_n)(-\mu_n E) = q_n \mu_n E \\ j_p^{drift} &= Q_p v_p = (-q_p)(-\mu_p E) = q_p \mu_p E \end{aligned} \quad (1.5)$$

$$j_{Tot}^{drift} = j_n + j_p = q(n\mu_n + p\mu_p)E = \sigma E \quad (1.6)$$

dove $\sigma = q(n\mu_n + p\mu_p) (\Omega cm)^{-1}$ indica la conducibilità.

1.5 Semiconduttori drogati

Con drogaggio si intende il processo con cui vengono aggiunte delle piccole quantità di impurità (di carica neutra) in un semiconduttore. In questo modo è possibile cambiare il numero di portatori di carica e di conseguenza è possibile controllare la resistività e altre proprietà del semiconduttore. Nel caso del silicio vengono aggiunte impurità che appartengono alla terza o quinta colonna della tavola periodica.

1.5.1 Impurità di tipo donatore e accettore per il silicio

Per esempio, drogiamo il silicio cristallino con un atomo di fosforo (**impurità di tipo donatore**). Il fosforo appartiene alla quinta colonna della tavola periodica, ha dunque 5 elettroni sull'orbita esterna, di questi, 4 possono legarsi con quelli degli atomi di silicio circostanti, 1 rimarrà libero nella struttura. In questo modo abbiamo ottenuto un elettrone per il processo di conduzione, inoltre ora, il fosforo, è carico positivamente (ha 5 protoni e 4 elettroni).

Se invece drogiamo il silicio cristallino con un atomo di boro (**impurità accettore**) otteniamo un legame incompleto che crea una lacuna. Per spostare un elettrone vicino

nella lacuna è richiesta poca energia, in questo modo la lacuna si muove e la carica si propaga attraverso il silicio. In questo caso è cambiato p e di conseguenza la conducibilità del materiale.




Figura 1.4: (a) Un atomo donatore (fosforo) cede un elettrone. (b) Presenza di una lacuna associata a un atomo accettore (boro).

1.6 Concentrazioni degli elettroni e delle lacune nei semiconduttori estrinseci

Un semiconduttore estrinseco (o drogato) si dice di **tipo n** se $n > p$ oppure di **tipo p** se $n < p$. Il portatore con la concentrazione più alta è il **portatore maggioritario**, quello con la concentrazione più bassa è il **portatore minoritario**. Le concentrazioni di atomi donatori e accettori sono indicate rispettivamente con i simboli N_D e N_A (*atomi/cm³*). La *neutralità della carica* (somma cariche positive e negative) deve essere nulla, quindi si deve avere che

$$q(N_D + p - N_A - n) = 0 \quad (1.7)$$

Inoltre si dimostra che anche per semiconduttori drogati in equilibrio termico vale la relazione $pn = n_i^2$.

1.6.1 Materiali di tipo n e di tipo p

Dalle equazioni 1.2 e 1.7 si dimostra che: per i materiali di *tipo n* la concentrazione di elettroni liberi è $n \approx (N_D - N_A)$; mentre per i materiali di *tipo p* la concentrazione di lacune è $p \approx (N_A - N_D)$.

1.7 Mobilità e resistività nei semiconduttori estrinseci

La presenza di impurità all'interno di un semiconduttore provoca la riduzione della mobilità rispetto al valore che avrebbe se il conduttore fosse puro. Ciò è causato dalla differente dimensione degli atomi dell'impurità rispetto a quelle del silicio, viene quindi alterata la perfetta periodicità della struttura cristallina. Inoltre, gli atomi delle impurità, sono ionizzati, dunque interagiscono con elettroni e lacune deviandone la traiettoria.

1.8 Corrente di diffusione e corrente totale

Abbiamo visto che le concentrazioni di elettroni e lacune dipendono dalle concentrazioni di atomi di drogaggio N_A e N_D . Variando le concentrazioni del drogante e/o il tipo di drogante nel semiconduttore, si vanno a creare delle zone in cui la concentrazione di portatori liberi non è uniforme (troppe lacune da una parte, troppi elettroni liberi dall'altra). In questi casi i portatori liberi tenderanno a muoversi dalle regioni ad alta concentrazione verso le regioni a bassa concentrazione di portatori (simile al comportamento di un gas). In questo modo si da origine ad una **corrente di diffusione**.

La **corrente totale** è data dalla somma tra corrente di deriva e di diffusione.

1.9 Modello a bande di energia

Si tratta di un modello alternativo che descrive la formazione delle coppie elettrone-lacuna nei semiconduttori e degli effetti del drogaggio sulle concentrazioni di portatori liberi.




Figura 1.5: Modello a bande di energia per un conduttore intrinseco

La **banda di conduzione** indica il livello di energia che deve avere un elettrone per essere libero. La **banda di valenza** indica il livello di energia che deve avere un elettrone per far parte di un legame covalente. E_C ed E_V indicano i livelli ai margini delle bande. La **banda proibita** (data dalla differenza $E_G = E_C - E_V$) comprende i valori di energia che non possono essere assunti dagli elettroni.

Quindi, più è ampia la banda proibita di un semiconduttore intrinseco, più energia bisogna fornire per poter rompere i legami covalenti e far muovere gli elettroni nella banda di conduzione. Materiali con un'ampia banda proibita sono buoni isolanti, quelli con una banda ristretta sono buoni conduttori.




Figura 1.6: Modello a bande di energia per un conduttore con donatori e con accettori

Nel caso di semiconduttori drogati si vanno a formare, all'interno della banda proibita, dei nuovi livelli. Nel caso di un semiconduttore con donatori: gli atomi donatori hanno elettroni

liberi con energia E_D ; dato che E_D è vicino a E_C , è semplice far passare gli elettroni nella banda di conduzione. Nel caso di un semiconduttore con accettori: gli atomi accettori hanno dei legami covalenti aperti con energia E_A ed, dato che E_A è vicino a E_V , è semplice per gli elettroni nella banda di valenza andare a completare tali legami.

Capitolo 2

Diodo a stato solido e circuiti a diodi

2.1 Diodo a giunzione pn

Un diodo è formato da due parti: un semiconduttore di tipo n unito ad un altro semiconduttore di tipo p . Tra i due semiconduttori individuiamo una **giunzione pn**, questa forma l'interfaccia tra le due regioni.




Figura 2.1: Struttura e simbolo circuitale di un diodo a giunzione pn

2.1.1 Elettrostatica della giunzione pn

Il diodo conduce se viene alimentato in un modo, blocca la corrente se viene alimentato nel verso opposto. Come ci riesce? Sfrutta il comportamento dei semiconduttori drogati.




Figura 2.2: Formazione di carica spaziale in prossimità della giunzione

Nella prima immagine gli elettroni sono attirati verso il polo positivo, le lacune vengono attratte verso il polo negativo. Il loro movimento crea il passaggio di corrente attraverso il diodo. Nella seconda immagine vale lo stesso ragionamento, tuttavia gli elettroni e le lacune non si spostano, rimangono immobili e dunque non c'è passaggio di corrente.

Torniamo a diodo scollegato. Nella regione p si ha un'alta concentrazione di lacune mentre nella regione n c'è un'alta concentrazione di elettroni. Come abbiamo visto nella sezione 1.8, tali differenze di concentrazioni generano una corrente di diffusione che tende a uniformare. Se questo processo di diffusione continuasse indisturbato, la concentrazione sarebbe uniforme e la giunzione pn cesserebbe di esistere. Il movimento di lacune e elettroni causa un secondo effetto: in questa fase, gli atomi donatori (che sono immobili) e accettori, presenti nelle due regioni, non sono più neutri, hanno carica positiva (regione n) e negativa (regione p). Questo fenomeno genera la **regione di carica spaziale** (RCS) svuotata di portatori mobili. In questo modo si va a generare un campo elettrico in cui scorre una corrente di deriva. La somma della corrente di diffusione e di deriva equivale a zero (come ci si potrebbe aspettare visto che il diodo non è collegato a nessuna ddp).





Figura 2.3: Formazione di carica spaziale in prossimità della giunzione

Il **potenziale di giunzione** è ai capi della regione di carica spaziale è dato da:

$$\Phi_j = - \int E(x) dx = V_T \ln \left(\frac{N_A N_D}{n_i^2} \right), \quad V_T = \frac{kT}{q} \quad (2.1)$$


dove V_T è la **tensione termica**. Possiamo calcolare la larghezza della regione di svuotamento usando la seguente formula:

$$w_{d0} = (x_n + x_p) = \sqrt{\frac{2\epsilon}{q} \left(\frac{1}{N_A} + \frac{1}{N_D} \right) \Phi_j} \quad (2.2)$$



Si può notare dalla 2.2 che la larghezza della regione dipende principalmente dal valore di drogaggio relativo alla regione meno drogata.

Abbiamo applicato al diodo una tensione v_D^1 , mentre i_D è la corrente che attraversa il diodo. Le regioni neutre hanno resistenza nulla, quindi tutta la tensione esterna cade ai capi della regione di carica spaziale.



dove

-
- ¹*D* sta per direct, cioè polarizzazione diretta.




Figura 2.5: Caratteristica $i - v$ diodo

- q è la carica dell'elettrone;
- k è la costante di Boltzmann;
- T è la temperatura assoluta (K);
- n è il fattore di idealità;
- $V_T = kT/q =$ tensione termica.

Il **fattore di idealità** assume il valore 1 per il diodo ideale.

2.3 Diodo in polarizzazione diretta, inversa e nulla

Si ha che:

- polarizzazione diretta: $i_D \approx \exp\left(\frac{v_D}{nV_T}\right)$;
- polarizzazione inversa: $i_D \approx -I_S$;
- polarizzazione nulla: $i_D \approx 0$.


2.3.1 Polarizzazione diretta

In polarizzazione diretta viene applicata $v_D > 0$ e un'elevata corrente fluisce nel diodo.

La caratteristica $i - v$ viene espressa in scala logaritmica. Tanto è più alta la pendenza della retta e tanto più il diodo si avvicina al comportamento ideale. Nel caso ideale la pendenza è di $60mV$ per decade. Dalla figura si nota che: più la corrente di saturazione I_S è alta e più viene ritardata l'accensione del diodo (a parità di fattore di idealità). Il valore di I_S è costante e dipende dal diodo che stiamo utilizzando.

2.3.2 Polarizzazione inversa

In polarizzazione inversa $v_D < 0$ e solo una piccola corrente I_S fluisce attraverso il diodo. Alimentando il diodo in questo modo, stiamo di fatto andando contro le correnti di diffusione


 Figura 2.6: Caratteristica $i - v$ in polarizzazione diretta

mentre agevoliamo le correnti di deriva. Ciò ha l'effetto di aumentare le dimensioni della regione di svuotamento. La nuova dimensione è data da:

$$w_d = w_{d0} \sqrt{1 + \frac{V_R}{\Phi_j}} \quad (2.4)$$

dove w_{d0} è data dalla 2.2 e $V_R = -v_D$ (tensione reverse).




Figura 2.7: Variazione delle grandezze elettrostatiche della regione di carica spaziale dovuto all'applicazione di una polarizzazione inversa

Corrente di saturazione in polarizzazione inversa Abbiamo ipotizzato che la corrente di saturazione inversa fosse costante. I_S è dovuta alla generazione di coppie elettrone-lacuna nella regione di carica spaziale. Il suo valore è per questo proporzionale all'ampiezza della regione di svuotamento. In particolare si nota che la corrente I_S aumenta all'aumentare della polarizzazione inversa secondo la seguente legge:

$$I_S = I_{S0} \sqrt{1 + \frac{V_R}{\Phi_j}} \quad (2.5)$$

I_S è uguale a I_{S0} in polarizzazione diretta.

La rottura della giunzione L'aumento della tensione inversa può portare il diodo in una fase che viene definita **regione di rottura**² La soglia viene indicata dalla **tensione di rottura** che ha simbolo V_Z . In questa regione la corrente del diodo subisce un aumento molto rapido. Come mai si rompe? Possono esserci diverse cause:

- *Rottura per effetto valanga*: al crescere del campo elettrico, i portatori accelerati collidono con gli atomi fissi. Aumentando la polarizzazione, l'energia dei portatori accelerati aumenta e porta alla ionizzazione degli atomi colpiti. Questi atomi a loro volta libereranno portatori, anch'essi verranno accelerati e ionizzeranno altri atomi. Ne risulta un processo che si autoalimenta.
- *Rottura per effetto Zener*: se il diodo presenta alti livelli di drogaggio, allora lo spessore della regione di svuotamento è molto piccolo. La polarizzazione inversa applicata, fa sì che alcuni portatori passino direttamente dalla banda di conduzione a quella di valenza per effetto tunnel, provocando un rapido incremento della corrente inversa. Esistono dei diodi progettati per lavorare in zona di rottura, questi vengono chiamati *diodi Zener*.

2.3.3 Polarizzazione nulla

In polarizzazione nulla $v_D = 0$ e si ha che la corrente del diodo $i_D = 0$. Quindi la funzione della caratteristica $i - v$ passa per l'origine.

2.4 Capacità della giunzione pn

2.4.1 Capacità in polarizzazione inversa

In polarizzazione inversa, la larghezza della regione di svuotamento aumenta, ciò determina l'incremento della quantità di carica contenuta all'interno della stessa. Poiché questa carica varia con la tensione, si osserva la presenza di una capacità.

$$Q_n = qN_D x_n A \quad (2.6)$$

$$C_j = \frac{dQ_n}{dv_R} = \frac{C_{j0}}{\sqrt{1 + \frac{v_R}{\Phi_j}}}, \quad C_{j0} = \frac{\epsilon_s}{w_{d0}} \quad (2.7)$$

dove C_{j0} è la capacità del diodo a polarizzazione nulla.

I diodi possono essere progettati e ottimizzati per funzionare come condensatori controllati dalla tensione.



Figura 2.8: Simbolo circuitale diodo a capacità variabile (Varactor)

2.4.2 Capacità in polarizzazione diretta

In polarizzazione diretta, un'ulteriore carica è immagazzinata in prossimità delle regioni neutre adiacenti alla regione di carica spaziale.

$$Q_D = i_D \tau_T \quad (2.8)$$

²Il diodo non è detto che sia fisicamente rotto.

τ_T è detto **tempo di transito**: indica quanto velocemente le cariche se ne vanno dalla regione di svuotamento.

$$C_j = \frac{dQ_D}{dv_D} = \frac{(i_D + I_S)\tau_T}{V_T} \cong \frac{i_D\tau_T}{V_T} \quad (2.9)$$

Capitolo 3

Transistori a effetto di campo

Andremo ad studiare le caratteristiche del transistor a effetto di campo con struttura metallo-ossido-semiconduttore (MOSFET), il dispositivo allo stato solido maggiormente diffuso (presente in memorie e microprocessori).

3.1 Il condensatore MOS

Le tre parti fondamentali sono:

- **Gate:** realizzato con materiali a bassa resistività come metallo o silicio policristallino.
- **Substrato o Body:** si tratta di un semiconduttore di tipo p .
- **Ossido:** un dielettrico (diossido di silicio), un isolante di buona qualità che si trova tra gate e substrato.

Le condizioni del substrato variano in base alle differenti polarizzazioni.




Figura 3.1: Struttura condensatore condensatore MOS

3.1.1 Regione di accumulazione

All'elettrodo del gate viene applicata una tensione V_G negativa rispetto al substrato. Le cariche negative presenti nel metallo vengono bilanciate da quelle positive (lacune) che si vanno ad accumulare nella regione superficiale del semiconduttore drogato sottostante al gate. La concentrazione di lacune in superficie (nell'interfaccia ossido-silicio) è maggiore rispetto a quella presente nelle regioni interne del substrato; per questo parliamo di **accumulazione**.

V_{TN} indica la **tensione di soglia**¹.

¹TN sta per threshold voltage.




Figura 3.2: Funzionamento condensatore MOS in accumulazione

3.1.2 Regione di svuotamento

All'elettrodo v_G viene applicata una tensione positiva. Le lacune vengono progressivamente respinte dalla superficie e la concentrazione superficiale diventa inferiore a quella nelle regioni interne del substrato di silicio. Questa condizione viene chiamata di **svuotamento**; infatti la regione sottostante all'elettrodo di gate viene svuotata da portatori liberi, in modo analogo a quanto si verifica nella regione di svuotamento presente in prossimità della giunzione pn . La carica positiva presente sull'elettrodo gate viene bilanciata dalla carica negativa di atomi accettori ionizzati nella regione di svuotamento.




Figura 3.3: Funzionamento condensatore MOS in svuotamento

3.1.3 Regione di inversione

Aumentando progressivamente la tensione positiva v_G , gli elettroni nel substrato vengono attratti verso la superficie. Per un dato valore della tensione la concentrazione superficiale di elettroni diventa maggiore della concentrazione di lacune; si forma così uno **strato di inversione** superficiale di elettroni, e la regione in prossimità dell'interfaccia ossido-silicio, originariamente di tipo p , diventa di tipo n . La carica positiva dell'elettrodo gate è bilanciata dalla carica degli elettroni relativi allo strato di inversione e dagli ioni accettori nella regione di svuotamento.

La **capacità totale** di ogni regione è data dalla distanza tra le placche del condensatore.




Figura 3.4: Funzionamento condensatore MOS in inversione




Figura 3.5: Capacità struttura MOS

3.2 MOSFET a canale n (NMOS)

Viene realizzato aggiungendo due diffusioni di tipo n molto drogate (n^+). Le diffusioni forniscono elettroni che possono muoversi al di sotto della regione di gate se ai terminali della struttura sono applicate delle tensioni opportune. La regione centrale è costituita dal condensatore MOS; l'elettrodo superiore del MOS è collegato all'elettrodo di **gate** (G , porta) del MOSFET. Le due regioni di diffusione sono realizzate nel substrato adiacenti al gate e sono dette regioni di **source** (S , sorgente) e **drain** (D , pozzo). Queste due regioni formano giunzioni pn con il substrato (due diodi di fatto). Infine il substrato di tipo p viene collegato ad un terminale chiamato **body** (B , corpo).

La sorgente è il terminale di riferimento, viene collegato a massa. v_{SB} , v_{DS} , v_{GS} sono sempre positive nelle normali condizioni di funzionamento, mentre v_{SB} è sempre minore di v_{DS} e v_{GS} per polarizzare inversamente le giunzioni pn .

3.2.1 Analisi qualitativa del comportamento i-v del transistor NMOS

Facendo riferimento alla figura 3.7; se

- applichiamo a v_{GS} una tensione $V_{GS} \ll V_{TN}$: passa solo una debole corrente di saturazione inversa (figura 3.7(a));
- applichiamo a v_{GS} una tensione $V_{GS} < V_{TN}$: si forma una regione di svuotamento sotto il gate che si unisce alle regioni di svuotamento di source e drain (figura 3.7(b));




Figura 3.6: Struttura, vista in sezione e simbolo circuitale del transistor NMOS

- applichiamo a v_{GS} una tensione $V_{GS} > V_{TN}$: si forma un canale tra source e drain. Se $V_{DS} > 0$ una corrente i_D fluisce tra drain e source (figura 3.7(c));

In condizioni statiche, il gate e il body non assorbono corrente, diventano per questo facili da pilotare.

Dunque, cambiando la tensione del gate, passa o non passa corrente. Il transistor può quindi funzionare come un interruttore; il gate è l'elettrodo che lo controlla.

3.2.2 Regione del triodo o regione lineare del transistor NMOS

Si entra nella **regione di triodo** quando è presente il canale conduttivo che collega le regioni di source e drain. Questo collegamento rimane se la tensione v_{DS} si trova sotto una certa soglia

$$v_{GS} - V_{TN} \geq v_{DS} \geq 0 \quad (3.1)$$

Come varia la corrente nella regione di triodo? Abbiamo detto nel paragrafo precedente che le correnti i_G e i_B sono nulle. La corrente che entra nel terminale di drain deve essere quindi uguale a quella che esce dal terminale di source, ovvero $i_S = i_D$. Si dimostra che la formula per calcolare la corrente è la seguente:

$$i_D = K_n \left(v_{GS} - V_{TN} - \frac{v_{DS}}{2} \right) v_{DS} \quad (3.2)$$





Figura 3.7: Analisi qualitativa del funzionamento di un transistor NMOS

dove

- $K_n = K_n' W/L$;
- $K_n' = \mu_n C_{ox}'$ (A/V^2);
- $C_{ox}' = \epsilon_{ox}/T_{ox}$;
- ϵ_{ox} è la permittività dell'ossido (F/cm);
- T_{ox} è lo spessore dell'ossido (cm).

Nota che W e L sono parametri che determinano la dimensione del transistor (figura 3.6), sono parametri che può decidere il progettista. Varando l'area varia il costo di produzione e le performance del dispositivo.


 Figura 3.8: Modello del MOSFET per il calcolo delle caratteristiche $i - v$

Dalla 3.2 notiamo che caratteristiche di uscita sembrano essere lineari: il MOSFET si comporta come un resistore connesso tra source e drain controllato dalla tensione gate-source. La resistenza si ricava facilmente dalla 3.2:

$$R_{on} = \left[\frac{\partial i_D}{\partial v_{DS}} \Big|_{v_{DS} \rightarrow 0} \right]_{Q-pt}^{-1} = \frac{1}{K'_n \frac{W}{L} (v_{GS} - V_{TN} - \frac{v_{DS}}{2})} \Big|_{v_{DS} \rightarrow 0} = \frac{1}{K'_n \frac{W}{L} (v_{GS} - V_{TN})} \quad (3.3)$$




Figura 3.9: Relazione tra corrente drain-source e tensione drain-source

3.2.3 Regione di saturazione del transistor NMOS

Se il valore di v_{DS} cresce oltre il limite della regione del triodo (vedi 3.1), scompare lo strato di inversione, tale condizione viene detta **strozzamento del canale** (*pinch off*). Come si nota dalla figura 3.9 la corrente satura ad un valore costante indipendente da v_{DS} . Il funzionamento nella regione di saturazione viene utilizzato principalmente per l'amplificazione analogica.




Figura 3.10: (a) MOSFET nella regione lineare, (b) MOSFET nella regione di pinch-off all'estremità di drain e (c) strozzamento (pinch-off) del canale

Ponendo $v_{DS} = v_{GS} - V_{TN}$ nella 3.2, si ottiene l'espressione della corrente di drain del MOSFET nella regione di saturazione:

$$i_D = \frac{K_n' W}{2 L} (v_{GS} - V_{TN})^2 \quad (3.4)$$

dove $v_{DSAT} = v_{GS} - V_{TN}$ viene detta **tensione di saturazione** o di **pinch-off**.

3.2.4 Modulazione della lunghezza di canale

Quando v_{DS} cresce oltre tensione di saturazione v_{DSAT} (cioè $v_{DS} > v_{GS} - V_{TN}$), la lunghezza della regione di svuotamento ΔL aumenta determinando una riduzione di L . Si nota inoltre che i_D cresce leggermente con v_{DS} invece di rimanere costante. La 3.4 diventa

$$i_D = \frac{K_n' W}{2 L} (v_{GS} - V_{TN})^2 (1 + \lambda v_{DS}) \quad (3.5)$$

dove λ è il parametro di modulazione della lunghezza del canale.




Figura 3.11: (a) Corrente i_D e con effetto modulazione lunghezza canale e (b) modulazione lunghezza canale

3.2.5 Caratteristiche di trasferimento e transistori a svuotamento

Fino a questo momento abbiamo studiato transistori NMOS che hanno un valore della tensione di soglia $V_{TN} \geq 0$, questi sono chiamati **MOSFET ad arricchimento**. I transistori NMOS che invece sono caratterizzati da una $V_{TN} \leq 0$, vengono chiamati **MOSFET a svuotamento**. Si tratta di transistori in cui è già presente un canale, non deve essere creato

entrando nella regione di funzionamento lineare. Per creare il canale viene utilizzato un processo di impiantazione ionica, il risultato è la creazione di una regione di tipo n che collega le regioni di source e drain. Per $v_{GS} = 0$ la corrente di drain è diversa da zero; se $v_{GS} < 0$ allora si provoca un assottigliamento del canale (gli elettroni vengono allontanati), se si diminuisce ulteriormente v_{GS} il canale risulta svuotato di elettroni. Questo dispositivo lavora in svuotamento finché $v_{GS} < 0$, dopodiché si trova a lavorare in arricchimento.




Figura 3.12: Caratteristica di trasferimento per transistori NMOS ad arricchimento e svuotamento

La **caratteristica di trasferimento** è un altro modo di visualizzare la caratteristica $i-v$ del MOSFET. In questo caso si mette in relazione la corrente di drain con la tensione gate-source fissando un valore di tensione drain-source.

3.2.6 Effetto body

L'effetto body si verifica quando il connettore source non è collegato a massa. Tale situazione si verifica per esempio se colleghiamo in cascata due transistori. Se source non è a massa allora $v_{SB} \neq 0$ e ciò causa la modifica del valore della tensione di soglia secondo la seguente relazione:

$$V_{TN} = V_{TO} + \gamma(\sqrt{v_{SB} + 2\phi_F} - \sqrt{2\phi_F}) \quad (3.6)$$

dove

- V_{TO} = valore della tensione di soglia per $v_{BS} = 0$;
- γ = parametro relativo all'effetto body;
- $2\phi_F$ = parametro relativo al potenziale superficiale.

In sostanza si cambia la dimensione della regione di svuotamento del diodo pn formato dal source (n^+) e dal substrato (p). Come conseguenza si ha l'aumento della tensione di soglia, ciò implica che si fa più "fatica" ad accendere il transistor.

3.3 MOSFET a canale p (PMOS)

Abbiamo visto i MOSFET a canale n , è possibile realizzare anche MOSFET a canale p (**transistore PMOS**). Il funzionamento è del tutto simile agli NMOS. Per poter creare uno stato di inversione di tipo p nella regione del canale dobbiamo avere una tensione di gate $v_{GS} < 0$. Per avere un flusso di corrente dobbiamo avere $v_{GS} \leq V_{TP} < 0$; per mantenere una polarizzazione inversa sulle giunzioni di source-substrato e drain-substrato dobbiamo avere $v_{SB} < 0$ e $v_{DB} < 0$.

Nota che nel transistor PMOS il body va collegato all'alimentazione (non a massa come nell'NMOS). Inoltre è presente l'effetto body se il source non è collegato all'alimentazione.




Figura 3.13: (a) Sezione di un transistor PMOS ad arricchimento e (b) caratteristiche di uscita

Le caratteristiche $i - v$ sono analoghe a quelle già viste per il transistor NMOS ma cambiate di segno:

- per $v_{GS} \geq V_{TP}$ il transistor è interdetto;
- per $v_{GS} < V_{TP} < 0$ la corrente di drain cresce;

- si trova nella regione di triodo se $0 \leq |v_{DS}| \leq |v_{GS} - V_{TP}|$; si trova in saturazione se $|v_{DS}| \geq |v_{GS} - V_{TP}| \geq 0$.

3.4 Simboli circuitali

L'immagine mostra i simboli circuitali adottati.

	Transistori NMOS	Transistori PMOS
Dispositivi ad arricchimento	$V_{TN} > 0$	$V_{TP} < 0$
Dispositivi a svuotamento	$V_{TN} \leq 0$	$V_{TP} \geq 0$




Figura 3.14: Simboli circuitali

3.5 Capacità del MOSFET

In generale le capacità nei dispositivi elettronici limitano le prestazioni ad alta frequenza. In particolare: limitano il tempo di commutazione dei circuiti nelle applicazioni digitali; limitano

l'intervallo di frequenze a cui gli amplificatori assumono valori adeguati. Le capacità nei MOSFET dipendono dalla regione di funzionamento e sono funzione non lineare delle tensioni applicate ai terminali.

3.5.1 Capacità del transistor NMOS nella regione di triodo

Individuiamo 5 capacità:

- C_{ox}'' = capacità gate-canale per unità di area;
- C_{GC} = capacità gate-canale totale;
- C_{GS} = capacità gate-source;
- C_{GD} = capacità gate-drain;
- $C_{GSO} = C_{GDO}$ = capacità di sovrapposizione².




Figura 3.15: Capacità del NMOS nella regione di triodo

Le capacità di sovrapposizione si vengono a formare per questioni di produzione. Infatti nei transistor il gate e l'ossido di gate vengono costruiti con una lunghezza maggiore rispetto a quella del canale. Per questo motivo si viene a formare una regione di sovrapposizione tra ossido di gate-source e ossido di gate-drain.

$$\begin{aligned} C_{GS} &= \frac{C_{GC}}{2} + C_{GSO}W = C_{ox}'' \frac{WL}{2} + C_{GSO}W \\ C_{GD} &= \frac{C_{GC}}{2} + C_{GSO}W = C_{ox}'' \frac{WL}{2} + C_{GSO}W \end{aligned} \quad (3.7)$$

$$C_{SB} = C_J A_S + C_{JSW} P_S, \quad C_{DB} = C_J A_D + C_{JSW} P_D \quad (3.8)$$

dove

- C_{SB} = capacità source-substrato;
- C_{DB} = capacità drain-substrato;
- A_S, A_D = area di diffusione di source e drain;
- P_S, P_D = perimetro di source e drain.

²Overlap in inglese.

3.5.2 Capacità nella regione di saturazione

In saturazione, il drain non è più collegato al canale, dunque:

$$C_{GS} = \frac{2}{3}C_{GC} + C_{GSO}W, \quad C_{GD} = C_{GDO}W \quad (3.9)$$




Figura 3.16: Capacità del NMOS in saturazione

3.5.3 Capacità nella regione di interdizione

In questo caso non esiste nessun canale. C_{GS} e C_{GD} contengono solo il contributo relativo alle capacità di sovrapposizione.

$$C_{GS} = C_{GSO}W, \quad C_{GD} = C_{GDO}W \quad (3.10)$$

Si viene a formare inoltre una piccola capacità tra gate e body:

$$C_{GB} = C_{GBO}L \quad (3.11)$$




Figura 3.17: Capacità del NMOS in interdizione

3.6 Riduzione delle dimensioni del transistor MOS

Passando da una generazione transistori all'altra, vengono ridotte tutte le grandezze di un fattore α . In pratica il fattore $\alpha = \sqrt{2}$, in questo modo l'area dei dispositivi della vecchia generazione $A = WL$ dimezza nei dispositivi della nuova $A^* = W/\sqrt{2}L/\sqrt{2} = A/2$; se diminuisce l'area possiamo far stare più transistori in un unico pezzo di silicio.

3.6.1 Corrente di drain e capacità di gate

Ricaviamo le nuove espressioni del parametro di transconduttanza e della corrente di drain in funzione dei vecchi valori:

$$\begin{aligned} K_n^* &= \mu_n \frac{\epsilon_{ox}}{T_{ox}/\alpha} \frac{W/\alpha}{L/\alpha} = \alpha K_n \\ i_D^* &= K_n^* \left(\frac{V_{GS}}{\alpha} - \frac{V_{TN}}{\alpha} - \frac{V_{DS}}{2\alpha} \right) v_{DS} = \frac{i_D}{\alpha} \end{aligned} \quad (3.12)$$

La nuova capacità gate-canale vale:

$$C_{GC}^* = (C_{OX})^* W^* L^* = \frac{\epsilon_{ox}}{T_{ox}/\alpha} \frac{W}{\alpha} \frac{L}{\alpha} = \frac{C_{GC}}{\alpha} \quad (3.13)$$

Nei circuiti digitali le performance dipendono dalle porte logiche: più sono rapidi i transistori di carica e scarica delle capacità del circuito per effetto della corrente erogata dai transistori, migliori performance si ottengono. Il ritardo relativo alla commutazione di una porta logica è ora:

$$\tau^* = C_{GC}^* \frac{\Delta V^*}{i_D^*} = \frac{\tau}{\alpha} \quad (3.14)$$

Dunque riducendo le dimensioni miglioriamo la velocità del nostro circuito.

3.6.2 Densità di integrazione e di potenza

La potenza dissipata è data dalla seguente relazione:

$$P^* = V_{DD}^* i_D^* = \frac{V_{DD}}{\alpha} \frac{i_D}{\alpha} = \frac{P}{\alpha^2} \quad (3.15)$$

dove V_{DD} è la tensione di alimentazione. Ci interessa anche sapere su quanta area viene dissipata questa potenza:

$$\frac{P^*}{A^*} = \frac{P/\alpha^2}{WL/\alpha^2} = \frac{P}{A} \quad (3.16)$$

Dunque la densità di potenza rimane costante nel processo di miniaturizzazione.

Nella pratica i microprocessori non hanno seguito le regole sopra descritte. La tensione infatti è stata scalata più lentamente rispetto alle altre grandezze; è rimasta costante per un certo periodo per questioni di compatibilità con i dispositivi più vecchi.

3.6.3 Il prodotto ritardo-potenza e frequenza di transizione

Il prodotto ritardo potenza (PDP, *Power Delay Product*) indica l'energia richiesta per effettuare un'operazione logica elementare.

$$PDP^* = P^* \tau^* = \frac{P}{\alpha^2} \frac{\tau}{\alpha} = \frac{PDP}{\alpha^3} \quad (3.17)$$

La frequenza di transizione indica il valore massimo di frequenza per il quale il transistor amplifica bene.

$$f_T = \frac{1}{2\pi} \frac{g_m}{C_{GC}} = \frac{1}{2\pi} \frac{\mu_n}{L^2} (V_{GS} - V_{TN}) \quad (3.18)$$

3.6.4 Corrente di sottosoglia

Precedentemente abbiamo assunto che, nel MOSFET, il transistor risulti interdetto per valori della tensione gate-source $v_{GS} < V_{TN}$. In realtà per tali valori la corrente di drain i_D non risulta nulla.

Quando la tensione $v_{GS} < V_{TN}$, la corrente di drain si riduce seguendo una legge esponenziale come viene mostrato in figura 3.18. Tale regione di funzionamento prende il nome di **regione di sottosoglia**.

Nel processo di miniaturizzazione è necessario ridurre la V_{TN} . Ciò comporta ad una traslazione orizzontale nell'andamento mostrato in figura 3.18. Questo si traduce in un incremento della corrente di perdita (detta **corrente di off**) che attraversa il dispositivo in condizioni di interdizione. La corrente di off limita il tempo di immagazzinamento dei dati nelle memorie dinamiche e limita la durata delle batterie nei sistemi elettronici portatili.




Figura 3.18: Regione di sottosoglia per un NMOS

Capitolo 4

Introduzione all'elettronica digitale

4.1 Porte logiche ideali

Le porte logiche più diffuse nell'elettronica digitale sono quelle di tipo binario. Questo tipo di porte logiche richiedono di operare soltanto tra due stati: zero (livello basso) oppure 1 (livello alto)¹.

Il più elementare dei componenti digitali, da cui poi derivano componenti più complessi, è l'**invertitore**. Analizziamo il suo comportamento ideale:




Figura 4.1: Caratteristica di trasferimento di un invertitore ideale e il suo simbolo logico

Nell'immagine: V_+ , V_- indicano i livelli di tensione di alimentazione mentre V_H , V_L descrivono rispettivamente le uscite dello stato logico alto e basso.

4.2 Definizione dei livelli logici e dei margini di rumore

Per poter realizzare un invertitore alimentato tra V_+ e $0V$ si possono sfruttare diversi dispositivi: un dispositivo meccanico; un BJT; un MOSFET. Vediamo il funzionamento ideale con un MOSFET (NMOS).

¹Si tratta della convezione logica positiva.




Figura 4.2: Invertitore realizzato con un transistor NMOS utilizzato come interruttore

Applicando una tensione in ingresso bassa v_i in maniera tale da rendere interdetto il transistor, si ottiene un circuito aperto e all'uscita v_o una tensione corrispondente al livello logico 1 (V_+ in questo caso). Viceversa, applicando un ingresso alto, si permette al transistor di entrare nella regione lineare, di conseguenza si ottiene un cortocircuito e all'uscita troviamo la tensione corrispondente al livello logico 0 (0V in questo caso).

In un transistor reale, la transizione tra V_H e V_L non avviene come mostrato in figura 4.1, risulta un andamento più graduale.




Figura 4.3: (a) Caratteristica di trasferimento di un invertitore reale e (b) relazione fra i livelli di tensione e stati logici

4.2.1 Livelli logici

Definiamo i vari livelli logici:

- V_L = Tensione nominale corrispondente a uno stato logico basso all'uscita di un invertitore per $v_i = V_H$.

- V_H = Tensione nominale corrispondente a uno stato logico alto all'uscita di un invertitore per $v_i = V_L$.
- V_{IL} = Massima tensione di ingresso riconosciuta come livello logico basso.
- V_{IH} = Minima tensione di ingresso riconosciuta come livello logico alto.
- V_{OH} = Tensione di uscita corrispondente alla tensione di ingresso pari a V_{IL} .
- V_{OL} = Tensione di uscita corrispondente alla tensione di ingresso V_{IH} .

4.2.2 Margini di rumore

Ci sono due zone che definiscono **margini di rumore** (*Noise Margin*): NM_H e NM_L .

$$\begin{aligned} NM_H &= V_{OH} - V_{IH} \\ NM_L &= V_{IL} - V_{OL} \end{aligned} \quad (4.1)$$

Dalla figura 4.3 notiamo che la regione NM_L è maggiore rispetto alla regione $V_H - V_{OH}$ e anche NM_H è maggiore rispetto a $V_{OL} - V_L$. Ciò significa che segnali in input che appartengono alle regioni NM vengono mappati in output con valori di tensione molto simili. Questo ha l'effetto di ridurre il rumore in uscita, vengono di fatto assorbite le differenze di tensione che altrimenti si propagherebbero a cascata nelle successive porte logiche.

4.2.3 Criteri di progetto per porte logiche

1. Una porta logica ideale è fortemente non lineare e quantizza in due livelli discreti il segnale in ingresso. In una porta reale, il progettista deve minimizzare l'intervallo in cui l'uscita non è definita massimizzando i margini di rumore.
2. L'ingresso deve produrre un'uscita ben definita; variazioni dell'uscita non devono causare variazioni dell'ingresso.
3. I livelli di tensione di uscita di una porta devono essere compatibili con i livelli di tensione di ingresso della porta successiva.
4. La porta deve poter essere collegata ad un numero sufficiente di porte ai suoi ingressi (fan-in) e alla sua uscita (fan-out).
5. La porta deve minimizzare i consumi e l'area occupata, pur operando secondo le specifiche.

4.3 Risposta dinamica di una porta logica

La risposta dinamica di una porta logica va a definire le performance della porta. Si tratta di definire i **tempi di salita** (t_r , *rise*) e i **tempi di discesa** (t_f , *fall*). Il tempo di salita indica quanto tempo è necessario affinché il segnale compia una transizione tra il punto al 10% al punto 90%. Viceversa il tempo di discesa indica il tempo di transizione tra il 90% e il 10%. In generale i tempi di salita e discesa sono diversi.

Un altro parametro che definisce le performance della porta logica è il **ritardo di propagazione**. Questo indica il tempo di elaborazione della porta logica. Il ritardo di propagazione viene definito come la differenza fra gli istanti in cui i segnali di ingresso e di uscita raggiungono i rispettivi punti al 50%.

$$V_{50\%} = \frac{V_H + V_L}{2} \quad (4.2)$$




Figura 4.4: Forme d'onda idealizzate all'ingresso e all'uscita di un invertitore

Il ritardo di propagazione alto-basso τ_{PHL} e il ritardo di propagazione basso-alto τ_{PLH} sono generalmente diversi; il ritardo di propagazione è dato dalla loro media aritmetica:

$$\tau_P = \frac{\tau_{PHL} + \tau_{PLH}}{2} \quad (4.3)$$

L'ultimo parametro che introduciamo è il **prodotto ritardo-potenza** (PDP, *Power Delay Product*). Esso descrive l'energia richiesta per eseguire un'operazione logica.

$$PDP = P\tau_P \quad (4.4)$$

dove P è la potenza media dissipata.

4.4 Progetto di circuiti logici NMOS

Transistori MOS (sia PMOS sia NMOS) possono essere combinati con carichi resistivi per creare porte logiche a singolo canale (N o P). Gli unici parametri che possono scegliere i progettisti sono: la topologia del circuito e il rapporto W/L dei transistori. Il resto dei parametri sono fissati dal processo produttivo.

4.4.1 Invertitore NMOS con carico resistivo

L'invertitore è formato da un dispositivo *NMOS* (**transistore di commutazione**), indicato con M_S (*Switch*), e da una **resistenza di carico** R . Quando la tensione $v_i = V_L < V_{TN}$




Figura 4.5: Invertitore NMOS con carico resistivo. (a) Stato logico 0 e (b) stato logico 1

l'NMOS è interdetto e il resistore porta la tensione v_o verso la V_{DD} (*pull-up*). Quando invece la $v_i = V_H$ l'NMOS è in regione lineare e porta la $v_o = V_L$. Il valore della resistenza di carico deve essere scelta dal progettista.




Figura 4.6: Caratteristiche di uscita del MOS e retta di carico

La figura 4.6 permette di comprendere meglio il funzionamento dell'invertitore: si trovano sovrapposte le caratteristiche di uscita del MOS e la retta di carico. L'equazione della retta di carico mostrata è data da:

$$v_{DS} = V_{DD} - i_D R \quad (4.5)$$

Quando il transistor è interdetto, $i_D = 0$ e $v_{DS} = V_{DD} = 2,5V$. Quando il transistor è in conduzione, il MOSFET opera in regione lineare con $v_{GS} = V_H = 2,5V$ e $v_{DS} = v_o = V_L = 0.20V$. Il MOSFET commuta fra i due punti di funzionamento sulla retta di carico, individuati dai cerchi: è interdetto nel punto corrispondente al cerchio a destra della retta di carico; nel punto corrispondente al cerchio a sinistra il MOSFET presenta una piccola resistenza, e la corrente è determinata principalmente dalla resistenza di carico.

Esempio: progettare un NMOS con carico resistivo Poniamo i seguenti parametri tecnologici:

$$V_{DD} = 3.3V, \quad K_n' = 60\mu A/V^2, \quad V_{TN} = 0.75V$$

sono i parametri che il progettista non può cambiare; vengono fissati dalla tecnologia che viene utilizzata. Le specifiche dell'applicazione sono:

$$P = 0.1mW \text{ quando } V_L = 0.2V$$

sono parametri che fissati dall'applicazione che dobbiamo realizzare. La potenza specificata riguarda la potenza che il transistor dissipa quando si trova a lavorare in zona lineare, si assume che in interdizione non dissipi. Vogliamo trovare il rapporto W/L e il valore della resistenza di carico R del transistore di commutazione M_S . Vediamo come procedere:

- La corrente che scorre sulla resistenza di carico quando $v_o = V_L$ è:

$$I_{DD} = P/V_{DD} = 30.3\mu A$$

- Assumendo che il transistore sia acceso e l'uscita sia bassa, possiamo calcolare R :

$$V_R = V_{DD} - V_L = RI_{DD} \Rightarrow R = \frac{V_{DD} - V_L}{I_{DD}} = 102k\Omega$$

- Ci manca il rapporto W/L . Abbiamo $v_i = V_H = 3.3V$ e $v_o = V_L = 0.2V$ e dunque il transistore opera in regione lineare. Possiamo sfruttare la formula della corrente di drain:

$$I_D = K_n' \frac{W}{L} \left(V_H - V_{TN} - \frac{V_L}{2} \right) V_L \Rightarrow \frac{W}{L} = \frac{1.03}{1} \approx 1$$

Abbiamo trovato che $W/L = 1$. La domanda che sorge è: significa che possiamo scegliere qualsiasi larghezza e lunghezza purché il loro rapporto dia 1? La risposta è no. Infatti abbiamo visto nel precedente capitolo che le prestazioni di una porta logica dipendono anche dalle capacità presenti all'interno del MOSFET. Avendo valori alti di W, L si traduce in un aumento della capacità gate-canale C_{GC} e un conseguente peggioramento delle prestazioni. Per questo in genere si cerca di creare il dispositivo più piccolo possibile.

4.4.2 La resistenza on del MOSFET

Quando l'uscita della porta logica è a livello basso, la tensione di uscita può essere calcolata considerando un partitore resistivo formato dalla resistenza di carico R e la resistenza on R_{on} del MOSFET.

$$V_L = V_{DD} \frac{R_{on}}{R_{on} + R} = V_{DD} \frac{1}{1 + \frac{R}{R_{on}}} \quad (4.6)$$

dove la resistenza on si ricava da

$$R_{on} = \frac{v_{DS}}{i_D} = \frac{1}{K_n' \frac{W}{L} (v_{GS} - V_{TN} - \frac{v_{DS}}{2})} \quad (4.7)$$

Si nota che R_{on} deve essere molto più piccola rispetto a R per avere un uscita V_L bassa. Si nota inoltre che la R_{on} è una resistenza non lineare, in quando il valore dipende dalla v_{DS} .




Figura 4.7: Rappresentazione semplificata di un invertitore. (a) Stato off o di interdizione e (b) stato on o di conduzione

4.4.3 Il problema del resistore di carico




Figura 4.8: Geometria del resistore integrato

Nel caso di circuiti integrati, la resistenza R di carico deve essere realizzata ricorrendo alla struttura mostrata in figura.

$$R = \frac{\rho L}{tW} \quad (4.8)$$

Ipotesizzando qualche dato:

$$\frac{L}{W} = \frac{Rt}{\rho} = \frac{95k\Omega \cdot 1 \cdot 10^{-4}cm}{0.0001\Omega \cdot cm} = \frac{9500}{1}$$

otteniamo un rapporto eccessivamente grande, la resistenza dovrebbe essere molto lunga e molto stretta. Non possiamo realizzare una resistenza di carico in un circuito integrato con questi dati. Inoltre sappiamo che aumentare l'area di silicio aumenta i costi. Per casi come questo, in cui risulta impossibile dimensionare una resistenza di carico adeguata, dobbiamo trovare una soluzione alternativa. La soluzione è sostituire la resistenza con un transistor.

4.5 Utilizzo di dispositivi attivi in alternativa al resistore di carico

Consideriamo le seguenti alternative alla resistenza di carico:




Figura 4.9: Possibili alternative alla resistenza di carico

- a) NMOS con gate collegato al proprio source: in questo caso v_{GS} quindi il transistore M_L (*Load*) si trova in perenne stato di interdizione visto che si tratta di un dispositivo ad arricchimento ($V_{TN} > 0$). Possiamo scartare questa opzione.
- b) NMOS con gate collegato a ground: come nel caso precedente, il transistore rimane interdetto perennemente. Possiamo scartare questa opzione.
- c) NMOS con gate collegato a V_{DD} : in questo caso il gate è collegato al drain e quindi $v_{DS} = v_{GS}$. In questo caso, se v_o è bassa, il dispositivo lavora sempre in regime di saturazione, infatti $v_{GS} - V_{TN} = v_{DS} - V_{TN} < v_{DS}$ (sempre per $V_{TN} > 0$). Se invece v_o è alta, allora portiamo M_L in regione lineare. Soluzione funzionante.
- d) NMOS polarizzato in regione lineare: siamo costretti ad introdurre un altro terminale, visto che il gate non si collega a nessuno di quelli presenti; ciò complicherebbe le cose. Soluzione che può funzionare.
- e) NMOS a svuotamento: avere due tipi di transistori diversi per realizzare una porta logica complica il processo di produzione (e aumenta i costi). Soluzione che può funzionare.
- f) PMOS con gate collegato a ground: a differenza del caso precedente, avere PMOS e NMOS nello stesso dispositivo non complica particolarmente la produzione. Soluzione adottata a volte nel progetto di dispositivi CMOS.

4.5.1 Invertitore NMOS con dispositivo di carico in saturazione

In questo caso abbiamo realizzato l'alternativa mostrata in figura 4.9(c). Vediamo direttamente come possiamo dimensionare le varie grandezze e successivamente ne discutiamo i risultati. Poniamo le seguenti specifiche:

$$\begin{aligned} V_{DD} &= 3.3V & K_{n'} &= 50\mu A/V^2 \\ V_L &= 0.2V & V_{TO} &= 0.75V \\ I_{DD} &= 60\mu A & \gamma &= 0.5\sqrt{V} \\ & & 2\phi_F &= 0.6V \end{aligned}$$

- Assumiamo M_S off possiamo trovare V_H considerando $V_{SB} = V_H$:

$$V_H = V_{DD} - V_{TNL} = V_{DD} - [V_{TO} + \gamma(\sqrt{V_H - 2\phi_F} - \sqrt{2\phi_F})] \Rightarrow V_H = 2.11V, 4.01V \Rightarrow V_H = 2.11V$$

Scartiamo 4.01V visto che l'uscita non può eccedere l'alimentazione.

- Utilizzando V_H come tensione di gate di M_S possiamo ricavare il rapporto $(W/L)_S$ sfruttando i parametri di I_{DD} e V_L e la formula della corrente di drain in regione lineare (ipotizziamo che sia in regione lineare):

$$I_{DS} = I_{DD} = K_{n'} \left(\frac{W}{L} \right)_S \left(V_H - V_{TNS} - \frac{V_L}{2} \right) V_L \Rightarrow \left(\frac{W}{L} \right)_S = \frac{4.76}{1}$$

- Ora possiamo ricavare $(W/L)_L$ di M_L sfruttando I_{DD} , V_L e la formula della corrente di drain nella regione di saturazione ($v_o = V_L$ per avere passaggio di corrente):

$$I_{DL} = I_{DD} = \frac{K_{n'}}{2} \left(\frac{W}{L} \right)_L (V_{GSL} - V_{TNL})^2 \Rightarrow \left(\frac{W}{L} \right)_L = \frac{1}{2.19}$$

I risultati ottenuti sono sensati, infatti il rapporto $(W/L)_S$ è maggiore rispetto a $(W/L)_L$, ovvero M_S ha una resistenza di on minore rispetto a M_L e in questo modo possiamo tirare giù l'uscita a V_L quando M_S viene acceso.

Dai calcoli risultati ottenuti notiamo che la tensione di ingresso $V_H = 2.11V$ rispetto alla tensione di alimentazione $V_{DD} = 3.3V$. Il valore alto che andiamo a trasmettere in uscita non è un valore così buono, siamo ben di sotto rispetto alla tensione di alimentazione. Questa è la limitazione dell'invertitore con dispositivo di carico in saturazione: la tensione v_o si alza finché M_L non entra in saturazione, dopodiché abbiamo visto che il transistor si comporta come un generatore di corrente. Inoltre, a peggiorare le cose, notiamo che è presente anche l'effetto body che aumenta la tensione di soglia e fa ulteriormente diminuire il valore finale di V_H .

4.5.2 Invertitore NMOS con dispositivo di carico in regione lineare

In questo caso vogliamo realizzare la porta logica come mostrato in figura 4.9(d). Abbiamo visto nella precedente sottosezione che se il dispositivo di carico lavora in saturazione, non riusciamo ad alzare molto V_H . Ci chiediamo ora cosa accade se il dispositivo lavora invece in zona lineare.

$$V_{GG} \geq V_{DD} + V_{TNL}$$

se vale tale condizione il dispositivo di carico lavora sempre in regione lineare. Realizzando con questo stile la porta logica, l'uscita V_H raggiunge V_{DD} . Il problema di questo stile è che necessitiamo di una V_{GG} alta.

4.5.3 Invertitore NMOS con dispositivo di carico a svuotamento

In questo caso vogliamo realizzare la porta logica come mostrato in figura 4.9(e). Il problema dello stile precedente era che richiedeva un'alta tensione sul gate. La tensione di soglia dispositivo di carico un transistor a svuotamento è $V_{TN} < 0$ e il transistor è in grado di condurre a $v_{GS} = 0$. Con questa configurazione è possibile avere una $V_H = V_{DD}$. Se invece $v_o = V_L$, allora M_L si trova in saturazione e M_S in regione lineare.

4.5.4 Invertitore pseudo-NMOS

In questo caso vogliamo realizzare la porta logica come mostrato in figura 4.9(f). Ora il transistor di carico è un PMOS. Anche in questo caso si raggiunge $V_H = V_{DD}$.

4.5.5 Conclusioni sulle alternative alla resistenza di carico

Abbiamo scoperto che:

- Un invertitore con carico resistivo richiede troppa area se realizzato in forma integrata.
- La configurazione con carico in saturazione è quella più semplice, ma V_H non eguaglia mai V_{DD} ; ha inoltre bassa velocità di commutazione.
- L'invertitore con carico lineare corregge i problemi relativi a velocità e livelli logici, ma richiede un livello di tensione aggiuntivo per alimentare il gate del dispositivo di carico.
- L'NMOS con dispositivo di carico a svuotamento richiede più passi tecnologici ha bisogno di una piccola area per poter raggiungere alte velocità; $V_H = V_{DD}$ e ha la miglior combinazione dei margini di rumore.
- L'invertitore Pseudo NMOS offre la miglior velocità con l'area minore. Tuttavia vedremo che esiste una configurazione migliore per realizzare un invertitore combinando insieme NMOS e PMOS.

4.6 Porte logiche NMOS elementari

Vediamo come possiamo realizzare le porte logiche NOR e NAND partendo da un invertitore e aggiungendo un altro transistor. Attraverso queste due porte logiche siamo in grado di realizzare una famiglia logica completa.

4.6.1 Porte NOR

Nell'immagine vengono utilizzato un NMOS a svuotamento come dispositivo di carico, ma è possibile utilizzare uno qualsiasi dei dispositivi analizzati nella sezione precedente. Ovviamente in base al dispositivo scelto cambiano i calcoli che dobbiamo fare per dimensionare la porta.

Per dimensionare i transistor si considera il caso peggiore: un solo MOSFET deve essere in grado di portare giù l'uscita v_o . Se un transistor solo è in grado di portare giù l'uscita allora sicuramente A, B entrambi accesi riusciranno ad abbassare v_o (come se fossero due resistenze in parallelo).




Figura 4.10: (a) Porta NOR a due ingressi con tecnologia NMOS e (b) modello semplificato con transistore A in conduzione

4.6.2 Porte NAND

Rispetto alla porta NOR qui è presente una ulteriore complicazione: i due transistori in questo caso sono collegati in cascata. Abbiamo visto nella sottosezione 3.2.6 che quando si verifica questa situazione la tensione source-body $V_{SB} \neq 0$, questo causa un conseguente aumento della V_{TN} e ciò comporta una maggior "fatica" nell'accendere il transistore.

Per dimensionare i transistori bisogna agire diversamente rispetto a come abbiamo fatto nel caso della porta logica NOR. In questo caso, solo quando A, B sono accesi devono riuscire ad abbassare l'uscita v_o . Facendo riferimento all'immagine, vogliamo che la resistenza combinata dei due dispositivi sia pari a $2R_{on}$. Quindi che $(W/L)_A, (W/L)_B$ siano pari al doppio del rapporto W/L di un dispositivo del dispositivo M_S di riferimento (cioè di un dispositivo che riuscirebbe da solo a portar giù la tensione).




Figura 4.11: (a) Porta NAND a due ingressi con tecnologia NMOS e (b) modello semplificato con transistori A e B in conduzione

4.7 Dissipazione di potenza statica e dinamica

Potenza statica La potenza statica dissipata viene calcolata quando l'uscita della porta logica è stabile in uno dei due possibili stati logici. Il suo valore è dato dalla media delle potenze dissipate ai due stati logici:

$$P_{av} = \frac{V_{DD}I_{DDH} + V_{DD}I_{DDL}}{2} \quad (4.9)$$

dove

- I_{DDH} = corrente assorbita dalla porta per $v_o = V_H$;
- I_{DDL} = corrente assorbita dalla porta per $v_o = V_L$.

In questo capitolo abbiamo assunto che la potenza assorbita è nulla quando $v_o = V_H$ e quindi $I_{DDH} = 0$ e la potenza statica vale:

$$P_{av} = \frac{V_{DD}I_{DDL}}{2} \quad (4.10)$$

Potenza dinamica La potenza dinamica è la potenza che viene dissipata durante la fase di carica e scarica della capacità di carico connessa alla porta logica.




Figura 4.12: Modello circuitale per il calcolo della dissipazione di potenza dinamica: (a) carica di C , (b) scarica di C

Calcoliamo la potenza dissipata:

$$E_D = \int_0^{+\infty} V_{DD}i(t) dt = CV_{DD}^2 \quad \text{energia fornita alla capacità} \quad (4.11)$$

$$E_S = \frac{CV_{DD}^2}{2} \quad \text{energia immagazzinata nella capacità} \quad (4.12)$$

Dunque l'energia persa negli elementi resistivi vale:

$$E_L = E_D - E_S = \frac{CV_{DD}^2}{2} \quad (4.13)$$

Durante la fase di scarica del condensatore, tutta l'energia precedentemente immagazzinata viene dissipata negli elementi resistivi. Quindi in un processo di carica e scarica, l'energia totale dissipata è

$$E_{TD} = \frac{CV_{DD}^2}{2} + \frac{CV_{DD}^2}{2} = CV_{DD}^2 \quad (4.14)$$

Le porte logiche usualmente cambiano stato con una certa frequenza f (numero di commutazioni al secondo, cioè di processi di carica e scarica del condensatore all'uscita), e la potenza dinamica della porta è data da

$$P_D = CV_{DD}^2 f \quad (4.15)$$

4.7.1 Riduzione e aumento della potenza

Per ridurre la potenza dissipata di una porta logica bisogna andare a ridurre il rapporto W/L dei transistor di carico e di commutazione. L'effetto sarà quello di ridurre dello stesso fattore la dissipazione di potenza, senza aver modificato V_H o V_L .

Fissato il più piccolo rapporto W/L , l'unico altro modo per ridurre la potenza dissipata è diminuire la frequenza². Ovviamente andando a ridurre la frequenza diminuiamo i consumi ma peggiorano le prestazioni della porta logica, aumentando la frequenza aumentano le prestazioni ma aumentano anche i consumi.

4.8 Comportamento dinamico delle porte MOS

Fino ad adesso abbiamo considerato il solo progetto statico di porte logiche NMOS. Ora vogliamo concentrarci sul transitorio.

4.8.1 Capacità nei circuiti logici MOS

Abbiamo visto che un MOS presenta le capacità C_{SB} , C_{GS} , C_{DB} e C_{GD} . Nella figura 4.13(a) viene mostrato un circuito composto da due invertitori collegati in cascata³ e le varie capacità associate ai vari transistori (non tutte, alcune sono cortocircuitate). Possiamo raggruppare tutte le capacità collegate ad un dato nodo, otteniamo il circuito mostrato in figura 4.13(b).

Limitazioni al fan-out nelle porte logiche NMOS Il limite al fan-out⁴ viene imposto in quanto il valore della capacità C di figura 4.13(b) aumenta e questo vedremo che comporterà ad un peggioramento nei tempi di risposta.

4.8.2 Risposta dinamica dell'invertitore NMOS con carico resistivo

Il tempo di tempo di salita è definito come il tempo necessario alla tensione di uscita per passare dal 10% al 90% della transizione completa. Calcoliamo il tempo di salita (facendo riferimento alla figura 4.14).

$$V_L + 0.1\Delta V = V_H - \Delta V \exp\left(\frac{-t_1}{RC}\right) \Rightarrow t_1 = -RC \ln 0.9 \quad (4.16)$$

$$V_L + 0.9\Delta V = V_H - \Delta V \exp\left(\frac{-t_2}{RC}\right) \Rightarrow t_2 = -RC \ln 0.1 \quad (4.17)$$

(ricordando che $\Delta V = V_H - V_L$), infine troviamo il tempo di salita:

$$t_r = t_2 - t_1 = RC \ln 9 = 2.2RC \quad (4.18)$$

²La tensione solitamente non viene modificata.

³Analizziamo due porte logiche perché le capacità della porta pilotata influenzano quelle della porta pilotante.

⁴Numero di porte logiche collegate in uscita.




Figura 4.13: (a) Capacità associate a una coppia di invertitori e (b) modello a capacità concentrate per gli invertitori

Mentre il ritardo di propagazione è definito come il tempo intercorso tra una variazione del 50% dell'ingresso e la stessa variazione sull'uscita. Si ottiene:

$$t_r = t_f = 2.2RC \quad \tau_{PLH} = \tau_{PHL} = 0.69RC \quad (4.19)$$

dove R e C resistenza e capacità totale in uscita. Nota che per la transizione basso-alto, R è la resistenza di carico; per la transizione alto-basso, la resistenza on di M_S cambia durante la transizione, viene per questo definita una resistenza *efficace* R_{eff} pari a $1.7R_{onS}$.

$$\tau_{PHL} = 0.69R_{eff}C \approx 1.2R_{onS}C \quad t_f = 2.2R_{eff}C \approx 3.7R_{onS}C \quad (4.20)$$

Nota che in generale ci si aspetta che il tempo di discesa t_f sia inferiore al tempo di salita t_r ; infatti abbiamo visto che per far funzionare l'invertitore dobbiamo avere una resistenza R_{onS} minore rispetto a quella del dispositivo di carico.




Figura 4.14: Modello per il calcolo del tempo di salita nell'invertitore con carico resistivo

Capitolo 5

Progetto di circuiti logici MOS complementari (CMOS)

5.1 Tecnologia dell'invertitore CMOS

I dispositivi CMOS richiedono sia NMOS che PMOS nella realizzazione della porta logica. Ad oggi, nell'elettronica digitale, permettono di realizzare dispositivi molto più performanti in termini di velocità ma soprattutto di consumi rispetto a quelli che abbiamo visto nel precedente capitolo. Tuttavia la realizzazione è più complessa.

Il problema principale delle realizzazioni degli invertitori che abbiamo visto nel capitolo precedente, era che consumavano troppo. Al fine di ridurre i consumi dell'invertitore, l'idea alla base è quella di spegnere il dispositivo di carico M_L quando il dispositivo di commutazione M_S è acceso. In questo modo si riducono gli sprechi di energia.





Figura 5.1: (a) Invertitore CMOS: utilizza un transistor NMOS e un PMOS. (b) Modello semplificato per l'ingresso alto e (c) modello semplificato per l'ingresso basso

Realizzando l'invertitore come mostrato in figura 5.1(a), riusciamo ad ottenere i risultati descritti precedentemente. Infatti: quando $v_i = V_{DD}$ il dispositivo NMOS è acceso visto che ha la tensione $v_{GS} > 0$, mentre il dispositivo PMOS è spento dato che $v_{GS} = 0$; quando $v_i = 0$ l'NMOS risulta spento poiché $v_{GS} = 0$, mentre il PMOS è acceso visto che $v_{GS} < 0$. Dato che un solo transistor risulta acceso in entrambe le fasi, si spreca molta meno potenza.

5.2 Caratteristica di trasferimento dell'invertitore CMOS

Regione	v_i	v_o	Transistore NMOS	Transistore PMOS
1	$v_i < V_{TN}$	$V_H = V_{DD}$	Interdizione	Lineare
2	$V_{TN} < v_i \leq v_o + V_{TP}$	Alta	Saturazione	Lineare
3	$v_i \approx V_{DD}/2$	$V_{DD}/2$	Saturazione	Saturazione
4	$v_o + V_{TN} < v_i \leq (V_{DD} - V_{TP})$	Bassa	Lineare	Saturazione
5	$v_i \geq (V_{DD} - V_{TP})$	$V_L = 0$	Lineare	Interdizione

Tabella 5.1: Regioni di funzionamento dei transistori di un invertitore CMOS simmetrico


 Figura 5.2: Caratteristica di trasferimento di un invertitore CMOS simmetrico ($K_p = K_n$)

Le simulazioni mostrano (figura 5.3) come varia la caratteristica di trasferimento dell'invertitore al variare della tensione di alimentazione V_{DD} . Si nota che la caratteristica viene shiftata verso sinistra al diminuire della V_{DD} .

Sempre dai risultati delle simulazioni (figura 5.4), possiamo notare come varia la caratteristica di trasferimento dell'invertitore al variare del parametro $K_R = K_n/K_p$.

- se $K_R = 1$: l'inverter è bilanciato (o simmetrico) e la transizione logica si verifica esattamente alla metà della tensione di alimentazione, ovvero $V_{DD}/2$;
- se $K_R > 1$: allora la transizione logica si verifica per un valore di ingresso $v_i < V_{DD}/2$;
- se $K_R < 1$: allora la transizione logica si verifica per un valore di ingresso $v_i > V_{DD}/2$.

In generale si preferisce avere un invertitore bilanciato, ma ciò implica avere un PMOS più grande della dimensione minima consentita. Questo perché $K_n = (W/L)_N \mu_n C_{ox}''$, $K_p = (W/L)_P \mu_p C_{ox}''$ e sappiamo che la mobilità $\mu_n > \mu_p$ (la capacità di ossido è uguale).




Figura 5.3: Caratteristica di trasferimento di un inverter CMOS (simmetrico) al variare della tensione di alimentazione




Figura 5.4: Caratteristica di trasferimento di un inverter CMOS al variare di K_R

5.3 Comportamento dinamico dell'invertitore CMOS

5.3.1 Stima dei ritardi di propagazione nel caso ideale

Sia per la transizione logica alto-basso che per quella basso alto, ci si riduce a studiare una rete RC. Poniamo in entrambi i casi che l'ingresso vari istantaneamente da 0 logico a 1 logico e viceversa.

Ci basta ricordare che nella transizione logica alto-basso, M_P è spento mentre rimane acceso solamente M_N e il carico capacitivo collegato all'uscita si scarica come viene mostrato in figura 5.5(d). Mentre nella transizione logica basso-alto, solo M_P è acceso e l'uscita ha l'andamento che viene mostrato in figura 5.6.




Figura 5.5: Transizione logica alto-basso di un invertitore CMOS

Facendo alcune approssimazioni e considerando di avere un invertitore simmetrico con $(W/L)_P = 2.5(W/L)_N$ allora $\tau_{PHL} = \tau_{PLH}$ e il ritardo medio di propagazione è dato dalla seguente formula:

$$\tau_p = \frac{\tau_{PHL} + \tau_{PLH}}{2} = \tau_{PHL} = 1.2R_{onN}C \quad (5.1)$$

5.3.2 Tempi di ritardo

In un inverter CMOS, i tempi di salita e discesa sono approssimativamente pari al doppio dei corrispondenti ritardi di propagazione (che sono uguali se l'inverter è simmetrico):

$$t_f = 2\tau_{PHL}, \quad t_r = 2\tau_{PLH} \quad (5.2)$$

5.3.3 Scalamento delle prestazioni

Le porte logiche moderne con gate corto risultano difficili da analizzare. Per farlo andiamo a fissare una porta di riferimento (dimensionata tramite simulatori); andando a modificare alcuni parametri di questa possiamo studiare come variano performance. In pratica possiamo andare a riscrivere il ritardo di propagazione o il rapporto W/L in funzione della nuovo carico, del nuovo ritardo o del nuovo rapporto W/L . Sfruttiamo la seguente relazione:

$$\tau_P = \frac{(W/L)}{(W/L)'} \left(\frac{C_{L'}}{C_{Lref}} \right) \tau_{Pref} \quad \text{oppure} \quad \left(\frac{W}{L} \right)' = \left(\frac{W}{L} \right) \left(\frac{\tau_{Pref}}{\tau_P} \right) \left(\frac{C_{L'}}{C_{Lref}} \right) \quad (5.3)$$

5.3.4 Ritardo di una cascata di invertitori

Nello studio dei ritardi della sottosezione 5.3.1 abbiamo ipotizzato che l'ingresso v_i variasse istantaneamente dal valore logico 0 al valore logico 1. In pratica ciò non avviene, infatti l'ingresso di un invertitore è l'uscita di un altro invertitore e abbiamo visto che tipo di andamento assume.




Figura 5.6: Transizione logica basso-alto di un invertitore CMOS

Attraverso delle simulazioni si osserva che il ritardo in presenza di un ingresso non ideale è circa il doppio del ritardo del caso ideale.

5.4 Dissipazione di potenza e prodotto ritardo-potenza nelle logiche CMOS

Potenza statica Trascuriamo la dissipazione di potenza statica; assumiamo che sia nulla. Nella pratica abbiamo visto che i transistori, quando sono interdetti, fanno passare una certa corrente detta corrente di off $I_{off} \neq 0$. Nei progetti reali viene considerata.

Potenza dinamica La dissipazione di potenza dinamica dipende è legata a due effetti. Il primo è la capacità di carico (collegata in uscita) che viene caricata e scaricata con frequenza f , questo contributo di dissipazione è dato dall'equazione 4.15 che riportiamo di seguito

$$P_D = CV_{DD}^2 f \quad (5.4)$$

Il secondo effetto è quello legato alla corrente che scorre durante la commutazione, ossia quando entrambi i transistori sono in saturazione e/o in lineare (cioè sono entrambi accesi). Questa situazione si verifica a metà della transizione logica per invertitori CMOS simmetrici. In ogni caso il contributo maggiore viene dato da P_D .

Prodotto ritardo potenza Il prodotto ritardo potenza permette di confrontare le prestazioni tra famiglie logiche differenti.

$$PDP = P_{av} \tau_P \quad (5.5)$$

dove la potenza media dissipata coincide con la potenza dinamica dissipata, $P_{av} = CV_{DD}^2 f$. La frequenza è data da $f = 1/T$ dove il periodo T deve soddisfare la relazione

$$T \geq t_r + t_a + t_f + t_b \quad (5.6)$$

come mostra la figura 5.7. Assumendo un invertitore simmetrico, con uguali tempi di salita e discesa, si approssima il periodo a

$$T \geq 5\tau_P \quad (5.7)$$

e quindi il prodotto potenza ritardo è dato da

$$PDP \geq \frac{CV_{DD}^2}{5} \quad (5.8)$$




Figura 5.7: Forma d'onda di un invertitore CMOS

5.5 Porte NOR e NAND CMOS

Porta NOR Per dimensionare la porta NOR dobbiamo considerare l'invertitore di riferimento. Per dimensionare la rete NMOS utilizziamo gli stessi parametri dell'invertitore di riferimento. In questo modo basta che un singolo ingresso tra A o B sia acceso per riuscire a tirare giù l'uscita. La rete PMOS deve portare alta l'uscita solo quando sia A che B sono a 0 e in questo caso i dispositivi sono in serie. Per questo bisogna far sì che ogni PMOS abbia dimensioni doppie rispetto alle dimensioni dell'invertitore di riferimento; quindi $(W/L)_P = 2(W/L)_{ref}$.

Porta NAND Per dimensionare una porta NAND si procede in maniera opposta rispetto a quanto abbiamo detto per la porta NOR. Per dimensionare la rete PMOS utilizziamo gli stessi parametri dell'invertitore di riferimento. Per dimensionare la rete NMOS dobbiamo avere $(W/L)_N = 2(W/L)_{ref}$.




Figura 5.8: Porta NOR con logica CMOS




Figura 5.9: Porta NAND con logica CMOS

5.6 La porta di trasmissione CMOS

La **porta di trasmissione CMOS** è un circuito utilizzato sia in elettronica digitale che analogica. Consiste nel collegare due transistori, uno NMOS e uno PMOS, con i terminali di source e di drain in parallelo, e con i terminali di gate pilotati da due segnali logici opposti in fase (indicati con A e $\bar{A}$).

Quando $A = 0$, entrambi i transistori sono interdetti e la porta di trasmissione si comporta come un circuito aperto. La porta di trasmissione è in conduzione quando $A = 1$; i terminali di ingresso e uscita sono collegati attraverso il parallelo delle resistenze on dei due transistori e la porta di trasmissione rappresenta un collegamento resistivo **bidirezionale**. La resistenza equivalente è data da

$$R_{EQ} = \frac{R_{onP}R_{onN}}{R_{onP} + R_{onN}} \quad (5.9)$$




Figura 5.10: Porta di trasmissione CMOS in (a) stato di interdizione (off) e (b) in stato di conduzione (on). (c) Simbolo circuitale

5.7 Circuito bistabile

Nei sistemi digitali è spesso necessario memorizzare temporaneamente dei dati. Vediamo alcuni circuiti che possiamo sfruttare per memorizzare dati.

5.7.1 Latch Bistabile

Si tratta di un dispositivo di memorizzazione che si ottiene combinando una coppia di invertitori collegati insieme. Ciascun invertitore mantiene il suo stato per via della retroazione, in questo modo possiamo memorizzare un bit.




Figura 5.11: Due invertitori collegati a formare un elemento bistabile o latch

Due invertitori incrociati hanno tre possibili punti di funzionamento, di cui solo due sono stabili. I punti con $v_o = V_L$ e con $v_o = V_H$ sono due punti stabili, rappresentano i due possibili stati in cui può trovarsi il latch. Il terzo punto, posizionato a metà dell'escursione logica ($v_o \approx 1.5V$), rappresenta un punto di **equilibrio instabile**. Se il circuito si trova in tale stato, è sufficiente un minimo disturbo per far effettuare al latch una transizione ad uno dei due stati stabili.

5.7.2 Flip-flop RS

Un **flip-flop RS** (flip-flop *reset-set*) viene realizzato utilizzando due porte NOR oppure due porte NAND per sostituire i due invertitori del latch elementare. Lo stato desiderato viene memorizzato nel flip-flop utilizzando i segnali di controllo R e S che consentono di resettare il flip-flop ($Q = 0$) o di settarlo ($Q = 1$).




Figura 5.12: Caratteristica di trasferimento complessiva di due invertitori in cascata e possibili punti di lavoro per un latch




Figura 5.13: Flip-flop RS semplificato realizzato con due porte NOR

Capitolo 6

Memorie MOS e circuiti sequenziali

6.1 Memorie ad accesso casuale

Con **memoria ad accesso casuale RAM** si fa riferimento ad una memoria di un sistema che può essere letta e scritta e in cui ogni locazione è accessibile direttamente. Esistono due tipologie di RAM:

- **RAM statiche:** sono in grado di memorizzare le informazioni fintantoché è applicata un'alimentazione, inoltre il dato è perso durante la lettura.
- **RAM dinamiche:** utilizzano una capacità per memorizzare temporaneamente il dato. I dati devono essere rinfrescati periodicamente per evitare perdite di informazioni. Inoltre i dati vengono persi durante un ciclo di lettura.

Le SRAM sono molto più veloci rispetto alle DRAM, vengono infatti utilizzate per realizzare le memorie cache, mentre le DRAM vengono utilizzate per realizzare le memorie principali. Le SRAM vengono realizzate sfruttando 6 transistor (6-T), mentre le DRAM vengono realizzate con un singolo transistor¹ (1T). Da ciò si capisce che i costi tra le due memorie sono notevolmente differenti.

6.1.1 Un chip di memoria da 256 Mbit

Nella figura 6.1 viene mostrata la struttura della memoria. Internamente, la matrice di memoria da 256Mb viene suddivisa in otto sotto-matrici da 32Mb; ogni sotto-matrice viene suddivisa in 16 sezioni da 2Mb, ognuna delle quali contiene 16 blocchi da 128Kb. Il blocco di memoria da 128Kb rappresenta l'elemento base della matrice della memoria da 256Mb.

Nella figura 6.2 viene rappresentato un chip che contiene 2^{M+N} locazioni di memoria; dove N sono le colonne e M sono le righe della matrice. Dato un indirizzo, ricaviamo l'indice di riga e l'indice di colonna sfruttando due decodificatori (*Row decoder* e *Column decoder*). Avendo selezionato una cella di memoria, possiamo sia scriverci che leggere il valore memorizzato.

Le linee che consentono la selezione di una riga della matrice di memoria vengono chiamate **wordline (WL)**; le linee che corrono in direzione verticale contengono i dati delle celle di memoria e vengono per questo chiamate **bitline (BL)**.

Durante le operazioni di lettura, il segnale proveniente dalla cella di memoria selezionata può essere molto piccolo, perciò è necessaria la presenza di amplificatori di lettura per individuare lo stato della cella selezionata e per amplificarne il segnale.

¹Rispettivamente 6 transistor e un transistor per singola cella di memoria.




Figura 6.1: Rappresentazioni delle varie parti che compongono la memoria




Figura 6.2: Schema a blocchi di una matrice di memoria

6.2 Celle di memoria statiche

Le celle di memoria statiche si basano sul circuito che abbiamo visto nella sottosezione 5.7.1. Abbiamo visto che si tratta di un circuito in cui sono collegati in cascata due invertitori e abbiamo visto che il circuito presenta due stati stabili, uno non stabile. Si tratta ora di capire come facciamo ad integrare questa memoria con WL e BL per la selezione della cella in cui scrivere o leggere.

6.2.1 La cella di memoria a sei transistori (6-T)

Oltre al latch vengono aggiunti altri due transistori (detti *di accesso*) che permettono di isolarlo dagli altri latch e permettono il trasferimento dei dati nelle operazioni di scrittura e lettura.




Figura 6.3: Cella di memoria statica elementare formata da un latch e da due transistori di accesso

Lettura di un dato Poniamo che la cella di memoria CMOS 6-T sia nello stato 0 e che $V_{DD} = 3V$. Per facilitare la lettura, l'amplificatore porta le bitline a $V_{DD}/2$; si accede al dato accendendo i transistori di accesso M_{A1} , M_{A2} , per farlo viene portata la wordline a livello logico alto ($3V$). Visto che il dato memorizzato era 0, la BL viene portata a 0 e la $\overline{BL}$ risulta alta ($3V$).

L'operazione di lettura di una cella che contiene 1 è del tutto analoga. In questo caso i terminali di source e drain dei transistori di accesso sono invertiti e la BL viene portata a $3V$ mentre $\overline{BL}$ viene portata a $0V$.

Scrittura di un dato Per effettuare un'operazione di scrittura, le bitline vengono inizializzate con il dato che deve essere scritto nella cella. Le bitline devono essere in grado di forzare la nuova condizione nella cella. Vengono dunque accesi i transistori di accesso mediante la wordline; portando BL a $0V$ e $\overline{BL}$ a $3V$ riusciamo a forzare il valore. In questo modo abbiamo scritto nella cella il valore 0.




Figura 6.4: Operazione di lettura di una cella statica 6 – T che contiene uno 0 e condizioni immediatamente dopo l'attivazione della wordline




Figura 6.5: Operazione di lettura di una cella statica 6 – T che contiene uno 1

6.3 Celle di memoria dinamiche

Le celle di memoria dinamiche sono molto meno costose, infatti possono essere realizzate sfruttando un solo transistor e un condensatore. Sono tuttavia meno efficienti rispetto alle celle di memoria statiche.

6.3.1 Cella di memoria a un transistor (1-T)

Viene utilizzata una capacità come elemento di memoria; il dato è rappresentato dalla presenza o dall'assenza di carica. Come abbiamo anticipato precedentemente, dobbiamo eseguire un refresh dei dati per non perderli. Ciò è causato dal fatto che in fase di interdizione il transistor di accesso M_A presenta una corrente di off che scarica la capacità C_C .

Scrittura di un dato Per scrivere il dato binario dobbiamo accendere M_A portando WL alta (3V) e dobbiamo imporre il livello di tensione desiderato alla BL (0V o 3V). Se vogliamo




Figura 6.6: Cella di memoria dinamica a un transistor 1 – T

scrivere uno 0 allora ci basta settare BL a zero, in questo modo C_C si scarica. Se vogliamo scrivere un 1, allora BL viene impostata a 3V e C_C viene caricato. In questo caso notiamo che la tensione su C_C non raggiunge mai $V_{DD} = 3V$ visto che M_A lavora in saturazione.

$$V_C = V_G - V_{TN} \quad (6.1)$$

dove V_{TN} viene influenzato dall'effetto body (visto che source non è collegato a massa).




Figura 6.7: (a) Scrittura di uno 0 e (b) scrittura di un 1 nella cella 1-T

Lettura di un dato Per leggere l'informazione vengono precaricate le bitline ad una tensione nota di $V_{DD}/2$ (o V_{DD} , dipende dal tipo della DRAM); successivamente M_A viene attivato e in questo modo la carica conservata in C_C viene condivisa con C_{BL} (*ridistribuzione della carica*); infine il valore letto risulta

$$V_F = \frac{C_{BL}V_{BL} + C_C V_C}{C_{BL} + C_C} \approx V_{BL} \quad (6.2)$$

dove al numeratore troviamo la quantità di carica totale immagazzinata nei due condensatori e al denominatore troviamo la capacità totale (sono collegati in parallelo). Nota che normalmente

$C_{BL} \gg C_C$ e che la redistribuzione della carica non avviene istantaneamente ma con un ritardo $\tau \approx R_{on}C_C$.




Figura 6.8: Redistribuzione delle cariche nelle fasi di lettura di una cella 1 – T

6.4 Amplificatori di lettura

Il compito degli **amplificatori di lettura** all'interno delle celle di memoria, è quello di amplificare la piccola corrente che fluisce attraverso i transistori di accesso della cella (per le celle 6-T) o la piccola differenza di potenziale che si manifesta a seguito di un fenomeno di redistribuzione della carica (per le celle 1-T), in modo da rigenerare i livelli logici dei segnali in uscita. Ogni bitline o ogni coppia di bitline viene associata ad un amplificatore di lettura.

Per realizzare gli amplificatori di lettura si possono sfruttare i latch a due invertitori e un transistore di precarica utilizzato in modo da forzare il latch a operare nel punto di equilibrio instabile.

6.5 Decodificatori di indirizzo

Si tratta di dispositivi che prendono in input un indirizzo e accendono la wordline e la bitline corrispondenti. Vediamo degli esempi di circuiti che realizzano il comportamento del decodificatore di riga e del decodificatore di colonna.

6.5.1 Decodificatori di riga NOR e NAND

Analizziamo lo schema di un **decodificatore NOR** a 2 bit. Il circuito deve realizzare ogni possibile combinazione delle variabili di ingresso. Ci servono 2^N porte NOR a N ingressi; nel nostro caso $N = 2$ dunque 4 porte NOR a due ingressi.

Ogni riga del decodificatore contiene due MOSFET con i drain collegati in parallelo alla linea d'uscita e il gate collegato a uno dei bit di indirizzo complementato. Alla fine di ogni riga è presente un MOSFET a svuotamento che completa la NOR. I dispositivi a svuotamento sono di pull-up: alzano tutte le wordline. I transistor paralleli sono di pull-down: spengono tutte le wordline che non ci interessano. Alla fine rimane alta solo la wordline che vogliamo selezionare.

Il **decodificatore NAND** funziona in maniera simile. In questo caso, al contrario del decodificatore NOR, tutte le linee risultano alte tranne quella selezionata dall'indirizzo². La linea selezionata è l'unica che risulta collegata a massa. Possiamo aggiungere un invertitore alla fine di ogni riga per invertire le uscite.

²Logica negata.




Figura 6.9: Decodificatore di indirizzo NOR in logica NMOS




Figura 6.10: Decodificatore di indirizzo NAND in logica NMOS

Il problema dei decodificatori rappresentati nelle due immagini precedenti è che dissipano molta potenza. Una soluzione è quella di utilizzare porte NAND in logica CMOS. La figura 6.11 riporta un esempio di decodificatore di indirizzo NAND a 3 bit in logica CMOS. In

questo caso i transistori di pull-up in fondo ad ogni riga sono dei PMOS; all'inizio di ogni riga troviamo dei transistori NMOS che permettono di collegare a massa una certa riga. Quando il valore del clock è basso allora vengono accesi i PMOS alla fine di ogni riga e le capacità sulle linee di uscita risultano precaricate a livello logico alto; quando il valore è alto vengono accesi gli NMOS (e spenti i PMOS) all'inizio di ogni riga e le capacità delle linee di uscita possono scaricarsi selettivamente. In questo modo solo la riga selezionata ha l'uscita bassa e non avendo mai transistori di pull-up e pull-down accesi contemporaneamente permette di dissipare meno potenza.




Figura 6.11: Decodificatore NAND a 3 bit di indirizzo, in logica CMOS

6.5.2 Decodificatore di colonna a pass-transistor

La figura 6.12 mostra un esempio di decodificatore a tre bit in logica pass-transistor. In sostanza si viene a formare, per ogni combinazione, una struttura ad albero che collega l'uscita con uno solo degli ingressi.




Figura 6.12: Decodificatore di colonna a tre bit, in logica pass-transistor

6.6 Memorie a sola lettura (ROM)

Fino ad ora abbiamo visto memorie volatili, analizziamo ora il funzionamento delle memorie non volatili partendo dalle memorie ROM. Le memorie ROM sono memorie che vengono scritte una sola volta dal produttore, il consumatore può solo leggerne il contenuto. Vengono utilizzate per memorizzare i firmware, videogiochi, istruzioni del microcodice di alcuni processori, etc.

La figura 6.13 mostra un esempio di come si possa realizzare una ROM in logica NMOS. In sostanza: la presenza di un transistor indica che uno 0 è memorizzato a quell'indirizzo; l'assenza del transistor indica che a quell'indirizzo è memorizzato un 1. Il problema di questa realizzazione è la dissipazione di potenza. Come abbiamo fatto in precedenza possiamo andare a sfruttare la logica CMOS e risparmiare sprechi di energia. La figura 6.14 mostra come possiamo realizzare una variante di ROM che consuma meno.




Tabella 8.1 Contenuto della ROM di Figura 8.32

Parola	Dato
0	0010
1	1000
2	0110
3	0110

Figura 6.13: Struttura di una ROM in logica NMOS statica, con 4 word da 4 bit




Tabella 8.2 Contenuto della ROM di Figura 8.33

Parola	Dato
0	10110000
1	00001111
2	11000100
3	00110011
4	10101010
5	01000101

Figura 6.14: Struttura di una ROM in logica a domino CMOS con 6 parole da 8 bit

6.7 Memorie flash

Le memorie flash, come le memorie ROM, sono non volatili; il vantaggio delle memorie flash è che possono essere cancellate e riprogrammate. Al giorno d'oggi vengono utilizzate ampiamente, stanno rapidamente sostituendo gli hard disk tradizionali nei computer.

6.7.1 Scrittura e lettura delle memorie flash

Le memorie flash non possono essere realizzate con i MOSFET che abbiamo studiato nei precedenti capitoli, dobbiamo introdurre un nuovo dispositivo. In sostanza viene aggiunto un **gate isolato (o flottante)** al MOSFET, come viene mostrato nella figura 6.15.




Figura 6.15: Tecnologia a gate isolato

Il dato è rappresentato dalla presenza o dall'assenza di carica memorizzate all'interno del gate flottante. Il gate flottante riesce a mantenere al suo interno una carica in quanto è completamente circondato dall'ossido (è isolato). Se il gate flottante contiene cariche negative, allora la tensione di soglia che viene vista dal gate di controllo aumenta. In questo modo viene modificata la caratteristica del transistor facendolo passare da dispositivo a svuotamento a transistor ad arricchimento (figura 6.16).




Figura 6.16: La presenza di carica negativa nel gate isolato sposta la soglia del transistor da un valore negativo a uno positivo

Per leggere il dato, basta applicare una tensione appropriata al gate di controllo (ad esempio 0V) e misurare la corrente: il transistor a svuotamento permette il passaggio di corrente, il transistor ad arricchimento no. In questo modo sappiamo se è presente o meno della carica nel gate isolato.

Per scrivere in una cella viene sfruttato l'*effetto tunnel*: viene portato il gate di controllo ad una tensione elevata mentre source, drain e substrato vengono collegati a massa; in questo modo gli elettroni riescono a raggiungere il gate isolato passando attraverso l'ossido. Per cancellare il contenuto della cella vengono invertite le tensioni e gli elettroni vengono estratti attraverso il canale sempre per effetto tunnel.

Abbiamo visto come memorizzare un bit in una memoria flash. Esistono memorie più sofisticate che usano celle multi-livello che sono in grado di memorizzare 2 bit, 3 bit o 4 bit in ogni singola cella: le tensioni di soglia sono regolate per assumere rispettivamente uno di quattro, otto o sedici valori diversi.

Capitolo 7

Sistemi analogici e amplificatori operazionali

7.1 Amplificazione

Consideriamo un esempio di amplificatore lineare come quello di figura 7.1. L'ingresso dell'amplificatore è rappresentato con un circuito equivalente ottenuto sfruttando il teorema di Thevenin (v_i e R_i); l'altoparlante in uscita è rappresentato da una resistenza R_L .




Figura 7.1: Un amplificatore audio

In base all'analisi di Fourier, sappiamo che un segnale periodico complesso può essere rappresentato come la somma di infinite onde sinusoidali.

$$v_i = \sum_{i=1}^{\infty} V_i \sin(\omega_i t + \phi) \quad (7.1)$$

dove

- V_i = ampiezza dell' i -esima componente del segnale;
- ω_i = pulsazione;
- ϕ_i = fase.

Siccome l'amplificatore è lineare possiamo applicare il metodo della sovrapposizione degli effetti, in questo modo la componente i -esima viene amplificata indipendentemente dalle altre e il segnale in uscita complessivo è dato dalla somma di tutti i contributi.

Dunque possiamo analizzare la sola componente i -esima:

$$v_i = V_i \sin(\omega_i t) \quad (7.2)$$

L'uscita dell'amplificatore ideale è un segnale sinusoidale di uguale frequenza ma con diversa ampiezza e fase:

$$v_o = V_o \sin(\omega_i t + \theta) \quad (7.3)$$

La **potenza in uscita** risulta:

$$P_o = \left(\frac{V_o}{\sqrt{2}} \right)^2 \frac{1}{R_L} \quad (7.4)$$

(ricordando che $V_o/\sqrt{2}$ è il valore quadratico medio del segnale di tensione sinusoidale). Dalla potenza in uscita ricaviamo la corrente in uscita:

$$i_o = I_o(\sin(\omega_i t + \theta)) \quad I_o = \frac{V_o}{R_L} \quad (7.5)$$

La corrente di ingresso è data da:

$$I_i = \frac{V_i}{R_i + R_{in}} \quad (7.6)$$

Siccome il circuito è puramente resistivo, la fase è nulla.

7.1.1 Guadagno di tensione, corrente e potenza

Il **guadagno di tensione** è definito come:

$$A_v = \frac{v_o}{v_i} = \frac{V_o \angle \theta}{V_i \angle 0} = \frac{V_o}{V_i} \angle \theta \quad \text{quindi} \quad |A_v| = \frac{V_o}{V_i}, \quad \angle A_v = \theta \quad (7.7)$$

Il **guadagno in corrente** si ottiene in maniera simile:

$$A_i = \frac{i_o}{i_i} = \frac{I_o}{I_i} \angle \theta \quad (7.8)$$

Il **guadagno di potenza**:

$$A_p = \frac{P_o}{P_i} = \frac{\frac{V_o}{\sqrt{2}} \frac{I_o}{\sqrt{2}}}{\frac{V_i}{\sqrt{2}} \frac{I_i}{\sqrt{2}}} = \frac{V_o}{V_i} \frac{I_o}{I_i} = |A_v| |A_i| \quad (7.9)$$

Il valore di guadagno di potenza, tensione e corrente può essere espresso in **decibel**:

$$\begin{aligned} A_{pdB} &= 10 \log A_p \\ A_{vdB} &= 20 \log |A_v| \\ A_{idB} &= 20 \log |A_i| \end{aligned} \quad (7.10)$$

7.2 Modelli a doppio bipolo

Utilizziamo la rappresentazione a doppio bipolo perché permette di semplificare il comportamento di un amplificatore in sistemi complessi. Nascondiamo la complessità di un sottocircuito all'interno del bipolo e possiamo trattare in maniera più semplice il progetto complessivo.

Sappiamo che un doppio bipolo può essere descritto utilizzando diverse rappresentazioni. Nell'amplificatore ci interessano le relazioni tra i parametri di ingresso (v_1, i_i) e di uscita (v_o, i_o). Dunque utilizzeremo il modello a parametri g (seconda rappresentazione ibrida).




Figura 7.2: Un amplificatore come doppio bipolo

7.2.1 I parametri g

La rappresentazione g è la più utilizzata per gli amplificatori di tensione.

$$\begin{aligned} i_1 &= g_{11}v_1 + g_{12}i_2 \\ v_2 &= g_{21}v_1 + g_{22}i_2 \end{aligned} \quad (7.11)$$

$$\begin{pmatrix} i_1 \\ v_2 \end{pmatrix} = \begin{pmatrix} g_{11} & g_{12} \\ g_{21} & g_{22} \end{pmatrix} \begin{pmatrix} v_1 \\ i_2 \end{pmatrix}$$

I parametri g vengono determinati tramite connessioni a circuito aperto e connessioni a cortocircuito.

$$\begin{aligned} g_{11} &= \left. \frac{i_1}{v_1} \right|_{i_2=0} \\ g_{12} &= \left. \frac{i_1}{i_2} \right|_{v_1=0} \\ g_{21} &= \left. \frac{v_2}{v_1} \right|_{i_2=0} \\ g_{22} &= \left. \frac{v_2}{i_2} \right|_{v_1=0} \end{aligned} \quad (7.12)$$




Figura 7.3: Rappresentazione di un doppio bipolo con parametri g

Nota che per l'amplificatore abbiamo che $g_{12} = 0$.

Rappresentazione semplificata Formulazione più semplice:

$$\begin{aligned} v_1 &= i_1 R_{in} \\ v_2 &= A v_1 + i_2 R_{out} \end{aligned} \quad (7.13)$$

dove R_{in} è la resistenza di ingresso; A è il guadagno di tensione in assenza di carico all'uscita; R_{out} è la resistenza di uscita.

7.2.2 Disadattamento delle impedenze del generatore e di carico

Il massimo trasferimento di potenza si verifica in condizione di adattamento per le resistenze, cioè quando la resistenza del generatore è uguale a quella del carico. Tuttavia negli amplificatori di tensione e corrente si preferisce una condizione di disadattamento per le resistenze di ingresso e uscita.

Vediamo il perché di questa scelta analizzando il circuito di figura 7.4. Tramite il partitore di tensione troviamo

$$v_o = Av_1 \frac{R_L}{R_{out} + R_L}, \quad v_1 = Av_i \frac{R_{in}}{R_I + R_{in}} \quad (7.14)$$

il guadagno di tensione:

$$|A_v| = \frac{V_o}{V_i} = A \frac{R_{in}}{R_I + R_{in}} \frac{R_L}{R_{out} + R_L} \quad (7.15)$$

Affinché il guadagno di tensione risulti pari al valore massimo dobbiamo avere

$$R_{in} \gg R_I \quad \text{e} \quad R_{out} \ll R_L$$

e il guadagno risulta essere

$$|A_v| \approx A \quad (7.16)$$

Un **amplificatore di tensione ideale** è caratterizzato da $R_{in} \rightarrow +\infty$ e $R_{out} = 0$ in modo tale che il guadagno $|A_v| = A$.

Il guadagno di corrente del circuito analizzato può essere espresso come segue:

$$|A_i| = |A_v| \frac{R_I + R_{in}}{R_L} \quad (7.17)$$




Figura 7.4: Amplificatore di tensione collegato in ingresso ad un generatore e in uscita ad un carico

7.3 Modello dell'amplificatore differenziale

Il segnale all'uscita dell'amplificatore è proporzionale alla differenza tra le tensioni di ingresso. La tensione presente in uscita è in fase con la tensione applicata al terminale di ingresso + e sfasata di 180° rispetto al segnale applicato al terminale di ingresso -. Per questo sono detti rispettivamente **ingresso non invertente** e **ingresso invertente**.

- A = guadagno di tensione (guadagno a circuito aperto);
- $v_{id} = v_+ - v_-$ = differenza dei segnali di ingresso;
- R_{id} = resistenza di ingresso dell'amplificatore;
- R_o = resistenza di uscita dell'amplificatore.




Figura 7.5: L'amplificatore differenziale

7.3.1 Caratteristica di trasferimento di tensione dell'amplificatore differenziale

Nella figura 7.6 viene mostrata la **caratteristica di trasferimento di tensione** (VTC, *Voltage Transfer Characteristic*) di un amplificatore differenziale. L'**amplificazione di tensione** è calcolata come rapporto tra la tensione di uscita (10V nella figura) e la tensione di ingresso (1.5V – 0.5V nella figura).




Figura 7.6: Caratteristica di trasferimento di tensione di un amplificatore differenziale

Nota che la tensione in uscita dell'amplificatore non può essere maggiore rispetto alla tensione di alimentazione. Inoltre notiamo dalla figura 7.6 la tensione di uscita è zero quando l'ingresso vale 0.5V, dunque in questo caso l'amplificatore presenta una **tensione di offset all'ingresso** di 0.5V. Si tratta di una non idealità.

Nella figura 7.7 viene mostrato come viene amplificato un segnale di ingresso sinusoidale

v_{ID} e la corrispondente uscita v_O .

$$v_{ID} = 1 + 0.25 \sin 2000\pi t \quad v_{O1} = 5 + 2.5 \sin 2000\pi t$$




Figura 7.7: Rappresentazione grafica della VTC con un segnale di ingresso sinusoidale applicato

Nota che, se l'ampiezza del segnale alternato supera un certo valore (in questo caso se supera $0.5V$) allora la parte superiore dell'uscita viene tagliata.

7.4 Distorsione negli amplificatori

Guadagni differenti per valori di ingresso positivi e negativi provocano distorsioni in uscita. La **distorsione armonica totale** (THD, *Total Harmonic Distortion*) è una misura della distorsione del segnale che confronta il contenuto armonico indesiderato con la componente desiderata.

$$v(t) = \underbrace{V_O}_{\text{DC}} + \underbrace{V_1 \sin(\omega_0 t + \phi_1)}_{\text{Segnale desiderato}} + \underbrace{V_2 \sin(2\omega_0 t + \phi_2)}_{\text{Distorsione seconda armonica}} + \underbrace{V_3 \sin(3\omega_0 t + \phi_3)}_{\text{Distorsione terza armonica}} + \dots \quad (7.18)$$

La distorsione armonica totale è data dalla seguente formula:

$$\text{THD}_{\%} = 100 \frac{\sqrt{\sum_{n=2}^{+\infty} V_n^2}}{V_1} \quad (7.19)$$

Dove al numeratore troviamo la RMS (*Root Mean Square*) dei termini relativi alla distorsione; al denominatore troviamo la sola componente desiderata.

7.5 Funzione di trasferimento dell'amplificatore

Il guadagno dell'amplificatore lineare viene descritto dalla sua **funzione di trasferimento** valutata nel dominio della trasformata di Laplace. Il guadagno in tensione di un amplificatore

potrebbe essere espresso da

$$A_v(s) = \frac{V_o(s)}{V_i(s)} = K \frac{(s + z_1)(s + z_2) \dots (s + z_m)}{(s + p_1)(s + p_2) \dots (s + p_m)} \quad (7.20)$$

dove $(-z_1, \dots, -z_m)$ sono gli zeri, cioè le frequenze per cui la funzione di trasferimento è zero; $(-p_1, \dots, -p_m)$ sono i poli, cioè le frequenze per cui la funzione di trasferimento tende ad infinito.

Tramite i **diagrammi di Bode** rappresentiamo il modulo della funzione di trasferimento in dB e la fase in radianti su una scala di frequenza logaritmica.




Figura 7.8

L'amplificatore ha due intervalli di frequenza a guadagno costante. La **regione di centro banda** è sempre definita come la regione a guadagno maggiore e le frequenze di taglio sono riferite al guadagno di centro banda. La funzione di trasferimento riportata nell'immagine è

$$A_v(s) = \frac{Ks(s + \omega_2)}{(s + \omega_1)(s + \omega_3)(s + \omega_4)(s + \omega_5)}$$

diventa (considerando solo la regione di BW)

$$A_v(s) = \frac{A_{mid}s(s + \omega_2)}{(s + \omega_1)(s + \omega_3) \left(\frac{s}{\omega_4} + 1 \right) \left(\frac{s}{\omega_5} + 1 \right)}$$

dove abbiamo mantenuto inalterati i poli che si trovano a sinistra della BW e abbiamo modificato l'espressione dei poli che si trovano a destra.

7.5.1 Amplificatore passa-basso

L'amplificatore passa-basso amplifica i segnali in un determinato intervallo di frequenze inclusa la componente continua. Il più semplice amplificatore passa basso (ad un solo polo) è descritto dalla seguente funzione di trasferimento:

$$A_v(s) = \frac{A_o \omega_H}{s + \omega_H} = \frac{A_o}{1 + \frac{s}{\omega_H}} \quad (7.21)$$

dove

- A_o = guadagno a bassa frequenza;
- ω_H = frequenza di taglio dell'amplificatore.




Figura 7.9: (a) Ampiezza della risposta, (b) simbolo del filtro passa basso




Figura 7.10: Fase della risposta

7.5.2 Amplificatore passa-alto

L'amplificatore passa-alto amplifica i segnali in un determinato intervallo di frequenze inclusa la componente continua. Nella pratica è impossibile realizzare una vera caratteristica passa-alto, richiederebbe banda infinita. La funzione di trasferimento per un amplificatore passa-alto a un solo polo è data da:

$$A_v(s) = \frac{A_o s}{s + \omega_L} = \frac{A_o}{1 + \frac{\omega_L}{s}} \quad (7.22)$$

ω_L = frequenza di taglio inferiore. Notiamo che presenta uno zero nell'origine.

7.5.3 Amplificatore passa-banda

La caratteristica dell'amplificatore passa-banda si ottiene combinando le caratteristiche di un passa-basso e un passa-alto. La funzione di trasferimento è la seguente:

$$A_v(s) = \frac{A_o s \omega_H}{(s + \omega_L)(s + \omega_H)} = A_o \frac{s}{(s + \omega_L)} \frac{1}{\left(\frac{s}{\omega_H} + 1\right)} \quad (7.23)$$




Figura 7.11: (a) Ampiezza della risposta, (b) simbolo del filtro passa alto




Figura 7.12: Ampiezza della risposta dell'amplificatore passa-banda

Capitolo 8

Il transistor come amplificatore e amplificazione lineare

8.1 Il transistor come amplificatore

Il MOSFET può essere utilizzato come amplificatore se opera in regione di saturazione (*pinch-off*). In queste regioni i transistori possono fornire elevati guadagni di tensione, corrente e potenza.

Per realizzare un amplificatore, dobbiamo anzitutto polarizzare il transistor, stabilizzando il punto di lavoro Q nella regione desiderata delle caratteristiche di uscita. Dal punto di lavoro Q dipendono molti parametri dell'amplificatore.

8.1.1 L'amplificatore a MOSFET

La tensione gate-source totale è

$$v_{GS} = V_{GS} + v_{gs} \quad (8.1)$$

dove v_{gs} componente variabile; V_{GS} componente continua che permette di polarizzare il MOSFET. Ponendo per esempio $V_{GS} = 3.5V$, troviamo che il punto di lavoro Q si trova alle coordinate $(I_D, V_{DS}) = (1.54mA, 4.8V)$.

8.2 Condensatori di accoppiamento e di bypass

La figura 8.1 non rappresenta il modo migliore per polarizzare un transistor MOS. Esistono altri circuiti di polarizzazione che permettono di ottenere un punto di lavoro più stabile per un transistor. Facendo riferimento alla figura 8.2:

- R_3 rappresenta l'uscita;
- C_1 e C_2 sono **condensatori di accoppiamento**, o di blocco per le componenti continue, con capacità elevata e la cui reattanza alla frequenza di lavoro è considerata trascurabile. In sostanza bloccano i segnali continui e permettono il passaggio dei segnali AC;
- C_3 è un **condensatore di bypass** che fornisce un percorso a bassa impedenza per le componenti AC fra source e massa, bypassando il resistore R_4 (richiesto per una buona stabilità del punto Q).




Figura 8.1: (a) Amplificatore MOSFET a source comune. (b) Retta di carico, punto di lavoro e segnali di ingresso e di uscita del circuito




Figura 8.2: Transistore polarizzato utilizzando una rete a n resistori

8.3 Analisi in AC e DC: utilizzo dei circuiti equivalenti

Per semplificare l'analisi e il progetto degli amplificatori, utilizziamo il principio della sovrapposizione degli effetti. Procediamo in questo modo:

- **Analisi DC**

- otteniamo il circuito equivalente in DC sostituendo tutti i condensatori con circuiti aperti e gli induttori con cortocircuiti;
- determiniamo il punto Q a partire dal circuito equivalente DC, utilizzando il modello per ampi segnali per il transistor;

- **Analisi AC**

- otteniamo il circuito equivalente in AC sostituendo tutti i condensatori con cortocircuiti, gli induttori con circuiti aperti, i generatori di tensione costante con connessioni a massa e i generatori di corrente costante con circuiti aperti;
 - sostituiamo il transistor con il suo modello per piccolo segnale (modello lineare; vogliamo realizzare un amplificatore lineare);
 - utilizziamo il circuito equivalente per piccolo segnale per analizzare le caratteristiche AC dell'amplificatore;
- infine combiniamo i risultati delle analisi AC e DC per ottenere i valori complessivi di tensione e corrente nel circuito.




Figura 8.3: Circuiti equivalenti DC e AC per un amplificatore MOSFET

8.4 Comportamento per piccoli segnali del diodo

Nella sezione precedente abbiamo detto che per l'analisi AC dell'amplificatore dobbiamo utilizzare il modello del transistor a piccolo segnale che è un modello lineare. Prima di passare ad analizzare tale modello, proviamo a ricavare il modello per piccoli segnali del diodo.

Vogliamo descrivere un modello che valga per piccoli segnali vicini al punto di lavoro, in questo modo otterremo una caratteristica lineare.




Figura 8.4: Modello per piccolo segnale per il diodo

Si tratta ora di calcolare la derivata della caratteristica nel punto di lavoro Q . Derivando l'espressione 2.3 rispetto a v_D nel punto di lavoro si ottiene la conduttanza differenziale:

$$\begin{aligned}
 g_d &= \left. \frac{\partial i_D}{\partial v_D} \right|_{\text{punto } Q} = \frac{I_D + I_S}{V_T} \\
 g_d &\approx \frac{I_D}{V_T} \approx \frac{I_D}{25\text{mV}} \quad \text{per } I_D \gg I_S \\
 g_d &= \frac{I_S}{V_T} \quad \text{per } I_D = 0
 \end{aligned} \tag{8.2}$$

La **resistenza differenziale** è data da

$$r_d = \frac{1}{g_d} \tag{8.3}$$

nota che r_d dipende dal punto di lavoro Q fissato in precedenza. Dunque la caratteristica del diodo diventa la seguente

$$i_d = g_d v_d \Rightarrow i_D = I_D + g_d v_d \tag{8.4}$$

Si dimostra che i_d rimane funzione lineare della tensione v_d fintantoché $v_d \ll 2V_T = 0.05\text{V}$ o $v_d \leq 2 \cdot 10^{-1} V_T = 5\text{mV}$. Quindi per piccoli segnali di ampiezza massima 5mV il diodo ha una caratteristica lineare.

8.4.1 Attenuatore controllato in corrente

Analizziamo il progetto di un attenuatore che sfrutta il modello lineare del diodo che abbiamo descritto nella sezione precedente. Si tratta di un circuito che riceve in ingresso un segnale AC e in uscita genera una versione attenuata dello stesso segnale. Il livello dell'attenuazione viene fissato cambiando il valore della corrente DC erogata dal generatore.




Figura 8.5: Attenuatore controllato in corrente

Analisi DC e AC Il circuito equivalente DC è composto dal solo generatore di corrente e dal diodo. Si ottiene dunque:

$$I_D = I \Rightarrow g_d = \frac{I_D + I_S}{V_T} = \frac{I + I_S}{V_T}$$

Il circuito equivalente AC è composto dalla resistenza R_I e dal diodo. Possiamo sostituire il diodo con il suo modello lineare e quindi possiamo sostituirlo con una resistenza $r_d = 1/g_d$. Dunque si trova:

$$v_o = v_i \frac{r_d}{r_d + R_I} = v_i \frac{1}{1 + \frac{(I + I_S)R_I}{V_T}}$$

La cosa importante da notare è che siamo riusciti a far dipendere i parametri del circuito AC dai parametri del circuito DC. Similmente faremo con il modello lineare del MOSFET.

8.5 Modello per piccoli segnali del MOSFET

Utilizziamo la seguente rappresentazione a doppio bipolo:

$$\begin{aligned} i_g &= g_\pi v_{gs} + g_r v_{ds} \\ i_d &= g_m v_{gs} + g_o v_{ds} \end{aligned} \quad (8.5)$$

I parametri sono dati da:

$$\begin{aligned} g_\pi &= \left. \frac{i_g}{v_{gs}} \right|_{v_{ds}=0} = \left. \frac{\partial i_G}{\partial v_{GS}} \right|_{\text{punto } Q} \\ g_r &= \left. \frac{i_g}{v_{ds}} \right|_{v_{gs}=0} = \left. \frac{\partial i_G}{\partial v_{DS}} \right|_{\text{punto } Q} \\ g_m &= \left. \frac{i_d}{v_{gs}} \right|_{v_{ds}=0} = \left. \frac{\partial i_D}{\partial v_{GS}} \right|_{\text{punto } Q} \\ g_o &= \left. \frac{i_d}{v_{ds}} \right|_{v_{gs}=0} = \left. \frac{\partial i_D}{\partial v_{DS}} \right|_{\text{punto } Q} \end{aligned} \quad (8.6)$$

Nel caso del MOSFET abbiamo che:

$$I_G = \text{corrente di gate} = 0$$

$$I_D = \text{corrente di drain in regione di saturazione} = \frac{K_n}{2}(V_{GS} - V_{TN})^2(1 + \lambda V_{DS}) \quad (8.7)$$

Possiamo ricavare i parametri del bipolo:

$$\begin{aligned} g_\pi &= g_r = 0 \\ g_m &= K_n(V_{GS} - V_{TN})(1 + \lambda V_{DS}) = \frac{2I_D}{V_{GS} - V_{TN}} \\ g_o &= \lambda \frac{K_n}{2}(V_{GS} - V_{TN})^2 = \frac{I_D}{1/\lambda + V_{DS}} \end{aligned} \quad (8.8)$$

notiamo come g_m, g_o dipendono dai parametri DC, in base a questi il circuito AC si comporta in maniera differente. Chiamiamo g_m **transconduttanza**; $r_o = 1/g_o$ **resistenza differenziale di uscita** che viene approssimata a

$$r_o = \frac{1}{g_o} \approx \frac{1}{\lambda I_D} \quad \text{se } \lambda V_{DS} \ll 1 \quad (8.9)$$




Figura 8.6: (a) MOSFET rappresentato come doppio bipolo, (b) modello per piccoli segnali

Il parametro g_m è fondamentale: permette di trovare la tensione in uscita, quindi ci da informazioni sull'amplificazione che possiamo ottenere. Possiamo riscrivere l'espressione della transconduttanza come segue:

$$g_m = \frac{2I_D}{V_{GS} - V_{TN}} \approx \sqrt{2K_n I_D} \quad \text{se } \lambda V_{DS} \ll 1 \quad (8.10)$$

si nota che più aumenta I_D e più aumenta l'amplificazione che possiamo ottenere in uscita.

Possiamo definire il **fattore di amplificazione** (supponendo $\lambda V_{DS} \ll 1$), che si ricava ponendo una resistenza che tende a $+\infty$ collegata ai terminali d'uscita:

$$\mu_f = g_m r_o \approx \frac{1}{\lambda} \sqrt{\frac{2K_n}{I_D}} \quad (8.11)$$

questo rappresenta il massimo guadagno che il transistor è in grado di fornire.

Si dimostra che il modello lineare del transistore vale fintantoché

$$v_{gs} \ll 2(V_{GS} - V_{TN}) \Rightarrow v_{gs} \leq 0.2(V_{GS} - V_{TN}) \quad (8.12)$$

Parametro	MOSFET
Transconduttanza g_m	$\frac{2I_D}{V_{GS} - V_{TN}} \cong \sqrt{2K_n I_D}$
Resistenza di ingresso	∞
Resistenza di uscita r_o	$\frac{1}{\lambda} + \frac{V_{DS}}{I_D} \cong \frac{1}{\lambda I_D}$
Guadagno di tensione intrinseco μ_f	$\frac{2\left(\frac{1}{\lambda} + V_{DS}\right)}{V_{GS} - V_{TN}} \cong \frac{1}{\lambda} \sqrt{\frac{2K_n}{I_D}}$
Condizione per il funzionamento a piccoli segnali	$v_{gs} \leq 0.2(V_{GS} - V_{TN})$

Figura 8.7: Riepilogo dei modelli per piccoli segnali

8.6 Analisi per piccoli segnali di un amplificatore a source comune

Partiamo dal circuito mostrato in figura 8.8(a). Dal circuito mostrato otteniamo il circuito equivalente AC mostrato in figura 8.8(b): la resistenza $R_G = R_1 || R_2$ perché la V_{DD} nell'equivalente AC viene sostituito con una massa; stesso discorso vale per $R_L = R_D || R_3$. Infine sostituiamo il MOSFET con il modello lineare e trascuriamo la resistenza r_o per semplificare i calcoli. In questo modo otteniamo il circuito mostrato in figura 8.8(d).

Dalla maglia di destra del circuito di figura 8.8(d) troviamo il **guadagno ai terminali** tra gate e drain:

$$A_{vt}^{CS} = \frac{v_d}{v_g} = \frac{v_o}{v_g} = \frac{R_L i_{R_L}}{v_g} = -\frac{g_m v_{gs} R_L}{v_g} \quad (8.13)$$

Possiamo legare v_{gs} a v_g applicando KVL alla maglia di sinistra:

$$v_{gs} = v_g - v_s = v_g - g_m v_{gs} R_S \Rightarrow v_{gs} = \frac{v_g}{1 + g_m R_S} \quad (8.14)$$

Dunque, sostituendo nella formula precedente:

$$A_{vt}^{CS} = -\frac{g_m R_L}{1 + g_m R_S} \quad (8.15)$$

Infine possiamo trovare il **guadagno complessivo** dalla sorgente v_i all'uscita attraverso R_L :

$$A_v = \frac{v_o}{v_i} = \frac{v_o}{v_g} \frac{v_g}{v_i} = A_{vt}^{CS} \frac{v_g}{v_i} = A_{vt}^{CS} \frac{v_i (R_G / (R_i + R_G))}{v_i} = -\frac{g_m R_L}{1 + g_m R_S} \left(\frac{R_G}{R_i + R_G} \right) \quad (8.16)$$




Figura 8.8: (a) Amplificatore source comune, (b) circuito equivalente in AC, (c) sostituzione del MOSFET con il modello per piccoli segnali, (d) circuito equivalente AC finale in cui trascuriamo la r_o

8.6.1 Semplificazioni per il modello di piccolo segnale

Possiamo semplificare il circuito mostrato in figura 8.8(d) ipotizzando che $R_I \ll R_G$, cioè che la tensione totale in ingresso sia applicata tra i terminali di gate e source, e ipotizzando $R_S = 0$. Possiamo semplificare la 8.16, si ottiene


$$A_v = -g_m R_L = -g_m (r_o || R_D || R_3) \quad (8.17)$$

Generalmente $R_3 \gg R_D$ e $R_D \ll r_o$, quindi la resistenza di carico totale sul drain è $R_L = R_D$. In questo caso il circuito viene progettato in modo tale che la caduta ai capi della R_D sia pari alla metà della tensione di alimentazione¹ (quindi $V_D = R_D I_D = V_{DD}/2$) e $V_{GS} - V_{TN} = 1$. Dunque il guadagno complessivo in uscita è

$$A_v \approx -g_m R_D \approx \frac{2I_D}{V_{GS} - V_{TN}} R_D \approx -V_{DD} \quad (8.18)$$

L'espressione ci dice che il massimo guadagno che possiamo ottenere in uscita è pari alla tensione di alimentazione dell'amplificatore e ci dice che l'uscita viene sfasata di 180° (amplificatore invertente).

¹In questo modo la sinusoide in ingresso può avere ampiezza massima $V_{DD}/2$. Se caduta di tensione su R_L fosse maggiore o minore, la sinusoide con ampiezza massima risulterebbe tosata in uscita.


 Figura 8.9: Circuito semplificato per $R_G \gg R_L$ e $R_S = 0$

8.7 Polarizzazione a 4 resistori

L'obiettivo è quello di dimensionare le resistenze del circuito dell'amplificatore. Le resistenze presenti permettono di polarizzare il transistor, in questo modo possiamo farlo lavorare nella regione desiderata (di saturazione nel caso dell'amplificatore).

Esistono diversi circuiti che permettono di polarizzare un transistor, un esempio sono i circuiti a 4 resistenze. In questo modo riusciamo a stabilizzare il punto di polarizzazione tenendo, sia conto dei parametri del dispositivo, che delle variazioni di temperatura. Perché vogliamo stabilizzare il punto di polarizzazione? Come abbiamo visto nelle precedenti sezioni, il modello lineare del transistor è valido per piccole variazioni intorno al punto di lavoro. Se il punto di polarizzazione non fosse stabile le prestazioni dell'amplificatore varierebbero in base ai "difetti" di fabbrica (spessore ossido di gate troppo fino o troppo spesso) o in base alla temperatura (in tal caso il transistor tira meno corrente).

La soluzione al problema della stabilizzazione è la resistenza R_S che vediamo mostrata alla figura 8.3 (Equivalent DC). R_S funge da retroazione negativa. In pratica: se il transistor tira troppa corrente I_D (causa difetto di fabbrica), V_S aumenta e di conseguenza V_{GS} diminuisce. Dato che V_{GS} diminuisce, la corrente che tira il transistor diminuisce (vedi caratteristica transistore). Viceversa se il transistor tira poca corrente I_D (causa temperatura elevata), V_S diminuisce e V_{GS} aumenta e quindi la corrente I_D tenderà ad aumentare.

Esempio: analisi della polarizzazione Vediamo come facciamo a determinare il punto di lavoro $Q = (I_D, V_{DS})$ del circuito mostrato in figura 8.10.

Procediamo per punti:

- Notiamo innanzitutto che le resistenze R_1 , R_2 sono in serie dato che $I_G = 0$. I valori di queste due resistenze sono molto elevati in quanto vogliamo che la maggior parte della corrente vada a contribuire alla corrente di drain per poter ottenere il massimo guadagno dall'amplificatore che dovremmo progettare.
- Studiamo la maglia di sinistra. Sfruttando Thevenin otteniamo:

$$R_{EQ} = R_1 || R_2 = 600k\Omega, \quad V_{EQ} = V_{DD} \frac{R_1}{R_1 + R_2} = 4V$$

In questo modo otteniamo il circuito di figura 8.11.

- Dall'ultimo circuito, con LKT troviamo:

$$V_{EQ} = V_{GS} + R_S I_D$$

non è presente la caduta di tensione su R_{EQ} visto che $I_G = 0$. Ora ipotizziamo che il transistor lavori in saturazione. Otteniamo

$$V_{EQ} = V_{GS} + \frac{K_n R_S}{2} (V_{GS} - V_{TN})^2 \Rightarrow V_{GS} = -2.71V, 2.66V$$




Figura 8.10: (a) Rete di polarizzazione del MOSFET a 4 resistori, (b) circuito equivalente con due generatori di tensione




Figura 8.11: Equivalente del circuito a 4 resistori

prendiamo il valore di V_{GS} positivo visto che per valori negativi il MOSFET è interdetto. Avendo V_{GS} possiamo calcolare I_D dalla formula della regione di saturazione. Si trova

$$I_D = 34.3 \mu\text{A}$$

- Ora possiamo trovare V_{DS} dalla maglia di destra. Usando LKT:

$$V_{DD} - R_D I_D - V_{DS} - R_S I_D = 0 \Rightarrow V_{DS} = V_{DD} - I_D(R_D + R_S) = 6.08 \text{ V}$$

- Infine verifichiamo che l'ipotesi fatta precedentemente sia verificata:

$$V_{DS} = 6.08V > V_{GS} - V_{TN} = 1.66V$$

dunque l'ipotesi è verificata. In caso in cui l'ipotesi non fosse risultata vera, dovevamo tornare indietro e sfruttare la formula della I_D nella regione lineare.

8.8 Resistenza in e out dell'amplificatore a source comune

Ora che abbiamo visto come si polarizza un transistor con un circuito a 4 resistenze, abbiamo fissato tutti i parametri DC del nostro amplificatore e possiamo tornare all'analisi AC.




Figura 8.12: (a) Circuito amplificatore C-S; (b) equivalente AC rimuovendo l'ingresso; (c) circuito per il calcolo di R_{in} con modello nmos semplificato

Per calcolare la resistenza R_{in} :

- stacciamo il segnale di sorgente in ingresso e attacchiamo un generatore di test v_x ;
- dal circuito con il modello lineare del transistor possiamo trovare la resistenza di ingresso con LKT:

$$v_x - R_G i_x = 0 \Rightarrow v_x = R_G i_x \quad \text{dunque} \quad R_{in} = R_G$$

Per calcolare la resistenza R_{out} :

- stacciamo R_3 e v_i e attacchiamo il generatore di test v_x all'uscita;
- la resistenza di out è data da:

$$R_{out} = R_D || R_{iD}$$

dato che sul gate non passa corrente;




Figura 8.13: (a) Equivalente AC staccando il carico in uscita; (b) circuito per il calcolo di R_{iD} con modello nmos semplificato

- per trovare R_{iD} usiamo le LKT e LKC:

$$\begin{cases} v_x = r_o i_{r_o} + R_S i_{R_S} = r_o i_{r_o} + R_S i_x \\ i_x = i_{r_o} + g_m v_{gs} \end{cases}$$

sapendo che $v_{gs} = v_g - v_s = 0 - R_S i_{R_S}$ si ottiene

$$\begin{cases} i_x = i_{r_o} + g_m R_S i_x \Rightarrow i_{r_o} = (1 + g_m R_S) i_x \\ v_x = (r_o(1 + g_m R_S) + R_S) i_x \end{cases}$$

da cui

$$\frac{v_x}{i_x} = R_{iD} \approx r_o(1 + g_m R_S)$$

- infine

$$R_{out} = R_D || R_{iD} = R_D || r_o(1 + g_m R_S) \approx R_D \quad \text{se } r_o \gg R_D$$

Riassumendo: abbiamo ottenuto una resistenza di ingresso molto alta (visto che R_G viene settata in modo tale che sia alta) e una resistenza di uscita non troppo piccola. Idealmente vorremo avere una resistenza di ingresso molto alta (idealmente $+\infty$), per far sì che l'amplificatore non assorba molta corrente, e vorremo avere una resistenza molto bassa in uscita (idealmente nulla) per avere la massima amplificazione in uscita. Dalle formule di R_{in} ed R_{out} possiamo dire che l'amplificatore a source comune si comporta bene all'ingresso ma non in uscita.

Vedremo nei capitoli successivi che l'amplificatore a source comune può essere utilizzato come primo stadio di una serie di amplificatori collegati in cascata. Questo grazie al fatto che la sua resistenza di ingresso è molto alta.

8.9 Escursione massima del segnale in uscita

Il minimo valore della tensione di uscita è dato dai limiti della regione attiva (di saturazione) del MOSFET:

$$v_{DS} = V_{DS} - V_M \sin \omega t \geq v_{gs} - V_{TN} \approx V_{GS} - V_{TN} \quad (8.19)$$

dove $-V_M \sin \omega t$ è il segnale in uscita amplificato che non possiamo trascurare.

Mentre il massimo è dato dalla caduta di tensione su R_D :

$$V_M \leq I_D R_D \quad (8.20)$$

Capitolo 9

Amplificatori a singolo transistoro

9.1 Applicazione e prelievo del segnale: MOSFET



Nel capitolo precedente abbiamo analizzato il caso dell'amplificatore a *source comune*. Avevamo collegato l'ingresso al gate, l'uscita al drain e il source era in comune tra ingresso ed uscita. Tuttavia possiamo cambiare il modo di collegare ingresso ed uscita.

Come abbiamo detto nel progetto di amplificatori a singolo transistoro, utilizziamo un MOSFET polarizzato in regione di saturazione. In tale regione sappiamo che:

$$i_S = i_D = \frac{K_n}{2}(v_{GS} - V_{TN})^2 \quad (9.1)$$

quindi per provocare un cambiamento della corrente devo modificare $v_{GS} = v_G - v_S$. Dunque il segnale in input del nostro amplificatore potrà essere collegato al gate oppure al source. Mentre l'output può essere collegato al drain oppure al source. Riassumendo, le famiglie di amplificatori che possiamo realizzare sono:

- **source comune (C-S)**





Equivalente AC per un amplificatore C-S

$$R_G = R_1 \parallel R_2$$

$$R_L = R_D \parallel R_3$$

Figura 9.1: Circuito amplificatore a source comune e equivalente AC

• **drain comune (C-D)**





Equivalentente AC per un amplificatore C-D

$$R_G = R_1 \parallel R_2$$

$$R_L = R_6 \parallel R_3$$

Figura 9.2: Circuito amplificatore a drain comune e equivalente AC

• **gate comune (C-G).**



Equivalentente AC per un amplificatore C-G

$$R_L = R_D \parallel R_3$$

Figura 9.3: Circuito amplificatore a gate comune e equivalente AC

9.2 Circuiti inseguitori (C-D)

Vogliamo ricavare le formule del guadagno di tensione in uscita, la resistenza di ingresso e la resistenza di uscita. Facciamo riferimento alla figura 9.4.




Figura 9.4: (a) Amplificatore C-D equivalente AC, (b) circuito con modello lineare del transistoro

9.2.1 Guadagno di tensione

Vogliamo trovare il guadagno totale di tensione in uscita dell'amplificatore a drain comune. Partiamo trovando il **guadagno di tensione tra i terminali** source e gate:

$$A_{vt}^{CD} = \frac{v_s}{v_g} = \frac{g_m v_{gs} R_L}{v_g} \quad (9.2)$$

Possiamo ricavare v_{gs} in funzione di v_g :

$$v_{gs} = v_g - v_s = v_g - g_m v_{gs} R_L \Rightarrow v_{gs} = \frac{v_g}{1 + g_m R_L} \quad (9.3)$$

Dunque nell'equazione del guadagno tra i terminali:

$$A_{vt}^{CD} = \frac{g_m R_L}{1 + g_m R_L} \approx 1 \quad \text{per } g_m R_L \gg 1 \quad (9.4)$$

Dato che $g_m R_L \gg 1$, dalla 9.3 ne deriva che solo una piccola parte del segnale di ingresso cade ai capi dei terminali gate-source. Per questo motivo gli inseguitori possono essere utilizzati con segnali in ingresso relativamente grandi senza violare i limiti per piccoli segnali. I limiti (ricavati dalla 8.12) sono dati da:

$$|v_{gs}| = \frac{|v_g|}{1 + g_m R_L} \leq 0.2(V_{GS} - V_{TN}) \Rightarrow |v_g| \leq 0.2(V_{GS} - V_{TN})(1 + g_m R_L) \quad (9.5)$$

Troviamo il **guadagno di tensione complessivo**:

$$A_v^{CD} = \frac{v_o}{v_i} = \frac{v_o}{v_s} \frac{v_g}{v_i} \frac{v_s}{v_g} = \frac{v_o}{v_s} \frac{v_g}{v_i} A_{vt}^{CD} \quad (9.6)$$

sapendo che $v_o = v_s$ e che

$$v_g = v_i \frac{R_G}{R_G + R_I} \Rightarrow \frac{v_g}{v_i} = \frac{R_G}{R_G + R_I} \quad (9.7)$$

sostituendo si ottiene:

$$A_v^{CD} = \frac{R_G}{R_G + R_I} \frac{R_L g_m}{1 + R_L g_m} \underset{g_m R_L \gg 1}{\approx} \frac{R_G}{R_I + R_G} \underset{R_G \gg R_I}{\approx} 1 \quad (9.8)$$

ovvero la tensione in uscita dell'amplificatore a drain comune è circa uguale a quella di ingresso; l'ingresso viene ripetuto in uscita, per questo viene chiamato inseguitore.

Potrebbe sembrare illogico utilizzare un amplificatore che di fatto non amplifica. Tuttavia vedremo successivamente che l'inseguitore ci fornirà una resistenza di uscita molto bassa. Per questo motivo sarà molto utile utilizzarlo come ultimo stadio di una serie di amplificatori collegati in cascata.

9.2.2 Resistenza di ingresso

Troviamo R_{in} staccando il segnale di ingresso v_i e R_I :

$$R_{in}^{CD} = R_G || R_{IG} \underset{R_{IG} \rightarrow +\infty}{\approx} R_G \quad (9.9)$$

Nel calcolo del guadagno di tensione abbiamo supposto una R_G molto grande, dunque la resistenza in ingresso dell'amplificatore a drain comune è molto alta.

9.2.3 Resistenza di uscita

Troviamo la R_{out} staccando il carico in uscita R_3 e il generatore in ingresso v_i e collegando il generatore di test v_x sull'uscita:

$$R_{out}^{CD} = R_6 || R_{IS} \quad (9.10)$$

Dobbiamo ricavarci R_{IS} , la resistenza vista dal source del MOSFET. Dal circuito di figura 9.5:

$$R_{IS} = \frac{v_x}{i_x} = \frac{v_x}{-g_m v_{gs}} = \frac{v_x}{-g_m (0 - v_x)} = \frac{1}{g_m} \quad (9.11)$$

Visto che $R_6 \gg R_{IS}$, la resistenza di uscita $R_{out} \approx R_{IS}$, ovvero è bassa.




Figura 9.5: Circuito per il calcolo di R_{IS}

9.3 Amplificatori non invertenti (C-G)

Vogliamo ricavare le formule del guadagno di tensione in uscita, la resistenza di ingresso e la resistenza di uscita. Facciamo riferimento alla figura 9.6.




Figura 9.6: (a) Amplificatore C-G equivalente AC, (b) circuito con modello lineare del transistoro

9.3.1 Guadagno di tensione

Partiamo dal **guadagno di tensione ai terminali**:

$$A_{vt}^{CG} = \frac{v_d}{v_s} = \frac{v_o}{v_s} = \frac{v_{R_L}}{v_s} = \frac{-g_m v_{gs} R_L}{v_s} = \frac{-g_m (0 - v_s) R_L}{v_s} = g_m R_L \quad (9.12)$$

$$R_{iS} = \frac{1}{g_m} \quad (9.13)$$

Troviamo il **guadagno di tensione totale**:

$$A_v^{CG} = \frac{v_o}{v_i} = \frac{v_o}{v_s} \frac{v_s}{v_i} = \frac{v_d}{v_s} \frac{v_s}{v_i} = A_{vt}^{CG} \frac{v_s}{v_i} \quad (9.14)$$

ci manca da trovare v_s : consideriamo come se R_{iS} fosse in parallelo a R_6 e poi ci basta fare il partitore di tensione con R_I :

$$v_s = v_i \frac{R_6 || R_{iS}}{R_6 || R_{iS} + R_I} \quad (9.15)$$

infine troviamo

$$A_v^{CG} = g_m R_L \left(\frac{R_6 || R_{iS}}{R_6 || R_{iS} + R_I} \right) \stackrel{R_6 \gg R_{iS}}{\approx} \frac{g_m R_L}{1 + g_m R_I} \stackrel{g_m R_I \ll 1}{\approx} g_m R_L \quad (9.16)$$

Ovvero otteniamo un guadagno non invertente.

I limiti sulla v_{gs} per la validità del modello ai piccoli segnali, sono dati da (facendo riferimento alla 8.12):

$$v_i = v_{sg}(1 + g_m R_I), \quad |v_i| = 0.2(V_{GS} - V_{TN})(1 + g_m R_I) \quad (9.17)$$

9.3.2 Resistenza di ingresso

L'abbiamo trovata nella sottosezione precedente. Ricalcoliamola esplicitando i passaggi:

$$R_{in}^{CG} = R_6 || R_{iS} \quad (9.18)$$

La R_{iS} è la resistenza vista dal source del MOSFET. Similmente a come abbiamo fatto nella sezione 9.2.3, si trova:

$$R_{iS} = \frac{v_x}{i_x} = \frac{v_x}{-g_m v_{gs}} = \frac{v_x}{g_m v_x} = \frac{1}{g_m} \quad (9.19)$$

Dato che $R_6 \gg R_{iS}$, la resistenza di ingresso $R_{in} \approx R_{iS}$, ovvero è bassa.


9.3.3 Resistenza di uscita

La resistenza di uscita è data da:

$$R_{out}^{CG} = R_D || R_{iD} = R_D || r_o(1 + g_m R_{th}) \approx R_D \quad \text{se } r_o \gg R_D \quad (9.20)$$

Dove R_{th} è il resistore equivalente sul source. La R_{iD} l'abbiamo calcolata per trovare la resistenza di out dell'amplificatore a source comune nella sezione 8.8. La resistenza di uscita dell'amplificatore a gate comune non è piccolissima.

9.4 Caratteristiche semplificate degli amplificatori a singolo MOSFET



	Source Comune ($R_S = 0$)	Source Comune con resistenza di source R_S	Drain Comune	Gate Comune
Guadagno di tensione ai terminali $A_{vt} = \frac{v_o}{v_i}$	$-g_m R_L \cong -V_{DD}$ (moderato)	$-\frac{R_L}{R_S}$ (moderato)	1 (basso)	$+g_m R_L$ (moderato)
Resistenza di ingresso	∞ (alto)	∞ (alto)	∞ (alto)	$1/g_m$ (basso)
Resistenza di uscita	r_o (moderato)	$\mu_f R_S$ (alto)	$1/g_m$ (basso)	$\mu_f (R_I R_G)$ (alto)
Guadagno di corrente	∞ (alto)	∞ (alto)	∞ (alto)	1 (basso)

9.5 Progetto dei condensatori di accoppiamento e di bypass

L'impedenza di un condensatore aumenta al diminuire della frequenza; i condensatori di bypass e di accoppiamento riducono il guadagno di un amplificatore alle basse frequenze. Per fissare il valore dei condensatori si utilizza il *metodo delle costanti di tempo in corto circuito*: ogni condensatore viene considerato separatamente andando a cortocircuitare tutti gli altri. L'obiettivo è quello di far sì che il condensatore non ci disturbi alle frequenze di centro banda. Per poter trascurare un condensatore ad una certa frequenza, il valore della sua impedenza deve essere molto minore della resistenza equivalente che appare ai suoi capi (resistenza equivalente ottenuta staccando il condensatore e collegando un generatore di test).

L'altro approccio è quello chiamato a *polo dominante*: ogni condensatore è associato ad un polo; viene scelto il polo dominante di un condensatore; tutti gli altri poli dei condensatori vengono fissati in modo che siano molto più piccoli. Il condensatore a polo dominante permette così di fissare la frequenza di taglio inferiore f_L dell'amplificatore.

Capitolo 10

Amplificatori differenziali e operazionali

10.1 Amplificatori accoppiati in AC

Possiamo collegare diversi amplificatori a singolo transistor in cascata tramite dei condensatori, in questo modo creiamo un amplificatore a più stadi. I condensatori bloccano le componenti continue e permettono di trattare separatamente i vari stadi. La scelta degli amplificatori a singolo transistor viene fatta in modo da massimizzare le performance dell'amplificatore a stadi multipli. Le caratteristiche che prendiamo in considerazione sono: il guadagno; la resistenza di uscita; la resistenza di ingresso. Il guadagno totale dell'amplificatore multi-stadio è dato dal prodotto dei guadagni dei singoli stadi; la resistenza di ingresso è data dalla resistenza di ingresso del primo stadio; la resistenza di uscita è data dalla resistenza di uscita dell'ultimo stadio.




Figura 10.1: Amplificatore multi-stadio accoppiato in AC

10.2 Amplificatori differenziali

Per realizzare questo tipo di amplificatori dobbiamo utilizzare degli amplificatori accoppiati in DC. La differenza tra i due ingressi è detta *ingresso differenziale*; l'*uscita differenziale* è data dalla differenza di potenziale tra i drain dei due transistori.




Figura 10.2: Amplificatore differenziale

Notiamo che i due rami dell'amplificatore differenziale sono identici: sia le resistenze (fissate per far lavorare in saturazione il transistor), sia i MOSFET. In DC l'uscita è zero visto che $v_{OD} = 0$. Se, per esempio, $v_1 > v_2$, allora la v_{GS} del transistor di sinistra aumenta e la corrente tirata dal transistor risulta maggiore rispetto a quella tirata dal transistor di destra. Di conseguenza si ha che $v_{D1} < v_{D2}$ e quindi $v_{OD} < 0$. Se invece $v_2 > v_1$, allora $v_{OD} > 0$.

Il circuito può essere visto come un *deviatore di corrente*: la corrente totale viene ripartita nei due rami a seconda delle tensioni applicate in ingresso.

10.2.1 Polarizzazione con generatore elettronico

Il precedente schema dell'amplificatore differenziale può essere migliorato sostituendo la resistenza di polarizzazione R_{SS} con un **generatore elettronico** (figura 10.3), capace di fornire la corrente richiesta indipendentemente dalla tensione presente sul nodo di uscita. Il generatore elettronico permette di mantenere la corrente costante tra i due rami.

Il generatore elettronico può essere realizzato con uno **specchio di corrente** (figura 10.4). Dove I_{REF} è la corrente di riferimento che deve essere costante. Possiamo realizzare tale generatore anche con una semplice resistenza, infatti, a tensione costante, la resistenza fa passare sempre la stessa corrente. Il transistor M_1 si trova in saturazione visto che $v_{GS} = v_{DS}$; avendo fissato la corrente che passa nel transistor (I_{REF}) e sapendo che M_1 lavora in saturazione, possiamo ricavarci la v_{GS} . La v_{GS} trovata su M_1 viene applicata a M_2 e dunque anche la corrente fatta passare dal secondo transistor è uguale a I_{REF} (considerando che i due transistor abbiano le stesse dimensioni).

10.2.2 Analisi in DC dell'amplificatore differenziale

Si ipotizza che le due metà dell'amplificatore siano simmetriche; dunque la corrente fornita dal generatore elettronico si divide esattamente a metà tra i due rami. Possiamo spezzare il





Figura 10.3: Amplificatore differenziale con generatore elettronico di polarizzazione


 Figura 10.4: Realizzazione del generatore di corrente I_{SS} con lo specchio di corrente

circuito e studiare e studiare quel pezzo.

Facendo riferimento alla figura 10.5, vogliamo ricavarci V_{DS} :

- Si ipotizza che il transistor lavori in saturazione, quindi ci si ricava V_{GS} :

$$I_D = \frac{I_{SS}}{2} \frac{K_n}{2} (V_{GS} - V_{TN})^2 \Rightarrow V_{GS} = V_{TN} + \sqrt{\frac{I_{SS}}{K_n}} \quad (10.1)$$

- Ora possiamo trovare V_{DS}

$$V_{GS} = V_G - V_S = 0 - V_S = -V_S \Rightarrow V_S = -V_{GS} \quad (10.2)$$

$$V_{DS} = V_D - V_S = V_{DD} - R_D I_{SS}/2 + V_{GS} \quad (10.3)$$

10.2.3 Analisi in AC dell'amplificatore differenziale

Possiamo ricavare il circuito equivalente per i piccoli segnali (figura 10.6): abbiamo trascurato r_0 ; il generatore di corrente I_{SS} diventa un circuito aperto.




Figura 10.5: Amplificatore differenziale in forma di circuito simmetrico




Figura 10.6: Equivalente per piccoli segnali amplificatore differenziale

L'obiettivo è quello di trovare l'amplificazione totale. Il primo passo è quello di ricavare v_x . Possiamo vedere v_1, v_2 come la somma di due componenti: una differenziale e una di modo comune. Quindi definiamo:

$$\begin{aligned} v_{id} &= v_1 - v_2 \\ v_{ic} &= \frac{v_1 + v_2}{2} \\ v_1 &= v_{ic} + \frac{v_{id}}{2} \\ v_2 &= v_{ic} - \frac{v_{id}}{2} \end{aligned} \quad (10.4)$$

ora possiamo utilizzare la sovrapposizione degli effetti e studiamo separatamente cosa accade quando è presente solo v_{id} e poi solo v_{ic} .

- Poniamo $v_1 = v_{id}/2$ e $v_2 = -v_{id}/2$. Usando le LKT alle due maglie in basso a sinistra e a destra si trova:

$$\begin{cases} v_{id}/2 - v_{gs1} - v_x = 0 \\ -v_{id}/2 - v_{gs2} - v_x = 0 \end{cases} \Rightarrow \begin{cases} v_{id}/2 - v_{gs1} = v_x \\ -v_{id}/2 - v_{gs2} = v_x \end{cases} \quad (10.5)$$

$$\Rightarrow v_{id}/2 - v_{gs1} = -v_{id}/2 - v_{gs2} \Rightarrow v_{gs1} - v_{gs2} = v_{id}$$

Usando la LKT sul nodo v_x si trova:

$$g_m v_{gs1} + g_m v_{gs2} = 0 \Rightarrow v_{gs1} + v_{gs2} = 0 \Rightarrow v_{gs2} = -v_{gs1} \quad (10.6)$$

Unendo gli ultimi due risultati:

$$\begin{aligned} v_{id} &= v_{gs1} + v_{gs1} = 2v_{gs1} \\ v_x &= v_{id}/2 - v_{gs1} = 0 \end{aligned} \quad (10.7)$$

Ovvero v_x è **virtualmente a massa**, cioè non è fisicamente collegato a massa ma è come se lo fosse. Avendo $v_x = 0$, i due transistor formano una coppia di amplificatori a source comune con resistenza di carico R_D . Quindi il guadagno differenziale è dato da:

$$A_d = \frac{v_{od}}{v_{id}} = \frac{v_{d1} - v_{d2}}{v_{id}} = -g_m R_D \quad (10.8)$$

- Ora se $v_1 = v_2 = v_{ic}$, allora le cadute di tensione sulle due R_D sono uguali in entrambi i rami e di conseguenza $v_{od} = 0$. Possiamo concludere allora che

$$A_c = \frac{v_{od}}{v_{ic}} = 0 \quad (10.9)$$

Possiamo definire il **Common Mode Rejection Ratio (CMRR)**

$$CMRR = \frac{A_d}{A_c} = \infty \quad (10.10)$$

quantifica la capacità di un amplificatore di amplificare solo la componente differenziale. Abbiamo appena scoperto che nel caso di un amplificatore differenziale con uscita differenziale, il $CMRR$ è infinito (idealmente), cioè viene amplificata solamente la componente differenziale ($v_1 - v_2$).

Le resistenze di ingresso e di uscita dell'amplificatore possiamo ricavarcele in maniera analoga a come abbiamo fatto per l'amplificatore a source comune.

$$R_{id} = \infty, \quad R_{od} = 2(R_D || r_0) \quad (10.11)$$

Abbiamo visto il modello ai piccoli segnali dell'amplificatore differenziale in cui l'uscita veniva presa tra i drain dei due transistori. Tuttavia risulterà più conveniente prelevare l'uscita da un singolo terminale (figura 10.7) per poter collegare l'amplificatore differenziale in cascata con altri stadi di amplificatori.

In questo caso il guadagno differenziale A_d risulta dimezzato rispetto a quello ricavato precedentemente e cambia anche il valore A_c .

$$A_d = \frac{v_o}{v_{id}} = -\frac{g_m R_D}{2}, \quad A_c = \frac{v_o}{v_{ic}} = \frac{-g_m R_D}{1 + 2g_m R_{SS}} \quad (10.12)$$

Di conseguenza il $CMRR$ assume un valore finito.

10.2.4 Caratteristica di trasferimento di piccolo segnale per l'amplificatore differenziale

Nei capitoli precedenti abbiamo visto che per gli amplificatori a singolo transistor dovevano rispettare dei vincoli sui segnali di ingresso. Se l'ingresso superava la tensione imposta dai vincoli, allora non valeva più il modello lineare del transistor e di conseguenza l'uscita dell'amplificatore non corrispondeva a quella desiderata, l'uscita veniva distorta.

Nel caso dell'amplificatore differenziale i vincoli sono meno stretti: possiamo applicare in ingresso segnali più grossi e l'uscita non risulta distorta (in realtà le distorsioni sono notevolmente ridotte).




Figura 10.7: Equivalente per piccoli segnali amplificatore differenziale single ended

10.3 Amplificatore operazionale elementare CMOS: circuito

Per realizzare un amplificatore operazionale combiniamo insieme: un amplificatore differenziale (M_1, M_2) collegato ad uno stadio a source comune (M_3) e da un inseguitore di source (M_4). In questo modo abbiamo un'alta resistenza di ingresso, una alto guadagno complessivo e una bassa resistenza di uscita. I generatori di corrente sono utilizzati per polarizzare l'ingresso differenziale e l'ingresso di source e come carico per M_3 .




Figura 10.8: Amplificatore operazionale elementare CMOS

Per migliorare il circuito si possono sostituire le resistenze con dei MOSFET.

Capitolo 11

Amplificatori operazionali ideali e reali


11.1 Amplificatore operazionale ideale

L'amplificatore operazionale (op-amp) ideale è un tipo particolare di amplificatore differenziale che ha guadagno A infinito, impedenza di ingresso R_{id} infinita ed impedenza di uscita R_o nulla. Da questa definizione si ricavano le seguenti proprietà:

- Se A tende ad infinito, allora v_{id} è nulla per ogni valore finito dell'uscita

$$v_{id} = \frac{v_o}{A} \quad \lim_{A \rightarrow \infty} v_{id} = 0 \quad (11.1)$$

- La resistenza di ingresso che tende ad infinito forza le correnti di ingresso i_+ , i_- a zero.



$$\begin{aligned} A &= \infty \\ R_{id} &= \infty \\ R_o &= 0 \end{aligned}$$

Figura 11.1: Amplificatore operazionale ideale

11.1.1 Amplificatore invertente ideale

Per realizzare un amplificatore invertente partendo da un amplificatore operazionale ideale ci basta collegare al morsetto $-$ (ovvero all'**ingresso invertente**) il segnale di ingresso e collegare a massa il morsetto $+$ (**ingresso non invertente**). Come mostra la figura 11.2 si sfrutta la retroazione formata dalle resistenze R_1 e R_2 collegate tra ingresso e uscita.

Ricaviamo il **guadagno di tensione** in uscita sfruttando le idealità dell'operazionale. Usando LKT:

$$v_i - i_1 R_1 - i_2 R_2 - v_o = 0 \quad (11.2)$$




Figura 11.2: Amplificatore invertente

sappiamo che $v_{id} = v_+ - v_- = 0 \Rightarrow v_- = 0$ cioè il terminale invertente è a massa virtuale e che $i_i = i_2$, di conseguenza

$$\begin{aligned} v_i &= R_1 i_i \Rightarrow i_i = \frac{v_i}{R_1} \\ v_i - (R_1 + R_2) v_1 / R_1 - v_o &= 0 \Rightarrow v_o = -\frac{R_2}{R_1} v_i \end{aligned} \quad (11.3)$$

infine il guadagno

$$A_v = \frac{v_o}{v_i} = -\frac{R_2}{R_1} \quad (11.4)$$

La **resistenza di ingresso** la ricaviamo staccando l'ingresso e attaccando il generatore di test v_x al suo posto. Sfruttiamo il fatto che $v_- = v_+ = 0$:

$$v_x = R_1 i_x \Rightarrow R_{in} = \frac{v_x}{i_x} = \frac{v_x}{(v_x - v_-)/R_1} = \frac{v_x}{v_x/R_1} = R_1 \quad (11.5)$$

La **resistenza di uscita** la ricaviamo staccando l'ingresso v_i e collegando in uscita un generatore di test v_x .

$$v_x - R_2 i_2 - R_1 i_1 = 0 \stackrel{i_1=i_2}{\Rightarrow} v_x = (R_1 + R_2) i_1 \quad (11.6)$$

ma poiché $v_- = 0$ non passa corrente su R_1 e poiché $i_1 = i_2$ non passa corrente neanche su R_2 , quindi $v_x = 0$ e infine

$$R_{out} = 0 \quad (11.7)$$

11.1.2 Amplificatore non invertente ideale

Possiamo realizzare un amplificatore non invertente partendo da un amplificatore operazionale ideale, otteniamo il circuito mostrato in figura 11.3. Notiamo che una parte dell'uscita viene riportata all'ingresso invertente tramite la retroazione.

Troviamo il **guadagno di tensione**. Possiamo ricavare v_1 sapendo che $i_- = 0$:

$$\begin{cases} v_1 = v_o \frac{R_1}{R_1 + R_2} \\ v_{id} = v_i - v_1 = 0 \Rightarrow v_1 = v_i \end{cases} \Rightarrow v_i = v_o \frac{R_1}{R_1 + R_2} \quad (11.8)$$

infine il guadagno è

$$A_v = \frac{v_o}{v_i} = \frac{R_1 + R_2}{R_1} = 1 + \frac{R_2}{R_1} \quad (11.9)$$




Figura 11.3: Amplificatore non invertente

Troviamo la **resistenza di ingresso** sostituendo il segnale di ingresso con un generatore di test v_x :

$$R_{in} = \frac{v_x}{i_+} = \infty \quad (11.10)$$

Per trovare la **resistenza di uscita** dobbiamo staccare l'ingresso e attaccare un generatore di test v_x in uscita. Così facendo si nota che il circuito ottenuto è identico a quello che si ottiene nel calcolo della resistenza di uscita di un amplificatore invertente ideale. Di conseguenza possiamo concludere che la resistenza di uscita è nulla.

$$R_{out} = 0 \quad (11.11)$$

11.1.3 Amplificatore inseguitore ideale

Si tratta di una particolare configurazione di un amplificatore non invertente. L'inseguitore di tensione o buffer a guadagno unitario, ha un'amplificazione unitaria, impedenza di ingresso infinita e impedenza di uscita nulla. L'inseguitore ideale non necessita di alcuna corrente e può pilotare un qualunque carico senza attenuazione del segnale di uscita.

Troviamo il **guadagno di tensione**:

$$v_{id} = v_+ - v_- = v_i - v_o = 0 \Rightarrow v_i = v_o \Rightarrow A_v = 1 \quad (11.12)$$

Troviamo la **resistenza di ingresso** sostituendo il segnale di ingresso con un generatore di test v_x e collegando l'uscita a massa:

$$R_{in} = \frac{v_x}{i_x} = \frac{v_x}{i_+} = \infty \quad (11.13)$$

Troviamo la **resistenza di uscita** cortocircuitando l'ingresso e attaccando un generatore di test v_x all'uscita:

$$v_{id} = v_+ - v_- = 0 - v_x = -v_x = 0 \Rightarrow v_x = 0 \quad (11.14)$$

dunque

$$R_{out} = 0 \quad (11.15)$$




Figura 11.4: Inseguitore di tensione

11.1.4 Amplificatore sommatore ideale

Possiamo creare un amplificatore sommatore ideale partendo da un amplificatore invertente. Analizziamo il caso con due segnali in ingresso, il caso a n ingressi si ottiene per estensione.

Poiché l'ingresso invertente è a massa virtuale:

$$i_1 = \frac{v_1}{R_1}, \quad i_2 = \frac{v_2}{R_2}, \quad i_3 = \frac{v_3}{R_3} \quad (11.16)$$

Poiché $i_- = 0$, $i_3 = i_1 + i_2$ e

$$v_o = -\frac{R_3}{R_1}v_1 - \frac{R_3}{R_2}v_2 \quad (11.17)$$

Fissato il valore di R_3 , possiamo pesare i due ingressi cambiando i valori delle resistenze R_1 e R_2 .

Ricaviamo l'espressione dell'uscita utilizzando la sovrapposizione degli effetti. Spegnendo v_2 si ottiene il circuito di un amplificatore invertente, quindi:

$$v'_o = -\frac{R_3}{R_1}v_1 \quad (11.18)$$

Spegnendo v_1 si ottiene il circuito di un amplificatore invertente, quindi:

$$v''_o = -\frac{R_3}{R_2}v_2 \quad (11.19)$$

Infine:

$$v_o = v'_o + v''_o = -\frac{R_3}{R_1}v_1 - \frac{R_3}{R_2}v_2 \quad (11.20)$$

Troviamo le **resistenze di ingresso** considerando un ingresso alla volta. Si nota che si ottengono due amplificatori invertenti, quindi:

$$R_{in,1} = R_1, \quad R_{in,2} = R_2 \quad (11.21)$$

Troviamo la **resistenza di uscita** cortocircuitando i due ingressi e collegando il generatore di test v_x all'uscita. Sfruttando il fatto che $i_+ = i_- = 0$ e che $v_+ = v_- = 0$:

$$\begin{aligned} i_1 = i_2 = i_3 = i_x = 0 \\ v_x - (R_3 + (R_1 || R_2))i_x = 0 \Rightarrow v_x = 0 \end{aligned} \quad (11.22)$$

quindi

$$R_{out} = 0 \quad (11.23)$$




Figura 11.5: Amplificatore sommatore

11.1.5 Amplificatore sottrattore ideale

L'amplificatore sottrattore si ottiene unendo un amplificatore invertente con un non invertente.

Ricaviamoci la tensione in uscita v_o :

$$\begin{aligned}
 v_o &= v_1 - R_1 i_1 - R_2 i_2 \\
 &= v_1 - (R_1 + R_2) i_1 \\
 &= v_1 - (R_1 + R_2) \frac{(v_1 - v_-)}{R_1} \\
 &= \frac{R_1 + R_2}{R_1} v_- - \frac{R_2}{R_1} v_1
 \end{aligned} \tag{11.24}$$

troviamo v_+ con il partitore di tensione

$$v_+ = v_2 \frac{R_2}{R_1 + R_2} \tag{11.25}$$

ponendo $v_- = v_+$ si ottiene

$$v_o = -\frac{R_2}{R_1} (v_1 - v_2) \tag{11.26}$$

Troviamo le **resistenze di ingresso** collegando a massa l'uscita e considerando i due ingressi separatamente. Considerando solo v_1 otteniamo il circuito di un amplificatore invertente, quindi:

$$R_{in,1} = \frac{v_x}{i_x} = R_1 \tag{11.27}$$

Considerando solo v_2 e sapendo che $i_+ = i_- = 0$:

$$v_x - (R_1 + R_2) i_x = 0 \Rightarrow R_{in,2} = \frac{v_x}{i_x} = R_1 + R_2 \tag{11.28}$$

Troviamo la **resistenza di uscita** cortocircuitando i due ingressi e collegando il generatore di test v_x in uscita. Si nota che si ottiene il circuito di un amplificatore invertente, quindi:

$$R_{out} = 0 \tag{11.29}$$




Figura 11.6: Amplificatore sottrattore

11.1.6 Filtri attivi ideali: passa basso e passa alto

Nei filtri attivi il rapporto tra le resistenze viene sostituito al rapporto di due impedenze complesse per ottenere una funzione di trasferimento dipendente dalla frequenza.




Figura 11.7: Filtro passa-basso

Dalla figura 11.7: finché la frequenza dell'ingresso è bassa, il condensatore si comporta come un circuito aperto e l'amplificazione rimane costante. Quando la frequenza raggiunge la frequenza di taglio, il condensatore si comporta come un cortocircuito e l'amplificazione decresce fino a zero.

Troviamo il **guadagno in uscita**.

$$z_2 = \frac{R_2/sC}{R_2 + 1/sC} = \frac{R_2}{1 + sC R_2} \quad (11.30)$$

In questo modo otteniamo un circuito analogo a quello dell'amplificatore invertente, quindi:

$$A_v = \frac{v_o}{v_i} = -\frac{z_2}{R_1} = -\frac{R_2}{R_1} \frac{1}{1 + sC R_2} = -\frac{R_2}{R_1} \frac{1}{1 + s/\omega_H} \quad (11.31)$$

dove

$$\omega_H = \frac{1}{R_2 C} = 2\pi f_H \quad (11.32)$$

f_H è detta **frequenza di taglio superiore**.

La **resistenza di ingresso** si ricava come nel caso di un amplificatore invertente.

$$R_{in} = \frac{v_x}{i_x} = R_1 \quad (11.33)$$

La **resistenza di uscita** si ricava come nel caso di un amplificatore invertente.

$$R_{out} = 0 \quad (11.34)$$




Figura 11.8: Filtro passa-alto

Dalla figura 11.8: quando la frequenza raggiunge il valore della frequenza di taglio, il condensatore si comporta come un cortocircuito e l'amplificazione in uscita è costante.

Troviamo il **guadagno in uscita**.

$$Z_1 = R_1 + 1/sC = \frac{1 + sC R_1}{sC} \quad (11.35)$$

In questo modo otteniamo un circuito analogo a quello dell'amplificatore invertente, quindi:

$$A_v = \frac{v_o}{v_i} = -\frac{R_2}{z_1} = -R_2 \frac{sC}{1 + sC R_1} = -\frac{R_2}{R_1} \frac{s}{s + \omega_L} \quad (11.36)$$

dove

$$\omega_L = \frac{1}{R_1 C} = 2\pi f_L \quad (11.37)$$

f_L è detta **frequenza di taglio inferiore**.

11.1.7 Integratore e derivatore




Figura 11.9: Integratore




Figura 11.10: Derivatore

11.2 Amplificatore operazionale non ideale

Gli amplificatori reali hanno vari errori che derivano dalle non idealità. Vedremo che grazie alla retroazione si riescono a limitare questi errori. In particolare, gli effetti della retroazione sono i seguenti:

- riduce la sensibilità del guadagno alle variazioni dei valori dei parametri dei transistori e degli altri elementi circuitali;
- la retroazione aumenta o diminuisce le impedenze di ingresso e di uscita di un amplificatore;
- banda passante di un amplificatore può essere estesa usando la retroazione negativa;
- la retroazione negativa riduce l'effetto delle distorsioni non lineari.

11.2.1 Amplificatore invertente reale

Il **guadagno di tensione** è

$$A_v = \frac{v_o}{v_i} = A_v^{ideal} \left(\frac{T}{1+T} \right) = -\frac{R_2}{R_1} \left(\frac{T}{1+T} \right) \quad (11.38)$$

dove T è il **guadagno di anello**. In generale più il guadagno di anello è grande e più ci avviciniamo al caso ideale. Notiamo anche che per T grande v_{id} è molto piccola.

La **resistenza di uscita** è

$$R_{out} \approx \frac{R_o}{1+T} \quad (11.39)$$

dove R_o è la resistenza di uscita dell'amplificatore differenziale. Fissato R_o (valore che non possiamo cambiare, viene fissato da chi produce l'amplificatore differenziale), possiamo utilizzare un guadagno di anello alto per poter abbassare la resistenza di uscita dell'amplificatore invertente reale.

La **resistenza di ingresso** è

$$R_{in} \approx R_1 + \frac{R_2}{1+A} \stackrel{A \gg 0}{\approx} R_1 \quad (11.40)$$

dove A è il guadagno ad anello aperto dell'amplificatore.

11.2.2 Amplificatore non invertente reale

Il **guadagno di tensione** è

$$A_v = \frac{v_o}{v_i} = A_v^{ideal} \left(\frac{T}{1+T} \right) = \left(1 + \frac{R_2}{R_1} \right) \left(\frac{T}{1+T} \right) \quad (11.41)$$

La **resistenza di uscita** coincide con la resistenza di uscita dell'amplificatore invertente

$$R_{out} \approx \frac{R_o}{1+T} \quad (11.42)$$

La **resistenza di ingresso** è

$$R_{in} = R_{id}(1+T) \quad (11.43)$$

dove R_{id} è la resistenza di ingresso dell'amplificatore differenziale.

11.2.3 Cause di errore negli operazionali: correnti DC e limitazioni sull'uscita

Gli errori in DC derivano dalla necessità di polarizzare i circuiti interni dell'operazionale e le asimmetrie fra le coppie di transistori in ingresso (vedi sezione 10.2).

Tensione di offset all'ingresso Con entrambi gli ingressi a zero, l'uscita in continua non è nulla. L'effetto della tensione di offset:

$$v_o = A(v_{ID} + V_{OS}) \quad (11.44)$$

La tensione di offset all'ingresso vale

$$V_{OS} = \frac{V_O}{A} \quad (11.45)$$




Figura 11.11: Tensione di offset all'ingresso e circuito per misurarla

Reiezione dell'alimentazione (PSRR) Il PSRR indica come varia la tensione di offset al variare della tensione di alimentazione.

$$PSRR = \frac{\Delta V_{OS}}{\Delta V_{CC}} \quad (11.46)$$

Correnti di bias e offset d'ingresso Le correnti di bias provocano un errore nell'uscita dell'amplificatore. Le correnti di bias I_{B1} e I_{B2} hanno valori simili e verso che dipende dal circuito interno. La corrente di offset I_{OS} è data dalla differenza tra le due correnti di bias.

Nell'amplificatore invertente, I_{B1} è connessa direttamente a massa; I_{B2} scorre attraverso R_2 dato che anche v_- è a 0V. Quindi in uscita troviamo

$$V_O = I_{B2}R_2 \quad (11.47)$$




Figura 11.12: Correnti di bias nell'amplificatore invertente

Limiti di tensione e corrente in uscita La tensione è limitata ad alcuni volt di meno della tensione di alimentazione. La corrente è limitata internamente per proteggere l'operazionale da cortocircuiti o surriscaldamenti.

Rapporto di reiezione del modo comune (CMRR) limitato In un operazionale reale il *CMRR* non è infinito come nel caso ideale. Ciò significa che in uscita non viene amplificata solamente la differenza dei due segnali in ingresso ma anche il loro segnale medio.

11.2.4 Risposta in frequenza dell'operazionale: amplificatore singolo polo

Gli operazionali per uso generale sono di solito degli amplificatori passa-basso con elevato guadagno in continua e un singolo polo.

$$\begin{aligned}
 A_v(s) &= \frac{A_o \omega_B}{s + \omega_B} = \frac{\omega_T}{s + \omega_B} \\
 |A(j\omega)| &= \frac{A_o \omega_B}{\sqrt{\omega^2 + \omega_B^2}} = \frac{A_o}{\sqrt{1 + \frac{\omega^2}{\omega_B^2}}}
 \end{aligned} \tag{11.48}$$

dove

- ω_B è la banda dell'amplificatore ad anello aperto;
- ω_T è la frequenza a guadagno unitario, ovvero il valore della frequenza per cui il modulo del guadagno vale 1.

Negli amplificatori invertente e non invertente, se la frequenza di ingresso è bassa, allora il guadagno dell'amplificatore è definito dalla retroazione, mentre ad alte frequenze segue il guadagno dell'operazionale.




Figura 11.13: Guadagno di tensione in funzione della frequenza per un amplificatore operazionale a singolo polo

11.2.5 Riepilogo caratteristiche amplificatori invertenti e non invertenti reali

Tabella 11.1 Riepilogo relativo alle configurazioni invertente e non invertente

$\beta = \frac{R_1}{R_1 + R_2} \quad T = A\beta$	Amplificatore invertente	Amplificatore non invertente
Guadagno di tensione A_v	$-\frac{R_2}{R_1} \left(\frac{T}{1+T} \right) \approx -\frac{R_2}{R_1}$	$\frac{A}{1+T} \approx \frac{1}{\beta} = 1 + \frac{R_2}{R_1}$
Resistenza di ingresso R_{in}	$R_1 + R_{id} \parallel \frac{R_2}{1+A} \approx R_1$	$R_{id}(1+T) \approx R_{id}T$
Resistenza di uscita R_{out}	$\frac{R_o}{1+T} \approx \frac{R_o}{T}$	$\frac{R_o}{1+T} \approx \frac{R_o}{T}$
Errore relativo di guadagno	$\frac{1}{1+T}$	$\frac{1}{1+T}$

Tabella 11.3 Confronto tra la risposta in frequenza dell'amplificatore invertente e di quella dell'amplificatore non invertente

$\beta = \frac{R_1}{R_1 + R_2}$	Amplificatore non invertente	Amplificatore invertente
Guadagno in DC	$A_v(0) = 1 + \frac{R_2}{R_1}$	$A_v(0) = -\frac{R_2}{R_1}$
Fattore di retroazione	$\beta = \frac{1}{A_v(0)}$	$\beta = \frac{1}{1 + A_v(0) }$
Larghezza di banda	$f_H = \beta f_T$	$f_H = \beta f_T$
Resistenza di ingresso	$R_{ic} \parallel R_{id}(1 + A\beta)$	$R_1 + \left(R_{id} \parallel \frac{R_2}{1+A} \right)$
Resistenza di uscita	$\frac{R_o}{1 + A\beta}$	$\frac{R_o}{1 + A\beta}$

11.2.6 Limitazioni di ampio segnale: slew rate e banda di ampio segnale

Lo **slew rate** indica la massima velocità di variazione della tensione di uscita dell'operazionale. Per un data frequenza, lo slew rate limita la massima ampiezza del segnale che può essere amplificato senza distorsione. La **banda di ampio segnale** è la massima frequenza a cui un segnale di ampiezza massima può essere amplificato.

