



UNIVERSITA' DEGLI STUDI DI
NAPOLI FEDERICO II

Scuola Politecnica e delle Scienze di Base
Corso di Laurea Magistrale in Ingegneria Informatica

Architetture dei sistemi dinamici

***Esame scritto: progetto di un sistema
digitale***

Anno Accademico 2023/24

Prof.ssa

Alessandra De Benedictis

candidato
Luca Pisani
matr. M63001627

Indice

Indice.....	II
Esercizio.....	3
Traccia.....	3
1.1.1 Progetto e architettura.....	4
1.1.2 Implementazione	8
1.1.3 Simulazione.....	17

Esercizio

Traccia

Progettare, implementare in VHDL e simulare il seguente sistema. Un sistema è composto da tre nodi:

- il nodo A che, tramite handshaking completo, invia al nodo C un codice operativo cop a 2 bit ed un operando ad 8 bit op1;
- il nodo B che, tramite handshaking completo, invia al nodo C un operando ad 8 bit op2 e un valore X;
- il nodo C che contiene un'unità aritmetica in grado di eseguire somme e sottrazioni e una memoria ROM da N locazioni, ciascuna da 8 bit.

La comunicazione fra A e C e fra B e C avviene in parallelo (con handshaking per ogni valore inviato).


Quando il nodo C riceve dal nodo A i valori cop e op1 e dal nodo B i valori op2 e X, esegue l'operazione richiesta dal cop (per esempio, se cop è 00, esegue la somma): se il risultato dell'operazione è minore o uguale del valore X, il nodo C inserisce il risultato nella sua memoria interna e invia ai nodi A e B un ack per indicare di esser pronto a ricevere un nuovo insieme di dati; se il risultato dell'operazione è maggiore di X, il nodo C memorizza una stringa nulla nella memoria interna e interrompe la comunicazione con i nodi A e B inviando un segnale di stop.

Il sistema complessivo deve essere sviluppato seguendo un approccio strutturale per


l'interconnessione dei componenti. Ad eccezione del sommatore/sottrattore nel nodo C, che deve essere realizzato con approccio strutturale, gli altri componenti possono essere realizzati mediante approccio comportamentale.

1.1.1 Progetto e architettura


Per realizzare questo design si é deciso di adottare un approccio di tipo strutturale in modo da poter utilizzare diversi componenti ed interconnetterli in modo da formare il sistema finale. La traccia richiede di realizzare tre nodi, A, B e C. A e B non fanno altro che ricevere dall'esterno degli input (comportandosi da registri), in questo caso i valori « cop, op1, X, op2 » e fornire in uscita gli stessi valori nel momento in cui il nodo C é pronto a riceverli.




Il nodo C riceverá in ingresso i dati provenienti dai due sistemi (in modo simultaneo) e provvederá ed effettuare le dovute elaborazioni. Esso contiene un sommatore/sottrattore, un contatore modulo m, una control unit ed una memoria Rom. Il nodo riceverá da A e B i due operandi della macchina aritmetica, un valore di confronto X ed un opcode per selezionare somma o sottrazione e salverá eventualmente il risultato nella propria memoria interna.




La comunicazione tra i tre nodi viene garantita dal protocollo di Hanshaking (completo): esso prevede lo scambio di specifici messaggi di controllo tra le entità in modo che ciascuna trasmetta o riceva solo se effettivamente nelle condizioni di farlo.




Le control unit dei tre nodi rappresentano l'implementazione dei rispettivi automi a stati finiti dei sistemi :



Per quanto riguarda il nodo A, il sistema permane nello stato « IDLE » fino a quando un segnale start arriva dall'esterno segnalando l'inizio della trasmissione dei dati. Il sistema transita quindi nello stato « REQUEST » in cui invia un primo segnale di request al nodo C segnalando la volontà di voler inviare un dato da elaborare. Il nodo C risponderà con un segnale di Acknowledgment (ack) con il quale segnerà al nodo A la propria disponibilità. In caso di ack=1 il sistema transiterà nello stato « INVIO » in cui il dato viene effettivamente trasmesso. Nel momento in cui il sistema C avrà ricevuto il dato ed effettuato le proprie elaborazioni, manderà al sistema A un segnale done=1 che indicherà la disponibilità nel ricevere un nuovo dato per una nuova elaborazione. Per questa ragione in caso di done=1 si passerà prima allo stato « RICEVUTO » dal quale si ritornerà in « REQUEST » se non sarà rilevato alcun segnale di stop con valore logico '1'. Il nodo B avrà lo stesso comportamento e implementazione del nodo A.



Per quanto riguarda il nodo C invece, la control unit presenta un comportamento di questo tipo :



Il sistema C sarà in uno stato di attesa « WAITING » in cui aspetta che i segnali reqB e reqA in arrivo dai due nodi esterni passino a valore logico alto. In tal caso il sistema transiterà nello stato « INVIOACK » in cui verranno effettivamente inviati i due segnali di ack per i due nodi in modo da segnalare loro la disponibilità nell'accogliere i dati. Questi verranno quindi trasmessi dai nodi A e B ed elaborati nello stato « ELABORATE ». I segnali di ack vengono azzerati in modo da segnalare ai nodi esterni una elaborazione in corso. I due operandi sono caricati all'intero del sommatore/sottrattore e la control unit invia un carry cin pari a 0 o 1 in base al valore di cop ricevuto da A. Se il risultato dell'operazione risulta essere minore o uguale del valore X inviato da B allora il sistema transiterà nello stato « SALVA » in cui il risultato sarà memorizzato all'interno della ROM del nodo, il contatore sarà incrementato in modo da fornire l'indirizzo successivo per memorizzare eventualmente il risultato di una prossima elaborazione e verranno infine inviati i segnali di doneA=1 e doneB=1 ai due nodi in modo da segnalare l'avvenuta elaborazione. I due nodi segnaleranno l'avvenuta lettura di done se dei nuovi request saranno inoltrati al sistema C. Nel caso in cui il risultato dell'elaborazione dovesse essere maggiore del valore X, il sistema si porterà nello stato « INTERROMPI » in cui provvederà a salvare nella propria rom una determinata stringa (é stata scelta la stringa '1111111') e a segnalare l'interruzione della comunicazione con i due nodi attraverso un segnale di stop che passerà da valore logico basso a valore logico alto. Dopodiché il sistema resterà in uno stato di standby « IDLE » in attesa di un reset.

1.1.2 Implementazione

Per quanto riguarda l'implementazione dei vari componenti é stato necessario adottare approcci differenti in base alle diverse esigenze. Il componente **adder/subtractor** é stato implementato per composizione di componenti via via piú semplici (ripple_carry e full_adder) precedentemente presenti in libreria. Allo stesso modo sono stati utilizzati dei componenti precedentemente sviluppati quali : **ROM** N(8) locazioni da 8 bit ciascuna , un **Contatore mod 8** per scandire in ordine le locazioni della memoria. Si procede a presentare l'implementazione delle control unit dei tre sistemi (in ordine A,B e C) realizzate con approccio behavioral (2 process pattern):


```

1
2
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
5
6
7
8 entity cuA is
9   Port (
10    signal start: in std_logic;
11    signal clk: in std_logic;
12    signal rst: in std_logic;
13    signal copinput: in std_logic_vector(1 downto 0);
14    signal oplinput: in std_logic_vector(7 downto 0);
15    signal copoutput: out std_logic_vector(1 downto 0);
16    signal oploutput: out std_logic_vector(7 downto 0);
17
18    signal req: out std_logic;
19    signal ack: in std_logic;
20    signal done: in std_logic;
21
22    signal stop: in std_logic
23   );
24 end cuA;
25
26 architecture Behavioral of cuA is
27 type stato is (idle, request, invio, ricevuto);
28 signal curr_state: stato := idle;
29 signal next_state: stato := idle;
30 begin
31
32 stato_uscita: process(curr_state, start, ack)
33   begin
34 --    copoutput<="00";
35 --    oploutput<="00000000";
36    req<='0';
37
38    case curr_state is
39      when idle =>
40        if (start = '1') then
41          next_state <= request;
42        else
43          next_state <= idle;
44        end if;
45
46      when request =>
47        req<='1';
48        if ack = '0' then
49          next_state <= request;
50
51        else
52          copoutput<=copinput;
53          oploutput<=oplinput;
54          next_state <= invio;
55        end if;
56
57      when invio =>
58        req<='0';
59        if done = '1' then
60          next_state <= ricevuto;
61        else
62          next_state <= invio;
63        end if;
64
65      when ricevuto =>
66        if stop = '1' then
67          next_state<=idle;
68        else
69          next_state<=request;
70        end if;
71
72    end case;
73 end process;
74 mem: process(clk)
75   begin
76     if rising_edge(clk) then
77       if rst = '1' then
78         curr_state <= idle;
79       else
80         curr_state <= next_state;
81       end if;
82     end if;
83   end process;
84 end behavioral;

```

```

1
2
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
5
6
7
8 entity cuB is
9     Port (
10         clk: in std_logic;
11         rst: in std_logic;
12         start: in std_logic;
13         Xinput: in std_logic_vector(7 downto 0); -- valore confronto, un valore rappresentabile su 8 bit
14         op2input: in std_logic_vector(7 downto 0);
15         Xoutput: out std_logic_vector(7 downto 0);
16         op2ouput: out std_logic_vector(7 downto 0);
17
18         signal req: out std_logic;
19         signal ack: in std_logic;
20         signal done: in std_logic;
21
22         signal stop: in std_logic
23     );
24 end cuB;
25
26 architecture Behavioral of cuB is
27     type stato is (idle, request, invio, ricevuto);
28     signal curr_state: stato := idle;
29     signal next_state: stato := idle;
30 begin
31
32     stato_uscita: process(curr_state, start, ack, done)
33     begin
34         -- Xoutput<="00000000";
35         -- op2ouput<="00000000";
36         req<='0';
37
38         case curr_state is
39             when idle =>
40                 if (start = '1') then
41                     next_state <= request;
42                 else
43                     next_state <= idle;
44                 end if;
45
46             when request =>
47                 req<='1';
48                 if ack = '0' then
49                     next_state <= request;
50                 else
51                     Xoutput<=Xinput;
52                     op2ouput<=op2input;
53                     next_state <= invio;
54                 end if;
55
56             when invio =>
57                 req<='0';
58                 if done = '1' then
59                     next_state <= ricevuto;
60                 else
61                     next_state <= invio;
62                 end if;
63
64             when ricevuto =>
65                 if stop = '1' then
66                     next_state<=idle;
67                 else
68                     next_state<=request;
69                 end if;
70
71         end case;
72     end process;
73     mem: process(clk)
74     begin
75         if rising_edge(clk) then
76             if rst = '1' then
77                 curr_state <= idle;
78             else
79                 curr_state <= next_state;
80             end if;
81         end if;
82     end process;
83 end behavioral;

```

CU_C

```
2
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
5 use IEEE.NUMERIC_STD.ALL;
6 use IEEE.std_logic_unsigned.ALL;
7
8
9 entity cuC is
10   Port (
11     signal clk: in std_logic;
12     signal rst: in std_logic;
13
14     signal enable: out std_logic;
15     signal write: out std_logic;
16
17     signal result_from_add: in std_logic_vector(7 downto 0);
18     signal data_to_save: out std_logic_vector(7 downto 0);
19     signal cop: in std_logic_vector(1 downto 0);
20     signal cin: out std_logic;
21     signal X: in std_logic_vector(7 downto 0);
22
23     signal reqA: in std_logic;
24     signal ackA: out std_logic;
25     signal doneA: out std_logic;
26
27     signal reqB: in std_logic;
28     signal ackB: out std_logic;
29     signal doneB: out std_logic;
30
31     signal stop: out std_logic
32   );
33 end cuC;
34
35 architecture Behavioral of cuC is
36   type stato is (waiting, invioack, elaboro, salva, interrompi, idle);
37   signal curr_state: stato := waiting;
38   signal next_state: stato := waiting;
39   signal appoggio: std_logic;
40
41 begin
42
43
44   stato_uscita: process(curr_state, reqA, reqB )
45   begin
46     write<='0';
47     cin<='0';
48     ackA<='0';
49     doneA<='0';
50     ackB<='0';
51     doneB<='0';
52     stop<='0';
53     --data_to_save<="00000000";
54     enable<='0';
55     case curr_state is
56       when waiting =>
57         write<='0';
58         data_to_save<="00000000";
59         cin<='0';
60         enable<='0';
61         ackA<='0';
62         doneA<='0';
63         ackB<='0';
64         doneB<='0';
65         stop<='0';
66         if (reqA = '1' AND reqB = '1') then
67           next_state<=invioack;
68         else
69           next_state<= waiting;
70         end if;
```

```

71
72     when invioack =>
73         write<='0';
74         doneA<='0';
75         data_to_save<="00000000";
76         enable<='0';
77         doneB<='0';
78         stop<='0';
79         write<='0';
80         ackA<='1';
81         ackB<='1';
82         if (cop="00") then
83             cin<='0';
84         elsif (cop="11") then
85             cin<='1';
86         end if;
87         next_state<=elaboro;
88
89     when elaboro =>
90         write<='0';
91         write<='0';
92         enable<='0';
93         cin<='0';
94         ackA<='0';
95         doneA<='0';
96         ackB<='0';
97         doneB<='0';
98         stop<='0';
99         if (conv_integer(result_from_add)<X OR conv_integer(result_from_add)=X) then
100             data_to_save<=result_from_add;
101
102             next_state<=salva;
103         else
104             data_to_save<="11111111";
105
106             next_state<= interrompi;
107         end if;
108
109     when salva =>
110         write<='1';
111         cin<='0';
112         ackA<='0';
113         ackB<='0';
114         stop<='0';
115         doneA<='1';
116         doneB<='1';
117
118         enable<='1';
119         appoggio<='1';
120         next_state<=waiting;
121
122     when interrompi =>
123         write<='1';
124         stop<='1';
125         enable<='0';
126         cin<='0';
127         ackA<='0';
128         ackB<='0';
129         stop<='0';
130         doneA<='1';
131         doneB<='1';
132         next_state<=idle;
133
134     when idle=>
135         write<='0';
136         next_state<=idle;
137
138     end case;
139 end process;
140
141 mem: process(clk)
142 begin
143     if rising_edge(clk) then
144         if rst = '1' then
145             curr_state <= waiting;
146         else
147             curr_state <= next_state;
148         end if;
149     end if;
150 end process;
151
152 end behavioral;

```

Di seguito le implementazioni dei rispettivi nodi A, B e C :

NODO A

```
1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4
5
6
7 entity NODOA is
8   Port (
9     signal clk: in std_logic;
10    signal rst: in std_logic;
11    signal start: in std_logic;
12
13    signal cop: in std_logic_vector(1 downto 0);
14    signal opl: in std_logic_vector(7 downto 0);
15
16    signal cop_to_C: out std_logic_vector(1 downto 0);
17    signal opl_to_C: out std_logic_vector(7 downto 0);
18
19    signal req: out std_logic;
20    signal ack: in std_logic;
21    signal done: in std_logic;
22
23    signal stop: in std_logic
24   );
25 end NODOA;
26
27 architecture structural of NODOA is
28
29 begin
30
31   CUA: entity work.cuA port map(
32     clk=>clk,
33     rst=>rst,
34     start=>start,
35     copinput=>cop,
36     oplinput=>opl,
37     copoutput=>cop_to_C,
38     oploutput=>opl_to_C,
39
40     req=>req,
41     ack=>ack,
42     done=>done,
43
44     stop=>stop
45   );
46
47 end structural;
48
```

NODO B

```
1
2 library IEEE;
3 use IEEE.STD_LOGIC_1164.ALL;
4
5
6
7 entity NODOB is
8   Port (
9     signal clk: in std_logic;
10    signal rst: in std_logic;
11    signal start: in std_logic;
12
13    signal X: in std_logic_vector(7 downto 0);
14    signal op2: in std_logic_vector(7 downto 0);
15
16    signal X_to_C: out std_logic_vector(7 downto 0);
17    signal op2_to_C: out std_logic_vector(7 downto 0);
18
19    signal req: out std_logic;
20    signal ack: in std_logic;
21    signal done: in std_logic;
22
23    signal stop: in std_logic
24   );
25 end NODOB;
26
27 architecture structural of NODOB is
28
29 begin
30
31 CUB: entity work.cuB port map(
32   clk=>clk,
33   start=>start,
34   rst=>rst,
35   Xinput=>X,
36   op2input=>op2,
37   Xoutput=>X_to_C,
38   op2ouput=>op2_to_C,
39
40   req=>req,
41   ack=>ack,
42   done=>done,
43
44   stop=>stop
45 );
46
47 end structural;
48
```

NODO C

```
1
2
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
5
6
7
8 entity NODOC is
9   Port (
10
11     signal clk: in std_logic;
12     signal rst: in std_logic;
13
14     --dati
15     signal cop: in std_logic_vector(1 downto 0);
16     signal op1: in std_logic_vector(7 downto 0);
17     signal X: in std_logic_vector(7 downto 0);
18     signal op2: in std_logic_vector(7 downto 0);
19
20     --hs
21     signal reqA: in std_logic;
22     signal ackA: out std_logic;
23     signal doneA: out std_logic;
24     signal reqB: in std_logic;
25     signal ackB: out std_logic;
26     signal doneB: out std_logic;
27
28     --stop
29     signal stop: out std_logic
30   );
31 end NODOC;
32
33 architecture structura of NODOC is
34   signal result_to_cu: std_logic_vector(7 downto 0);
35   signal write_rom_temp: std_logic;
36   signal counter_to_rom: std_logic_vector(2 downto 0);
37   signal finaldata: std_logic_vector(7 downto 0);
38   signal counter_enable_temp: std_logic;
39   signal cintemp: std_logic;
40
41
42
43 begin
44
45   CUC: entity work.cuC port map(
46     clk=>clk,
47     rst=>rst,
48     X=>X,
49     enable=>counter_enable_temp,
50     write=>write_rom_temp,
51     result_from_add=>result_to_cu,
52     data_to_save=>finaldata,
53     cop=>cop,
54     cin=>cintemp,
55
56     reqA=>reqA,
57     ackA=>ackA,
58     doneA=>doneA,
59
60     reqB=>reqB,
61     ackB=>ackB,
62     doneB=>doneB,
63
64     stop=>stop
65   );
66
67   ADDSUB: entity work.adder_sub port map(
68     X=>op1,
69     Y=>op2,
70     cin=>cintemp,
71     Z=>result_to_cu
72   );
73
74   ROM: entity work.rom port map(
75     clk=>clk,
76     write_rom=>write_rom_temp,
77     address=>counter_to_rom,
78     data_in=>finaldata
79   );
80
81   COUNTER: entity work.counter_mod8 port map(
82     clk=>clk,
83     reset=>rst,
84     enable=>counter_enable_temp,
85     count=>counter_to_rom
86   );
87 );
88
89
90
91 end structura;
92
```

Infine si presenta il top module :


DESIGN

```
1
2
3 library IEEE;
4 use IEEE.STD_LOGIC_1164.ALL;
5
6 entity DESIGN is
7   Port (
8     signal clk: in std_logic;
9     signal rst: in std_logic;
10    signal start: in std_logic;
11
12    signal cop: in std_logic_vector(1 downto 0);
13    signal op1: in std_logic_vector(7 downto 0);
14    signal X: in std_logic_vector(7 downto 0);
15    signal op2: in std_logic_vector(7 downto 0)
16
17  );
18 end DESIGN;
19
20
21 architecture structural of DESIGN is
22
23   signal acktempA: std_logic;
24   signal reqtempA: std_logic;
25   signal donetempA: std_logic;
26   signal acktempB: std_logic;
27   signal reqtempB: std_logic;
28   signal donetempB: std_logic;
29   signal stoptemp: std_logic;
30
31   signal coptemp: std_logic_vector(1 downto 0);
32   signal op1temp: std_logic_vector(7 downto 0);
33   signal Xtemp: std_logic_vector(7 downto 0);
34   signal op2temp: std_logic_vector(7 downto 0);
35
36 begin
37
38   NODOA: entity work.nodoA port map(
39     clk=>clk,
40     rst=>rst,
41     start=>start,
42     cop=>cop,
43     op1=>op1,
44     cop_to_C=>coptemp,
45     op1_to_C=>op1temp,
46
47     ack=>acktempA,
48     req=>reqtempA,
49     done=>donetempA,
50     stop=>stoptemp
51   );
52
53   NODOB: entity work.nodoB port map(
54     clk=>clk,
55     rst=>rst,
56     start=>start,
57     X=>X,
58     op2=>op2,
59     X_to_C=>Xtemp,
60     op2_to_C=>op2temp,
61
62     ack=>acktempB,
63     req=>reqtempB,
64     done=>donetempB,
65     stop=>stoptemp
66   );
67
68   NODOC: entity work.nodoC port map(
69     clk=>clk,
70     rst=>rst,
71
72     cop=>coptemp,
73     op1=>op1temp,
74     X=>Xtemp,
75     op2=>op2temp,
76
77     ackA=>acktempA,
78     reqA=>reqtempA,
79     doneA=>donetempA,
80
81     ackB=>acktempB,
82     reqB=>reqtempB,
83     doneB=>donetempB,
84     stop=>stoptemp
85   );
86
87
88
89 end structural;
90
91
```



1.1.3 Simulazione

Attraverso un componente testbench é stato simulato il comportamento del design complessivo in diverse casistiche :

1- Caso $op1+op2 < M$



2- Caso $op1-op2 < M$



3- Caso $op1+op2 > M$

