




Universidade de Brasília

Departamento de Ciência da Computação

Histórico

O que é: Organização e Arquitetura de Computadores?




Arquitetura do conjunto de instruções

+

Organização da máquina

O que é um computador?

- Componentes:
 - Processador(es)
 - Dispositivos de entrada (mouse, teclado,...)
 - Dispositivos de saída (monitor, impressora,...)
 - Dispositivos de memória (DRAM, SRAM, HD, CD, DVD,...)
 - Dispositivos de comunicação (Ethernet, USB, IEEE1394, ...)
- Nosso foco principal: o processador (caminho de dados e controle)
 - Implementado usando milhões de transistores
 - Impossível de entender olhando para os transistores



Como os computadores funcionam?

- É preciso entender abstrações como:
 - Software de Aplicação (usuário)
 - Software Básico (ou de sistema) (SO, drivers, etc)
 - Linguagem de montagem (Assembly)
 - Linguagem de máquina (0101010011010011)
 - Aspectos da organização da máquina (processador, memórias, etc)
 - Lógica sequencial, máquinas de estado finito
 - Lógica combinatória, circuitos aritméticos, portas lógicas
 - Lógica booleana, 1s e 0s
 - Transistores usados para construir portas lógicas (CMOS/TTL)
 - Física dos semicondutores
 - Propriedades dos átomos e moléculas
 - Mecânica quântica


- Muito o que estudar!

Arquitetura do Conjunto de Instruções (ISA)

■ Uma abstração muito importante

- interface entre o hardware e o software de baixo nível
- padroniza instruções, padrões de bits de linguagem de máquina, etc.
- vantagem: *permite diferentes implementações de uma arquitetura*
- desvantagem: *algumas vezes impede o uso de inovações*

- ISAs modernas:
- IA-32 (x86)
 - EM64T
 - PowerPC
 - SGI
 - MIPS
 - SUN SPARC
 - ARM
 - HP PA-RISC e outras



Arquitetura x Organização x Implementação

Microarchitecture History

Arquitetura

Architecture

Instruction set definition and compatibility

examples:

EPIC¹ (Itanium®)

IA-32

IXA² (Intel XScale®)

Organização

Microarchitecture

Hardware implementation maintaining instruction set compatibility with high-level architecture

P5

P6

Intel NetBurst®

Mobile

Implementação

Processors

Productized implementation of microarchitecture

Intel® Pentium®

Intel® Pentium® Pro
Intel® Pentium® II/IIIIntel® Pentium® 4
Intel® Pentium® D
Intel® Xeon®

Intel® Pentium® M


1. EPIC (Explicitly Parallel Instruction Computing)


2. IXA (Intel® Internet Exchange Architecture)

Figure 1. This diagram shows the difference between processor architecture and microarchitecture. **Processor Architecture** refers to the instruction set, registers, and memory data-resident data structures that are public to a programmer. Processor architecture maintains instruction set compatibility so processors will run code written for processor generations, past, present, and future. **Microarchitecture** refers to the implementation of processor architecture in silicon. Within a family of processors, the microarchitecture is often enhanced over time to deliver



Evolução Estimada do Mercado de Processadores (1990-2024)





* redução do crescimento em 2025 devido à vários fatores: escassez de memórias devido a explosão da IA; geopolítica e guerra tarifária;

No princípio (pré-computadores)

No início do século 17 iniciou-se a automação de tarefas com máquinas, com resultados utilizados até hoje!

Por exemplo: Máquina de Pascal (1642-1644)



Fazia soma e subtração em decimal mecanicamente.

Mais tarde no mesmo século foram adicionadas multiplicação e divisão à máquina.

Cartões perfurados codificados com instruções para a máquina vieram da indústria de tecelagem.


A Calculadora de Babbage (1837~†1871)

Um dos grandes sucessos e fracassos no caminho do desenvolvimento de computadores.

Uma calculadora mecânica automática que nunca funcionou. A Analytical Engine foi a 3ª máquina de calcular projetada por Babbage e a que mais contribuiu para o desenvolvimento da computação.

Charles Babbage não conseguiu solucionar problemas mecânicos tentando construir sua máquina.

A máquina de Babbage ficou num sonho. Era muito complexa para os profissionais da época.



Reconstrução pelo Museu de Londres, 1990


Calculadora de Babbage

O sucesso de sua máquina, utilizado até os dias de hoje, foi a idéia que Babbage teve de como ela deveria processar as informações.

Babbage dividiu sua máquina em três partes:

- armazenamento
- engenho
- controle

Cartões perfurados:





Calculadora de Babbage

O projeto de Babbage teria um conjunto de instruções bem simples, limitado a operações como:

“pegar um número do cartão de dados em curso”


“somar 1 ao número em curso”

“subtrair 1 do número em curso”



“ir para o próximo cartão de dados” ...

Indo adiante

A ideia de Babbage sobre a estruturação de informação dentro de um dispositivo foi utilizada, finalmente com algum sucesso, no início do século 20.



Chave eletromecânica (Relé)




Konrad Zuse: o primeiro computador

1935-1938: Konrad Zuse builds Z1, world's first program-controlled computer. Despite certain mechanical engineering problems it had all the basic ingredients of modern machines, using the binary system and today's standard separation of storage and control. Zuse's 1936 patent application (Z23139/GMD Nr. 005/021) also suggests a *von Neumann* architecture (re-invented in 1945) with program and data modifiable in storage.

1941: Zuse completes Z3, world's first *fully functional* programmable computer.

1945: Zuse describes Plankalkuel, world's first higher-level programming language, containing many standard features of today's programming languages. FORTRAN came almost a decade later. Zuse also used Plankalkuel to design world's first chess program.

1946: Zuse founds world's first computer startup company: the Zuse-Ingenieurbüro Hopferau. Venture capital raised through ETH Zürich and an IBM option on Zuse's patents.



MARK I

A série de computadores Mark (I,II,II,IV) foi desenvolvida na Universidade de Harvard durante os anos 40, sob liderança de Howard Aiken

O primeiro, Mark I, foi desenvolvido com o apoio da recém criada IBM e da Marinha dos EUA, sob o nome *Automatic Sequence Controlled Calculator* (ASCC), entrou em operação em 1944 e foi utilizado até 1959.





O MARK I

Armazenava e contava números mecanicamente, utilizando 3000 discos de armazenamento decimais, 1400 chaves rotativas e mais de 800 km de fios. Transmitia e lia os dados eletricamente.

Era programado por cartões perfurados, pesava 5 toneladas e realizava uma operação de multiplicação em 6 segundos.

O MARK I – Arquitetura Harvard

Os dados eram armazenados em local diferente das instruções (programa).




- Programa: Papel perfurado
- Dados: Dispositivos Eletromecânicos

As instruções também eram armazenadas num formato diferente dos dados.

A técnica de armazenamento de dados e instruções separadamente tornou-se conhecida como Arquitetura Harvard.



O Mark I de Manchester - The Baby Machine

- Construído entre 1946 e 1948 na Universidade de Manchester - UK
- Memória digital
- Arquitetura:
 - palavras com 32 bit de comprimento;
 - endereçamento simples;
 - cálculo aritmético binário em série;
 - uma memória RAM com 32 words, extensível até 8.192 words;
 - uma velocidade de cálculo de 1,2 ms por instrução;



Evolução Tecnológica: a válvula

■ 1906: Invenção da Válvula Termiônica.



Alta tensão entre A e K com corrente controlada pela tensão da grade (V_{gk}).

Vantagem: tempo de comutação (on/off) muito menor que relés eletromecânicos.

Desvantagem: Alta tensão e dissipação térmica.



ENIAC – 1º Computador Eletrônico


No início dos anos 40 este computador foi desenvolvido na Universidade da Pennsylvania, utilizando 18000 válvulas e 1500 relés para movimentar a informação através da máquina, chamado de *Electronic Numerical Integrator And Calculator*.

Podia fazer 5000 adições por segundo ou 357 multiplicações por segundo.

Era programado por cartões perfurados e podia ler dois números por segundo.



- O ENIAC, construído na Segunda Guerra Mundial, foi o primeiro computador de finalidade geral
 - Usado para calcular tabelas de disparo de artilharia
 - 24 metros de comprimento por 2,5 metros de altura e dezenas de centímetros de profundidade
 - Cada um dos 20 registradores de 10 dígitos tinha 60 centímetros de comprimento
 - Usava 18.000 válvulas





A arquitetura von Neumann

Em meados dos anos 40, John von Neumann mostrou que as instruções poderiam ser representadas na mesma linguagem utilizada para os dados.

Instruções e dados poderiam, então, ser armazenados “juntos dentro do computador”.

O primeiro computador com esta Arquitetura von Neumann foi o experimental Manchester Baby, também chamado de *Small-Scale Experimental Machine (SSEM)*, que tornou-se operacional em 1948.



A arquitetura von Neumann

Num típico sistema von Neumann, instruções e dados estão inseridos juntos na mesma memória. Muitas vezes com os dados seguindo imediatamente as instruções.

Instruções são apenas números, não podendo ser distinguidas dos dados.

A arquitetura von Neumann e o conceito de **programa armazenado** tornou-se padrão para os sistemas computacionais.



A arquitetura von Neumann

Combinar instruções e dados na mesma memória traz algumas vantagens:

- **Uso eficiente da memória.**
Um único bloco (grande) de memória ao invés de dois menores.
- **Instruções são facilmente manipuláveis (como os dados).**
Como instruções e dados estão armazenados juntos, movimentar blocos de instruções (programas) é mais simples, ou ...
- **Facilidade em carregar programas na memória.**
Basta ler as instruções do disco ou outra memória secundária e executá-las.



A arquitetura von Neumann

Combinar instruções e dados na mesma memória traz algumas desvantagens:

- Dados podem sobrescrever instruções.
Sem alguma precaução especial do hardware (proteção de memória), uma escrita incorreta na memória pode sobrescrever algumas instruções. Como os sistemas von Neumann não fazem distinção entre dados e instruções, a máquina pode tentar executar dados como instruções, com resultados imprevisíveis.



A arquitetura von Neumann

Combinar instruções e dados na mesma memória traz algumas desvantagens:

- Largura de banda limitada
Armazenar instruções e dados juntos significa que ambos percorrem o mesmo caminho até o processador.
Este é o gargalo da arquitetura von Neumann. O processador deve executar um grande número de instruções por segundo e ler uma grande quantidade de dados ao mesmo tempo.

Mudanças no hardware



No final dos anos 50 foi introduzido o uso do transistor. 1/200 do tamanho da válvula.

Geravam muito menos calor que as válvulas e eram muito, muito mais rápidos (as distâncias eram muito menores): podiam suportar até 100.000 chaveamentos por segundo.



Revolução da Eletrônica

- Válvulas
- Transistores
- Circuitos Integrados
- LSI
- VLSI



Conceitos de organização, paralelismo e hierarquia de memória são os mesmos de mainframes das décadas de 60 e 70


- diferença está na tecnologia
 - 1970: poucos milhares de transistores num chip
 - 2005: centenas de milhões de transistores num chip
 - 2010: mais de 2 bilhões de transistores num chip

Transistores 3D

Cronologia: Microprocessadores integrados em um chip da Intel


- Ano: Modelo - Tamanho da Palavra, Num. Trans. , Frequência de clock
- 1971: Intel 4004 – 4 bits, 2.300 transistores, 740kHz
- 1974: Intel 8080 – 8 bits, 6.000, 2MHz
- 1978: Intel 8086 – 16 bits, 29.000, 10MHz
- 1982: Intel 80186 – 16bits 55.000, 16MHz
- 1982: Intel 80286 – 16 bits, 134.000, 25MHz
- **1985: Intel 80386 – 32 bits, 275.000, 33MHz (cache externa)**
- 1989: Intel 80486 – 32 bits, 1.200.000, 66MHz (L1 cache)
- 1993: Pentium – 32 bits, 3.100.000, até 233MHz
- 1995: Pentium Pro – 32 bits, 4.500.000, 200MHz (L2 cache)
- 1997: Pentium II – 32 bits, 7.5000.000, 450MHz
- 1999: Pentium III – 32 bits, 28.000.000, 1.13GHz
- 2000: Pentium IV – 32 bits, 42.000.000, até 3.4GHz
- 2001: Intel Itanium – 64 bits (AMD lançou arquitetura EM64T antes) **FAIL**
- 2003: Pentium-M (Centrino, Celeron M) – 32 bits, 77.000.000, 2.1GHz
- 2006: Core (Duo,Solo) – 32bits, 151.000.000, 1.66GHz
- **2006: Core2 (Duo) – 64 bits, 291.000.000, 3GHz**
- 2007: Core2 (Quad) – 64 bits 830.000.000 3GHz (só L2)
- 2008: Core i7 (Hex/Quad) – 64 bits 731.000.000 3GHz (L3 cache)
- 2011: Core i7 2ª Geração (Quad) – 64 bits 1.160.000.000 3.4GHz
- 2012: Core i7 3ª Geração (Quad+GPU) – 64 bits 1.400.000.000 3.9GHz (3D)
- 2014: Core i7 5ª Geração (Quad+GPU) – 64 bits 1.900.000.000 4GHz
- 2017: Core i7 8ª Geração (Hexa+GPU) – 64 bits 7.000.000.000 4GHz
- 2018: Core i7 9ª Geração (Octa+GPU) – 64 bits ? 4GHz
- 2019: Core i7 10ª Geração (Octa+GPU) – 64 bits ? 4GHz i9 (10nm)
- 2020: Core i7 11ª Geração (Octa+GPU) – 64 bits 4.8GHz
- 2022: Core i7 12ª Geração (8×P + 4×E + GPU) – 64 bits 5GHz
- 2023: Core i7 13ª Geração (8×P + 8×E + GPU) – 64bits 5.4GHz
- 2024: Core i7 14ª Geração (8×P + 12×E + GPU) – 64 bits 5.6GHz

Intel 4004



Intel i7-3960X

Intel® Core™ i7-3960X Processor Die Detail




Transistor Count: $2,27 \cdot 10^9$

Area: 434 mm²

Year: 2011

Process: 32 nm





A Arquitetura Harvard Modificada


A arquitetura Von Neumann tornou-se muito popular, porém as suas limitações (principalmente o **gargalo de Von Neumann**) pareciam insuperáveis.

O avanço da microeletrônica (barateamento dos dispositivos de memória) e a popularização do **conceito de hierarquia de memória**, trouxe a arquitetura Harvard de volta.

A Arquitetura Harvard Modificada é atualmente utilizada em praticamente todos os sistemas computacionais.

A Arquitetura Harvard Original



O retorno da arquitetura Harvard foi impulsionada inicialmente pelos Processadores Digitais de Sinais, e utilizada ainda hoje, na sua forma pura, em diversos processadores e microcontroladores de baixo custo. Ex.: DSPs, microcontroladores PIC, 8051, etc.



A Arquitetura Harvard Modificada

A Arquitetura Harvard Modificada é atualmente utilizada em praticamente todos os sistemas computacionais.

Une os benefícios da maior largura de banda (acesso a instruções e dados simultaneamente) com o conceito de programa armazenado.



Fabricação de um chip





FIGURA 1.14 Processo de fabricação de um chip. Após ser fatiado de um lingote de silício, os wafers virgens passam por 20 a 40 passos para criar wafers com padrões (veja a Figura 1.15). Esses wafers com padrões são testados com um testador de wafers e é criado um mapa das partes boas. Depois, os wafers são divididos em dies (moldes) (veja a Figura 1.9). Nessa figura, um wafer produziu 20 dies, dos quais 17 passaram no teste. (X significa que o die está ruim.) O aproveitamento de dies bons nesse caso foi de 17/20, ou 85%. Esses dies bons são soldados a encapsulamentos e testados outra vez antes de serem remetidos para os clientes. Um die encapsulado ruim foi encontrado nesse teste final.





Core i7

Figura 1.15 Um wafer de 200mm de diâmetro com processadores Intel Pentium 4. O número de dies de Pentium por wafer em 100% de aproveitamento é 165. A Figura 1.9 é uma microfotografia de um desses dies de Pentium 4. A área do die é de 250mm^2 e contém cerca de 55 milhões de transistores. Esse die usa uma tecnologia de 0,18 micron, o que significa que os menores transistores possuem um tamanho de aproximadamente 0,18 micron, embora normalmente sejam um pouco menores do que o tamanho real catalogado, que se refere ao tamanho dos transistores como “desenhados” *versus* o tamanho final fabricado. As várias dezenas de chips parcialmente arredondados nas bordas do wafer são inúteis; são incluídas porque é mais fácil criar as máscaras usadas para imprimir os padrões desejados ao silício.


Check Yourself (Patt. pg. 33 - 3a ed)

- Por que chips fabricados em grandes volumes tem custo menor ? (verificar quais alternativas se aplicam)
 - Com grandes volumes, o processo de manufatura pode ser adaptado a um projeto específico, aumentando o rendimento
 - Dá menos trabalho desenvolver um *chip* para produção em massa do que um chip para baixa produção
 - As máscaras utilizadas no processo de fabricação são caras, assim o custo por *chip* diminui com o aumento do volume
 - O custo de desenvolvimento do *chip* é independente do volume; assim, o custo por *chip* diminui com o volume de fabricação
 - *Chips* produzidos em massa usualmente são de tamanho menor que os de baixo volume, resultando em um maior rendimento por bolacha de silício





Penryn: Core2 Duo ,45nm, SSE4, 6MB L2 06/01/2008



Yorkfield: Core2 Quad 2x Penryn

CPU-Z

CPU | Cache | Mainboard | Memory | SPD | About

Processor

Name	Intel Core 2 Quad		
Code Name	Yorkfield	Brand ID	
Package	Socket 775 LGA		
Technology	45 nm	Core Voltage	1.232 V

Specification Intel(R) Core(TM)2 Extreme CPU X9650 @ 3.00GHz (ES)

Family	6	Model	7	Stepping	6
Ext. Family	6	Ext. Model	17	Revision	
Instructions	MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, EM64T				

Clocks (Core#0)

Core Speed	3015.3 MHz
Multiplier	x 9.0 (6 - 9)
Bus Speed	335.0 MHz
Rated FSB	1340.1 MHz

Cache

L1 Data	4 x 32 KBytes
L1 Inst.	4 x 32 KBytes
Level 2	2 x 6144 KBytes
Level 3	

Selection: Processor #1 | Cores: 4 | Threads: 4

Version 1.41


CPU-Z OK

Família Nehalem – codename Bloomfield

Intel® Core™ i7 Processor

Performance/Features:

- 8 processing threads via Intel® Hyper-Threading Technology (HT)
- 4 cores
- Turbo Mode operation
- Intel® QuickPath Interconnect (Intel® QPI) to Intel® X58 Express Chipset
- Integrated Memory Controller (IMC) – 3ch DDR3
- 7 more SSE4 instructions
- Overspeed Protection Removed



Intel's Next Gen Computing Genius!

Intel Developer
DEMO FORUM

CPU-Z

CPU | Cache | Mainboard | Memory | SPD | About

Processor

Name	Intel Core i7 920		
Code Name	Bloomfield	Brand ID	
Package	Socket 1366 LGA		
Technology	45 nm	Core Voltage	1.208 V

Specification

Intel(R) Core(TM) i7 CPU 920 @ 2.67GHz			
Family	6	Model	A
Ext. Family	6	Ext. Model	1A
Stepping	4	Revision	C0/C1
Instructions	MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, EM64T		

Clocks (Core #0)

Core Speed	2659.5 MHz
Multiplier	x 20.0
Bus Speed	133.6 MHz
QPI Link	3207.2 MHz

Cache


L1 Data	4 x 32 KBytes
L1 Inst.	4 x 32 KBytes
Level 2	4 x 256 KBytes
Level 3	8 MBytes

Selection: Processor #1 | Cores: 4 | Threads: 8

Version 1.50

CPU-Z OK

Família Nehalem – codename Gulftown



Core i7 980X

HexaCore

CPU-Z

CPU | Caches | Mainboard | Memory | SPD | Graphics | About

Processor

Name	Intel Core i7		
Code Name	Gulftown	Brand ID	
Package	Socket 1366 LGA		
Technology	32 nm	Core Voltage	0.984 V

Specification

Genuine Intel(R) CPU		000 @ 2.40GHz (ES)	
Family	6	Model	C
Ext. Family	6	Ext. Model	2C
Stepping	0	Revision	

Instructions: MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, EM64T

Clocks (Core #0)

Core Speed	2539.4 MHz
Multiplier	x 19.0 (12 - 18)
Bus Speed	133.7 MHz
QPI Link	3207.7 MHz


Cache

L1 Data	6 x 32 KBytes	8-way
L1 Inst.	6 x 32 KBytes	4-way
Level 2	6 x 256 KBytes	8-way
Level 3	12 MBytes	16-way

Selection: Processor #1 | Cores: 6 | Threads: 12


CPU-Z Version 1.52.3 | Validate | OK

Intel Roadmap



Tick: Avanço na tecnologia de integração (tamanho)

The Tick-Tock model through the years



Tock: Nova Microarquitetura (Organização)

Intel x AMD - 2022

	Price	Cores / Threads	Base Clock	Max. Boost	L3 Cache	TDP	Architecture	Process	Socket
Core i7-9700K	\$310	8 / 8	3.6 GHz	4.9 GHz	12 MB	95 W	Coffee Lake	14 nm	LGA 1151
Core i7-10700K	\$325	8 / 16	3.8 GHz	5.1 GHz	16 MB	125 W	Comet Lake	14 nm	LGA 1200
Core i7-11700K	\$315	8 / 16	3.6 GHz	5.0 GHz	16 MB	125 W	Rocket Lake	14 nm	LGA 1200
Ryzen 7 3700X	\$320	8 / 16	3.6 GHz	4.4 GHz	32 MB	65 W	Zen 2	7 nm	AM4
Ryzen 7 5700G	\$350	8 / 16	3.8 GHz	4.6 GHz	16 MB	65 W	Zen 3 + Vega	7 nm	AM4
Core i7-12700K	\$385	8+4 / 20	3.6 / 2.7 GHz	5.0 / 3.8 GHz	25 MB	125 W	Alder Lake	10 nm	LGA 1700
Ryzen 7 5800X	\$350	8 / 16	3.8 GHz	4.7 GHz	32 MB	105 W	Zen 3	7 nm	AM4
Core i9-10900	\$440	10 / 20	2.8 GHz	5.2 GHz	20 MB	65 W	Comet Lake	14 nm	LGA 1200
Ryzen 9 3900X	\$490	12 / 24	3.8 GHz	4.6 GHz	64 MB	105 W	Zen 2	7 nm	AM4
Ryzen 9 5900X	\$450	12 / 24	3.7 GHz	4.8 GHz	64 MB	105 W	Zen 3	7 nm	AM4
Core i9-9900K	\$470	8 / 16	3.6 GHz	5.0 GHz	16 MB	95 W	Coffee Lake	14 nm	LGA 1151
Core i9-10900K	\$390	10 / 20	3.7 GHz	5.3 GHz	20 MB	125 W	Comet Lake	14 nm	LGA 1200
Core i9-11900K	\$405	8 / 16	3.5 GHz	5.3 GHz	16 MB	125 W	Rocket Lake	14 nm	LGA 1200
Ryzen 9 3950X	\$765	16 / 32	3.5 GHz	4.7 GHz	64 MB	105 W	Zen 2	7 nm	AM4
Ryzen 9 5950X	\$670	16 / 32	3.4 GHz	4.9 GHz	64 MB	105 W	Zen 3	7 nm	AM4
Core i9-12900K	\$600	8+8 / 24	3.2 / 2.4 GHz	5.2 / 3.9 GHz	30 MB	125 W	Alder Lake	10 nm	LGA 1700
Core i9-12900KS	\$750	8+8 / 24	3.4 / 2.5 GHz	5.5 / 4.0 GHz	30 MB	150 W	Alder Lake	10 nm	LGA 1700





Lei de Moore (1965)

A capacidade de integração de transistores dobra a cada 18 a 24 meses



Gordon Moore (1929~)
Co-fundador da Intel






Figure 1.11 Growth in clock rate of microprocessors in Figure 1.1. Between 1978 and 1986, the clock rate improved less than 15% per year while performance improved by 25% per year. During the “renaissance period” of 52% performance improvement per year between 1986 and 2003, clock rates shot up almost 40% per year. Since then, the clock rate has been nearly flat, growing at less than 1% per year, while single processor performance improved at less than 22% per year.




Figure 1.1 Growth in processor performance since the late 1970s. This chart plots performance relative to the VAX 11/780 as measured by the SPEC benchmarks (see Section 1.8). Prior to the mid-1980s, processor performance growth was largely technology driven and averaged about 25% per year. The increase in growth to about 52% since then is attributable to more advanced architectural and organizational ideas. By 2003, this growth led to a difference in performance of about a factor of 25 versus if we had continued at the 25% rate. Performance for floating-point-oriented calculations has increased even faster. Since 2003, the limits of power and available instruction-level parallelism have slowed uniprocessor performance, to no more than 22% per year, or about 5 times slower than had we continued at 52% per year. (The fastest SPEC performance since 2007 has had automatic parallelization turned on with increasing number of cores per chip each year, so uniprocessor speed is harder to gauge. These results are limited to single-socket systems to reduce the impact of automatic parallelization.) Figure 1.11 on page 24 shows the improvement in clock rates for these same three eras. Since SPEC has changed over the years, performance of newer machines is estimated by a scaling factor that relates the performance for two different versions of SPEC (e.g., SPEC89, SPEC92, SPEC95, SPEC2000, and SPEC2006).