



Universidade de Brasília
Departamento de Ciência da Computação

PLANO DE ENSINO **2026/2**

CIC0099

**Organização e Arquitetura
de Computadores**

Turmas 02 e 04

Prof. Dr. Ricardo Pezzuol Jacobi



Disciplina: CIC0099 – Organização e Arquitetura de Computadores

Prof. Ricardo Pezzuol Jacobi

Sala: Prédio CIC/EST

A1-41/7

email: jacobi@unb.br

Carga Horária: 60h

Créditos: 003-001-000-004

ideal: 004-002-000-006

real: 003-001-000-020

T02:

Horário: Terças e Quintas das 14h00 às 15h50 hs

Local: PJC BT-092 / LINF3

T04:

Horário: Terças e Quintas das 19h00 às 20h40 hs

Local: PJC BT-125 / LINF3

Em Organização e Arquitetura de Computadores são vistos aspectos de construção de computadores, por meio do detalhamento da implementação de módulos componentes e da integração entre estes módulos. Aspectos ligados ao impacto da arquitetura sobre o desempenho computacional são abordados, permitindo que o estudante analise criticamente tanto as soluções implementadas em nível de máquina, quanto os aspectos de desempenho relacionados às implementações de soluções computacionais em diferentes arquiteturas.

Enquadramento:

Disciplina obrigatória básica para a área de Sistemas de Computação.

Pré-requisito: Circuitos Lógicos e Lab. de Circuitos Lógicos ou Sistemas Digitais e Lab. de Sistemas Digitais.

Disciplinas seguintes: Software Básico, Introdução aos Sistemas Embarcados, Fundamentos de Sistemas Operacionais, Arquiteturas Avançadas, Transmissão de Dados, Programação Concorrente, Sistemas em Tempo Real.

Ementa:

“Desempenho de Processadores. Arquitetura do Conjunto de Instruções e Linguagem de Máquina. Aritmética Computacional. Organização e Projeto de Processadores (Uniciclo, Multiciclo e *Pipeline*). Hierarquia de Memória. Interrupções. Sistemas de entrada e saída.”

Objetivos:

-Mostrar a relação entre hardware e software, focando conceitos que são as bases dos atuais processadores.

-Apresentar os paradigmas organizacionais que determinam a capacidade e o desempenho de sistemas de computação.

Competência do Aluno:

Ao final do curso o aluno deverá entender o funcionamento de um sistema computacional e saber avaliar os fatores que determinam seu desempenho. Também terá adquirido conhecimentos de programação em linguagem *Assembly* e projetos básicos de hardware de microprocessadores.

Bibliografia Básica:

1. Patterson, D.A., Hennessy, J.L., **Computer Organization and Design – The Hardware/Software Interface, RISC-V** 2º edition, Morgan Kaufmann, 2021;
2. Harris, Sarah & Harris, David, **Digital Design and Computer Architecture – RISC-V Edition**, Morgan Kaufmann, 2021;
3. Patterson, D.A., Waterman A., **The RISC-V Reader – An Open Architecture Atlas**, 2017;

Bibliografia Complementar:

4. Fernandes, João M., **Essentials of Computing Systems**, 1ª Edição, UMinho Editora, 2022; (open_ebook)



5. Patterson, D.A., Hennessy, J.L., **Organização e Projeto de Computadores – A Interface Hardware/Software**, 3ª edição, Editora Campus, 2005;

6. Hennessy, J.L., Patterson, D.A., **Arquitetura de Computadores – Uma Abordagem Quantitativa**, 3ª edição, Editora Campus, 2005;

Plataformas utilizadas:

<http://aprender3.unb.br> Disciplina: CIC0099 - ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES - Turma 02 - 2026/2

Turma virtual do SIGAA

Equipe OAC do Teams

Programa da Disciplina

1º Módulo: Software	2º Módulo: Hardware
1. Introdução - Motivação, conceitos e histórico - Arquiteturas Von Neumann x Harvard	5. Organização dos Processadores - Processador Uniciclo: · Caminho de Dados e Bloco de controle · Estratégias de temporização - Processador Multiciclo: · Caminho de Dados e Bloco de Controle · Máquina de Estados Finitos · Microprogramação - Processador Pipeline: · Caminho de Dados e Bloco de Controle · Hazards
2. Análise de Desempenho - Fatores determinantes - Avaliando desempenho - <i>Benchmarks</i>	
3. Arquitetura do Processador – ISA - Organização do hardware - Representação de instruções - Instruções Lógicas, Aritméticas, Desvios, de Decisão e acesso à Memória	6. Dispositivos Externos - Exceções e Interrupções · Registrador de Causa · Interrupções Vetorizadas · Implementação nos processadores - Memória · Arquitetura Harvard Modificada · Hierarquia de memória · Memória cache
4. Aritmética Computacional - Representação numérica - Operações: adição, subtração, multiplicação e divisão - Representação e operações em Ponto Fixo e Ponto Flutuante	

Condições para aprovação:

Presença Mínima: 75% das aulas e

Média das provas $\geq 5,0$ e

Média final $\geq 5,0$

Avaliações:

- 2 Provas: P1 e P2
- Trabalhos: média das avaliações = Tr
- Testes: média das avaliações = Ts
- Projeto da disciplina: Prj
- Prova substitutiva: substitui a nota mais baixa de uma prova
- Média = $0,3 \cdot P1 + 0,3 \cdot P2 + 0,2 \cdot Prj + 0,1 \cdot Tr + 0,1 \cdot Ts$

Menção

SS (Superior)	: 9,0 a 10,0 ;
MS (Médio Superior)	: 7,0 a 8,9 ;
MM (Médio)	: 5,0 a 6,9 ;
MI (Médio Inferior)	: 3,0 a 4,9 ;
II (Inferior)	: 0,1 a 2,9 ;
SR (Sem Rendimento)	: zero ou frequência < 75%.



Cronograma das Aulas:

Nº	CONTEÚDO	TRAB	DATA
1	Apresentação da Disciplina		11-Aug-26
2	Introdução, Abstrações computacionais		13-Aug-26
3	Arquitetura RISC-V	Acesso Memória	18-Aug-26
4	Assembly RISC-V 1	Acesso Memória	20-Aug-26
5	Assembly RISC-V 2	Acesso Memória	25-Aug-26
6	Procedimentos / RARS - Simulador RV	Simulador	27-Aug-26
7	Laboratório RARS - LINF3	Simulador	1-Sep-26
8	Recursividade / RARS	Simulador	3-Sep-26
9	Aritmética Inteira	Simulador	8-Sep-26
10	Aritmética Fracionária	Trabalho Assembly	10-Sep-26
11	Avaliação de Desempenho 1	Trabalho Assembly	15-Sep-26
12	Avaliação de Desempenho 2	Trabalho Assembly	17-Sep-26
13	Introdução ao VHDL	VHDL	22-Sep-26
14	Parte Operativa RV Uniciclo	VHDL	24-Sep-26
15	Primeira avaliação.	Trabalho Gerador Imm	29-Sep-26
16	Unidade de Controle RV Uniciclo	Trabalho Gerador Imm	1-Oct-26
17	Laboratório VHDL	Trabalho Gerador Imm	6-Oct-26
18	Parte Operativa RV Multiciclo	Trabalho ULA	8-Oct-26
19	Parte de Controle RV Multiciclo	Trabalho ULA	13-Oct-26
20	Parte de Controle RV Multiciclo	Trabalho ULA	15-Oct-26
21	Laboratório VHDL	Trabalho XREGS	20-Oct-26
22	Introdução ao Pipeline	Trabalho XREGS	22-Oct-26
23	Pipeline RV: parte de controle e parte operativa.	Trabalho XREGS	27-Oct-26
24	Pipeline RV: parte de controle e parte operativa.	Trabalho Memória	29-Oct-26
25	Cache	Trabalho Memória	3-Nov-26
26	Cache	Trabalho Memória	5-Nov-26
27	Exceções e Interrupções	Projeto RiscV	10-Nov-26
28	Entrada e Saída	Projeto RiscV	12-Nov-26
29	Revisão	Projeto RiscV	17-Nov-26
30	Segunda avaliação.	Projeto RiscV	19-Nov-26
31	Reposição	Projeto RiscV	24-Nov-26
32			26-Nov-26
33	Apresentações Projetos		1-Dec-26
			3-Dec-26