1) La coursen multiple dinamico consite en que el procesador eleterment al flujo de instrucciones a ejecutar. La idea general de especulación consiste en intentos producir producir que es lo que un a such y por ende ejecutor de une determinat marera la instruccións. En el caso de la omisión multiple dinamien el procesador intento apordir del contexto esperado elegen d'mejor comino a yeartor. Esto durante un especulación hasta que el flujo re mantenga como una especulación hasta que el procendor determina que el flujo es correcto y hace un commit. 2) Uno VLIW le un paquete de instrucciones que entre si no tienen conflictor, de estes son ordenes para le partiren que posteriormento prodon su relación con el scheduling o planificación es que esta VLIV es produción justamento porquer paquete que el compilador ne asegura que no tiene institute instruccions con a conflicto entre si. 3) La cache Le es la primera cache a ser accedida en brusques Le un lato o el de una instrución. Al dividir esta en Doltes e entructiones me aseguro de explotor la localidad on memoria de la instrucción que no necesariament dienen les datos. Ouver Processor de testes lun Branco de interior

a) Falso, du ejeurion facera de orden se refiere al que de plieso de instructions don un provender de emisión dinamica no necesariamente se ejecutar en el orden que fueron adificados dejando al procesados la definición de cuando ejecutos ada una de las mismos. B) Follow, No tendria rentido have un justiq / Vax en el consenzo de sur función del para quardos el valor vitual de rox dado que especialismente este es el valor de retorno. Si podria porson que se quisiera quandos el mon de restorno. Vext en el perade stacx por lo que a vees tendeia rentido hacer pushiq / Vax. fisite que sora resulto por la momente virtual la menerio virtual la menerio virtual la surge de sura articularios entre el flordivare es el sistema operativo oser no es la im la unión que intervene. Heron des nivels. En general de sejende nivel se aloger en memorier (DRAM) es el regundo nivel en disco. Esto se broner revolver el baho de que si tuvierantos.

en col table en tiese memorie sto tendris oulenes de magnither orienes a melo tembyte.

e) Falso, el formato IEEE time una megativo es el on bit de signio en 1 un el nesto ceres y el cero positivo es todos aros. F) Verdorbro, puede determinar les permisos que el proceso actual tiens dentro de la direción virtual que resile. g) Falso, El page fault se genera cumilo hay un min de la monoria virtual en la page table que se evenentra en la memoria de principal. La TIB se una cache de la page table que se eneventra en la MMV. A) falso, El page full er un per processe q la memoria pranipal y activa la barqued en direct para trala información a la memoria prinipal J Verdordoro, Si T = 1 tips = 1000psHz + R] h=0 Si divido on S => (lock = 200 Hz + R) 1 = 1000 lifs = 5 Gips. No es posible determinant sies vendribero o pleso poque mo concernos el conder overhead generado por la registra, del pipeline.

in falso, Esta mo is solo um popul i) Es verdarbrit que para un algoritmet dodo la reloción de Hit/riss re or de pender de dieno del As processos; mejorando el voligo con viterios de mejora i mulio estel relación. m) Falso, En la processores de emisión multiple por ejemple re pueden ejecutar mes and que une instrución por ciclo por ende los cidos por instrucción pueden ser menores que F) Dodo que neesitaria al menos 5 bits parore representos la pración 1,01101 (5=101 y 0.625=0101) en donde astorir presiponiende que el primor 1 etara regresentado. L'acitamente. [falso] o) Verdulero, son numeros monnalizados ne incuentran mos lejos que los numeros demonsolizados: P) Verdadero, esto la unico que implian es tenen mos ceros as la igquerdo de los bids rignificat los pos la fanto no altervit la representadon del mismo. L) Falso, Depende del mirel de la momeria unche que set or esta diseñanza es convenite en el mirel