# Arquitectura: implementación secuencial

95.57/75.03 Organización del computador

Docentes: Patricio Moreno y Adeodato Simó

2.do cuatrimestre de 2020

Última modificación: Mon Jul 27 13:02:42 2020 -0300

Facultad de Ingeniería (UBA)

#### **Créditos**

Para armar las presentaciones del curso nos basamos en:



R. E. Bryant and D. R. O'Hallaron, *Computer systems: a programmer's perspective*, Third edition, Global edition. Boston Columbus Hoboken Indianapolis New York San Francisco Cape Town: Pearson, 2015.



D. A. Patterson and J. L. Hennessy, *Computer organization and design: the hardware/software interface*, RISC-V edition. Cambridge, Massachusetts: Morgan Kaufmann Publishers, an imprint of Elsevier, 2017.



J. L. Hennessy and D. A. Patterson, *Computer architecture: a quantitative approach*. 2017.

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas

Operación

Implementación

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencia

Estructura

Etapas lógicas

Operación

Implementación

# Set de instrucciones Y86-64

Número de byte	0	1	2	3	4	5	6	7	8	9
halt	0 0									
nop	1 0									
cmovXX rA, rB	2 f1	n rA rB								
irmovq V, rB	3 0	F rB				7	I			
rmmovq rA, D(rB)	4 0	rA rB				I	)			
mrmovq D(rB), rA	5 0	rA rB				I	)			
OPq rA, rB	6 f1	n rA rB	]							
jXX Dest	7 f1	ı			Dea	st				
call Dest	8 0				Dea	st				
ret	9 0									
pushq rA	A O	rA F								
popq rA	ВО	rA F								

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencia
  - Estructura
  - Etapas lógicas
  - Operación
  - Implementación


# Bloques básicos

### Lógica combinacional

- Obtienen valores booleanos a partir de funciones
   Responden contínuamente a la entrada
   Operan con los datos e implementan el Y
- control

#### Elementos de almacenamiento

- Guardan bits
- Memoria direccionable
- Registros no direccionables
- Son elementos sincrónicos



В

MUX

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencia
  - Estructura
  - Etapas lógicas
  - Operación
  - Implementación

# Hardware Control Language

- Lenguaje de descripción de hardware (HDL) muy simple
  - Sintáxis similar a las operaciones lógicas en C para las operaciones booleanas
- Diseñado por los docentes del curso de la CMU
- Permite expresar muy pocos aspectos del diseño
  - Lo mínimo que vamos a analizar
- Se utiliza para describir la lógica del procesador diseñado

## Hardware Control Language: tipos

#### Tipos de datos

- bool: boleano
  - a, b, c, ...
- int: enteros
  - A, B, C, ...
  - No especifica el tamaño de la palabra—bytes, palabras de 64 bits, ...

#### **Declaraciones**

- bool a = expresión-booleana
- int A = expresión-entera

# Hardware Control Language: operaciones

#### **Expresiones booleanas**

- Operaciones lógicas
  - a && b, a || b, !a
- Comparaciones
  - A == B, A != B, A < B, A <= B, A > B, A >= B
- Operaciones con conjuntos
  - A in {B, C, D}
    - Equivalente a (A == B || A == C || A == D)

#### Expresiones con palabras

- case: [a : A; b : B; c : C]
  - Evalúa las expresiones a, b, c, ... en esa secuencia
  - Retorna la expresión A, B, C, ... para la primera expresión (de las anteriores) que retorna verdadero

Clasifica los tipos de las expresiones en función del tipo de retorno

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas

Operación

Implementación

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas

Operación

Implementación


## Estructura secuencial

#### Estado

- Registro del program counter (PC)
- Registro de condiciones (CC)
- Banco de registros (*Register File*)
- Memorias
  - Acceden al mismo espacio de memorias
  - Data: lee y escribe datos del programa
  - Instruction: lee instrucciones

## Flujo de ejecución

- Leer instrucción de la dirección indicada por el PC
- 2. Procesar a través de cada etapa
- 3. Actualizar el PC



newPC

PC update

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas

Operación

Implementación

# Etapas del diseño SEQ

# Búsqueda (Fetch)

Lee instruciones de la memoria

## Decodificación (Decode)

Lee registros del programa

## Ejecución (Execute)

Calcula el valor o dirección necesario

## Acceso a memoria/Saltos (Memory)


Lee o escribe datos

#### Postescritura (Write-Back)

 Escribe (actualiza) los registros del programa

#### PC

Actualiza el programa counter



- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas

Operación

Implementación

# Fetch y decodificación de una instrucción




#### Formato de las instrucciones

	Byte de instrucción	icode:ifun
•	Byte de registros (opcional)	rA:rB
	qword de valor constante (opcional)	valC

# Ejecución de una operación aritmético lógica

OPq rA, rB



### Búsqueda (Fetch)

Lee 2 bytes

## Decodificación (Decode)

 Lee los registros que figuran como operandos

## Ejecución (Execute)

- Realiza la operación
- Establece los códigos de condición

# Acceso a memoria/Saltos (Memory)

No hace nada

## Postescritura (Write-Back)

Actualiza los registros

#### **PC Update**

Incrementa el PC en 2

# Operación en cada etapa: instrucción aritmética

	OPq rA, rB	
Fetch	$\begin{aligned} & \text{icode:ifun} \; \leftarrow \; \texttt{M}_1  [\texttt{PC}] \\ & \texttt{rA:rB} \; \leftarrow \; \texttt{M}_1  [\texttt{PC+1}] \end{aligned}$	Lee el byte de instrucción Lee el byte de registros
	$\texttt{valP} \leftarrow \texttt{PC+2}$	Calcula el siguiente PC
Decode	$\begin{array}{l} \mathtt{valA} \; \leftarrow \; \mathtt{R[rA]} \\ \mathtt{valB} \; \leftarrow \; \mathtt{R[rB]} \end{array}$	Lee el operando A Lee el operando B
Execute	$ ext{valE} \leftarrow  ext{valB OP valA}$ Establecer CC	Realiza la operación de la ALU Modifica el registro CC
Memory		
Write Back	$\texttt{R[rB]}  \leftarrow  \texttt{valE}$	Actualiza los registros
PC Update	$PC \leftarrow valP$	Actualiza el PC

# **Ejemplo**

```
1 0x000 : 30f2090000000000000 | irmovq $9, %rdx
2 0x00a : 30f3150000000000000 | irmovq $21, %rbx
3 0x014 : 6123 | subq %rdx, %rbx
```

	OPq rA, rB	subq%rdx,%rbx
Fetch	$\begin{aligned} & \text{icode:ifun} \; \leftarrow \; \texttt{M}_1  [\texttt{PC}] \\ & \texttt{rA:rB} \; \leftarrow \; \texttt{M}_1  [\texttt{PC+1}] \end{aligned}$	icode:ifun $\leftarrow$ M <sub>1</sub> [0x14] = 6:1 rA:rB $\leftarrow$ M <sub>1</sub> [0x15] = 2:3
	$\mathtt{valP}  \leftarrow  \mathtt{PC}  +  \mathtt{2}$	$valP \leftarrow 0x14 + 2 = 0x16$
Decode	$\begin{array}{l} \mathtt{valA} \; \leftarrow \; \mathtt{R[rA]} \\ \mathtt{valB} \; \leftarrow \; \mathtt{R[rB]} \end{array}$	valA ← R[%rdx] = 9 valB ← R[%rbx] = 21
Execute	$ ext{valE} \leftarrow  ext{valB OP valA}$ Establecer CC	valE $\leftarrow$ 21 - 9 = 12 ZF $\leftarrow$ 0, SF $\leftarrow$ 0, OF $\leftarrow$ 0
Memory		
Write Back	$\texttt{R[rB]}  \leftarrow  \texttt{valE}$	R[%rbx] ← valE = 12
PC Update	$PC \leftarrow valP$	PC ← valP = 0x16

# Ejecución de rmmovq

rmmovq rA, D(rB) 4 0 rA rB D

## Búsqueda (Fetch)

Lee 10 bytes

### Decodificación (Decode)

 Lee los registros que figuran como operandos

## Ejecución (Execute)

Calcula la dirección efectiva

# Acceso a memoria/Saltos (Memory)

Escribe la memoria

## Postescritura (Write-Back)

No hace nada

### **PC** Update


Incrementa el PC en 10

# Operación en cada etapa: instrucción rmmovq

	rmmovq rA, D(rB)	
Fetch	$\begin{split} & \text{icode:ifun} \; \leftarrow \; \texttt{M}_1  [\text{PC}] \\ & \text{rA:rB} \; \leftarrow \; \texttt{M}_1  [\text{PC+1}] \\ & \text{valC} \; \leftarrow \; \texttt{M}_8  [\text{PC+2}] \\ & \text{valP} \; \leftarrow \; \text{PC+10} \end{split}$	Lee el byte de instrucción Lee el byte de registros Lee el desplazamiento D Calcula el siguiente PC
Decode	$ ext{valA} \leftarrow  ext{R[rA]} \\  ext{valB} \leftarrow  ext{R[rB]}$	Lee el operando A Lee el operando B
Execute	$valE \leftarrow valB + valC$	Calcula la dirección efectiva
Memory	$M_8[valE] \leftarrow valA$	Guarda el valor en memoria
Write Back		
PC Update	$\texttt{PC}  \leftarrow  \texttt{valP}$	Actualiza el PC

# Ejecución de popq

popq rA



## Búsqueda (Fetch)

Lee 2 bytes

## Decodificación (Decode)

Lee el stack pointer

## Ejecución (Execute)

Incrementa en 8 el stack pointer

# Acceso a memoria/Saltos (Memory)

 Lee del valor anterior del stack pointer

### Postescritura (Write-Back)

- Actualiza el stack pointer
- Escribe lo leído en el registro destino

#### **PC Update**

Incrementa el PC en 2

# Operación en cada etapa: popq

	popq rA	
Fetch	$\begin{aligned} & \text{icode:ifun} \; \leftarrow \; \texttt{M}_1  [\texttt{PC}] \\ & \texttt{rA:rB} \; \leftarrow \; \texttt{M}_1  [\texttt{PC+1}] \end{aligned}$	Lee el byte de instrucción Lee el byte de registros
	$\mathtt{valP}  \leftarrow  \mathtt{PC+2}$	Calcula el siguiente PC
Decode	valA ← R[%rsp] valB ← R[%rsp]	Lee el <i>stack pointer</i> Lee el <i>stack pointer</i>
Execute	valE ← valB + 8	Incrementa el stack pointer
Memory	valM ← M <sub>8</sub> [valA]	Lee del stack pointer anterior
Write Back	R[%rsp] ← valE R[rA] ← valM	Actualiza el <i>stack pointer</i> Guarda lo leído
PC Update	$PC \leftarrow valP$	Actualiza el PC

# Ejecución de movimientos condicionales

cmovXX rA, rB

2 fn rA rB

## Búsqueda (Fetch)

Lee 2 bytes

## Decodificación (Decode)

Lee los operandos

## Ejecución (Execute)

 Si !cnd, cambiar el registro de destino a 0xF

# Acceso a memoria/Saltos (Memory)

No hace nada

#### Postescritura (Write-Back)

Actualiza el registro (o no)

#### **PC Update**

Incrementa el PC en 2

# Operación en cada etapa: cmovxx

	cmovxx rA, rB	
Fetch	$\label{eq:icode:ifun} \begin{split} &\text{icode:ifun} \; \leftarrow \; \texttt{M}_1  [\text{PC}] \\ &\text{rA:rB} \; \leftarrow \; \texttt{M}_1  [\text{PC+1}] \end{split}$	Lee el byte de instrucción Lee el byte de registros
	valP ← PC+2	Calcula el siguiente PC
Decode	$valA \leftarrow R[rA]$ $valB \leftarrow 0$	Lee el operando A
Execute	valE ← valB + valA si !Cond(CC, ifun) rb ← 0xF	Pasa valA a través de la ALU Deshabilita rB
Memory		
Write Back	$R[rB] \leftarrow valE$	Guarda el resultado en rB
PC Update	$PC \leftarrow valP$	Actualiza el PC

# Ejecución de llamadas a funciones



### Búsqueda (Fetch)

- Lee 9 bytes
- Incrementa el PC en 9

## Decodificación (Decode)

Lee el stack pointer (SP)

## Ejecución (Execute)

Resta 8 al SP

# Acceso a memoria/Saltos (Memory)

 Guarda el nuevo valor del PC en el SP modificado

## Postescritura (Write-Back)

Actualiza el SP

#### **PC Update**

Asigna dest al PC

# Operación en cada etapa: call

	call dest	
	$\texttt{icode:ifun}  \leftarrow  \texttt{M}_1 \texttt{[PC]}$	Lee el byte de instrucción
Fetch	$\begin{array}{l} \text{valC} \leftarrow \text{M}_8 [\text{PC+1}] \\ \text{valP} \leftarrow \text{PC} + 9 \end{array}$	Lee la dirección destino Calcula la dirección de retorno
Decode	valB ← R[%rsp]	Lee el <i>stack pointer</i>
Execute	valE ← valB + -8	Decrementa el SP
Memory	$M_8[valE] \leftarrow valP$	Guarda la dirección de retorno
Write Back	R[%rsp] ← valE	Actualiza el SP
PC Update	$PC \leftarrow valC$	Actualiza el PC

# Ejecución de retornos



#### Búsqueda (Fetch)

Lee 1 byte

## Decodificación (Decode)

Lee el stack pointer (SP)

## Ejecución (Execute)

Suma 8 al SP

# Acceso a memoria/Saltos (Memory)

 Lee la dirección de retorno del SP anterior

#### Postescritura (Write-Back)

Actualiza el SP

#### **PC Update**

 Asigna la dirección de retorno al PC

# Operación en cada etapa: ret

	ret	
Fetch	$\texttt{icode:ifun}  \leftarrow  \texttt{M}_1  [\texttt{PC}]$	Lee el byte de instrucción
Decode	valA ← R[%rsp] valB ← R[%rsp]	Lee el <i>stack pointer</i> Lee el <i>stack pointer</i>
Execute	valE ← valB + 8	Incrementa el SP
Memory	valM ← M <sub>8</sub> [valA]	Lee la dirección de retorno
Write Back	R[%rsp] ← valE	Actualiza el SP
PC Update	$\texttt{PC}  \leftarrow  \texttt{valM}$	Actualiza el PC

# Ejecución de saltos

ixx dest

7 fn dest

## Búsqueda (Fetch)

- Lee 9 bytes
- Incrementa el PC en 9

## Decodificación (Decode)

No hace nada

## Ejecución (Execute)

 Determina si se salta en función de la condición de salto y los CC

# Acceso a memoria/Saltos (Memory)

No hace nada

### Postescritura (Write-Back)

No hace nada

#### **PC Update**

 Asigna dest al PC si hay que saltar, o el valor incrementado si no

# Operación en cada etapa: ret

	jxx dest	
	$\texttt{icode:ifun}  \leftarrow  \texttt{M}_1 \texttt{[PC]}$	Lee el byte de instrucción
Fetch	$\begin{array}{l} \text{valC} \leftarrow \text{M}_8 \left[ \text{PC + 1} \right] \\ \text{valP} \leftarrow \text{PC + 9} \end{array}$	Lee la dirección destino Incremento del PC
Decode		
Execute	$\texttt{Cnd}  \leftarrow  \texttt{Cond}(\texttt{CC, ifun})$	¿se debe efectuar el salto?
Memory		
Write Back		
PC Update	$\texttt{PC}  \leftarrow  \texttt{Cnd}   ?   \texttt{valC}  :   \texttt{valP}$	Actualiza el PC

# Operación en cada etapa: visión general

- Todas las instrucciones siguen el mismo patrón
- Cambia lo que se obtiene en cada etapa

	cómputo	OPq rA, rB	Descripción
Fetch	icode, ifun rA, rB valC valP	$\begin{split} & \text{icode:ifun}  \leftarrow  \texttt{M}_1  [\texttt{PC}] \\ & \texttt{rA:rB}  \leftarrow  \texttt{M}_1  [\texttt{PC+1}] \\ & \text{valP}  \leftarrow  \texttt{PC+2} \end{split}$	Lee el byte de instrucción Lee el byte de registros [Lee la constante] Calcula el siguiente PC
Decode	valA, srcA valB, srcB	$\begin{array}{l} \mathtt{valA} \; \leftarrow \; \mathtt{R[rA]} \\ \mathtt{valB} \; \leftarrow \; \mathtt{R[rB]} \end{array}$	Lee el operando A Lee el operando B
Execute	valE Cond Code	$ ext{valE} \leftarrow  ext{valB OP valA}$ Establecer CC	Realiza la operación de la ALU Usa/Modifica el registro CC
Memory	valM		[Lectura/Escritura de la memoria]
Write Back	dstE dstM	R[rB] ← valE	Guarda/Usa el resultado de la ALU [Guarda el resultado de la memoria]
PC Update	PC	$PC \leftarrow valP$	Actualiza el PC

# Operación en cada etapa: visión general

- Todas las instrucciones siguen el mismo patrón
- Cambia lo que se obtiene en cada etapa

	cómputo	call dest	Descripción
Fetch	icode, ifun rA, rB valC valP	icode:ifun $\leftarrow$ M <sub>1</sub> [PC] valC $\leftarrow$ M <sub>8</sub> [PC + 1] valP $\leftarrow$ PC + 9	Lee el byte de instrucción [Lee el byte de registros] Lee la constante Calcula el siguiente PC
Decode	valA, srcA valB, srcB	valB ← R[%rsp]	[Lee el operando A] Lee el operando B
Execute	valE Cond Code	valE ← valB + -8	Realiza la operación de la ALU [Usa/Modifica el registro CC]
Memory	valM	$M_8[valE] \leftarrow valP$	Lectura/Escritura de la memoria
Write Back	dstE dstM	R[%rsp] ← valE	Guarda/Usa el resultado de la ALU [Guarda el resultado de la memoria]
PC Update	PC	$PC \leftarrow valP$	Actualiza el PC

#### Valores calculados

#### Búsqueda (Fetch)

icode código de instrucción
ifun función de la instrucción

rA registro A

rB registro B

valP PC incrementado

## Ejecución (Execute)

valE resultado de la ALU

Cnd flag de salto / mov. condicional

## Decodificación (Decode)

srcA id. del registro A srcB id. del registro B

dstE registro destino E

dstM registro destino M

valA valor del registro A

valB valor del registro B

# Acceso a memoria/Saltos (Memory)

valM valor leído de memoria

## Tabla de contenidos

- 1. Instrucciones Y86-64
- 2. Elementos básicos
- 3. Descripción de hardware
- 4. Implementación secuencial

Estructura

Etapas lógicas


Operación

Implementación

## **SEQ** Hardware

#### Referencia


- En celeste: bloques básicos
  - Memorias, ALU, Register File, etc.
- En gris: lógica de control
  - Descripta en HCL
- Circulos blancos: etiquetas para las señales
- Líneas
  - gruesas: palabras de 64 bits
  - finas: palabras de 4/8 bits
  - punteadas: valores de 1 bit



# Lógica de la etapa fetch

## **Bloques predefinidos**


- PC: registro que contiene el PC
- Memoria de instrucciones: lee 10 bytes (de PC a PC+9)
  - Además señaliza intentos de acceso a direcciones inválidas
- Split: divide el byte la instrucción en icode e ifun
- align: obtiene los campos para rA, rB, y valC



# Lógica de la etapa fetch

## Lógica de control

- Instr. valid: señaliza si la instrucción es válida o no.
- icode, ifun: generan no-op si la dirección es inválida.
- need regids: señaliza si la instrucción posee un byte de registros.



need valC: señaliza si la instrucción posee un byte constante.

# Lógica de control de la etapa fetch en HCL

```
icode ifun
    # Obtener el código de la
    # instrucción
                                            - icode ifun
    int icode = [
                                               Split
              imem_error: INOP;
 4
                                                 Byte 0
                                                          Bytes 1-9
              1: imem_icode;
5
                                                  Instruction
    ];
                                                   memory
                                    imem error
    # Obtener la función
                                                    PC
    int ifun = [
              imem_error: FNONE;
10
              1: imem_ifun;
11
    ];
12
```

# Lógica de control de la etapa fetch en HCL

```
icode ifun rA rB valC
                                                                                                 valP
Número de byte
halt
                                                                                        Need
           1 0
nop
                                                                                        valC
                                                                                                 PC
                                                                Instr
cmovXX rA, rB
           2 fn rA rB
                                                                valid
                                                                                              increment
                                                                                        Need
                                                                                        regids
irmova V. rB
                                                                     icode ifun
rmmovg rA. D(rB)
           4 0 rA rB
mrmovq D(rB), rA
                                                                                Alian
                                                                        Split
OPa rA. rB
           6 fn rA rB
                                                                          Byte 0
                                                                                  Bytes 1-9
iXX Dest
                               Dest
                                                                           Instruction
call Dest
           8 0
                               Dest
                                                                            memory
                                                             imem error
           9 0
ret
pushq rA
           A O rA F
popq rA
      bool need_regids = icode in
            {IRRMOV, IOPQ, IPUSHQ, IPOPQ,
             IIRMOVQ, IRMMOVQ, IMRMOVQ };
 3
     bool instr_valid = icode in
            {INOP, IHALT, IRRMOVQ, IIRMOVQ, IRMMOVQ, IMRMOVQ,
 5
             IOPQ, IJXX, ICALL, IRET, IPUSHQ, IPOPQ };
 6
```

# Lógica de la etapa decode

# Banco de registros (*Register File*)

- Puertos de lectura A y B
- Puertos de escritura E y M
- Las direcciones son los IDs de los registros o 15 (0xF)

## Lógica de control

- srcA, srcB: direcciones de los puertos de lectura
- dstE, dstM: direcciones de los puertos de escritura

## Cnd valA valB valM valE Μ Register dstE dstM srcA srcB dstE dstM srcA srcB icode rΑ rB

### **S**eñales

- Cnd: indica si se debe realizar un movimiento condicional o no
  - Se calcula en la etapa de ejecución

## decode: obtención de srcA

Etapa	Instrucción	Operación	Descripción	srcA
decode	OPq rA, rB	$valA \leftarrow R[rA]$	Leer operando A	rA
decode	cmovXX rA, rB	$valA \leftarrow R[rA]$	Leer operando A	rA
decode	rmmovq rA, D(rB)	$valA \leftarrow R[rA]$	Leer operando A	rA
decode	popq rA	$valA \leftarrow R[ \%rsp]$	Leer stack pointer	%rsp
decode	jxx dest		No necesia registro	F
decode	call dest		No necesia registro	F
decode	ret	$valA \leftarrow R[\%rsp]$	Leer stack pointer	%rsp

```
int srcA = [
icode in {IRRMOVQ, IRMMOVQ, IOPQ, IPUSHQ} : rA;
icode in {IPOPQ, IRET} : RRSP;
1 : RNONE; # No se necesita un registro
5 ];
```

#### write-back: obtención de dstE


Etapa	Instrucción	Operación	Descripción	dstE
write-back	OPq rA, rB	$R[rB] \leftarrow valE$	Guarda el resulta- do	rB
write-back	cmovXX rA, rB	$R[rB] \leftarrow valE$	Guarda el resul- tado condicional- mente	rB
write-back	rmmovq rA, D(rB)		Ninguno	F
write-back	popq rA	$R[\%rsp] \leftarrow valE$	Actualiza el SP	%rsp
write-back	jxx dest		Ninguno	F
write-back	call dest	$R[\%rsp] \leftarrow valE$	Actualiza el SP	%rsp
write-back	ret	$R[\%rsp] \leftarrow valE$	Actualiza el SP	%rsp

```
int dstE = [
icode in {IRRMOVQ} && Cnd : rB;
icode in {IIRMOVQ, IOPQ} : rB;
icode in {IPUSHQ, IPOPQ, ICALL, IRET} : RRSP;
1 : RNONE; # No se necesita un registro
];
```

## Lógica de la etapa execute

#### **Unidades**

- ALU
  - Implementa las 4 operaciones
  - Modifica los condition codes
- CC
  - Registro de 3 bits para las 3 condiciones
  - icode ifun. valC valA cond: Computa la bandera de saltos/movimientos condicionales



## Lógica de control

- Set CC: indica si se debe cagar el reg. de códigos de condición
- ALU A: selector de entrada A de la ALU
- ALU B: selector de entrada B de la ALU
- ALU fun: indica la operación que debe realizar la ALU

## execute: entrada A de la ALU

Etapa	Instrucción	Operación	Descripción	
execute	OPq rA, rB	valE ← valB OP valA	Realizar la operación de la ALU	
execute	cmovXX rA, rB	$valE \leftarrow 0 + valA$	Pasar valA a través de la ALU	
execute	rmmovq rA, D(rB)	$valE \leftarrow valB + \textcolor{red}{valC}$	Calcular la dirección efectiva	
execute	popq rA	$valE \leftarrow valB + \textcolor{red}{8}$	Incrementar el SP	
execute	jxx dest		no-op	
execute	call dest	$valE \leftarrow valB + {\color{red}\textbf{-8}}$	Decrementar el SP	
execute	ret	valE ← valB + 8	Incrementar el SP	

```
int aluA = [
icode in { IRRMOVQ, IOPQ } : valA;
icode in { IIRMOVQ, IRMMOVQ, IMRMOVQ } : valC;
icode in { ICALL, IPUSHQ } : -8;
icode in { IRET, IPOPQ } : 8;
# Otras instrucciones no usan la ALU
}
```

# execute: operación a realizar en la ALU

Etapa	Instrucción	Operación	Descripción
execute	OPq rA, rB	$valE \leftarrow valB \ \textcolor{red}{OP} \ valA$	Realizar la operación de la ALU
execute	cmovXX rA, rB	$valE \leftarrow 0 + valA$	Pasar valA a través de la ALU
execute	rmmovq rA, D(rB)	$valE \leftarrow valB + valC$	Calcular la dirección efectiva
execute	popq rA	$valE \leftarrow valB + 8$	Incrementar el SP
execute	jxx dest		no-op
execute	call dest	$valE \leftarrow valB + -8$	Decrementar el SP
execute	ret	valE ← valB + 8	Incrementar el SP

```
int alufun = [
icode == IOPQ : ifun;
1 : ALUADD;
4 ];
```


# Lógica de la etapa memory

#### Memoria

Lee o escribe en la memoria

## Lógica de control

- stat: computa el estado de la instrucción
- Mem. read: indica si hay que leer
- Mem. write: indica si hay que escribir
- Mem. addr.: selecciona la dirección
- Mem. data: selecciona la palabra




## memory: estado de ejecución

## Lógica de control

 stat: computa el estado del procesador

```
int Stat = [
imem_error || dmem_error : SADR;
instr_valid : SINS;
icode == IHALT : SHLT;
1 : SAOK;
6 ];
```



## memory: obtención de la dirección

Etapa	Instrucción	Operación	Descripción
memory	OPq rA, rB		no-op
memory	cmovXX rA, rB		no-op
memory	rmmovq rA, D(rB)	$M_8[valE] \leftarrow valA$	Escribe en memoria
memory	popq rA	$valM \leftarrow M_8[\textcolor{red}{valA}]$	Leer del stack
memory	jxx dest		no-op
memory	call dest	$M_8[valE] \leftarrow valP$	Escribir en el stack
memory	ret	$valM \leftarrow M_8[valA]$	Leer la dirección de retorno


```
int mem_addr = [
icode in {IRMMOVQ, IPUSHQ, ICALL, IMRMOVQ} : valE;
icode in {IPOPQ, IRET} : valA;
# Otras instrucciones no necesitan direcciones
};
```

# memory: ¿hay que leer?

Etapa	Instrucción	Operación	Descripción
memory	OPq rA, rB		no-op
memory	cmovXX rA, rB		no-op
memory	rmmovq rA, D(rB)	$M_8[valE] \leftarrow valA$	Escribe en memoria
memory	popq rA	$valM \leftarrow M_8[valA]$	Leer del stack
memory	jxx dest		no-op
memory	call dest	$M_8[valE] \leftarrow valP$	Escribir en el stack
memory	ret	$valM \leftarrow M_8[valA]$	Leer la dirección de retorno

bool mem\_read = icode in { IMRMOVQ, IPOPQ, IRET };

## Lógica de la etapa PC update




Selecciona el siguiente valor del PC

## PC update

Instrucción	Operación	Descripción
OPq rA, rB	$PC \leftarrow valP$	Actualiza el PC
cmovXX rA, rB	$PC \leftarrow valP$	Actualiza el PC
rmmovq rA, D(rB)	$PC \leftarrow valP$	Actualiza el PC
popq rA	$PC \leftarrow valP$	Actualiza el PC
jxx dest	$PC \leftarrow Cnd \ ? \ valC : valP$	Actualiza el PC
call dest	$PC \leftarrow valC$	Carga el PC con dest
ret	$PC \leftarrow valM$	Carga el PC con la dirección de
		retorno

```
int new_pc = [
icode == ICALL : valC ;
icode == IJXX && Cnd : valC ;
icode == IRET : valM ;
i : valP ;
];
```

① Beginning of cycle 3




#### Estado

- Registro del PC
- Registro de los CC
- Memoria de datos
- Banco de registros


Todos actualizados con el clock

## Lógica combinacional

- ALU
- Lógica de control
- Lecturas de la memoria
  - Memoria de instrucciones
  - Banco de registros
  - Memoria de datos



#### 1 Beginning of cycle 3




- El estado se establece según la segunda instrucción irmovq
- La lógica combinacional empieza a responder a los cambios de estado




```
Ciclo 1:
          0x000:
                     irmovq $0x100, %rbx
                                             #%rbx <-- 0x100
Ciclo 2:
          0x00a:
                     irmovq $0x200, %rdx
                                             # %rdx <-- 0x200
Ciclo 3:
          0 \times 014:
                     addq %rdx, %rbx
                                             #%rbx <-- 0x300 CC <-- 000
Ciclo 4
          0x016:
                    ie dest
                                             #Not taken
Ciclo 5:
          0x01f:
                     rmmova %rbx.0(%rdx)
                                             #M[0x200] <-- 0x300
```


#### 2 End of cycle 3




- El estado se establece según la segunda instrucción irmovo
  - La lógica combinacional genera los resultados de la instrucción addq



#### 3 Beginning of cycle 4




- El estado se establece según la instrucción addq
- La lógica combinacional empieza a responder a los cambios de estado



```
Ciclo 1:
          0x000:
                    irmovg $0x100, %rbx
                                           #%rbx <-- 0x100
Ciclo 2:
          0x00a:
                    irmovq $0x200, %rdx
                                           # %rdx <-- 0x200
Ciclo 3:
          0x014:
                    addq %rdx, %rbx
                                           #%rbx <-- 0x300 CC <-- 000
Ciclo 4
          0x016:
                    ie dest
                                           #Not taken
Ciclo 5:
          0x01f:
                    rmmova %rbx.0(%rdx)
                                           #M[0x200] <-- 0x300
```

#### 4 End of cycle 4



- El estado se establece según la instrucción addq
- La lógica combinacional genera los resultados de la instrucción je

### Licencia del estilo de beamer

Obtén el código de este estilo y la presentación demo en

github.com/pamoreno/mtheme

El estilo *en sí* está licenciado bajo la Creative Commons Attribution-ShareAlike 4.0 International License. El estilo es una modificación del creado por Matthias Vogelgesang, disponible en

github.com/matze/mtheme

