## **Trabalho 2**

Lucas Emanuel de Oliveira Santos – GRR20224379 CI1316 – Programação Paralela Universidade Federal do Paraná – UFPR Curitiba, novembro de 2024

## 1. Implementação

A implementação realiza o particionamento do vetor de números inteiros (long long) Input em intervalos definidos pelo vetor P. O processo se baseia em duas etapas principais: primeiramente, uma busca binária é realizada no vetor Input para determinar a quantidade de elementos que pertencem a cada intervalo especificado por P. Esses valores são armazenados em um vetor auxiliar, que serve como contador para cada faixa. Em seguida, é construído o vetor Pos, que contém as posições iniciais de cada faixa dentro do vetor resultante Output. Essas posições são calculadas acumulando as contagens obtidas na etapa anterior, permitindo definir os limites exatos de cada intervalo no vetor final.

Com o vetor Pos inicializado, o programa utiliza novamente a busca binária para identificar em qual faixa cada elemento do Input deve ser alocado. Cada elemento é então posicionado no vetor Output de acordo com sua faixa correspondente, respeitando as posições iniciais definidas por Pos. Durante esse processo, um contador é utilizado para rastrear os índices disponíveis dentro de cada faixa.

Para assegurar a eficiência, as threads dividem o vetor Input em partes iguais, de forma que cada uma processa apenas uma subseção dos dados. Esse particionamento é realizado por meio de cálculos de índices que definem os limites de trabalho de cada thread. A função **thread\_worker** é responsável por determinar essas faixas de trabalho com base no número total de elementos e no número de threads disponíveis. A sincronização entre as threads é gerenciada por barreiras (pthread\_barrier\_wait), garantindo que todas completem suas tarefas de contagem e posicionamento antes de avançar para as próximas etapas. Durante a execução, a contagem dos elementos por faixa é incrementada de forma atômica, assegurando a consistência dos dados, mesmo com múltiplas threads atuando simultaneamente.

A função **multi\_partition** coordena a execução de todo o processo. Inicialmente, ela cria e configura as threads, compartilhando estruturas de dados como vetores de entrada, partições, contagem e índices. A thread principal (thread 0) atua tanto como coordenadora quanto como participante, processando sua própria porção dos dados enquanto sincroniza as demais threads. Após o cálculo das contagens e o ajuste dos índices iniciais, a função executa a redistribuição dos elementos, completando o particionamento.

## 2. Resultados

Os resultados dos testes demonstram como o desempenho da implementação melhora significativamente com o aumento do número de threads, evidenciando a eficiência do paralelismo na divisão das tarefas no multi particionamento. Na Experiência A, que utiliza um número menor de partições, o tempo de execução reduziu de aproximadamente 15 segundos com 1 thread para aproximadamente 4 segundos com 8 threads, uma aceleração próxima de 4 vezes. Já na Experiência B, com um número maior de partições, o tempo diminuiu de aproximadamente 27 segundos para aproximadamente 5 segundos, indicando que a implementação mantém a escalabilidade mesmo em cenários mais complexos.

Apesar dos ganhos expressivos, observa-se que o aumento no número de threads apresenta retornos decrescentes. Por exemplo, o ganho de desempenho ao passar de 1 para 2 threads é muito

maior do que ao passar de 7 para 8 threads. Esse comportamento é esperado devido ao overhead de gerenciamento de threads e à limitação imposta pela arquitetura do sistema, como o número de núcleos disponíveis e a eficiência do barramento de memória. Além disso, a Experiência B, que trabalha com mais partições, se beneficia mais do paralelismo devido ao maior número de operações realizadas, tornando o balanceamento de carga entre threads mais eficaz.

A máquina **w00** utilizada para os testes possui um processador Intel Xeon E5462 com 8 núcleos e 2,8 GHz. Com 8 núcleos físicos, a CPU é capaz de executar até 8 threads simultaneamente, aproveitando ao máximo o paralelismo da implementação. Cada núcleo é capaz de executar um único thread de cada vez, o que significa que, com até 8 threads, a carga de trabalho é bem distribuída entre os núcleos, permitindo que a execução ocorra de maneira eficiente e escalável.

Além disso, a arquitetura do processador também influencia a eficácia do paralelismo. Embora o número de threads adicionais possa continuar a distribuir a carga de trabalho, a máquina não pode executar mais threads do que os núcleos disponíveis sem recorrer à técnica de time-sharing, onde os núcleos alternam entre as threads, o que pode reduzir o desempenho devido à latência do processo de troca de contexto. Essa limitação é visível nos resultados dos testes, onde o ganho de desempenho é mais significativo ao passar de 1 para 2 threads do que ao passar de 7 para 8 threads, refletindo a saturação dos recursos da CPU.

## 3. Apêndice

Architecture: x86\_64

CPU op-mode(s): 32-bit, 64-bit

Byte Order: Little Endian

Address sizes: 38 bits physical, 48 bits virtual

CPU(s): 8

On-line CPU(s) list: 0-7

Thread(s) per core: 1

Core(s) per socket: 4

Socket(s): 2

NUMA node(s): 1

Vendor ID: GenuineIntel

CPU family: 6

Model: 23

Model name: Intel(R) Xeon(R) CPU E5462 @ 2.80GHz

Stepping: 6

CPU MHz: 2792.819

BogoMIPS: 5585.67

Virtualization: VT-x

L1d cache: 256 KiB

L1i cache: 256 KiB

L2 cache: 24 MiB

NUMA node0 CPU(s): 0-7

Vulnerability Itlb multihit: KVM: Mitigation: VMX disabled

Vulnerability L1tf: Mitigation; PTE Inversion; VMX EPT disabled

Vulnerability Mds: Vulnerable: Clear CPU buffers attempted, no microcode; SMT disabled

Vulnerability Meltdown: Mitigation; PTI

Vulnerability Spec store bypass: Vulnerable

Vulnerability Spectre v1: Mitigation; usercopy/swapgs barriers and \_\_user pointer sanitization

Vulnerability Spectre v2: Mitigation; Full generic retpoline, STIBP disabled, RSB filling

Vulnerability Srbds: Not affected

Vulnerability Tsx async abort: Not affected

Flags: fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2 ht tm pbe syscall nx lm constant\_tsc arch\_perfmon pebs bts rep\_good nopl cpuid aperfmperf pni dtes64 monitor ds\_cpl vmx est tm2 ssse3 cx16 xtpr pdcm dca sse4\_1 lahf\_lm pti tpr shadow vnmi flexpriority vpid dtherm

