Organização de Computadores RISC-V

Interrupções Internas

Agenda

1. Introdução.
2. Motivação para o uso de interrupções internas.

Introdução e Motivação

Interrupções Internas vs Interrupções Externas

- Interrupção é um evento que suspende a execução normal da CPU e transfere o controle para uma rotina especial chamada handler.

Evento causador → CPU interrompida → handler executa → Retorno.

- <u>Interruções Externas</u> têm origem em periféricos (teclado, placa de rede, etc.). Particularmente, na aula anterior exemplificamos com uma implementação bare metal envolvendo a controladora UART associada ao teclado e controlador de interrupções PLIC.

- <u>Interrupções Internas</u> são geradas pelo próprio hardware do processador. Por exemplo, temporizado (Timer) que discutiresmos nessa aula.

Por que temporizadores são úteis?

- Muitos sistemas precisam executar ações em intervalos regulares:
  - Atualizar relógio do sistema.
  - Enviar dados a cada 100 ms.
  - Ler sensores periodicamente.
  - Controlar motores com frequência fixa.
  - Implementar timeouts.
- Mas, como o programa sabe que já se passaram, por exemplo, 2 segundos?

Solução ingênua: Pooling (espera ocupada)

```
1. loop:
2.     ler tempo atual
3.     comparar com alvo
4.     volta ao passo 1
```

- Problemas:
  - CPU fica ocupada com consequente desperdício de processamento.
  - Não pode executar outras tarefas.
- Conclusão:
  - Espera ocupada não escala bem.

Interrupção de Timer

- Um temporizador (Timer) é um contador que incrementa automaticamente com o tempo.
- No RISC-V envolve os seguintes registradores:
  - `mtime` contador atual que é incrementado automaticamente por hardware, usando um clock de referência do sistema. Ou seja, a cada pulso de clock o contador é incrementado.
  - `mtimecmp` valor de comparação
- Quando `mtime >= mtimecmp` uma interrupção é gerada.

CLINT

Core Local Interruptor (CLINT)

- O CLINT (Core Local Interruptor) é um bloco de hardware responsável por gerar interrupções locais para cada core do processador.
- Essas interrupções são chamadas de locais porque são entregues diretamente ao core, sem passar por um controlador externo.
- Estrutura conceitual do CLINT:
  - Um registrador `mtime` global
  - Um registrador `ntimecmp` por core.
- Endereços no QEMU Virt:
  - `mtime` 0x0200BFF8;
  - `mtimecmp` 0x02004000

Fluxo Completo da Interrupção

- Sequência geral muito parecida com o que já foi estudado:
  1. O programa configura `mtimecmp`.
  2. O `mtime` é incrementado automaticamente pelo hardware.
  3. hardware detecta condição.
  4. CPU recebe interrupção.
  5. CPU salta para `mtvec`.
  6. handler executa.
  7. retorna com `mret`.

Principais Registradores Envolvidos

- Os quatro registradores à seguir são o núcleo do mecanismo de traps no RISC-V, e são usados tanto para interrupções internas (timer, software) quanto para interrupções externas (UART via PLIC, por exemplo), conforme definido pela RISC-V International.
  - `mtvec` deve conter o endereço do handler quando ocorrer a interrupção.
  - `mie` controla quais os tipos de interrupções que estão habilitas. Cada bit habilita um tipo específico (timer é habilitado pelo bit 7, chamado `MTIE`).
  - `mstatus` contém o bit (bit 3, chamado `MIE`) que habilita interrupções globalmente.
  - `mcause` identifica causa do trap, permitindo ao handler decidir o que fazer.

Resumo

```
trap ocorre
↓
CPU salva informações
↓
mcause ← causa
mepc   ← retorno
↓
pc ← mtvec
↓
trap handler
↓
handler lê mcause
↓
decide qual tipo tratar
↓
mret
```

Programando `mtimecmp`

- O registrador `mtimecmp` deve conter o valor a ser comparado com `mtime` a fim de determinar o momento de geração da interrupção.
- Para inicialização:
  - `mtimecmp = mtime + intervalo`
- Para interrupções periódicas:
  - `mtimecmp += intervalo`

Exemplo prático apresentado em aula