证券研究报告

2023年05月16日

行业报告 | 行业专题研究

机械设备 半导体设备专题报告(一): 前道设备——扼喉之手,亟待突破!

作者:

分析师 李鲁靖 SAC执业证书编号: S1110519050003

分析师 朱晔 SAC执业证书编号: S1110522080001



行业评级:强于大市(维持评级)

上次评级:强于大市

摘要

- ► 干亿美金的半导体设备赛道,或即将迎来上行周期:全球半导体产业发展呈现周期性:技术和宏观环境驱动的10年大周期和由资本开支驱动的3-4年的小周期,根据历史周期判断,2024年全球半导体资本开支有望上修。
- 》 半导体突破是发展之重,前道设备是半导体生产之重: 半导体设备作为行业基石,与资本开支关系密切,2022年市场规模达到1076.5亿美元,国际限制半导体设备向我国出口之下,半导体设备国产替代是必经之路,国内晶圆厂逆势扩产拉动国产半导体设备需求进一步上行。半导体制造分为前道制造和后道封测,前道设备价值量占据总设备价值量约80%。前道制程的工艺模块可以归类为前段工艺(FEOL)、中段工艺(MOL)和后段工艺(BEOL),前段工艺负责形成器件、后段工艺负责形成金属互连,中段工艺将器件与金属层连接起来。模块工艺是由不同的单项工艺组合而来,单项工艺包括光刻、涂胶显影、薄膜沉积、刻蚀、离子注入、CMP、清洗等,其中薄膜沉积、刻蚀和光刻设备是价值量最大的三类设备:
- 1. 薄膜沉积: 半导体制造过程中需要反复进行薄膜生长,不同工艺环节沉积的薄膜作用不同,所用工艺也不同,总体来看,沉积工艺可以分为物理气相沉积和化学气相沉积,原子层气相沉积本质上属于化学气相沉积,是应新技术或材料而生的沉积工艺。制程进步+存储芯片架构3D化为提升薄膜沉积设备需求,2022年全球薄膜设备总市场已经达到229亿美元,主要由欧美和日系厂商垄断,应用材料是PVD龙头,Lam在ECD领域一家独大,TEL和ASM在ALD领域市占率较高,国内各厂商产品可以互补: 拓荆科技主要产品为PECVD,还布局了ALD、SACVD和HDPCVD,北方华创在PVD上优势明显; 微导纳米以ALD为核心产品; 中微公司起家于刻蚀,依托底层技术进入薄膜沉积领域,产品布局包括MOCVD、WCVD等; 盛美上海在ECD领域优势明显。
- **2. 刻蚀**:使用物理或者化学的方法在器件表面形成微观结构,制程微缩+存储芯片3D化引起刻蚀难度和需求量增大,2022年全球干法刻蚀设备市场规模大概为230亿美元,ICP和CCP几乎平分超95%市场份额。 Lam,TEL和AMAT几乎垄断全球干法刻蚀设备市场,国内主要由中微公司和北方华创进行突破,前者优势产品为CCP,后者优势产品为ICP,二者在发展过程中向对方领域渗透。
- 3. 光刻: ASML系全球绝对龙头,掌握最先进的EUV光刻技术,ASML和Nikon均可以提供浸没式DUV光刻机,国内近乎空白。
- **4. 涂胶显影**:光刻工艺中除了曝光之外的关键环节,分为offline和inline设备,2021年全球涂胶显影设备超30亿美元,TEL垄断近乎90%份额,国产厂商中芯源微率先取得突破,可以实现28nm以上工艺节点全覆盖。
- **5. 掺杂**:改变半导体材料的物理性质,离子注入工艺是主流,全球半导体离子注入设备市场规模主要被美国的AMAT和Axcelis占据,国产厂商主要是凯世通(万业企业子公司)和中科信。
- **6. 热处理**:包括氧化、扩散和退火,相关设备又叫做炉管设备,其中快速退火设备市场份额较大,AMAT占据全球市场的主要份额,国产厂商中,屹唐股份处于领 先位置:北方华创布局多种氧化/扩散炉。
- 7. CMP: 化学机械抛光,全球CMP设备市场处于高度垄断状态,主要由美国应用材料和日本荏原两家设备制造商占据,两家制造商合计拥有全球 CMP 设备超过90%的市场份额, 尤其在 14nm 以下最先进制程工艺的大生产线上所应用的 CMP 设备仅由两家国际巨头提供。国产 CMP 设备厂商主要是华海清科和烁科精微,华海清科CMP设备已广泛应用于中芯国际、长江存储、华虹集团、大连英特尔、厦门联芯、长鑫存储、 广州粤芯、上海积塔等行业内领先集成电路制造企业的大生产线,占据国产 CMP 设备销售的绝大部分市场份额。
- 8. 清洗:针对不同的工艺需求对晶圆表面进行无损伤清洗,是贯穿半导体产业链的重要工艺环节,能避免杂质影响芯片良率和芯片产品性能。 湿法清洗是主流技术路线,2021年全球半导体清洗设备市场规模达到39.18亿美金,迪恩士(SCREEN)、TEL、LAM与SEMES四家市占率合计高达90%以上,其中迪恩士(SCREEN)一家市占率就高达50%以上,我国清洗设备市场同样主要由日系厂商垄断,国产厂商主要有盛美上海、至纯科技和北方华创,芯源微拥有物理清洗机并积极开发化学清洗机。
- 9. 量测/检测:属于过程控制工艺,分为检测和量测两个环节,量测和检测设备种类众多,采用光学检测技术原理的占大多数。2020年全球量测检测设备市场规模为76.5亿美元,纳米图形晶圆缺陷检测设备占比最高,达到24.7%。全球量测检测设备市场中KLA占据半数以上份额。国产厂商主要有上海精测、中科飞测和上海睿励,上海精测布局纳米级图形晶圆缺陷检测(明场技术路线)、无图形晶圆缺陷检测、膜厚量测、关键尺寸量测设备等;中科飞测主要产品包括无图形晶圆缺陷检测设备、图形晶圆缺陷检测设备等检测设备和三维形貌量测设备、薄膜膜厚量测设备等量测设备;上海睿励产品主要为光学膜厚测量设备和光学缺陷检测设备,以及硅片厚度及翘曲测量设备等。


风险提示:宏观环境影响下半导体行业景气度恢复不及预期风险、国产设备导入进度不及预期风险、国际上对我国半导体管制力度加大风险、上游零部件供应风险

1 千亿美金的半导体设备赛道, 即将迎来上行周期

1.1 半导体产业链概览

- ▶ 半导体产业链可按照主要生产过程进行划分,整体可分为上游半导体支撑产业、 中游晶圆制造产业、 下游半导体应用产业:
- ▶ 上游半导体材料、设备产业为中游晶圆制造产业提供必要的原材料与生产设备;
- ▶ 中游半导体制造产业负责生产出半导体产品,WSTS将其分类为分立器件、集成电路、传感器和光电子器件,其中集成电路 是最主要的产品,其2022年销售额达到4799.88亿美元,占全球半导体总销售额的82.74%。集成电路(IC,芯片)又可以 进一步分为模拟芯片、逻辑芯片、存储芯片和微处理器。

图: 半导体产业链



- ▶ 半导体行业周期性十分明显,基本呈现10年一个长周期,3-4年一个短周期:
- ▶ **长周期上看,全球半导体市场呈现 10 年左右的周期性波动特征**。在长跨度时间周期上,全球半导体年度销售额历史增速呈现出大约每 10 年一个"M"形的波动特征。





图:全球半导体销售额同比增速

▶ 长周期原因1──基础技术更迭驱动产品更新换代

表: 1965 年至今半导体产品制造技术约 10 年进步一代


阶段	第一代	第二代	第三代	第四代	第五代	第六代
时间区间	1965-1975	1975-1985	1985-1995	1995-2005	2005-2015	2015-2025
代表光源及波长	汞灯(多波长)	G-line(436nm)	I-line(365nm)	KrF(248nm)	ArFi(193nm)	DUV,EUV(13.5 nm)
特征尺寸	12-3µm	3-1μm	1-0.35μm	0.35µm – 65nm	65-22nm	22-2nm
存储器	小于1KB到 16KB	16KB-1MB	1-64MB	64MB-1GB	1−16GB(芯片 组)	16GB到1TB以 上(芯片组)
CPU字长(bit)	4,8	8,16	16,32	32,64	64	64
CPU晶体管数	1000	$10^4 - 10^5$	$10^5 - 10^6$	$10^6 - 10^7$	10 ⁸ – 10 ⁹ ,多核 架构	多核架构
主流圆片直径	2-4in	4in-150mm	150mm,200m m	200mm, 300mm	200mm,300mm	200mm,300mm ,450mm
主流设计工具	手工	从逻辑编辑到布局 布线	从布局布线到综 合	从综合到DFM	SoC、IP	SoC、IP、SiP
主要封装形式	从TO到DIP	DIP	从DIP到QFP	DIP、GFP、 BGA	多种封装、SiP	SiP、3D封装、 Chiplet等

▶ 长周期原因2──宏观经济环境: 从下面的图可以看出全球半导体销售额增速与全球GDP增速呈现一定的相关性,上面图中的蓝色"M"系我们对于半导体销售额增速的大致拟合,可看出宏观环境对技术驱动的M型长周期有一定加强或者扰动作用



▶ 资本开支驱动3-4年短周期:将资本支出同比增速曲线按照极大值点进行划分,可以观察到每个极大值时点的间隔长短不一,平均而言大约在 3~4 年左右。按此周期看,2024年全球半导体行业资本开支有望修复

图:全球半导体行业资本开支及增速情况



1.3 半导体设备为行业基石,与行业资本开支情况密切相关,技术节点向前带动设备投资量增加

- ▶ 一般而言,晶圆厂的资本开支中,20%-30%用于厂房建设,70%-80%用于设备投资。根据中微公司,国际最先进的芯片生产线需求百亿美元投资,其中约70%用于购买设备,涉及十大类设备,170多种细分设备,需要的设备数量总共超3000台。根据SEMI,前道设备投资量占总设备投资量的约80%,前道的晶圆制造设备可以分为刻蚀、沉积、光刻、检测、离子掺杂等品类,其中,刻蚀设备、薄膜沉积设备和光刻机是占比最高的三类设备,根据Gartner统计,全球刻蚀设备、薄膜沉积设备和光刻机分别占晶圆制造设备价值量的22%,22%和17%。
- 相同产能下,集成电路设备投资量随制程节点先进程度提升而大幅增长。摩尔定律提出晶体管数量每隔 18 至 24 个月翻倍,技术节点的进步也带动了单位产能对应的设备资本开支,比如5nm节点下每万片产能对应的设备投资大概是30亿美元,超14nm节点下同产能设备投资量的两倍,大概是28nm节点下同产能设备投资量的4倍。

图。晶圆制造设备占设备投资量的80%

图: 晶圆制造各类设备价值量占比情况





图: 每万片晶圆产能对应的设备投资量(亿美元)




1.4 国际限制下,国产替代是必经之路,国内晶圆厂逆势扩产,将拉动国内半导体设备需求

- ▶ 全球半导体设备销售额从2012年的369.2亿美元增长至2022年的1076.5亿美元,10年CAGR达到11.29%,其中,中国大陆的半导体设备销售额从2012年的24.9亿美元增长至2022年的282.7亿美元,10年CAGR为27.5%,远超全球增速。
- ▶ 2022年,全球半导体设备销售额1076.5亿美元,同比2021年的1026.4亿美元增长5%,2022年中国大陆连续第三年成为全球最大的半导体设备市场,2022年中国大陆的设备投资同比放缓5%,为283亿美元。中国台湾地区是第二大设备支出地区,2022年增长8%,达到268亿美元,实现连续四年增长。韩国的设备销售额下降了14%,为215亿美元。欧洲的年度半导体设备投资激增93%,北美增长了38%。世界其他地区和日本的销售额分别同比增长34%和7%。
- ▶ 我国的半导体设备进口依赖很严重:从2021年中国晶圆厂设备采购额看,国内自给率仅为11%。国内晶圆厂逆全球半导体资本开支下行趋势而动,积极扩产,叠加国际限制因素,国产设备需求有望大幅增加。



图:2021年中国晶圆厂设备采购额情况(亿美元)



2 典型CMOS器件生产流程及 所需设备如何?

2.1 集成电路制造工艺总述

- ➤ 完整的硅基cmos集成电路工艺流程包括数百至上千个工艺步骤,这类由单台设备或者单个反应腔室即可完成的工艺步骤称为单项工艺,如光刻、刻蚀、薄膜沉积等。在制造实践中,为了技术和管理上的便利性,将可以集合成由特定功能工艺模块的一组单项工艺称为模块工艺。更进一步,可以将这些工艺模块集合归类为前段工艺(FEOL)、中段工艺(MOL)和后段工艺(BEOL),这三段工艺属于前道制造流程,完整的半导体制造流程还包括后道封测。
- **前段工艺**(Frontend of Line, FEOL):形成芯片底层晶体管等有源MOS器件的过程,主要包括浅槽隔离、源漏极、栅极等。
- 中段工艺(Middle of Line, MOL):中段工艺主要作用是连接前段器件与后段第一层金属,主要壁垒在于对接触孔钨栓塞的刻蚀和沉积。制程发展到45nm/28nm以后,为了提高晶体管的性能,采用高介电常数栅介质及金属栅极工艺,在晶体管源漏结构制备完成后增加替代栅工艺及局部互连工艺,这些工艺位于前段工艺和后段工艺之间,均为传统工艺中没有采用的工艺,因此成为中段工艺。
- 后段工艺(Back end of Line, BEOL):形成能将电信号传输到各个器件的互连线,主要包括金属间介质层沉积、金属线条形成、引出焊盘(Pad,又称衬垫)等工艺。通孔(Via)是相邻两层金属互连线之间的连接通路,位于两层金属中间的介质层中,一般用铜等金属填充。





图:集成电路制造工艺段落示意图

▶ 接下来主要通过一个典型纳米级CMOS器件的工艺流程介绍前道制程,包括如下工艺(顺序:从上到下,从左到右)

衬底制备	阈值电压离子注入工艺	LDD工艺	Salicide工艺	金属层1工艺	通孔2和金属层3工艺
有源区工艺	栅氧化层工艺	侧墙2工艺	ILD工艺	IMD2工艺	IMD4工艺
STI隔离工艺	多晶硅栅工艺	源漏离子注入工艺	接触孔工艺	通孔1和金属层2工艺	顶层金属AI工艺
双阱工艺	侧墙1工艺	HRP工艺	IMD1工艺	IMD3工艺	钝化层工艺


- 1、衬底制备:器件是在衬底上制造的,这是COMS工艺流程的第一步。一般选择P型裸片材料作为衬底。
- 2、有源区(Active Area)工艺:通过刻蚀去掉非有源区的区域的硅衬底而保留器件的有源区。

具体步骤: (1)清洗; (2)生长前置氧化层:利用**炉管**热氧化生长一层 SiO_2 薄膜,目的是缓解后续沉积 Si_3N_4 层对衬底的应力; (3)利用**LPCVD**沉积 Si_3N_4 层,这层是有源区(AA)刻蚀的硬掩模版和后续STI(Shallow Trench Isolation,浅槽隔离) **CMP**的停止层、也是场区离子注入的阻挡层;(4)利用**PECVD**沉积 SiON 层,作为光刻的底部抗反射层;(5)AA光刻处理、测量AA光刻的关键尺寸、测量AA套刻、检查显影曝光后的图形;(6)AA硬膜版刻蚀;(7)去胶;(8)AA干法刻蚀形成 AA图形和STI; (9)测量AA刻蚀关键尺寸;(10)检查刻蚀后的图形。




3、STI隔离工艺:利用氧化硅填充沟槽,在器件有源区之间嵌入很厚的氧化物,从而形成器件之间的隔离,利用STI隔离工艺可以改善寄生场效应晶体管和闩锁效应。

具体步骤: (1)清洗; (2)STI热氧化: 利用**炉管**热氧化生成二氧化硅薄膜,该层二氧化硅薄膜可以保护硅衬底; (3)利用 $\underline{\text{HDPCVD}}$ 沉积厚的SiO₂层(HDPCVD台阶覆盖率非常好,可以有效填充STI的空隙); (4)RTA快速热退火,修复 HDPCVD对衬底硅的损伤; (5)AR(Active Area Reverse)光刻处理; (6)测量AR套刻、检查显影后曝光的图形; (7)AR刻蚀: 干法刻蚀去除大块AA区域的氧化硅,刻蚀停留在Si₃N₄层; (8)去胶; STI CMP; (9)清洗; (10)湿法刻蚀去除Si₃N₄层,刻蚀停在氧化硅上; (11)湿法刻蚀去除前置氧化层。



4、双阱工艺:目的是形成PN结隔离,使器件形成电性隔离,优化晶体管的电学特性。

具体步骤: (1)清洗; (2) <u>炉管</u>热氧化生长牺牲层氧化硅,可以隔离光刻胶和硅衬底,消除 Si_3N_4 对有源区表面的影响; (3) NW光刻处理、测量NW套刻、检查显影后曝光的图形; (4) NW离子注入; (5) 去胶; () PW光刻; 测量NW套刻、检查显影后曝光的图形; (7) PW离子注入; (8) 去胶; (9) NW和PW阱离子注入退火,修复离子注入对硅衬底造成的损伤,同时降低杂质的扩散; (10) 湿法刻蚀去除牺牲层氧化硅




5、栅氧化工艺:通过热氧化形成高质量的栅氧化层 具体步骤:(1)清洗;(2)<u>炉管</u>热氧化生长厚的 SiO₂氧化层;(3)厚栅氧光刻处理;(4)测量厚栅 氧光刻套刻、检查显影后曝光的图形;(5)湿法刻 蚀去除低压器件区域氧化层;(6)去胶、清洗; (7)利用炉管热氧化生长薄栅氧化层。

在45nm以下的技术节点中,为了有效降低器件漏电流,高介电材料被引入替代二氧化硅材料,高k介质薄膜一般由ALD沉积。

6、**多晶硅栅工艺**:指形成MOS器件的多晶硅栅极,栅极的作用是控制器件的关闭或者导通。

具体步骤: (1) <u>LPCVD</u>沉积多晶硅(沉积的多晶硅是未经掺杂的,它是通过后续的源漏离子注入进行掺杂,可以更容易控制器件的阈值电压); (2) <u>PECVD</u>沉积SiON作为光刻的底部抗反射层; (3) 栅光刻处理; 测量栅极光刻关键尺寸、光刻套刻、检查显影后曝光的图形; (4) 栅刻蚀: 去除没有光刻胶覆盖的多晶硅形成器件的栅极,分两步刻蚀: 1、利用 CF_4 和 CHF_3 去除SiON; 2、利用 CI_2 和HBr刻蚀多晶硅; (5) 去胶; (6) 去除SiON。


45nm及以下的工艺节点中,为避免硅栅耗尽效应,使用金属栅替代多晶硅,金属栅的沉积要使用**ALD**。




7、轻掺杂漏(LDD)离子注入工艺:在栅极的边界下方与源漏之间形成低掺杂的扩展区,目的是减弱短沟道效应。在45nm/28nm或者更先进的节点中,为了隔开和补偿由于LDD离子注入引起的横向扩散,需要增加补偿侧墙工艺。以65nm工艺技术为例,流程中采用两次侧墙结构工艺步骤,第一次是在LDD离子注入前,目的是减小栅极和源漏的有源区的交叠,从而减少它们之间的寄生电容,第二次是在LDD离子注入之后,是为了形成侧墙结构阻挡源漏重掺离子注入。

具体步骤:

- (1) 沉积 SiO_2 和 Si_3N_4 作为第一重侧墙。利用LPCVD进行沉积
- (2)侧墙干法刻蚀:利用干法刻蚀去除 Si_3N_4 层形成侧墙,因为在栅两边的氧化物在垂直方向比较厚,拐角处留下一些不能被刻蚀的氧化物,因此形成侧墙;
- (3) NLDD光刻处理
- (4) NLDD离子注入
- (5)去胶
- (6)PLDD光刻处理
- (7) PLDD离子注入
- (8)去胶、清洗
- (9) LDD退火激活: **快速热处理(RTP)** 修复离子注入对硅表面晶体的损伤,激活离子注入的杂质
- (10) 沉积ONO结构 SiO_2 / Si_3N_4 / SiO_2 作为第二重隔离侧墙: **LPCVD**沉积ONO层,第一层 SiO_2 (Si_3N_4 的刻蚀停止层和应力缓解层),第二层是 Si_3N_4 层,第三层 SiO_2 层是侧墙结构的主体;
- (11) 侧墙干法刻蚀:刻蚀停留在底部的 SiO_2 上,栅两边的氧化物在垂直方向较厚,在刻蚀同样厚度的情况下,拐角处留下一些不能被刻蚀的氧化物,因此形成侧墙。




8、源漏离子注入工艺:在形成器件的源漏区重掺杂,降低器件有源区的串联电阻,提高器件的速度。



10、Salicide工艺:在没有氧化物覆盖的衬底硅和多晶硅上形成金属硅化物,从而得到低阻的有源区和多晶硅。

具体步骤: (1) 沉积SAB(Salicide Block,金属硅化物阻挡层),利用**PECVD**沉积一层SiO₂,目的是把不需要形成的金属硅化物的衬底硅和多晶硅覆盖; (2) 光刻、量测、检查; (3) SAB刻蚀: 干法刻蚀和湿法刻蚀相结合,清除没被光刻胶覆盖的SiO₂;(4) 去胶、清洗氧化层(为了后续沉积Co);(5) 沉积Co和TiN:**PVD**溅射工艺; (6) 第一步Salicide RTA-1,通入N₂使Co与衬底硅和多晶硅反应生成高阻的金属硅化物Co₂Si;(7) Co和TiN 的选择性刻蚀:利用湿法刻蚀清除TiN和没有与Si反应的Co,防止造成器件短路;(8) 第二步Salicide RTA-2,把高阻态的金属硅化物Co₂Si 转换成低阻态的CoSi₂;(9) 沉积SiON,**PECVD**沉积SiON薄膜,防止下一步BPSG中的B和P析出扩散,影响器件性能




9、HRP工艺:指形成高阻值多

晶硅电阻离子注入的工艺,利


11、ILD工艺:指在器件与第一层金属之间形成的介质材料,形成电性隔离,可以有效隔离金属互连线与器件,降低金属和衬底材料之间的寄生电容,改善金属横跨不同区域而形成寄生的场效应晶体管。ILD的介质材料是氧化硅。

具体步骤:(1)<u>PECVD</u>沉积SiON保护器件; (2)<u>SACVD</u>沉积USG(不掺杂的SiO₂),防止BPSG渗出的硼和磷污染衬底; (3)<u>APCVD</u>沉积BPSG(掺杂硼和磷的硅玻璃); (4)BPSG回流(LPCVD); (5)清洗; (6)<u>SACVD</u>沉积USG;(7)ILD CMP; (8)量测、清洗; (9)**SACVD**沉积USG; (10)**PECVD**沉积SiON,作为光刻的底部抗反射层。



12、接触孔(Contact Hole)工艺:指在ILD介质层上形成很多细小的垂直通孔,是器件与第一层金属层的连接通道。通孔填充的材料是钨(W),沉积钨的工艺是MCVD(金属CVD),其具有优良的台阶覆盖率以及对高深宽比的接触通孔的无间隙填充。

具体步骤:(1)CT光刻处理;测量CT光刻的关键尺寸;测量CT光刻套刻、检查显影后曝光的图形;(2)CT干法刻蚀,利用CHF₃和CF₄等气体形成等离子体去除无光刻胶覆盖区域的氧化物,获得垂直的侧墙形成接触通孔,上一个工艺沉积的SiON作为该层刻蚀的缓冲层使得刻蚀最终停止在硅上;(3)去胶、清洗、量测;(4)Ar刻蚀:PVD前使用ArF离子溅射清洁表面;(5)PVD沉积Ti/TiN层,可以防止钨与硅反应且有助于后续的钨层附着在氧化层上;(6)退火;(7)WCVD沉积钨层填充接触孔;(8)钨CMP;(9)去除表面的钨和Ti/TiN,防止不同区域的接触孔短路;(10)清洗




13、IMD1工艺:指在第一层金属之间的介质隔离材料,使用材料是超低介电(ULK,Ultra Low k)SiCOH材料。

具体步骤: (1)<u>PECVD</u>沉积SiCN为刻蚀停止层(ESL); (2)<u>PECVD</u>沉积SiCOH作为金属氧化物隔离层; (3)<u>PECVD</u>沉积USG,和TiN硬掩模一起防止后续的去胶工艺破坏ULK; (4)**PVD**沉积TiN,作为硬掩模版层和抗反射层。

14、金属层1工艺:形成第一层金属互连线,目的是把不同区域的接触孔连接起来,以及把不同区域的通孔1连接起来。第一层金属层是大马士革的铜工艺,先在介质上挖槽,再利用电镀(ECP)的方式填充铜

具体步骤: (1)M1光刻; (2)测量光刻关键尺寸、测量M1套刻数据、检查显影后曝光的图形; (3)M1硬掩模干法刻蚀: 去除没有光刻胶覆盖的TiN硬掩模; (4)去胶; (5)测量M1的关键尺寸; (6)M1干法刻蚀SiCOH层, (7) SiCN为刻蚀停止层(ESL); (8)湿法刻蚀去除ESL SiCN层; (9)PVD沉积Ta/TaN, 有助于铜的附着+防止铜扩散; (10)PVD沉积Cu铜薄籽晶层, PVD; (11)电镀(ECP)沉积铜; (12)铜CMP; (13)清洗


电镀沉积Cu 的剖面图



沉积SiCN的剖面图

■ 15、IMD2工艺:包括IMD2a工艺和IMD2b工艺,前者形成通孔1(VIA1,下个步骤涉及)的介质隔离,后者隔离第一层 **■**(M1)和第二层金属(M2),IMD2工艺材料与IMD1相同,为ULK SiCOH材料。

■ 具体步骤: (1)<u>PECVD</u>沉积SiCN刻蚀停止层和M1的覆盖层,防止铜扩散; (2)<u>PECVD</u>沉积IMD2a的SiCOH层; (3)<u>PECVD</u>沉 积SiCN刻蚀停止层; (4)PECVD沉积IMD2b的SiCOH层; (5)PECVD沉积USG; (6)PVD沉积TiN硬掩模,同时作为抗反射层。



沉积TiN的剖面图


Cu CMP的剖面图


16、通孔1和金属层2工艺:通孔1(VIA1)工艺将第一层和第二层金属的通孔连接互连线,金属层2(M2)工艺指第二层金属互连线,目的是把不同区域的通孔1和连接起来,把不同区域的通孔2连起来。VIA1和M1工艺都是大马士革工艺。

具体步骤: (1) M2光刻, (2) M2量测、清洗、显影, (3) M2硬掩膜TiN刻蚀; (4) 去胶; (5) VIA1光刻处理; (6) 量测、检查; (7) VIA1干法刻蚀SiCOH层, SiCN为刻蚀停止层, (8) 湿法刻蚀去除SiCN层(9) 去胶(10) M2干法刻蚀SiCOH层, SiCN为刻蚀停止层, (11) 湿法刻蚀去除SiCN层; (12) **PVD**沉积Ta/TaN;

- (13) <u>PVD</u>沉积铜薄籽晶层; (14) <u>电镀ECP</u>沉积铜;
- (15)铜CMP; (16)清洗。
- **17、IMD3工艺**,与IMD2工艺相似:
- 18、通孔2和金属层3工艺:与通孔1和金属层2工艺类似
- **19、IMD4工艺**:与IMD3工艺类似,目的是形成TMV(Top Metal VIA,顶层金属孔)的介质材料,同时隔离第三层金属层和顶层金属层:
- **20、顶层金属AI工艺**:形成顶层金属AI(Cu被氧化形成的氧化膜比较输送无法阻止进一步被氧化,且Cu是软金属,不能作为绑定金属,所以必须用AI作为顶层金属),该工艺还包括TMV工艺(形成第三层金属和顶层金属AI的通孔连接互连线),通孔工艺与之前工艺环节类似,进行顶层金属薄膜沉积时,<u>PVD</u>沉积Ti/TiN层、AlCu金属层、 Ti层,TM经过光刻、刻蚀后,使用<u>PECVD</u>沉积一层SiO₂,保护金属,防止后续的HDPCVD损伤金属互连线。
- **21、钝化层工艺**: 钝化层可以有效阻挡水蒸气和可移动 离子的扩散,保护芯片免于受潮、划伤和粘污。

具体步骤: (1) <u>HDPCVD</u>沉积PSG,加磷的作用是吸附杂质(2) <u>PECVD</u>沉积 Si_3N_4 ,该膜硬度高致密性好,防止机械划伤的同时阻止钠金属离子渗入; (3) Pad窗口光刻处理; (4) Pad窗口刻蚀; 去除没有被光刻胶覆盖的钝化层; (5) 去胶; (6) 利用<u>高温炉管</u>退火和合金化,使钝化层增密。





3 半导体突破是当前发展之重, 前道设备是半导体生产之重

3 单项工艺包括光刻、刻蚀、薄膜沉积、离子注入等,需要相应设备完成

- ▶ 集成电路制造工艺繁多复杂,前道制造工艺包括氧化扩散、薄膜沉积、涂胶显影、光刻、离子注入、刻蚀、清洗、检测等。 其中光刻、刻蚀和薄膜沉积是半导体制造三大核心工艺:
- 薄膜沉积工艺: 为晶圆做加法, 在晶圆上沉积一层待处理的薄膜:
- 光刻工艺: 涂胶机将光刻胶涂抹在薄膜上, 光刻机通过光罩进行曝光, 显影之后即可把光罩上的图形转移到光刻胶上;
- 刻蚀工艺:为晶圆做减法,根据图形化后的光刻胶对未被光刻胶覆盖的区域进行雕刻,图形即转移到薄膜,去除光刻胶后,即完成图形从光罩到晶圆的转移。(也有工艺环节的刻蚀是无图形刻蚀)
- ▶ 制造芯片的过程需要数十层光罩,集成电路制造主要是通过薄膜沉积、光刻和刻蚀三大工艺循环,把所有光罩的图形逐层转移到晶圆上。

图:光刻、薄膜沉积、刻蚀是半导体制造的三大核心工艺




表:集成电路前道制造工艺及设备


工艺	设备
光刻	光刻机、涂胶显影机
刻蚀	等离子体刻蚀、湿法刻蚀设备
薄膜沉积	薄膜沉积设备,包括CVD、PVD、ALD、气相 外延炉
离子注入	离子注入设备
热处理	氧化炉、RTP设备、激光退火
CMP	CMP设备
清洗	清洗设备,包括单片式清洗机、槽式清洗机等
过程控制	检测/量测设备

3.1 薄膜沉积

3.1.1 22年全球薄膜沉积设备市场达到229亿美元,制程升级/多层趋势+新兴工艺驱动市场增长

- ▶ 薄膜沉积作用是在芯片纳米级结构中逐层堆叠薄膜形成电路结构, 薄膜包括半导体、介质、金属/金属化合物三大类,不同薄膜沉积时反应的原理不同,因此薄膜沉积设备的技术原理也不同,沉积过程需要物理(PVD)、化学(CVD)、原子层沉积(ALD)等设备相互补充。
- ➤ CVD覆盖了前道制造过程中的大部分沉积工艺,因此市场规模最高。薄膜沉积工艺的不断发展,形成了较为固定的工艺流程,同时也根据不同的需求演化出了PECVD、溅射PVD、ALD、LPCVD等不同的设备用于晶圆制造的不同工艺。其中,PECVD是薄膜设备中占比最高的设备类型。
- ▶ 根据中微公司,2022年全球薄膜设备总市场已经达到229亿美元,其中,PECVD、溅射PVD、炉管CVD、ALD、LPCVD、单晶外延EPI、镀铜ECD和MOCVD市场规模分别为65、48、31、30、22、16、10、5亿美元。

图: 2022年全球薄膜沉积设备市场规模(亿美元)



3.1.1 22年全球薄膜沉积设备市场达到229亿美元,制程升级/多层趋势&新工艺驱动市场增长

> 制程升级/多层架构趋势带动设备需求量:

- 在逻辑芯片中,制程进步带来工序步骤和薄膜层数增多,比如,在 90nm CMOS 工艺大约需要 40 道薄膜沉积工序,在 3nm FinFET 工艺产线,超过 100 道薄膜沉积工序,制程从 180nm 进步到90nm 过程中,同样产能需要的薄膜设备数量呈 现成倍增长;
- 存储芯片3D化,高深宽比结构以及存储层数堆叠带来薄膜沉积设备需求增大。到20nm工艺节点之后,传统的平面浮栅 NAND闪存因受到领巾浮栅-浮栅的耦合电容的干扰而达到了微缩极限,NAND 闪存已进入 3D 时代。3D NAND 制造工艺中,增加集成度的主要方法不再是缩小单层上线宽而是增加堆叠的层数。在 3D NAND FEOL 工艺中,在完成CMOS 的源漏极之后,开始重复沉淀多层氧化硅/氮化硅形成 ON 叠层(ON Stack), 接下来进行光刻和沟道超深孔刻蚀(深宽比至少大于 30:1),沉淀高质量的多晶硅薄膜和沟道深孔填充并形成栅衬垫阵列(Gate Pad),然后进行一系列的光刻、刻蚀、离子注入、沉积栅介质层、沉积栅极等工艺,最后进行 BEOL 工艺。目前 128 层 3DNAND 闪存已进入大生产, 192 层闪存已处于批量生产阶段, 256 层正在开发, 高深宽比结构以及存储层数堆叠带来薄膜沉积设备需求增大。


> 新工艺拓宽应用场景:

• 在栅极从多晶硅栅(Poly-SiON) 向 HKMG 结构转变、存储结构深宽比越来越高、金属互连阻挡层薄膜越来越薄等过程中,以及多重曝光等新工艺中,传统的 LPCVD/PECVD 等沉积方法沉积效果有限,需要 ALD 工艺来沉积性能更好的薄膜并满足高深宽比等需求, 在 28nm 以下 FinFET/GAA 结构中,Fin的形成需要自对准双重技术(SADP)完成,而ALD沉积的Spacer材料的宽度决定了Fin的宽度,是制约逻辑芯片制程先进的关键。


表:中芯国际不同产线的薄膜沉积设备需求

晶圆产线	设备 种类	所需设备数量(台)/ 万片月产能
SMIC180n m8寸晶圆产	CVD	9.9
线	PVD	4.8
SMIC90nm 12寸晶圆产	CVD	42
线	PVD	24

图: 3D NAND器件制造工艺图



图。SADP工艺流程图



3.1.2 薄膜沉积可以分为物理气相沉积和化学气相沉积,设备选型需要关注薄膜性质

- ➤ CVD(化学气相沉积)是通过混合化学气体并发生反应,从而在衬底表面沉积薄膜的一种工艺,经常用于沉积介质薄膜,用于前段的栅氧化层、侧墙、阻挡层、PMD等领域和后段的IMD、Barc、阻挡层、钝化层等领域,另外CVD也可以制备金属薄膜(如W等)
- 在微米技术时代,化学气相沉积均采取多片式的常压化学气相沉积设备(Atmospheric Pressure CVD,APCVD),其结构比较简单,腔室工作压力约为1atm,圆片的传输和工艺是连续的。随着圆片尺寸的增加,单片单腔室工艺占据了主导地位。在圆片尺寸增加的同时,IC技术代也在不断地更新;
- 到了**亚微米技术代**,低压化学气相沉积设备(Low Pressure CVD,LPCVD)成为主流设备,其工作压力大大降低,从而改善了沉积薄膜的均匀性和沟槽覆盖填充能力;
- 在IC技术代发展到**90nm**的过程中,等离子体增强化学气相沉积设备(Plasma Enhanced CVD,PECVD)扮演了重要的 角色。由于等离子体的作用,化学反应温度明显降低,薄膜纯度得到提高,薄膜密度得以加强。
- 从**65nm技术代开始**,在器件的源区、漏区采用选择性SiGe外延工艺,提高了PMOS的空穴迁移率。
- 从45nm技术代开始,为了减小器件的漏电流,新的高介电材料(High k)材料及金属栅(Metal Gate)工艺被应用到集成电路工艺中,由于膜层非常薄,通常在数纳米量级内,所以不得不引人原子层沉积(Atomic Layer Deposition,ALD)的工艺设备,以满足对薄膜沉积的控制和薄膜均匀性的需求。
- ▶ PVD(物理气相沉积)是指通过物理方法如真空蒸发、溅射镀膜等在圆片表面形成薄膜,主要用来沉积金属及金属化合物薄膜,最主要用于金属互连籽晶层、阻挡层、硬掩膜、焊盘等。
- 150mm硅片时代,PVD以单片单腔室的形式为主。
- 从IC技术发展的角度看,因为制备的薄膜均匀性和致密性更优,对衬底的附着性强,纯度更高,溅射设备逐渐取代了真空蒸 镀设备。
- 随IC技术的发展,要求PVD设备从能够制备单一均匀的平面薄膜,到覆盖具有一定深宽比的孔隙沟槽,这种发展需求使 PVD腔室工作压力从数个毫托发展到亚毫托(减小),或者到数十个毫托(增大),靶材到圆片的距离也显著增加。这种发展需求也伴随着磁控溅射设备、射频PVD设备和离子化PVD设备的逐步发展。磁控溅射源除了采用直流电源,也引人射频源 来降低人射粒子能量,以减少对圆片上器件的损伤,这类离子化物理气相沉积腔室在铜互连和金属栅的沉积中应用广泛。
- 除此之外,还引人了辅助磁场、辅助射频电源或垂直器。承载圆片的基座除了具有加热或冷却的功能,还引人了射频电源所产生的负偏压及反溅射的功能。此类离子化PVO腔室和金属化学气相沉积(Metal CVD)及原子层沉积也有着结合在同一系统中的趋势。

3.1.3不同工艺需要沉积不同的薄膜,对应的作用和沉积工艺也不相同

▶ 常见的薄膜分为半导体、介质、金属/金属化合物薄膜三大类,材料选择与使用场景有关,我们总结了典型模块工艺中所用到的 薄膜、作用以及沉积工艺

71372				
工艺	工艺结构和作用	薄膜材料	薄膜作用	沉积工艺
		SiO ₂	缓解后续沉积Si3N4的应力	炉管热氧化
有源区工艺		$\mathrm{Si}_{3}\mathrm{N}_{4}$	刻蚀硬掩模版,STI CMP的停止层、离子注入的阻挡层	LPCVD
		SiON	光刻的底部抗反射层	PECVD
STI隔离工艺	浅沟槽隔离STI -	SiO ₂	保护硅衬底	炉管热氧化
311隔街工乙	戊 沿	SiO ₂	填充沟槽	HDPCVD
双阱工艺		SiO ₂	牺牲层	炉管热氧化
栅氧化工艺	栅氧化层 -	SiO ₂	硅衬底与栅极之间,起到绝缘作用	炉管热氧化
伽斯利化工乙	伽邦化坛	高k材料	硅衬底与栅极之间,起到绝缘作用	ALD
栅极工艺	栅极,集成与发射电流 -	多晶硅/金属	作为栅极材料	LPCVD/ALD
1711/171X — 乙	伽恢,朱风一及别电加。	SiON	光刻的底部抗反射层	PECVD
侧墙工艺	侧墙,保护栅极 -	SiO ₂ 和Si ₃ N ₄	形成侧墙	LPCVD
则恒上乙	则恒,休尔伽仪	ONO结构SiO ₂ /Si ₃ N ₄ /SiO ₂	刻蚀停止层和应力缓解层,侧墙主体结构	LPCVD
	金属硅化物,得到低阻一	SiO ₂	金属硅化物的阻挡层	PECVD
Salicide工艺	金属性化物,特到低阻 一 的有源区和多晶硅 —	<i>Co</i> 和TiN	前者是金属硅化物的前体反应物,后者是为了促使硅化物薄膜沉积的均匀性	
	17日18区11夕田吐	SiON	阻挡层,防止下一步BPSG中的B和P析出扩散,影响器件性能	PECVD
	器件与第一层金属	USG(不掺杂的SiO ₂)	防止BPSG渗出的硼和磷污染衬底	SACVD
ILD工艺	之间的电性隔离材料 -	BPSG(掺杂硼和磷的硅玻璃)	CMP停止层	APCVD, LPCVD
	之19136任附因1914	SiON	光刻的底部抗反射层	PECVD
	接触孔,连接器件	钨	填充接触孔	MCVD
接触孔工艺	与金属层 -	Ti/TiN	可以防止钨与硅反应且有助于后续的钨层附着在氧化层上	PVD
	一亚冯太	SiON	刻蚀缓冲层	PECVD
	_	SiON	刻蚀停止层	PECVD
IMD工艺	金属之间的隔离 -	低k介质材料SiCOH	内部金属氧化物隔离层	PECVD
	亚海人1913州西	USG (不掺杂的SiO ₂)	保护介质薄膜	PECVD
		TiN	硬掩模版层和抗反射层	PVD
		Ta/TaN	帮助Cu附着,作为阻挡层防止Cu扩散	PVD
通孔工艺	薄籽晶层	Cu	在籽晶层上生长金属层	PVD
	金属连接层	Cu	金属连接	电镀
	_	Ti/TiN	阻挡层,防止Al和SiO ₂ 相互扩散	PVD
顶层金属AI工艺	金属AI互连线	AlCu	顶层互连材料	PVD
		SiO ₂	保护层	PECVD
钝化层工艺	保护芯片免于受潮、划	PSG(含磷的SiO ₂)	保护层,隔绝水汽,吸附杂质	HDPCVD
でい去土乙	伤和玷污的影响	$\mathrm{Si}_{3}\mathrm{N}_{4}$	保护层,防止机械划伤、防止水汽和钠金属离子渗入	PECVD

3.1.4 薄膜沉积设备介绍——CVD设备: PECVD成为主流, ALD适应新工艺需求

工艺	分类	描述 ····································
± 11.	APCVD	常压化学气相沉积, 可用于制备单晶硅、多晶硅、二氧化硅、掺杂的${f SiO_2}$(PSG/BPSG)等简单特性薄膜。${f APCVD}$是最早出现的${f CVD}$方法,优势:反应结构简单、沉积速率快,缺点:台阶覆盖率差,一般用于厚的介质沉积
热化 学气 相沉 积	LPCVD	低压化学气相沉积, 用于90nm以上的薄膜沉积主流工艺,用于沉积氧化硅、氮化硅、多晶硅、碳化硅、氮化镓和石墨
	MOCVD	金属有机化学气相沉积, 主要用于制备半导体光电子、微电子器件领域的各种化合物半导体单晶材料 ,在化合物半导体 LED、激光器、高频电子器件和太阳电池等领域具备量产的能力
金属 气相 沉积	MCVD	最早用于钨填充接触孔和存储器的字线, 3D NAND中,字线和插塞是由ALD和热反应CVD完成钨的沉积,14nm以后的制程,金属原子层沉积逐渐取代MCVD,但前者效率低,MCVD对于较厚的金属薄膜沉积依然是很好的选择
等离子体气相	PECVD	等离子体增强化学气相沉积, 用于沉积介质绝缘层和半导体材料 。不同于APCVD/LPCVD使用热能来激活和维持化学反应,PECVD特点是借助微波或射频等使气态前驱物电离,形成激发态的活性基团,这些活性基团通过扩散到达衬底表面,进而完成化学反应完成薄膜生长。突出优点是低温沉积,薄膜纯度和密度更高。PECVD可以在相对较低的反应温度下形成高密度、高性能的薄膜,通常用于在含有金属或者其他对温度比较敏感的结构的衬底上生长薄膜,PECVD能够沉积大多数主流的介质薄膜、包括一些先进的low-k材料、硬掩膜等。
沉积		HDPCVD、SACVD和FCVD是PECVD工艺的特殊形式,专门用于沟槽、孔洞填充: 1) HDPCVD: 130-45nm制程:使用HDP-CVD方法用PSG填充金属前介质层、用SiO2填充STI等工艺;2) SAC VD(次常压CVD): 40nm以下,实现对STI(浅沟槽隔离)、PMD(金属前介质层)等沟槽的填充或薄膜的沉积;3) FCVD(流体CVD): 28nm及以下,完成对细小沟槽的无缝隙填充。
原子	ALD	通过脉冲波进行单原子层膜逐层生长,将原子逐层沉积在衬底材料上,区别于传统CVD在于,CVD将不同反应气体同时导入腔室,ALD是让不同材料的脉冲波在不同时间到达晶圆表面,两种气体周期性地进行反应。具有生长温度低、膜厚控制精准、薄膜均匀性好、致密度高及台阶覆盖率好等特点。
层沉积		Thermal-ALD使用热能使反应物分子吸附在基底表面,再进行化学反应,生成薄膜,具有相对较高的反应温度、优越的台阶覆盖率、高薄膜质量等优点,适用于金属、金属氧化物、金属氮化物等薄膜沉积; PEALD利用等离子体增强反应活性,提高反应速率,具有相对较快的薄膜沉积速度,较低的沉积温度等特点,适用于沉积硅基介质薄膜材料。

3.1.4 薄膜沉积设备介绍——PVD设备:磁控溅射PVD应用最广泛,电镀对于某些后段工艺必须


工艺	设备	描述 High and the second of the					
蒸镀	真空蒸 镀设备	通过在真空室内加热固体材料,使其蒸发汽化或升华后凝结沉积到一定温度的衬底材料表面,对真空环境要求很高, 真空蒸镀设备在大尺寸衬底上镀膜的均匀性比较差,虽然操作比较方便,但是难以满足蒸发某些难熔金属和氧化物材 料的需要。					
	电子束 蒸镀设 备	针对真空蒸镀难以满足蒸发某些难熔金属和氧化物材料的需要改进,发展了以电子束作为加热源的蒸发方法——电子 束蒸发,优点是可以获得极高的能量密度,可以蒸发难熔金属或者化合物,可以实现高纯度薄膜的制备,但是高能离 子 的轰击会引起衬底损伤。目前电子束蒸镀主要应用在LED的电极制作上。					
	DCPVD	直流PVD :利用电场加速带电离子,使离子和靶材表面原子碰撞,将后者溅射出来射向衬底,从而实现薄膜的沉积。使用DCPVD溅射绝缘材料时会导致正电荷在靶材表面积累,靶材的负电性减弱直至消失,导致溅射终止,因此不适用绝缘材料沉积,解决该问题的办法是使用RFPVD或者CVD;另外,DCPVD启辉电压高,电子对衬底的轰击强,解决该问题的办法是使用磁控溅射PVD					
	RFPVD	射频PVD :RFCVD采用射频电源作为激励源,轰击出的靶材原子动能较DCPVD更小,因此既可以沉积金属也可以 沉积非金属材料,但由于台阶覆盖率能力不如CVD,一般多用CVD沉积绝缘材料;在实际应用中,RFPVD主要沉积 金属栅或者配合磁控溅射PVD使用来降低器件损伤。					
溅射	Magnetr on- PVD	磁控溅射PVD:在集成电路制造中真正有价值的工艺。磁控溅射是一种在靶材背面添加磁体的PVD方式,利用溅射源(由磁体和电源构成)在腔室内形成交互的电磁场,延长电子的运动路径进而提高等离子体的浓度,最终实现更多的沉积。磁控PVD等离子体浓度更高,可以实现极佳的沉积效率、大尺寸范围的沉积厚度控制、精确的成分控制等,在当前金属薄膜PVD中处于主导地位。磁控DCPVD是应用最广泛的沉积方式之一,特别是平面薄膜的沉积,包括AI互连的金属层制备、TiN金属硬掩膜沉积等					
	lonized -PVD	离子化PVD:传统PVD无法控制粒子的沉积方向,在孔隙深宽比增加时,底部的覆盖率较低,同时顶部拐角处形成最薄弱的覆盖。离子化PVD为解决这一问题而出现,是对磁控溅射DCPVD的改进,可以控制金属离子的方向和能量,以获得稳定的定向金属离子流,从而提高对高深宽比通孔和狭窄沟道的台阶底部的覆盖能力。主要用于AI互连的隔离层、钨栓塞的黏附层,以及Cu互连的阻挡层和籽晶层,在高深宽比的空隙沟槽的集成电路工艺中占据主导地位。					
电镀	ECP	另外一种物理方法,作用是将一层金属的薄层镀到另一层金属上, 主要用于后段工艺中对 Cu 等金属导线和通孔的填充 。 优势在于形成的薄膜具备更低的电阻率和更好的填充特性,但最大的缺陷在于高深宽比的沟槽填充很不理想					

3.1.4 薄膜沉积设备介绍——EPI设备: 底层技术原理属于化学沉积工艺

工艺	描述
分子束外延系统 (MBE)	起源于半导体超薄单晶薄膜的制备,但其应用已经扩展导金属、绝缘介质等多种材料体系,薄膜生长速度慢,真空要求高,设备本身和使用成本较高
气相外延系统 (VPE)	将气态化合物运输至衬底上,通过化学反应而获得一层与衬底具有相同晶格排列的单晶材料层的外延生长设备。外延层可以是同质外延层也可以是异质外延层。目前广泛用于纳材料制备、功率器件、半导体光电器件、太阳能光伏与集成电路等领域。 (1) Si衬底全外延:为了提高集成电路和元器件性能,在硅衬底上外延一层纯度更高、质量更好的本征硅;或者在高掺杂有上生长低掺杂高阻外延层来有效解决器件的闩锁(Latch-up)效应;(2) SiGe外延:为满足无线通信、光通信等领域对高频、高速器需要在异质结双极晶体管(Heterojunction Bipolar Transistor,HBT)基区掺入Ge组分,形成SiGe外延层。 (3)选择外延(SEG):进人65nm技术代后,随着集成电路器件尺寸的大幅度减小,源/漏极的结深越来越浅,需要采用CMOS源/漏区的Si/SiGe选择外延技术来降低串联电阻。对于65/45/28nm技术工艺,利用Ge与Si晶格失配小(4%)的特点,在刻蚀PMOS源/漏极后外延SiGe层,对沟道引人压应力,改变能带结构,提高空穴迁移率;或者在无应力的SiGe层上外延一层单晶硅由晶格失配引起对SiGe层的张应力,提高电子迁移率,进而增大器件的饱和工作电流,提高响应速度。
液相外延系统 (LPE)	可用于 Si 薄膜和单晶材料以及 III − IV 族、碲镉汞等半导体材料,可用于制作各种光电器件、微波器件、半导体器件和太阳能电池等。
化学外延系统 (CBE)	主要用于制备化合物半导体单晶薄膜,但是设备价格昂贵+污染严重,已经停产
离子团束外延系统 (IBE)	可用于金属、绝体、半导体、有机材料、高温超导材料、氧化物等多种薄膜制备,但是尚不成熟
低能离子团束外延系统 (LE-IBE)	可用于Si、Ge、GaN等薄膜的低温外延,也可用于生长金刚石多晶膜。但是结构复杂,仍处于实验室 研究阶段

3.1.5 全球薄膜沉积市场高度集中, 主要由欧美和日系厂商主导

- ▶ 从全球市场份额来看,薄膜沉积设备行业呈现高度垄断的竞争局面,全球市场基本由应用材料AMAT、ASMI、泛林半导体 Lam、东京电子TEL等国际巨头垄断,2019年各细分市场的全球竞争格局为:
- CVD: AMAT占比约30%, Lam占比21%, TEL占比19%, 三者占据70%市场份额
- PVD: 基本由AMAT垄断, 占比85%
- ALD: TEL和先晶半导体ASMI分别占据31%和29%的市场份额,其余份额由其他厂商占据
- ▶ AMAT:成立于 1967 年,稳坐PVD设备市场头把交椅,另外,实现从传统的 APCVD 到 PECVD、 ALD,以及外延 EPI、电镀 ECD 等主流工艺和相应沉积的薄膜全覆盖。
- ▶ Lam: 成立于 1980 年,是全球刻蚀和薄膜沉积龙头, 2012 年通过并购美国诺发实现 CVD 领域的拓展。其专注于 CVD 设备布局,市占率仅次于AMAT, 在 ECD 电镀领域一家独大。
- ▶ TEL: 成立于 1963 年,布局涂胶显影、热处理、干法刻蚀、 CVD、清洗、测试等半导体设备,其ALD全球市占率居于首 位。
- ► **ASM**:成立于1968年,公司产品涵盖了晶圆加工技术的重要方面,包括光刻、沉积、离子注入和单晶圆外延。该公司 ALD 设备较为突出,全球市场占比仅低于 TEL。



3.1.6 AMAT薄膜沉积设备及工艺应用介绍

公司	设备类型	系列	沉积薄膜和工艺特点
		Endura [®]	TiN、Cu阻挡层/种子层、W等
		Axcela [®]	EMI屏蔽、背面金属化、MEMS、TSV、UBM和RDL等大多数金属应用
	PVD	Charger [®] UBM	Ti、TiW、Cu和NiV等各种金属应用
		Pika TM PVD	应用于硅、玻璃、有机材料、金属和GaAs或其他Ⅲ−V化合物衬底
		Topaz TM PVD	PLP(面板级封装)以及玻璃和有机中介层以及在衬底中嵌入裸片等应用
		Producer [®] Invia [®]	在先通孔和中通孔TSV工艺中沉积高度共形且电学性能稳健的介电衬层
	CVD	Producer®XP Precision®	Producer®XP Precision® Draco硬掩膜解决了DRAM存储电容器缩放上的一个关键限制
		Centura [®] DXZ	MEMS、功率器件和封装中的超厚氧化物保形的、低湿刻蚀速率的薄膜和折射率可调的掺杂薄膜
		Endura [®] Volta [®] Cobalt	Endura [®] Volta [®] Cobalt实现CVD钴衬层沉积,Endura [®] Volta [®] selective W CVD进行钨沉积
		Producer [®] Avila [®]	氧化物和氮化物薄膜,TSV和其他先进封装应用
		Producer [®] Blok TM	超低k铜阻挡层和刻蚀阻挡层薄膜,镶嵌互连应用
		Producer [®] Celera TM	可调压缩和拉伸高应力氮化硅薄膜,45nm及以下节点的应变工程应用
	PECVD	Producer [®] Darc [®]	抗反射涂层薄膜,90nm及以下节点应用
AMAT		Producer [®] Black Diamond [®]	纳米多孔低K介电层沉积
		Producer [®] Precision [®] APF [®]	可剥离非晶碳硬掩膜
	ECD	Nokota TM	涵盖倒装芯片和晶圆级芯片規模封装、20和3D扇出、25D中介层设计和硅通孔等各种封装方案,应用于150mm、200mm和300mm晶圆,Cu、锡/银合金、Ni、Au、Sin和Pd等常见金属应用
		Raider [®]	150mm-300mm单晶圆、自动化,多腔室电化学沉积应用
	EPI	Centura [®] Prime	面向3X纳米及更先进节点,涵盖逻辑器FfinFET和GAA晶体管中的源极、漏极、通道和接触孔以及内存.电源,模拟和MEMS等领域应用
		Centura [®]	先进低温外延和多晶沉积工艺(包括Ge和SiGe),配置3个工艺腔室
	HDPCVD	Centura [®] Ultima HDP CVD [®]	提供电介质薄膜沉积和无孔洞间隙填充工艺,应用于沉积浅沟槽隔离层(STI)、金属前电介质层 (PMD)、层间电介质层(ILD)、金属层间电介质层(IMD)和钝化保护层等领域
	ALD	Centura [®] iSprint TM SSW CVD/ALI	
	ALD	Olympia [®]	能够单独沉积介电层薄膜
	FCVD	Producer [®] Eterna [®] FCVD TM	无孔洞填充临界间隙,应用于20nm及以下节点

3.1.6 Lam、TEL&ASM 薄膜沉积设备及工艺应用介绍

公司	设备类型	系列	
	PECVD	VECTOR®	硬掩膜薄膜、抗反射层(ARL)、钝化层、扩散阻挡层、用于3D NAND的多层堆叠薄膜、双重和四重图层的核心层、金属间层、全局晶圆应力管理层
	ECD	SABKE 3D	硅通孔(TSV)、铜柱、再分配层(RDL)、凸块下金属化(UBM)、有铅或无铅C4凸块、Cu/SnAg和Ni/Au凸块、 高密度扇出(HDFO)应用(巨型柱、RDL、2合1通孔、微柱)
Lam			铜互连过渡
	HDPCVD		浅沟槽隔离(STI)、金属前电介质(PMD)、金属间电介质(IMD)、钝化层
	ALD	Strike [®]	填隙电介质、保形衬垫、图案化垫片和掩膜、密封封装、蚀刻停止层、光学薄膜
	ALD	ALTUS®	钨插头、触点和通孔填充、3D NAND字线、低应力复合互连、用于通孔和接触金属化的WN势垒
	CVD	ALIUS®	均佃夫、概点相通允填充、3D NAND子线、IQM/J发占互连、用于通允相按概率周况的WN劣至
	PVD	EXIM TM	为垂直磁隧道结(MTJ)等多层堆的形成提供出色产能
	PECVD	Triase ^{+TM} SPAi	集成偏置功能有助于生产高质量薄膜,同时保持出色的覆盖率,并使系统适用于关鍵的FEOL应用,包括栅极 氮化、栅极恢复氧化、STI衬垫氧化和高k氧化
TEL	LPCVD	TELINDY	扩散氧化物和退火等传统硅处理,LPCVD $Si \times SiO_2 \times Si_3N_4$ 到前沿ALD $SiO_2 \times SiN_4$ 和高k电介质以及自由基(非等离子体)氧化
	ALD	NT333 TM	用于沉积 SiO_2 、 SiN 和高 k 材料,可实现高台阶覆盖率,高质量薄膜,高通量,应力可控性,低等离子损伤
	MCVD		主要提供高精度金属沉积工艺,例如Ti,TiN和W,用于插头和电极的形成,有出色可靠性
	PECVD	Dragon [®] XP8	层间介电膜:TEOS – SiO、SiH ₄ – SiO;钝化:SiN,抗反射层:SiN、SiON;蚀刻停止:SiN,硅通孔薄膜SiO ₂ , SiN; 用于3D内存堆栈的电介质
	LPCVD	SONORA® A400®DUO	沉积多晶硅、氧化硅、氮化硅、TEOS等
		EmerALD®XP	通过原子层沉积(ALD)沉积薄的保形金属和介电层,用于先进的CMOS栅极堆叠、金属栅极层、低温氧化物、 电容电极和其他应用
ASM	ALD		使用ALD沉积高级CMOS晶体管栅极和高k栅极电介质(氧化铪、硅酸铪)、金属栅极功函数调整的高k覆盖层、高速氧化铝、保形钝化层、用于微机电系统(MEMS)应用的高k氧化层
		Cimorgic	适用于金属氧化物、电介质、金属氮化物、纯金属的广泛保形薄膜产品组合、硬掩膜、低电阻率、超薄阻挡层、 密封和封装薄膜、低电阻率纯金属
		XP8®QCM PEALD	可用于介质材料如氧化硅、氮化硅的沉积,可以用于高深宽比填充等
	EPI		使用外延硅和其他硅基材料(如硅锗)的CMOS晶体管通道层、应变硅外延层,形成先进互补金属氧化物半导体(CMOS)晶体管的源极和漏极区、用于高级3D-NAND和DRAM应用的硅外延层
	EPI	Epsilon®2000	用于晶体管形成的选择性和非选择性掺杂硅层、用于晶圆制造的毯式硅外延、模拟混合信号、双极和BiCMOS 器件的外延、用于功率器件的深沟槽填充外延

3.1.7 国内薄膜沉积设备厂商主要进行差异化竞争,产品可以互补

- ➤ 国内的薄膜沉积设备厂商主要有拓荆科技,北方华创,微导纳米、盛美上海、陛通等,不同于 AMAT等国际厂商,国内的厂商主要在细分领域进行差异化竞争,如拓荆科技主要产品为 CVD,北方华创的主要产品是PVD,微导纳米的薄膜沉积设备是ALD。
- 拓荆科技: PECVD产业化应用的设备厂商,主要产品PECVD在其22年营收中占比超92%,另外,拓荆科技也在积极推出SACVD、ALD和HDPCVD,均有一定的进展表: 拓荆科技产品介绍(统计截至时间为22年报披露时间,可能存在更新不及时情况)



设备类型	型号	应用	产品成熟度
	PF-300T	用于逻辑芯片、存储芯片制造及先进封装等领域,可以沉积SiO ₂ 、SiN、TEOS、SiON、	
PECVD	PF-300T eX	SiOC、FSG、 BPSG、PSG 等通用介质薄膜材料,以及 LoK I 、LoK II 、ACHM、ADC I 、HTN、a−Si 等 先进介质薄膜材料,可实现 8 英寸与 12 英 寸 PECVD 设备兼容,具有高产能,低生产成本优势。	产业化应用
	NF-300H	存储芯片制造已实现应用,用于沉积时间较长的薄膜工艺,如 Thick TEOS 介质材料薄膜。	产业化应用
UV Cure	PF-300T Upsilon	该设备可以与 PECVD 成套使用,为 PECVD HTN、Lok II 等薄膜沉积进行紫外 线固化处理。	产业化应用
PEALD	PF-300T Astra	用于逻辑芯片、存储制造及先进 封装领域,可以沉积高温、低温、高质量的 ${ m SiO_2}$ 、 ${ m SiN}$ 等介质薄膜材料。	完成产业化验证
FLALD	NF-300H Astra	主要应用于集成电路存储芯片制造领域,可以沉积高温、低温、高质量的 ${ m SiO_2}$ 、 ${ m SiN}$ 等介质薄膜材料。	客户端验证
Thermal	PF-300T Altair	主要应用于集逻辑芯片、存储 芯片制造领域,可以沉积 Al ₂ O ₃ 等金属化合物薄 膜材料。	客户端验证
ALD	TS-300 Altair	工安应用 J 朱这铒心月、 行限 心月 即追纵战, 引以// M; M ₂ O ₃	台广州沙山
SACVD	PF-300T SA	广泛应用于逻辑芯片、存储芯片 制造领域,可以沉积 SA TEOS 等介质薄膜 材料,可实现 8 英寸与 12 英寸 SACVD 设 备兼容。	通过客户验证
SACVD	PF-300T SAF	广泛应用于集成电路逻辑芯片、存储芯片 制造领域,可以沉积 BPSG、SAF 等介质薄膜材料,可实现 8 英寸与 12 英寸 SACVD 设备兼容。	地心合广沙亚
HDPCVD	PF-300T Hesper	主要应用于逻辑芯片、存储芯片制造领域,可以沉 积 SiO2、FSG、PSG 等介质薄膜	通过产业化验证,
пресур	TS-300S Hesper	材料。	取得订单

3.1.7 国内薄膜沉积设备厂商主要进行差异化竞争、产品可以互补

- 北方华创提供半导体装备、真空装备、新能源锂电装备和精密元器件产品,在半导体装备的产品布局上的多元性与国际厂商 较为相似,包括了刻蚀设备、薄膜沉积设备(PVD+CVD+ALD)、氧化扩散设备、清洗设备、紫外固化设备(UV Cure) 等,应用领域包括了IC、光伏电池、先进封装等。在薄膜沉积设备上,**北方华创的PVD在国内属于龙头**,又陆续推出CVD, 布局ALD,下表仅列出来了北方华创可用于集成电路前道制程的薄膜沉积设备。
- 微导纳米以ALD设备为核心,并在逐步布局CVD设备,在半导体领域,公司是国内首家成功将量产型 High-k 原子层沉积 设备应用于 28nm 节点集成电路制造前道生产线的国产设备公司:
- 中微公司起家干刻蚀设备,后依托底层技术基础向薄膜沉积领域拓展,其首先推出了MOCVD,该产品在氮化镓基MOCVD 领域处于国际领先地位,公司又进一步布局CVD(钨CVD)、EPI和ALD:
- **盛美上海**在电镀领域优势明显,全球前道用电镀设备几乎被Lam垄断,而盛美是全球范围内少数掌握核心技术并实现产业化。 应用的公司之一。 表:北方华创可用于集成电路前道制程的薄膜沉积设备介绍

	产品	型 号	应用	产品成熟度
		eVictor AX30 AI pad PVD	主要应用于Bond pad和Al interconnect工艺	产业化应用
		exiTin H630 TiN Metal HardMask PVD	专门针对55-28nm制程12寸金属硬掩膜设备	产业化应用
	טויס	eVictor GX20 Series General Sputter System	可应用于集成电路AI线工艺	产业化应用
PVD	VD	Polaris G620 Series General Sputter	集成电路领域的Ti、TiN、AI等金属工艺,先进封装领域的Fan-out、Ti/Cu-Copper Pillar、TiW/Au-Gold Bump,功率半导体领域的Si基、SiC基IGBT和GCT等器件, 微机电系统领域的Ti、Ni、 NiV、Ag、Al、Cr、TiW、SiO ₂ 、ITO等薄膜工艺。	产业化应用
		HORIS L6371 多功能 LPCVD	二氧化硅(LTO、TEOS)、氮化硅(Si3N4(含低应力))、多晶硅(LP-POLY)、磷硅玻璃(BSG)、硼磷硅玻璃(BPSG)、掺杂多晶硅、石墨烯、碳纳米管等多种薄膜	产业化应用
(CVD	SES680A Silicon APCVD	SES680A硅外延设备可以实现高质量的外延薄膜生长,适用于厚度5−130μm范围的外延工艺,N型、P型掺杂精确可调	
		LPCVD	氮化硅薄膜淀积、多晶硅薄膜淀积、非晶硅薄膜淀积、二氧化硅薄膜淀积等。	产业化应用
	Esther 200 Single Wafer Silicon Epitaxy System	外延层生长		
1	ALD	Promi Series ALD	用加热的方式,通过在工艺循环周期内分步向真空腔内添加前驱体、实现对膜层厚度 的精确控制,可用于沉积多种薄膜	

3.1.7 国内薄膜沉积设备厂商主要进行差异化竞争,产品可以互补

表: 微导纳米、中微公司和盛美上海的薄膜沉积设备介绍(产品进展统计时间截至22年报发布时间,可能存在更新不及时情况)

公司	产品	型号	应用	产品成熟度
微导纳米	ALD	iTomic HiK	高介电常数(High-k)栅氧层、MIM电容器绝缘层、TSV介 质层、金属化等薄膜工艺	
		iTomic PE(PEALD)	根据不同温度要求制备氧化硅、氮化硅、氮氧化硅等薄膜制 备工艺及应用	部分产品已发往客户处 进行试样验证
		iTomic MW	可一次处理25片12英寸晶圆,适用于成膜镀率低,厚度要求 高,以及产能要求高的关键工艺及应用,适用于存储芯片以 及Micro-OLED显示器、MEMS等	进入产业化验证阶段
	CVD	iTronix	可用于芯片制造钝化层、扩散阻挡层、介电层、硬掩膜层与 高级图案化层、电容覆盖层等应用领域	与客户试样验证
中微公司	MOCVD	Prismo D-Blue、Prismo A7、 Prismo HiT3、Prismo Unimax	蓝绿光及紫外光LED外延片和功率器件的生产	产业化应用的同时推出 新品
	LPCVD	_	W CVD,先进逻辑器件接触孔填充,64层和128层3D NAND中的多个关键应用	首台CVD在存储端客户 验证
	ALD	-	W ALD,满足更高深宽比的结构的材料填充	研发
	EPI	-	28nm及以下的逻辑器件、存储器件和功率器件	样机制造和调试阶段
盛美上海	ECP	Ultra ECP map	针对55nm、40nm、28nm及20-14nm技术节点的铜互连, 可用于逻辑电路和存储电路中双大马士革电镀铜工艺	产业化应用
		Ultra ECP 3d	三维堆叠电镀设备,应用于填充3d硅通孔TSV和2.5D转接板	产业化应用
		Ultra ECP GIII	应用于背面深孔镀金和金互联线以及 Cu-Ni-Au等领域	在客户端实现量产
	LPCVD/氧化 炉/扩散炉/炉 管ALD	Ultra Fn立式炉设备	LPCVD主要用于多晶硅、氮化硅和氧化硅等薄膜的沉积	部分产业化应用
	PECVD	Ultra Pmax	可应用于SiO2, SiNx, Carbon,NDC薄膜沉积工艺	

3.2 刻蚀

3.2.1 22年全球薄膜沉积设备市场约230亿美元,干法刻蚀中CCP和ICP平分超95%的市场份额

- ▶ 集成电路器件微观结构的形成离不开精准的刻蚀,刻蚀是用化学或物理方法有选择地在硅片表面去除不需要的材料的过程,是与光刻相联系的图形化处理的一种主要工艺,是半导体制造工艺的关键步骤。
- 集成电路制造工艺中干法刻蚀是主流:刻蚀分为湿法刻蚀和干法刻蚀。早期普遍采用湿法刻蚀,但是其在线宽控制和刻蚀方向性上存在诸多局限,3μm之后的制程多使用干法刻蚀,湿法刻蚀仅用于某些特殊材料层的去除和残留物的清洗。
- ▶ 在干法刻蚀中,ICP和CCP占据近乎全部市场份额: 传统的硅和金属的刻蚀偏向使用较低离子能量的刻蚀设备,如ICP刻蚀设备; 而电介质刻蚀偏向使用较高离子能量的刻蚀设备,如CCP刻蚀设备,随着工艺要求的专门化、精细化,刻蚀设备的多样化以及新材料的应用,上述分类的方法已经变得模糊。根据中微公司援引Gartner数据,2022年全球干法刻蚀设备市场规模大概为230亿美元,其中,ICP和CCP分别占据47.90%和47.50%的市场份额。

表。用到刻蚀的工艺环节

制造类型	主要工艺
逻辑电路	浅槽隔离(STI)、多晶硅栅(Poly Gate)、栅侧墙(Spacer)、接触孔(Contact)、通孔(Via)、电介质沟槽(Trench)、双镶嵌式刻蚀(Dual Damascene)、铝垫(Pad)、去胶(Stripping)、应力记忆技术(SMT)的刻蚀、应力临近技术(SPT)的刻蚀、双层应力层(DSL)刻蚀等
3D NAND	高深宽比沟槽(High Aspect Ratio Trenches)、硬掩模(Hard Mask)、台阶(Stair-step)及孔刻(Channel Hole)的刻蚀等
封装	整面减薄(Thinning)、深斜孔/槽(Taper Hole and Trench)、 硅通孔(Through Silicon Via)刻蚀、空腔(Cavity)刻蚀及等 离子体切割(Plasma Dicing)等


图: 2022年全球干法刻蚀细分设备情况




3.2.1 制程微缩+芯片架构3D化下,刻蚀设备重要性凸显,带动价值量增长


- ▶ 制程微缩引起刻蚀数量和技术难度的增加:根据中微公司援引Gartner数据,逻辑器件制造中,20纳米工艺需要的刻蚀步骤约为55次,而10纳米工艺和7纳米工艺所需刻蚀步骤则超过100次。随着国际上先进芯片制程从7-5纳米阶段向3纳米、2纳米及更先进工艺的方向发展,当前光刻机受光波长的限制,需要结合刻蚀和薄膜设备,采用多重模板工艺,利用刻蚀工艺实现更小的尺寸,使得刻蚀技术及相关设备的重要性进一步提升。
- ▶ 芯片架构3D化: NAND 闪存已进入 3D 时代。目前 128 层 3DNAND 闪存已进入大生产, 192 层闪存已处于批量生产阶段, 256 层正在开发。 3D NAND 制造工艺中,增加集成度的主要方法不再是缩小单层上线宽而是增加堆叠的层数。刻蚀要在氧化硅和氮化硅的叠层结构上,加工 40: 1 到 60: 1 甚至更高的极深孔或极深的沟槽。 3D NAND 层数的增加要求刻蚀技术实现更高的深宽比,并且对刻蚀设备的需求比例进一步加大。

图:二重和多重模板工艺原理,涉及多次刻蚀,对刻蚀精度要求也更高



图。存储器件3D化后,刻蚀成为关键步骤





3.2.1 制程微缩+芯片架构3D化下,刻蚀设备重要性凸显,带动价值量增长

➤ 随着集成电路芯片制造工艺的进步,线宽关键尺寸不断缩小、芯片结构 3D 化,晶圆制造向 7纳米、 5 纳米以及更先进的工艺发展,刻蚀设备技术要求提升,设备需求量增长。根据Gartner,2011-2021年半导体芯片前道设备的年均增速中,干法刻蚀设备居于首位,达到了16.39%。

图:逻辑器件不同制程下的刻蚀工艺步骤数量





图: 2D NAND 到3D NAND的刻蚀占比



图: 2011-2021年半导体芯片前道设备的十年平均增速



3.2.2 干法刻蚀原理:绝大多数干法刻蚀(等离子刻蚀)在活性粒子和离子的同时参与下完成

- 干法刻蚀是指使用气态的化学刻蚀剂与硅片上的材料发生反应,以刻蚀需要去除的部分材料并形成可挥发性的反应生成物,然后将其抽离反应腔的过程。由于刻蚀剂直接或者间接地产生于刻蚀气体的等离子体,所以干法刻蚀也称为等离子刻蚀。
- 等离子体是刻蚀气体在外加电磁场(如产生于射频电源)作用下通过辉光放电而形成的一种处于弱电离状态的气体,包括电子、离子和中性的活性粒子。其中,活性粒子可以通过直接与被刻蚀材料发生化学反应而进行刻蚀,但是这种化学反应只能发生在少数的材料中,且不具有方向性;当离子具有一定能量时,可以通过直接的物理溅射(Sputtering)达成刻蚀,但是纯物理反应刻蚀效率低且选择性很差。绝大多数等离子刻蚀是在活性粒子和离子的同时参与下完成的,该过程中离子轰击的主要作用是:1、破坏被刻蚀材料表面的原子键,加大中性粒子与其反应的速率;2、将沉积于反应界面的反应生成物打掉,以利于刻蚀剂与被刻蚀材料表面的充分接触,从而使得刻蚀持续进行,除此之外,沉积于刻蚀结构侧壁的反应生成物则不能被具有方向性的离子轰击所去除,从而阻断了侧壁的刻蚀并形成了各向异性刻蚀。

表: 等离子体刻蚀及其应用

刻蚀类型	主要特点	设备举例	主要应用	反应过程
物理刻蚀	方向性好,选择 性很低	溅射刻蚀 (Sputter Etching)	表面清洗	Physical Etching
物理化学刻蚀	兼具方向性和选 择性	反应离子刻蚀 (RIE Etching)	各种形状(如孔、槽)的 硅、氧化物及金属等材料 刻蚀	Bractive Ion Etching
化学刻蚀	方向性很差,选 择性很高	去胶机 (Stripper)	光刻胶、氮化硅、掩膜氧 化层去除	Chemical Etabling

3.2.2 CCP刻蚀适应较硬的介质材料和刻蚀高深宽比结构,ICP适应刻蚀较软、较薄的材料

- ➤ 按照被刻蚀材料分类:干法刻蚀可以分为三种:1)硅刻蚀(包括多晶硅):主要用于需要去除硅的场景,比如刻蚀多晶硅栅极等;2)介质刻蚀:主要用于二氧化硅等介质材料的刻蚀,接触孔工艺和通孔的制作都需要用到介质刻蚀;3)金属刻蚀:主要是在金属层上去掉铝合金复合层,制作出互连线。
- ➤ 除了接近纯物理反应的离子溅射设备和接近纯化学反应的去胶设备之外,等离子刻蚀设备可以根据等离子体产生和控制技术的不同大致分为两大类: 电容耦合等离子体(Capacitively Coupled Plasma, CCP)刻蚀和电感耦合等离子体(Inductively Coupled Plasma, ICP)刻蚀,这两种刻蚀设备涵盖了主要的刻蚀应用。
- ▶ **电容性等离子体(CCP)**刻蚀主要是以高能离子在较硬的介质材料上,刻蚀高深宽比的深孔、深沟等微观结构,如逻辑芯片工艺前端的栅侧墙和硬掩模刻蚀,中段的接触孔刻蚀,后段的镶嵌式和铝垫刻蚀等,以及3D闪存芯片工艺(以氮化硅/氧化硅结构为例)中的深槽、深孔和连线接触孔的刻蚀等;
- ▶ 电感性等离子体(ICP)刻蚀主要是以较低的离子能量和极均匀的离子浓度刻蚀较软的和较薄的材料,主要用于对硅浅沟槽(STI)、锗、多晶硅栅结构、金属栅结构、应变硅、金属导线、金属焊垫、镶嵌式刻蚀金属硬掩模和多种成像技术中的多道工序的刻蚀,另外,随着三维集成电路、CMOS和MEMS的兴起,以及硅通孔(TSV)大尺寸斜孔槽和不同形貌的深硅刻蚀的快速增加,多个厂商推出了专门的刻蚀设备,特点是刻蚀深度大(数十甚至百微米),所以多用在高其流量、高气压和高功率的条件下。

电容性等离子体刻蚀反应腔 电感性等离子体刻蚀反应腔 导线里电流 射频交流 功率发生器 导线里电流 等离子体里电流 低频交流 等离子体里电流 To Vacuum Pum 功率发生器 射频交流 To Vacuum Pum 功率发生器 高频交流 功率发生器

3.2.3 全球及国内刻蚀设备市场几乎被美日厂商垄断

- ➤ 全球市场来看,Lam,TEL和AMAT几乎垄断全球干法刻蚀设备市场,2020年三者干法刻蚀设备的全球市占率分别为46.71%,26.57%和16.96%,合计占比超90%。其中,硅基刻蚀主要被Lam和AMAT垄断,介质刻蚀主要被TEL和Lam垄断。
- ➤ 国内的干法刻蚀设备厂商主要有中微公司,北方华创和屹唐半导体,2020年中微公司、北方华创和屹唐半导体合计占比2.36%的市场份额,其中中微公司市占率为1.37%,国产成长替代空间广阔。

图: 2022年全球干法刻蚀细分设备情况





图: 2020年全球干法刻蚀设备竞争格局



3.2.3 Lam、TEL和AMAT在刻蚀设备上的布局

Lam覆盖硅刻蚀、介质刻蚀和金属刻蚀: 其中, DSiE和Syndion系列主要满足深硅刻蚀、FLEX系列产品主要满足介质刻蚀,比如双重大马士革、接触孔、3D NAND高深宽比孔洞等; VERSYS METAL主要针对金属刻蚀的应用场景,比如TiN金属硬掩膜、高密度铝线、铝焊盘,KIYO系列产品主要针对FEOL中对于CD精度要求较高的STI刻蚀、源漏极刻蚀和栅极刻蚀等; Vantex系列主要是针对3D NAND和DRAM的刻蚀设备。TEL主要做介质刻蚀和导体刻蚀。

表: L	am、TEL&AMAT的刻蚀设备布	局情况
公司	产品	· · · · · · · · · · · · · · · · · · ·
	DSiE	MEMS深硅刻蚀(沟槽、空腔)、功率器件沟槽刻蚀、硅片级封装硅通孔
	FLEX	低k和超低k双重大马士革制造、自对准接触孔、电容单元、掩膜蚀刻、3D NAND高深宽比孔洞、沟槽、接触孔
	KIYO	浅沟槽隔离、源极/漏极工程、高k/金属栅极、FinFET和三态栅极、双重和四重图案化、3D NAND
	Reliant	导体刻蚀、介电质刻蚀、金属刻蚀、特种膜刻蚀(锆钛酸铅(PZT)、GaN、AlGaN、SiC等)、面向 MEMS、功率器件和硅通孔刻蚀应用的深硅刻蚀
Lam	SENSE. I	导体刻蚀、介电质刻蚀
	Syndion	用于高带宽内存和高级封装的硅通孔、 CMOS 图像传感器的高纵横比结构、高级功率器件、模拟集成电路 (IC)、微机电 (MEMS) 器件和晶圆背面加工的大开口面积和高纵横比结构
	Vantex	3D NAND高深宽比通孔、沟槽和接点、电容器单元
	VERSYS METAL	TiN金属硬掩膜、高密度铝线、铝焊盘
	选择性刻蚀产品	虚拟多晶硅去除、SiGe 去除 (GAA)、氧化物沟槽、硅修整、源/漏沉积预清洁、低 k 材料去除、表面净化和改性
	Episode UL TM	活化离子刻蚀: 介质刻蚀、导体刻蚀
TEL	Tactras TM	活化离子刻蚀: 介质刻蚀、导体刻蚀
	Certas LEAGA TM	化学干法刻蚀: 介质刻蚀
	Centria [®] Sym [®] 3	先进工艺的关键导体刻蚀
	Centura [®]	MEMS 深宽比 >100:1 的硅刻蚀、SJ MOSFET 一体化硬掩模开槽带,面向 LED 和功率器件的氧化铟锡和氮化镓等
	Centura [®] Silvia [®] Etch	TSV深硅刻蚀
	Centura®Tetra TM Z Photomask Etch	10nm 及以上逻辑器件
АТ	Centura [®] Tetra TM EUV Advanced Reticle Etch	EUV光掩模刻蚀
	Producer [®] Etch	双腔室设计,适用于90nm及以下工艺
	Producer [®] Selectra [®] Etch	能够实现先进 FinFET 的原子级刻蚀控制、均匀一致的 3D NAND 凹槽和高深宽比 DRAM 结构的无损清洁

3.2.3 国产刻蚀设备厂商逐步突破垄断

- ▶ 中微公司起家于CCP, 北方华创起家于ICP, 并且在发展过程中向对方的领域渗透。
- 中微公司: CCP主要应用于集成电路制造中氧化硅、氮化硅及低介电系数膜层等电介质材料的刻蚀; ICP主要用于单晶硅、多晶硅以及多种介质材料的刻蚀; 使用ICP技术的深硅刻蚀设备主要应用于CMOS图像传感器、MEMS芯片、2.5D芯片、3D芯片等通孔及沟槽的刻蚀。截至2022年底,稳定量产机台CCP累计数量2320台,ICP累计460台。在CCP设备方面,正在积极推出针对逻辑器件中大马士革工艺的刻蚀设备和针对3D NAND的极高深宽比刻蚀设备; ICP方面,Primo nanova系列产品持续获得更多客户验证机会,22年新推双台机Primo Twin-star也获得重复订单。
- **北方华创**: 2005年第一台ICP进入产线,2017年推出第一台金属刻蚀机,2022年8月正式发布CCP介质刻蚀机,实现了硅刻 蚀、金属刻蚀和介质刻蚀全覆盖。

公司	类别	产品	应用场景
		Primo DRIE	可用于加工包括氧化硅、氮化硅及低介电系数膜层等所有的电介质材料, 65-16nm
		Primo AD-RIE	电介质刻蚀,子类产品已应用于5纳米前段和中段的掩膜层刻蚀的开发及量产,Primo AD-RIE-cr可应对电介质材料、金属及金属氧化物材料复杂结构的刻蚀要求, 40-7nm
	CCF	Primo SSC AD-RIE	电介质刻蚀,可应对2x纳米以下特别是接触孔刻蚀等关键制程; 26-5nm及更先进
中微		Primo iDEA	整合刻蚀和光刻胶移除
公司		Primo HD-RIE	3D-NAND及DRAM中高深宽比沟槽及深孔刻蚀
		Primo TSV	8英寸及12英寸深硅刻蚀
	ICP	Primo nanova	1X纳米及以下逻辑和存储器件的刻蚀
	ICF	Primo Twin-Star	双反应腔,适用于各种尺寸和深度的硅结构刻蚀以及逻辑和存储芯片的多种导体和介质薄膜刻蚀, 1X纳米及以下
		NMC508C 8英寸硅刻蚀机	主要用于0.35-0.11μm集成电路中200mm硅片的多晶硅硅栅(poly gate)、浅沟槽隔离(STI)和 硅的金属钨化物(WSix)刻蚀
	硅刻蚀	NMC612C 12英寸硅刻蚀机	55nm Logic,65nm NOR flash,55nm CIS,90MCU等芯片集成电路制造领域 浅沟槽隔离刻蚀和多晶硅栅极刻蚀
北方华创		NMC612D 12英寸硅刻蚀机	先进逻辑制程中STI、Gate以及FinFET结构刻蚀工艺; 3D NAND领域AA、Gate、Spacer以及台阶、SADP等刻蚀工艺; DRAM领域line cut、etch back、SADP以及AA、Gate等刻蚀工艺
+= Gi		HSE系列等离子刻蚀机	主要用于8英寸及以下MEMS刻蚀,以及8-12英寸先进封装硅刻蚀
	金属	NMC508M 8英寸铝金属刻蚀机	0.35-0.11µm集成电路中200mm硅片的金属铝和钨的刻蚀工艺
	刻蚀	NMC612M 12英寸TiN金属硬掩膜刻蚀机	TiN硬掩膜刻蚀
		NMC612G 12英寸刻蚀机	IC集成电路领域的金属铝刻蚀工艺,以及Micro OLED领域金属和非金属刻蚀工艺
	CCP	NMC508 RIE 介质刻蚀机	适用于介质类氧化硅、氮化硅、氮氧化硅等膜层材料,可用于Logic, BCD,Power(Si/SiC/GaN), MEMS

3.3 光刻

3.3.1 全球光刻机市场被ASML、 Nikon 和Canon垄断,而ASML几乎垄断高端光刻机市场

▶ 目前全球光刻机市场基本由ASML(荷兰)、Nikon(日本)和Canon(日本)三家包揽,其中高端光刻机更是由ASML垄断,ASML是全球唯一一家具备EUV设备生产能力的光刻机厂商。Canon主要提供低端光刻机产品。2022年三者的集成电路用光刻机出货量达到551台,较21年的478台增加73台,涨幅15%;从EUV、ArFi、ArF三个高端机型的出货来看,2022年共出货157台,较2021年的152台增长3.3%,其中ASML出货149台,较2021年增加4台,占据95%市场份额;Nikon出货8台,占据剩余5%的市场份额。

表: ASML、Canon、Nikon光刻机业务体量对比

公司	产品	21年出货量 (台)	22年出货量 (台)	市占率
	EUV光刻机	42	40	100%
	ArFi光刻机	81	81	95%+
ASML	ArF光刻机	22	28	87%+
	KrF光刻机	131	151	72%+
	i−line光刻机	33	45	24%
	KrF光刻机		51	
Canon	i−line光刻机		125	
	面板用光刻机	67	51	
	ArFi光刻机	4	4	
	ArF光刻机	3	4	
Nikon	KrF光刻机	5	7	
	i−line光刻机	23	15	
	面板用光刻机	47	28	

3.3.1 全球光刻机市场被ASML、 Nikon 和Canon垄断,而ASML在高端光刻机又占据很大份额

表:三家半导体光刻机产品介绍(注:Nikon和Canon还有用于面板生产的光刻机,下表不予讨论)

公司	产品	光源	波长	型믁	应用节点	产能WPH		
				TWINSCANNXE:3600D	5nm、3nm的逻辑芯片、最先进的DRAM	≥160		
	EUV光刻机	EUV	13.5nm	TWINSCANNXE:3400C	7nm、5nm节点	≥170		
				TWINSCANNXE:3400B	7nm、5nm节点	≥125		
			193nm	TWINSCANNXT:2050i	12寸,分辨率≤38nm	295		
		ArFi	(等效134nm)	TWINSCANNXT:2000i	先进逻辑和DRAM,分辨率≤38nm	≥275		
ASML			(4X1041111)	TWINSCANNXT:1980Di	分辨率≤38nm	≥275		
(荷兰)		ArF	193nm	TWINSCANNXT:1470	分辨率≤57nm	≥300		
(19—7	DUV光刻机		1331111	TWINSCANXT:1460K	分辨率≤65nm	≥205		
				TWINSCANXT:1060K	<u>分辨率≤80nm</u>	≥205		
		KrF	248nm	TWINSCANNXT:870	分辨率≤110nm	≥330		
		IXII	2401111	TWINSCANXT:860N	分辨率≤110nm	≥260		
				TWINSCANXT:860M	分辨率≤110nm	≥240		
	i线光刻机	i-line	365nm	TWINSCANXT:400L	分辨率: 220-350nm	≥230		
	ArF液浸式扫描光			- 液浸式扫描光 刻机 ArFi (等效		NSR-S635E	38nm	275
Nikon	表 切的 L		同上	NSR-S622D	分辨率≤38nm	200		
(日本)	ArF扫描光刻机	ArF	193nm	NSR-S322F	分辨率≤65nm	230		
	KrF扫描光刻机 KrF		248nm	NSR-S220D	分辨率≤110nm	230		
	i线步进式光刻机	i-line	248nm	NSR-SF155	分辨率<280nm	200		
	Vr⊏+□+±\V <i>t</i> □l±□		248nm	FPA-6300ES6a	分辨率<90nm,8&12英寸	200		
	KrF扫描光刻机 KrF		KrF	248nm	FPA-6300ESW	分辨率<130nm,12英寸	1	
	KrF步进式光刻机		248nm	FPA-3030EX6	150nm,低于8英寸	121		
				FPA-5550iZ2	分辨率<350nm,8&12英寸	1		
				FPA-5550iX	分辨率<500nm,12英寸	1		
Canon				FPA-3030i5a	分辨率<0.35μm, 2-8英寸	1		
(日本)				FPA-3030iWa	分辨率<0.8μm, 2-8英寸	1		
i线步进式光刻机	i线步进式光刻机 i-line 365nm	365nm	FPA-5520iV	FPA-5520iV:分辨率≦1.5μm FPA-5520iV HR Option:分辨率≦0.8μm FPA-5520iV LF Option:分辨率≦1.5μm (High resolution option: ≦1.0μm) FPA-5520iV LF2 Option:分辨率≤0.8μm	1			

3.3.2 光刻: 曝光技术将掩模版上设计好的电路图转移到硅片上

- ▶ 定义:为了将掩模版上的设计线路图形转移到硅片上,首先需要通过光刻来实现转移,然后再通过刻蚀工艺得到硅图形。由于 光刻工艺区的照明采用的是感光材料不敏感的黄色光源,因此又称为黄光区。
- ▶ 光刻工艺的具体步骤(从左到右,从上到下):



底膜准备

主要是清洗和脱水,由于 污染物会影响光刻胶与硅 片之间的附着力,所以彻 底的清洗可以提升硅片与 光刻胶的粘附性

涂光刻胶

通过旋转硅片的方式 实现,不同的光刻胶 要求不同的涂胶工艺 参数,包括旋转速度、 胶厚度和温度等

前烘

通过烘烤可以提高光刻胶与硅片的粘附性,以及光刻胶厚度的均匀性,以利于后续刻蚀工艺的集合尺寸的精密控制

对准和曝光(Alignment and Exposure)

光刻工艺的关键环节,指将掩模版 图形与硅片已有图形(或前层图形) 对准,然后用特定的光照射,光激 活光刻胶中的光敏成分,从而将掩 模版图形转移到光刻胶上




曝光后烘 (Post Exposure Bake)

曝光后的短时间烘焙处理,其作用在与深紫外光刻胶和常规i线光刻胶中的作用有所不同,对于深紫外光刻胶,曝光及后烘去除了光刻胶中的保护成分,使得光刻胶能溶解于显影液,因此曝光后烘是必须的;对于常规的i线光刻胶,后烘可以提高光刻胶的黏附性并减少驻波




用显影液溶解曝光 后的光刻胶可溶解 部分,将掩模版图 形用光刻胶准确地 显现出来



坚膜 (Hard Bake)

将显影后的光刻胶中剩 余的溶剂、显影液、水 及其他不必要的残留成 分通过加热蒸发去除, 以提高光刻胶与硅衬底 的粘附性及光刻胶的抗 刻蚀能力



显影检测 (After Development Inspection)

检查显影后光刻胶图形的缺陷,一般使用图像识别技术,自动扫描显影守的芯片图形,与预存的无缺陷标准图形对比,若发现不同之处,视为存在缺陷,当缺陷超过一定数量则对该硅片进行报废或者返工

3.3.3 光刻机可以分为无掩膜和有掩膜光刻机,其中有掩膜光刻机中的投影式光刻机是主流

无掩膜光刻机 (直写光刻机)

灵活性高,可柔性制造集 成电路,但是生产效率低, 一般用于集成电路器件原 型和研制试验制作、光刻 掩模版的制作等 电子束直写光刻机

主要用于高分辨率掩模版、集成电路原型验证 芯片的制造,以及特种器件的小批量制造


激光直写光刻机

主要用于特定小批量芯片的制造

离子束直写光刻机

光刻机

接触式光刻机




掩模版与光刻胶直接接触, 衍射效应小,分辨率高, 但是相互接触会对二者都 造成损伤,从而引起较高 的缺陷密度和较低的成品 率

有掩膜光刻机


适用于集成电路的大规 模制造

接近式光刻机



掩模版与光刻胶之间有一 定间隙,这种曝光技术解 决了缺陷问题,但是衍射 效应明显使其分辨率降低

投影式光刻机



在掩模版和光刻胶之间采用了具有缩小倍率的投影成像物镜,可以有效提升分辨率,也没有接触式曝光的缺陷问题,是**目前最**主要的曝光方法

3.3.4 光刻技术的发展: 瑞利公式是核心

- ▶ 衡量光刻技术等级和经济性的主要指标是:分辨率(Resolution)、套刻精度(Overlay)和产出率(Production)。
- 分辨率: 指光刻机能够把掩模版上的电路图形在衬底面光刻胶上转印的最小极限特征尺寸(Critical Demision, CD)。
- 套刻精度: 指以上一层图形的位置(或者特定的参考位置)为参考,本层图形预定的期望位置和实际转印位置之间的偏差;
- 产出率:光刻机的产出率决定了光刻机的经济性能,单位通常是光刻机每小时(或每天)处理的衬底片的数量,WPH or WPD
- ho **瑞利准则**: $R = k_1 * \frac{\lambda}{N_A}$, R表示分辨率, λ 表示光源波长, N_A 表示光学器件的数值孔径, k_1 为仅与光刻系统相关的因子, ASML认为其物理极限是 $k_1 = 0.25$,所以当前光刻机的技术路线主要从两个方面来提高分辨率:1、缩短光源波长:光源从g 线发展到当前的EUV,波长由436nm缩短至13.5nm;2、增大数值孔径 N_A :一方面,通过浸液改变折射率,另一方面,通过通过光学设计改变孔径角($N_A = nSin\theta$,n表示折射率, θ 表示孔径角),浸没式光刻技术就是通过改变n来使得 N_A 增大(空气中,n=1,水中n=1.436)

光源与波段		光波长	应用技术节点
紫外光	g线	436nm	≥ 0.5µm
(汞灯)	i线	365nm	0.35 — 0.25μm
	KrF	248nm	0.25 — 0.13μm
深紫外(DUV)	ArF	193nm	0.13μm — 7nm
/未系列(DUV)	浸没式ArF	等效134nm	
	F_2	157nm	未产业化应用
等离子体极紫外 (EUV)	极紫外线(软X)	13.5nm	7nm/5nm及以下

3.3.5 光刻机经历5代产品发展,每次改进和创新都显著提升了光刻机能实现的最小工艺节点

- 1. 接触/接近式光刻机最早用于集成电路的大规模制造,20世纪60年代初开始应用。
- 2. 投影光刻机自20世纪70年代中后期开始替代接触/接近式光刻机,投影式光刻是将掩模版上的电路图形通过一个投影物镜成像,曝光衬底上的光刻胶,从而将图形转印、记录在光刻胶上。早期的投影光刻机的掩模版和衬底图形尺寸比例为1:1,通过扫描方式完成整个衬底的曝光过程。随着集成电路特征尺寸的不断缩小和衬底尺寸的增大,缩小倍率的**步进重复光刻机**问世,替代了图形比例1: 1的扫描光刻方式。当集成电路图形特征尺寸小于0.25μm时,集成电路的集成度进一步提高,芯片面积更大,要求一次曝光的面积增大,促使更为先进的步进扫描光刻机问世。
- 3. 步进扫描投影光刻机诞生于20世纪90年代,通过配置不同的曝光光源(如i线,KrF,ArF),步进扫描技术可以支撑不同的工艺技术节点,从365nm、248nm、193nm、193nm浸没式,直至EUV光刻。典型的CMOS工艺,从0.18mm节点开始便大量使用步进扫描光刻机,目前7nm以下使用的极紫外光刻机(EUV)也使用步进扫描方式
- 4. 浸没式光刻机:瑞利公式表明,在曝光波长不变的情况下,进一步提高成像分辨率的有效方法时增大成像系统的数值孔径。对于45nm(半节距)以下及更高成像分辨率,采用ArF干法曝光方式已经无法满足要求(其最大支持65nm成像分辨率),故需要引入浸没式光刻方法,通过将镜头像方下表面与硅片上表面重码液体(通常是折射率为1.44的超纯水),从而提高了成像系统的有效数值孔径(NA=1.35)。浸没式光刻机仍然属于步进扫描式光刻机,由于引入了浸没相关的关键技术,所以它属于ArF步进扫描光刻机的改型与拓展,它提高了步进扫描光刻机的成像分辨能力,可以支撑45nm以下成像分辨率(最小分辨率38nm)的工艺要求,结合多重图形和计算光刻技术,浸没式光刻机得以在22nm及以下工艺节点应用,现在可以支撑7nm工艺节点,有效解决了EUV光刻机成熟前集成电路工艺的发展问题。(多重图形技术:为了实现高密度周期图形工艺,需要将一次曝光分为多次,即通过大周期小线宽掩膜图形,采用两次光刻工艺实现小周期小线宽图形的制备)




图: 浸没式光刻原理示意图




图:多重图形技术原理示意图

5. EUV光刻机:为了提高分辨率,引入波长为10−14nm的极紫外光作为曝光光源,相较于浸没式光刻机,EUV光刻机的单次曝光分辨率得到大幅提升,并且有效避免因多次光刻刻蚀形成高分辨率图形所需要的图案

3.4 涂胶显影

3.4.1 涂胶显影是光刻环节的关键设备, 东京电子垄断近90%份额

- ▶ 光刻工艺的核心环节是:涂胶、光刻、显影。需要用到两种工艺设备:轨道和光刻机,通常,涂胶机和显影机集成在一起,俗称轨道(Track),早期的集成电路工艺和较低端的半导体工艺中,此类设备往往单独使用(Off Line),随着集成电路制造工艺自动化程度的不断提高,在200mm及以上的大型生产线上,此类设备通常将轨道(Track)与光刻机联机作业(In Line)。
- 冷胶: 利用高精度的光刻胶泵,将定量的光刻胶准确地滴到指定位置,通过电动机的加速旋转,利用离心力将光刻胶均匀地 涂覆在圆片表面,具体工作过程是:将片盒中的圆片传送到载片台上(真空吸附),光刻胶在滴胶系统的驱动下,通过胶嘴 滴落在圆片上,在主轴电动机的带动下进行旋转并完成涂胶工艺。
- ▶ 显影: 对曝光后的的圆片进行显影。具体工艺流程是: 利用气压或泵将显影液通过显影喷嘴喷洒到高速旋转的圆片上,与光刻胶反应后形成相应的图形, 然后喷洒清洗液去除显影液及光刻胶, 再喷洒定影液进行定影, 经过高速旋转甩干后, 将圆片输送到烘烤单元进行坚膜(Hard Bake),最后送回片盒。
- ▶ 2021年全球涂胶显影机市场规模超30亿美元,东京电子占据垄断地位,其在中国大陆的涂胶显影市场中占比更是超过90%。 此外竞争者还有日本迪恩士、韩国细美事、德国苏斯微(SUSS)、台湾亿力鑫(ELS)、韩国CND等。**芯源微为目前国内** 唯一可提供量产型前道涂胶显影机的设备商,已全面覆盖offline、KrF、ArF、浸没式等28nm工艺节点设备。

图:涂胶显影工艺流程





图:涂胶工艺流程



图:显影工艺流程



3.4.2 日系厂商垄断之下,芯源微率先取得突破,实现28nm及以上产线全覆盖

- ▶ 芯源微国内唯一有能力提供产业化应用的IC前道涂胶显影机的厂商, 其发展涂胶显影设备的路线是从后道封装的涂胶显影做 到化合物半导体的涂胶显影再到前道IC涂胶显影:
- 2002年公司成立:
- 2005年首次将涂胶显影产品销售至国内封装大厂:
- 2007年实现首台国内先进封装领域用12英寸涂胶显影设备的销售:
- 2011年顺势进入LED市场:
- 2018年,国内首台高产能前道涂胶显影设备"奉天一号"发往上海华力和长江存储进行工艺验证,其中上海华力机台为前 道Barc工艺机台(可用于28nm及以上产线的KrF及ArF加工过程),长江存储机台为前道I-line工艺机台(可用于客户 28nm及以上产线的I-line工艺节点的加工过程):

spin处理单元,

构的机械传送产能和传送精度

,实现稳定精确的工艺能力

- 2021年,公司生产的offline涂胶显影机实现批量销售, I-line涂胶显影机通过客户验证并进入量产销售阶段, KrF涂胶显影机通过客户验收、芯源微生产的前道涂胶 显影设备已经可以实现与多种主流光刻机联机运行, 打破国外垄断,实现小批量国产替代:
- 2022年公司发布浸没式高产能涂胶显影机,能够匹配 全球主流光刻机联机生产,除了能应用于浸没式工艺 之外,还可以通过选配全面覆盖offline Barc、KrF、 ArF、浸没式等国内28nm及以上所有光刻工艺节点, 实现全面国产。
- ▶ 此外,盛美上海也在进军前道涂胶显影设备,其首台 前道ArF工艺涂胶显影设备Ultra LITH于2022年12月 29日出机,其还将于今年推出i-line型号设备,且在着 丰研发KrF型号设备。


图: 2022年12月17日, 芯源微发布浸没式高产能涂胶显影机




3.5 掺杂

3.5.1 掺杂改变半导体材料的物理性质,分为扩散(Diffusion)和离子注入(Implant)两种形式


- 掺杂工艺在半导体工艺中十分重要,因为它可以改变半导体的电导率、载流子类型和浓度、能带结构等电学性质,从而实现不同的功能和性能,比如向硅材料中掺杂五价元素磷或者砷就可以得到n型半导体,掺杂三价元素硼就可以得到P型半导体。半导体的导电性能可控就是通过掺杂来实现的。
- ▶ 集成电路工艺中实现掺杂的主要方法有两种, 热扩散和离子注入, 其中
- 热扩散是在高温下(约1000°C)将半导体暴露在一定的掺杂元素的气态下,利用化学反应和热运动使杂质扩散到半导体表层的过程。扩散源分为为固态源、液态源和气态源三种,扩散源通过高温热处理作用扩散到圆片衬底中。扩散炉可以分为卧式扩散炉和立式扩散炉。
- **离子注入**是将杂质原子电离成离子,用高能量的电场加速,然后直接轰击半导体表面,使得杂质"挤"进晶体内部的过程。它是利用高能粒子对圆片内部的穿透作用来对圆片进行掺杂的。离子注入工艺通过离子注入机完成,根据注入粒子能量和剂量的不同,离子注入机可以大概分为低能大束流离子注入机、中束流离子注入机和高能离子注入机,离子注入机的能量决定了粒子的射程(即深度),剂量决定了最终的浓度。
- 扩散工艺设备简单、扩散速率快、掺杂浓度高,但扩散温度高、扩散浓度分布控制困难(表层杂质浓度最高),难以实现选择性扩散。离子注入工艺属于低温工艺,可选择的杂质种类多,掺杂剂量控制准确,可向浅表层引入杂质,但是设备昂贵,大剂量掺杂耗时较长,存在隧道效应和注入损伤。
- ➤ 随着尺寸微缩,除某些特殊用途以外,扩散工艺已经逐渐被离子注入取代。但是在10nm以下的技术代中,由于FinFET器件中Fin尺寸非常小,离子注入会损伤微小结构,而采用固态源扩散工艺则有可能解决这个问题。






3.5.2 全球半导体离子注入设备市场规模主要被美国的AMAT和Axcelis占据

- ➤ 从应用场景看,低能大束流离子注入机大规模应用于逻辑芯片、DRAM、3D NAND和CIS芯片制造中。高能离子注入机较多应用在功率器件、IGBT、5G射频、CIS、逻辑芯片等器件制备过程中。根据前瞻产业研究院,实际应用中,低能大束离子注入机占60%以上,中束和高能离子注入机不到40%。
- ▶ 全球半导体离子注入设备市场规模主要被美国的AMAT和Axcelis占据:根据前瞻产业研究院,其二者占据90%的全球市场份额。
- ▶ 中国大陆仅凯世通(万业企业旗下子公司)和北京烁科中科信可生产离子注入机:
- **凯世通**:起家于太阳能离子注入机,2018年被万业企业收购,2020年首台低能大束流离子注入机送往国内的芯片厂进行验证,2021年验证通过,2022年交付批量订单。截至目前,凯世通自主研发的的低能大束流离子注入机、低能大束流重金属离子注入机、低能大束流超低温离子注入机和高能离子注入机均相继通过主流12英寸集成电路芯片制造厂的验证验收。
- **烁科中科信**:成立于2019年,源于中国电科第48研究所,目前拥有中束流离子注入机、低能大束流离子注入机、高能离子注入机和定制离子注入机四种产品。





3.6 热处理

3.6.1 热处理包括氧化、扩散、退火

- 由于离子注入采用高速轰击的工作方式,不可避免地会在注入区域形成局部损伤和畸形团,这会对半导体结构的电特性参数造成不良影响。另外,在离子注入时,大多数注入的离子并不处于掺杂工艺所期望的置换位置(期望离子替代的晶格位置),需要在特定的温度和气氛环境下(真空或氮、氩等高淳气体环境),对离子注入后的圆片进行适当时间的退火处理,激活被注入的离子,恢复迁移率等及其他材料参数,并部分或全部地消除圆片中的损伤。
- ▶ 退火属于集成电路制造中热处理的一种类型,热处理工艺包括:
- 氧化(Oxidation)是将硅片放置于氧气或水汽等氧化剂的氛围中进行高温热处理,在硅片表面发生化学反应形成氧化膜的过程,是集成电路工艺中应用较广泛的基础工艺之一。氧化膜的用途广泛,可作为离子注入的阻挡层及注入穿透层(损伤缓冲层)、表面钝化、绝缘栅材料以及器件保护层、隔离层、器件结构的介质层等。
- 扩散(Diffusion)是在高温条件下,利用热扩散原理将杂质元素按工艺要求掺入硅衬底中,使其具有特定的浓度分布,达到改变材料的电学特性,形成半导体器件结构的目的。
- **退火(Anneal)**也叫热退火,集成电路工艺中所有在氮气等不活泼气氛中进行热处理的过程都可称为退火,其作用主要是消除 晶格缺陷和消除硅结构的晶格损伤。在集成电路制造中,很多工艺(如氧化、扩散、外延、离子注入、蒸发电极等)在其完成 之后需要进行特定的退火热处理,退火工艺分为高温炉管退火和快速热退火,目前广泛用于8寸以上高端集成电路制造工艺中 的退火工艺是快速热处理(Rapid Thermal Annealing,RTA),快速热处理(Rapid Thermal Process,RTP)设备对离 子注入后的圆片在短时间内加热至某一温度(一般 $400-1300^{\circ}C$),相较于炉管加热式退火,它热预算少,掺杂区域中杂质 运动范围小,玷污小,加工时间短。
- 热处理设备也被称为炉管设备,用于半导体前道工艺中的热处理工艺,包括氧化炉、扩散炉、退火炉和快速退火炉(RTP)等,分别应用于氧化、扩散和退火工艺。按设备形态可分为卧式炉、立式炉和快速热处理炉三类。卧式炉和立式炉的的区别在于反应腔形态。由于立式炉具有占地小、成本低、可批量热处理、可控性高的优点,目前使用最为广泛。但是卧式炉和立式炉都是将腔体与置于其中的硅片一同升降温,所以升降温速率较慢,但一次可以放置100到200片晶圆,而快速热处理炉(RTP)只改变其中晶圆的温度而不改变腔体温度,因此可以进行快速退火,但只能处理单片晶圆。


3.6.2 国内热处理设备厂商: 屹唐半导体快速热处理设备领先, 北方华创布局氧化扩散炉管设备

- 根据Gartner统计数据,2020年全球热处理设备市场规模合计15.37亿美元,其中快速热处理设备市场规模为7.19亿美元,氧化/扩散设备市场规模约5.52亿美元,栅极堆叠(Gate Stack)设备市场规模为2.66亿美元。2025年快速热处理设备市场规模有望达到9.37亿美元。
- ➤ 快速热处理方面,屹唐股份在国产厂商中居于龙头:应用材料在全球集成电路制造单晶圆快速热处理(RTP)设备领域占据了绝对领先地位。2020年,应用材料占有的全球快速热处理市场份额达到69.72%,屹唐半导体作为唯一一家中国企业以11.50%的市场份额列居第二,国际市场中的其他三位主要公司分别是国际电气、维易科以及斯库林。其中国际电气提供单晶圆表面处理快速热退火设备(含等离子体表面处理快速热退火设备),斯库林和维易科分别提供闪光和激光毫秒退火设备。前五大厂商占据了快速热处理设备的全球所有市场份额。
- ▶ **炉管设备方面**:北方华创可提供立式氧化炉、立式退火炉、立式合金炉、立式LPCVD、多功能LPCVD和卧式扩散/氧化系统

图:全球热处理设备市场规模(亿美元)



图: 2020年全球热处理设备市场格局



3.7 化学机械抛光 (CMP)

3.7.1 全球及国内市场基本由AMAT和日本荏原垄断,国产厂商中华海清科位于领先地位


- ▶ 化学机械抛光(Chemical Mechanical Polishing, CMP)又称为化学机械平坦化,其是集成电路制造过程中的关键工艺。如果将芯片制造过程比作建造高层楼房,每搭建一层楼都需要让楼层足够平坦齐整,才能在其上方继续搭建另一层,否则楼面就会高低不平,影响整体性能和可靠性。
- ▶ 全球CMP设备市场处于高度垄断状态,主要由美国应用材料和日本荏原两家设备制造商占据,两家制造商合计拥有全球 CMP 设备超过 90%的市场份额, 尤其在 14nm 以下最先进制程工艺的大生产线上所应用的 CMP 设备仅由两家国际巨头提供。
- ▶ 2020 年中国大陆 CMP 设备市场规模达 4.3 亿美元,但绝大部分的高端 CMP 设备仍然依赖于进口,也主要由美国应用材料和日本荏原两家提供;国内 CMP 设备的主要研发生产单位有华海清科和北京烁科精微电子装备有限公司,其中:
- ▶ 华海清科是国产 12 英寸和 8 英寸 CMP 设备的主要供应商,所生产的 CMP 设备已 广泛应用于中芯国际、长江存储、华虹集团、大连英特尔、厦门联芯、长鑫存储、 广州粤芯、上海积塔等行业内领先集成电路制造企业的大生产线,占据国产 CMP 设备销售的绝大部分市场份额。
- ▶ 北京烁科精微电子装备有限公司成立于 2019 年,系中国电子科技集团有限 公司所属中电科电子装备集团有限公司设立的混合所有制公司,主要经营 CMP 设备的研发、生产及销售,其生产的 8 英寸 CMP 设备已通过中芯国际和华虹集团验证并实现商业销售,首台 12 英寸 CMP 设备于 2021 年 2 月发往客户处进行验证。

对比方面	华海清科	应用材料	日本荏原
主要产品 及服务	CMP 设备及相关耗材销售、维保、 晶圆再生服务	泛半导体设备及解决方 案,包括 半导体系统、半 导体厂商全球服 务、显示 及相关业务	各类流体机械及系统,环 境工程 和精密机械,其中 CMP 设备业 务属于精密 机械业务板块
市场地位	国内唯一一家12英寸CMP 商业机型制造商,处于快 速成长阶段,主要在中国 大陆地区销售产品,目前 国际市场占有率较小	全球半导体设备行业龙头 企业, 为客户提供半导体 芯片制造所需 的各种主要 设备、软件和解决方 案, 在离子注入、CMP、沉积、 刻蚀等领域均处于业内领 先地位	除应用材料以外的全球 CMP 设 备主要提供商, 主要在亚洲地区 销售
应用制程 水平	已实现 28nm 制程的成熟 产业化应 用,14nm 制程工 艺技术正处于验 证中	应用于最先进的 5nm 制程 工艺	应用于部分材质的 5nm 制程工艺

3.7.2 CMP: 同时使用机械原理和化学反应进行平坦化,制程进步推动其在更多模块工艺中应用

- ▶ 技术发展: 20世纪年代初,IBM公司在制造DRAM过程中,为了达到圆片表面金属间(IMD)的全局平坦,建立了硅氧化物的CMP工艺,后来又扩展到对金属钨(W)的CMP,随着金属管集成度的不断提高,进入 0.25 μ m 节点后的 AI 布线和进入 0.13 μ m 节点后的 Cu 布线,CMP 技术的重要性更显突出,它的广泛应用才让摩尔定律得以继续推进。进入 90~65nm 节点后,随着铜互连技术和低 k 介质(一种绝缘材料)的广泛采用,CMP 的研磨对象主要是铜互连层、绝缘膜和浅沟槽隔离 (STI)。从 28nm 开始,逻辑器件的晶体管中引入高 k 金属栅结构(HKMG),因而同时引入了两个关键的平坦化应用,即虚拟栅开口 CMP 工艺和替代金属栅CMP 工艺。到了 32nm 和 22nm 节点,铜互连低 k 介质集成的 CMP 工艺技术支持 32nm 和 22nm 器件的量产。在 22nm 开始出现的 FinFET 晶体管添加了虚拟栅平坦化工艺,这是实现后续 3D 结构刻蚀的关键技术。先进的 DRAM 存储器件在凹槽刻蚀形成埋栅结构前采用了栅金属平坦化工艺。引入高迁层间移率沟道材料(如用于 nFET 的 III-V 材料和用于 pFET 的锗)后,需要结合大马士革类型的工艺,背面抛光这些新材料。
- CMP所使用的设备及耗材包括抛光机、抛光液(研磨液)、抛光垫、抛光后清洗、抛光重点检测及工艺控制设备、废物处理和 检测设备,应用CMP工艺的设备一般称为抛光机,CMP设备一般分为两部分:抛光部分和清洗部分,前者由抛光转盘和圆片装 载模块组成,后者负责圆片的清洗和甩干,实现圆片的"干进干出"。
- ▶ CMP工艺原理: 首先让研磨液填充在研磨垫的空隙中,圆片在研磨头的带动下高速旋转的同时研磨头向圆片表面施加一定压力, 同时研磨液中的化学物质与圆片表面材料发生化学反应来增加其研磨速率
- ➤ CMP工艺在芯片制造中的应用包括浅沟槽隔离(STI CMP)、多晶硅平坦化(Poly CMP)、层间介质平坦化(ILDCMP)、金属介质平坦化(IMD CMP)、铜互连平坦化(Cu CMP)

图: CMP工艺的平坦化原理







图: 9-11 层金属结构 Cu CMP



3.8 清洗

3.8.1 日系厂商占据我国清洗设备市场较高份额

- ▶ 根据Gatner数据,2021年全球半导体清洗设备市场规模达到39.18亿美金,2021年我国半导体清洗设备市场规模为15亿美金,占全球规模的39.28%。长期以来,海外巨头垄断着清洗设备领域,迪恩士(SCREEN)、TEL、LAM与细美事(SEMES,三星子公司)四家公司市占率合计高达90%以上,其中迪恩士(SCREEN)一家市占率就高达50%以上,寡头垄断格局十分明显(引自华紫研究公众号)。
- 中国半导体清洗设备市场高度集中,日系厂商是市场的主力军,2020年DNS和TEL占据了60%以上的半导体清洗设备市场份额。




图: 2021年全球清洗设备市场格局

图: 2020年中国清洗设备市场格局

▶ 国内的半导体清洗设备厂商主要有盛美上海、至纯科技、北方华创和芯源微:

- 盛美上海:清洗设备是主要产品,22年实现营收20.78亿元,占总营收73.23%。清洗设备包括SAPS兆声波单片清洗设备、TEBO兆声波单片清洗设备、高温单片SPM设备、单片槽式组合清洗设备、单片背面清洗设备、边缘湿法刻蚀设备、前道刷洗设备和全自动槽式清洗设备。盛美上海在SAPS兆声波单片清洗技术、TEBO兆声波单片清洗技术和单晶圆槽式组合Tahoe高温硫酸清洗技术方面达到国际先进或领先水平。
- 至纯科技:清洗设备包括湿法槽式清洗设备和湿法单片式清洗设备,目前产品可以满足28nm全部湿法工艺需求,2022年进一步突破,14nm及以下制程中交付4台设备。另外,公司提供SPM高温硫酸、去胶、晶背清洗高端设备,单片高温SPM工艺被公认是28nm/14nm性能要求最高的工艺,至纯科技在这方面打破国外垄断。目前晶背清洗工艺用到的设备大多是国外的,至纯科技的相关设备有所突破,截至22年底,核心工序的高阶设备累计交付20台。
- 北方华创:拥有单片清洗、槽式清洗两大技术平台,主要应用于 12 吋集成电路领域。单片清洗机覆盖 Al/Cu 制程全部工艺,用于后段工艺;槽式清洗机已覆盖 RCA、Gate、PR strip、磷酸、Recycle 等工艺制程,并在多家客户端实现量产。
- 芯源微: 2018年发布前道物理清洗机Spin Scrubber设备,产品发布后迅速打破国外垄断,并确立了市场领先优势。目前已 广泛应用于中芯国际、上海华力、青岛芯恩、广州粤芯、上海积塔、厦门士兰等一线大厂,另外,公司还在积极开发化学清 洗机。


3.8.2 清洗是贯穿整个半导体产业链,随着工艺制程的进步清洗工序数量和重要性增加

- 半导体清洗是指针对不同的工艺需求对晶圆表面进行无损伤清洗以去除半导体制造过程中的颗粒、自然氧化层、金属污染、有机物、牺牲层、抛光残留物等杂质的工序。
- ▶ 清洗贯穿半导体产业链的重要工艺环节,避免杂质影响芯片良率和芯片产品性能。晶圆制造过程中的清洗过程包含扩散前清洗、刻蚀后清洗、离子注入后清洗、去胶清洗、成膜前/后清洗、机械抛光后清洗等,除此之外,半导体硅片制造过程和封装阶段也会用到清洗。
- 当前的芯片制造流程在光刻、刻蚀、沉积等重复性工艺后均设置了清洗工序,清洗步骤数量约占芯片制造工序步骤的30%以上,是所有芯片制造工艺步骤中占比最大的工序,且随着技术节点的进步,清洗工序的数量和重要性将继续随之提升,在实现相同芯片制造产能的情况下,对清洗设备的需求量也将相应增加。

表:半导体制造流程中的污染物来源及危害

污染物	来源	主要危害
颗粒	环境、其他工 艺工程中产生	影响后续光刻、干法刻蚀工艺,造成器 件短路
自然氧化层	环境	影响后续氧化、沉积工艺,造成器件失 效
金属污染	环境、其他工 艺工程中产生	影响后续氧化工艺,造成器件电性失效
有机物	干法刻蚀副产 物、环境	影响后续沉积工艺,造成器件电性失效
牺牲层	氧化/沉积工艺	影响后续特定工艺,造成器件电性失效
抛光残留物	研磨液	影响后续特定工艺,造成器件电性失效

图:工艺进步带来清洗步骤增加



3.8.3 清洗技术分为湿法清洗和干法清洗,其中湿法清洗是主流工艺

- ▶ 根据清洗介质的不同,半导体清洗技术主要 分为湿法清洗和干法清洗,其中湿法清洗是 主流技术路线,湿法清洗步骤数量占芯片制 造中清洗步骤数量的90%以上:
- ▶ 湿法清洗:针对不同的工艺需求,采用特定的化学药液和去离子水,对晶圆表面进行无损伤清洗,以去除晶圆制造过程中的颗粒、自然氧化层、有机物、金属污染、牺牲层、抛光残留物等物质,可同时采用超声波、加热、真空等辅助技术手段;
- ➤ 干法清洗:不使用化学溶剂的清洗技术,主要包括等离子清洗、超临界气相清洗、束流清洗等技术。干法清洗主要是采用气态的氢氟酸刻蚀不规则分布的有结构的晶圆二氧化硅层,虽然具有对不同薄膜有高选择比的优点,但可清洗污染物比较单一,目前在28nm及以下技术节点的逻辑产品和存储产品有应用。
- ▶ 晶圆制造产线上通常以湿法清洗为主,少量特定步骤采用湿法和干法清洗相结合的方式互补所短,构建清洗方案。未来清洗设备的湿法工艺与干法工艺仍将并存发展,均在各自领域内向技术节点更先进、功能多样化、体积小、效率高、能耗低等方向发展,在短期内湿法工艺和干法工艺无相互替代的趋势。

类 别	清洗 方法	清洗介质	工艺简介
	溶液浸 泡法	化学药液	主要用于槽式清洗设备,将待清洗晶圆放入溶液中 浸泡,通过溶液与晶圆表面及杂质的化学反应达到 去除污染物的目的
	机械刷 洗法	去离子水	主要配置专用刷洗器,配合去离子水利用刷头与晶 圆表面的摩擦力以达到去除颗粒的清洗方法
湿法	二流体 清洗	SC−1溶液, 去离子水等	在喷嘴的两端分别通入液体介质和高纯氮气,使用 高纯氮气为动力,辅助液体微雾化成极微细的液体 粒子被喷射至晶圆表面,从而达到去除颗粒的效果
清	超声波	化学溶剂加	在20-40kHz超声波下清洗,内部产生空腔泡,泡
洗	清洗	超声辅助	消失时将表面的杂质解吸
	兆声波	化学溶剂加	与超声波清洗类似,但使用1-3MHz工艺频率的兆
	清洗	兆声波辅助	声波
	批式旋	高压喷淋去	清洗室腔配置转盘,可一次装载至少两个晶圆盒,
	转喷淋	离子水或清	载旋转过程中通过液体喷柱不断向圆片表面喷淋液
	法	洗液	体去除表面杂质
+	等离子 清洗	氧气等离子 体	在强电场的作用下,使得以前那个其产生等离子体, 迅速使光刻胶气化成为可挥发性气体状态物质并被 抽走
法清洗	气相清	化学试剂的	利用液体工艺中对应物质的气相等效物与圆片表面
	洗	气相等效物	的玷污物质相互作用
17.0	束流清	高能束流状	利用高能量的呈束流状的物质流与圆片表面的玷污
	洗	物质	杂质发生相互作用而达到清楚圆片表面杂质的作用

3.8.4 湿法清洗工艺路线下,主流的清洗设备中单片清洗设备市场份额最高

- 在湿法清洗工艺路线下,目前主流的清洗设备主要包括单片清洗设备、槽式清洗设备、组合式清洗设备和批式旋转喷淋清洗设备等,其中单片清洗设备市场份额占比最高。湿法清洗工艺路线下主流的清洗设备存在先进程度的区分,主要体现在可清洗颗粒大小,金属污染,腐蚀均一性以及干燥技术等标准。
- 在集成电路制造的先进工艺中,单片清洗已逐步取代槽式清洗成为主流。首先,单片清洗能够在整个制造周期提供更好的工艺控制,改善了单个晶圆和不同晶圆间的均匀性,提高了产品良率;其次,更大尺寸的晶圆和更先进的工艺对于杂质更敏感,槽式清洗出现交叉污染的影响会更大,进而危及整批晶圆的良率,会带来高成本的芯片返工支出。此外,单片槽式组合清洗技术的出现,可以综合单片清洗和槽式清洗的优点,在提高清洗能力及效率的同时,减少硫酸的使用量。

设备种类	清洗方式	应用特点	原理图示
单片式清 洗设备	旋转喷淋,兆声波清洗, 二流体清洗,机械刷洗 等	具有极高的工艺环境控制能力与微粒去除能力, 有效解决晶圆之间交叉污染的问题;每个腔体每 次只能清洗单片晶圆,设备产能较低	北声喷头 扫描运动 摆臂
槽式清洗 设备	溶液浸泡,兆声波清洗 等	清洗产能高,适合大批量生产;但颗粒、湿法刻 蚀控制速度控制差;交叉污染风险大	液位感应器 RTD N2 PP外壳 保温度 石英槽 期後館
组合式清 洗设备	溶液浸泡+旋转喷淋组 合清洗	产能较高,清洗精度较高,并可大幅降低浓硫酸 使用量;产品造价较高	#10
批式旋转 喷淋清洗 设备	旋转喷淋	相对传统槽式清洗设备,批式旋转设备可以实现 120°C以上甚至达到200°C高温硫酸工艺要求;各 项工艺参数控制困难,晶圆碎片后整个清洗腔室 内所有晶圆均有报废风险	10 P.

3.9 检测&量测

3.9.1 工艺过程控制包括检测和量测,设备种类繁多

- ➤ 集成电路制造过程中,需要使用在线工艺检测设备要对经过每一道工艺的圆片进行无损的定量测量和检查,以确保工艺的关键物理参数满足工艺指标,这种质量控制分为检测和量测,集成电路制造过程中的质量控制根据工艺可以分为检测(Inspection)和量测(Metrology)两大环节:
- 检测是指在晶圆表面上或者电路结构中,检测其是否出现异质情况,如颗粒污染、表面划伤、开短路等对芯片工艺性能具有不良影响的特征结构缺陷;
- **量测**是指对被观测的晶圆电路上的结构尺寸和材料特性做出的量化描述,比如薄膜厚度、关键尺寸、刻蚀深度、表面形貌等物理性参数的量测。
- ▶ 前道制造用到的检测/量测设备众多,根据VLSI Research的统计,2020年半导体检测和量测设备市场中检测设备占比微62.6%,包括无图形晶圆缺陷检测设备、图形晶圆缺陷检测设备、掩膜检测设备等;量测设备占比33.5%,包括三维形貌量测设备、薄膜膜厚量测设备(晶圆截至薄膜量测设备)、套刻精度量测设备、关键尺寸量测设备、掩膜量测设备等。




表:2020年全球半导体检测&量测细分设备市场规模

序号	设备类型	销售额 (亿美元)	占全球总销售额 比例
1	纳米图形晶圆缺陷检测设备	18.9	24.70%
2	掩膜版缺陷检测设备	8.6	11.30%
3	关键尺寸量测设备	7.8	10.20%
4	无图形晶圆缺陷检测设备	7.4	9.70%
5	电子束关键尺寸量测设备	6.2	8.10%
6	套刻精度量测设备	5.6	7.30%
7	图形晶圆缺陷检测设备	4.8	6.30%
8	电子束缺陷检测设备	4.4	5.70%
9	电子束缺陷复查设备	3.8	4.90%
10	晶圆介质薄膜量测设备	2.3	3.00%
11	X光量测设备	1.7	2.20%
12	掩膜版关键尺寸量测设备	1	1.30%
13	三维形貌量测设备	0.7	0.90%
14	晶圆金属薄膜量测设备	0.4	0.50%
15	其他	2.9	3.90%
	合计	76.5	100%

3.9.2 检测/量测贯穿集成电路制造始终,采用光学检测技术原理的检测&量测设备占多数

- ▶ 随着技术的进步发展,集成电路前道制程的步骤越来越多,工艺也更加复杂。28nm工艺节点的工艺步骤有数百道工序,由于采用多层套刻技术,14nm及以下节点工艺步骤增加至近千道工序。根据YOLE的统计,工艺节点每缩减一代,工艺中产生的致命缺陷数量会增加50%,因此每一道工序的良品率都要保持在非常高的水平才能保证最终的良品率。当工序超过500道时,只有保证每一道工序的良品率都超过99.99%,最终的良品率方可超过95%;当单道工序的良品率下降至99.98%时,最终的总良品率会下降至约90%,因此,制造过程中对工艺窗口的挑战要求几乎"零缺陷"。检测和量测环节贯穿制造全过程,是保证芯片生产良品率非常关键的环节。
- ➤ 从技术原理上看,检测和量测技术包括光学检测技术、电子束检测技术和X光量测技术等,在所有的半导体检测和量测设备中,采用光学检测技术的设备占多数。根据VLSI Research和QY Research的报告,2020年全球半导体检测和量测设备市场中,应用光学检测技术、电子束检测技术及X光量测技术的设备市场份额分别为75.2%,18.7%和2.2%。

技术名称	光学检测技术	电子束检测技术	X光量测技术
主要内容	基于光学原理,通过对光信号进行计算分析 以获得检测结果,具有速度快、精度高,无 损伤的特点	通过聚焦电子束扫描样片表面产生样品图像以获得 检测结果,具有精度高、速度较慢的特点,通常用 于部分线下抽样测量部分关键区域	基于X光的穿透力强及无损伤特性进行特定场景的 测量
先进制程 工艺应用 情况	应用于28nm及以下的全部先进制程。光学检 测技术因其特点,目前广泛应用于晶圆制造 环节	应用于28nm及以下的全部先进制程。电子束检测 技术因其具有精度高但速度慢特点,所以基于电子 束检测技术的设备一部分应用于研发环节,一部分 应用在部分关键区域抽检或尺寸量测等生产环节	应用于28nm及以下的全部先进制程,但鉴于X光 具有穿透性强、无损伤特性,所以主要应用于特定 的场景,如检测特定金属成分
优势	精度高,速度快,能够满足全部先进制程的 检测需求,符合规模化生产的速度要求,并 且能够满足其他技术所不能实现的功能,如 三维形貌测量、光刻套刻测量和多层膜厚测 量等应用	精度比光学检测技术更高	具有穿透性强,无损伤的特点,在特定应用场景的 检测具有优势,如检测超薄膜厚度, 可以检测特 定金属成分等
劣势	与电子束检测技术相比,精度存在一定的劣 势	速度相对较慢, 适用于部分晶圆的部分区域的抽检 应用,在满足规模化生产存在一定的劣势	速度相对较慢,应用场景相对较少,只限于特定应 用需求

注:上表以28nm作为成熟制程和先进制程的分界线

3.9.2 检测/量测贯穿集成电路制造始终,采用光学检测技术原理的检测&量测设备占多数

- ▶ 在检测环节,光学检测技术可进一步分为无图形晶圆激光扫描检测技术、图形晶圆成像检测技术和光刻掩模版成像检测技术;
- ▶ 在量测环节,光学检测技术在集成电路制造和先进封装环节中的量测主要包括三维形貌量测、薄膜膜厚量测、套刻精度量测、 关键尺寸量测等。


表:光学检测技术在半导体检测&量测上的应用及原理

环节	技术分类	技术原理
检测	无图形晶圆激 光扫描检测技 术	通过将单波长光束照明到晶圆表面,利用大采集角度的光学系统,收集在高速移动中的晶圆表面上存在的缺陷散射光信号。通过多维度的光学模式和多通道的信号采集,实时识别晶圆表面缺陷、判别缺陷的种类,并报告缺陷的位置
	图形晶圆成像 检测技术	通过从深紫外到可见光波段的宽光谱照明或者深紫外单波长高功率的激光照明,以高分辨率大成像视野的光学明场或暗场的成像方法,获取晶圆表面电路的图案图像,实时地进行电路图案的对准、降噪和分析,以及缺陷的识别和分类,实现晶圆表面图形缺陷的捕捉
	光刻掩模版成 像检测技术	针对光刻所用的掩膜板,通过宽光谱照明或者深紫外激光照明,以高分辨率大成像口径的光学成像方 法,获取光刻掩膜板上的图案图像,以很高的缺陷捕获率实现缺陷的识别和判定
量测	三维形貌量测	通过宽光谱大视野的相干性测量技术,得到晶圆级别、芯片级别和关键区域电路图形的高精度三维形 貌,从而测量晶圆表面的粗糙度、电路特征图案的高度均匀性等参数,从而对晶圆的良品率进行保证
	薄膜膜厚量测	在前道制程中,需在晶圆表面覆盖包括金属、绝缘体、多晶硅、氮化硅等多种材质的多层薄膜,膜厚测量环节通过精准测量每一层薄膜的厚度、折射率和反射率,并进一步分析晶圆表面薄膜膜厚的均匀性分布,从而保证晶圆的高良品率
	套刻精度量测	套刻精度测量通过对晶圆表面特征图案的高分辨率成像和细微差别的分析,用于电路制作中不同层之间图案对图案对齐的误差测量,并将数据反馈给光刻机,帮助光刻机优化不同层之间的光刻图案对齐 误差,从而避免工艺中可能出现的问题
	关键尺寸量测	关键尺寸测量技术通过测量从晶圆表面反射的宽光谱光束的光强、偏振等参数,来测量光刻胶曝光显影、刻蚀和 CMP 等工艺后的晶圆电路图形的线宽、高度和侧壁角度,从而提高工艺的稳定性

3.9.3 检测&量测设备种类繁多,但市场集中度较高,KLA是全球龙头

- ▶ 竞争格局方面,全球半导体检测和量测设备市场业呈现出国外设备企业 垄断的格局,全球范围内的主要检测和量测设备企业包括科磊半导体、 应用材料、日立等,尤以科磊一家独大,根据VLSI Research2020年 的统计数据,科磊在检测和量测设备市场占比为50.8%,前五大公司合计占比超82.4%,均来自美国和日本,市场集中度较高。
- ▶ 2020年,中国大陆半导体检测与量测设备市场规模为21.0亿美元,占全球市场的27.4%,其中,科磊半导体、应用材料和日立分别占比54.8%,9.0%和7.1%,合计超70%。





国家	公司	描述		
美国	KLA	KLA Instruments 和 Tencor Instruments 相继成立于 1976 年和 1977 年,并于 1997 年合并成立科磊半导体,总部位于美国硅谷。产品线涵盖了质量控制全系列设备。其22年检测和量测设备实现营业收入 79.25 亿美元。		
美国	应用 材料	主要提供刻蚀设备、 离子注入机、化学气相沉积设备(CVD)、物理气相沉积设备(PVD)、化学机械抛光设备(CMP)、 晶圆检测和测量等各类半导体设备。2022 年全年实现营业收入 257.85 亿美元。		
美国	创新 科技	Rudolph Technologies, Inc.和 Nanometrics Incorporated 分别成立于 1940 年和 1975 年,并于 2019 年合并成立创新科技,总部位于美国麻萨诸塞州。该公司主 要产品与服务涵盖关键尺寸量测设备、薄膜膜厚量测设备、三维形貌量测设备、 缺陷检测设备,以及半导体制程控制软件等产品。22年全年实现营业收入 10.05 亿美元。		
中国	上海 精测	精测电子子公司,主要聚焦半导体前道 检测设备领域,以椭圆偏振技术为核心开发了适用于半导体工业应用的膜厚测量以及光学关键尺寸量测系统的产品,其膜厚量测设备种类相对最为成熟的产品,OCD(高精度光学关键尺寸量测设备),电子束设备中缺陷检测设备已经开始获得批量订单,量测设备方面完成了CD-SEM的首台交付,明场光学检测设备目前取得突破性订单,推出的半导体应力量测设备也已有订单完成交付。上 海精测 2022年实现营业收入 1.65亿元		
	中科飞测	成立于2014年,专注检测/量测两大集成电路设备,主要产品包括无图形晶圆缺陷检测设备、图形晶圆缺陷检测设备等检测设备和三维形貌量测设备、薄膜膜厚量测设备等 量测设备,已应用于国内 28nm及以上制程的集成电路制造产线,2022年营业收入5.09亿元		
	上海 睿励	被中微公司收购,产品主要为光学膜厚测量设备和光学缺陷检测设备,以及硅片厚度及翘曲测量设备等。其12 英寸光学测量 设备TFX3000 系列产品,已应用在 65/55/40/28 纳米芯片生产线并在进行了 14 纳米工艺验证,在 3D 存储芯片产线支持 64 层 3D NAND 芯片的生产,并正在验证 96 层 3D NAND 芯片的测量性能。2021 年实现营业收入 4,083.98 万元。		

4 风险提示

4 风险提示

- ➢ 宏观环境影响下半导体行业景气度恢复不及预期风险:我们根据历史小周期判断全球半导体行业资本开支有望在24年上修,若疫情反复导致宏观经济恢复不及预期,可能对小周期产生扰动,导致资本开支上行时间往后推移。
- ▶ 国产设备导入进度不及预期风险. 国产替代的背景下,若国产厂商设备研发或者验证进度不及预期,会导致导入进程放缓。
- ▶ 国际上对我国半导体管制力度加大风险: 2022年10月,美国BIS发布向中国出口先进半导体设备技术的管控措施,后美日荷又达成了建立先进半导体设备出口管制的协议,随后日荷两国宣布了相关管制政策。我国半导体设备进口主要来自美日荷,若管制力度加大,会对我国半导体产业链产生更为不利的影响。
- ▶ 上游零部件供应风险: 管制之下,部分零部件可能断供,或者部分核心零部件采购自海外导致交期较长,这些因素可能导致设备公司的零部件采购受到影响。

分析师声明

本报告署名分析师在此声明:我们具有中国证券业协会授予的证券投资咨询执业资格或相当的专业胜任能力,本报告所表述的所有观点均准确地反映了我们对标的证券和发行人的个人看法。我们所得报酬的任何部分不曾与,不与,也将不会与本报告中的具体投资建议或观点有直接或间接联系。

一般声明

除非另有规定,本报告中的所有材料版权均属天风证券股份有限公司(已获中国证监会许可的证券投资咨询业务资格)及其附属机构(以下统称"天风证券")。未 经天风证券事先书面授权,不得以任何方式修改、发送或者复制本报告及其所包含的材料、内容。所有本报告中使用的商标、服务标识及标记均为天风证券的商标、服务标识及标记。

本报告是机密的,仅供我们的客户使用,天风证券不因收件人收到本报告而视其为天风证券的客户。本报告中的信息均来源于我们认为可靠的已公开资料,但天风证券对这些信息的准确性及完整性不作任何保证。本报告中的信息、意见等均仅供客户参考,不构成所述证券买卖的出价或征价邀请或要约。该等信息、意见并未考虑到获取本报告人员的具体投资目的、财务状况以及特定需求,在任何时候均不构成对任何人的个人推荐。客户应当对本报告中的信息和意见进行独立评估,并应同时考量各自的投资目的、财务状况和特定需求,必要时就法律、商业、财务、税收等方面咨询专家的意见。对依据或者使用本报告所造成的一切后果,天风证券及/或其关联人员均不承担任何法律责任。

本报告所载的意见、评估及预测仅为本报告出具日的观点和判断。该等意见、评估及预测无需通知即可随时更改。过往的表现亦不应作为日后表现的预示和担保。在不同时期,天风证券可能会发出与本报告所载意见、评估及预测不一致的研究报告。

天风证券的销售人员、交易人员以及其他专业人士可能会依据不同假设和标准、采用不同的分析方法而口头或书面发表与本报告意见及建议不一致的市场评论和/或交易观点。天风证券没有将此意见及建议向报告所有接收者进行更新的义务。天风证券的资产管理部门、自营部门以及其他投资业务部门可能独立做出与本报告中的意见或建议不一致的投资决策。

特别声明

在法律许可的情况下,天风证券可能会持有本报告中提及公司所发行的证券并进行交易,也可能为这些公司提供或争取提供投资银行、财务顾问和金融产品等各种金融服务。因此,投资者应当考虑到天风证券及/或其相关人员可能存在影响本报告观点客观性的潜在利益冲突,投资者请勿将本报告视为投资或其他决定的唯一参考依据。

投资评级声明

类别	说明	评级	体系
		买入	预期股价相对收益20%以上
股票投资评级	自报告日后的6个月内,相对同期沪	增持	预期股价相对收益10%-20%
	京招生日后的6个日内。相对同期的	持有	预期股价相对收益-10%-10%
		卖出	预期股价相对收益-10%以下
		强于大市	预期行业指数涨幅5%以上
行业投资评级		中性	预期行业指数涨幅-5%-5%
		弱于大市	预期行业指数涨幅-5%以下

THANKS