UNIVERSITÀ DEGLI STUDI – CORSO DI ELETTRONICA DI POTENZA

Studio, Analisi Teorica e Riproduzione Sperimentale in LTspice: A Novel ZVZCS Full-Bridge DC/DC Converter Used for Electric Vehicles

Articolo di riferimento: M. Pahlevaninezhad, P. Das, J. Drobnik, P. K. Jain, A. Bakhshai
IEEE Transactions on Power Electronics, Vol. 27, No. 6, pp. 2752–2769, June 2012 (Paper #35)

SPECIFICHE DEL PROTOTIPO SPERIMENTALE REPLICATO IN LTSPICE (3 kW / 220 kHz — Tabella I, II, IV):

- Tensione bus DC in ingresso: Vdc = 400 V (da PFC Interleaved)
- Tensione nominale batteria: Vo = 300 V (range 235–431 V)
- Potenza nominale di uscita: Po = 3 kW (da 0 W No-Load a 3000 W)
- Frequenza di commutazione: fs = 220 kHz (Ts = 4.545 µs)
- Trasformatore HF (1 : 1.18): Lseq = Ls + Lleak = 11.8 µH integrata
- Circuiti ausiliari simmetrici: LAUX1 = LAUX2 = 67 µH, Ca = 2.2 µF (IPA = 3.39 A)
- Filtro di clamping secondario: Cf = 1 µF (subito dopo il ponte) + Lf = 80 µH
- Efficienza a pieno carico: 96.8% (vs 93.3% conv., +3.5%) | Zero Voltage Spikes!

1. Contesto Applicativo (EV On-Board Charger) e Problematica

Architettura AC/DC + DC/DC isolato a 220 kHz e criticità del convertitore Full-Bridge convenzionale (Fig. 1)

Architettura Caricabatterie EV e Requisiti (Fig. 12)

- Il caricabatterie di bordo (3 kW) comprende due stadi in cascata:
  1. PFC Boost Interleaved a 2 fasi (fsb = 50 kHz) -> Bus DC Vdc = 400 V.
  2. Full-Bridge DC/DC isolato ad alta frequenza (fs = 220 kHz) -> Vo = 300 V.
- Tre requisiti stringenti per la ricarica di batterie EV:
  - Mantenere lo ZVS da pieno carico (3 kW) fino a vuoto assoluto (0 W, fine carica).
  - Eliminare gli spike di tensione sui diodi raddrizzatori secondari.
  - Eliminare la modalità di ricircolo (Freewheeling Mode) e il Reverse Recovery.

Difetti del Convertitore Convenzionale (Fig. 1, Tabella V)

- Nel Full-Bridge convenzionale voltage-driven con induttore d'uscita Lf (Fig. 1):
  1. Connessione in serie di due induttori (Lleak e Lf) attraverso il ponte a diodi: durante la commutazione genera spike distruttivi > 700 V (richiede diodi da 1200 V!).
  2. Modalità di Freewheeling: quando v_AB = 0 V, i 4 diodi secondari cortocircuitano il trasformatore facendo circolare forte corrente reattiva senza trasferire potenza.
  3. Circuito ausiliario fortemente asimmetrico: LAUXA = 33 µH (IPA = 6.4 A) sul Leading Leg per compensare la corrente riflessa di Lf, contro LAUXB = 67 µH.

Fig. 1 (Paper): Convertitore Full-Bridge Convenzionale Voltage-Driven






Fig. 2 (Paper): Nuovo Convertitore Full-Bridge ZVZCS Proposto



2. Architettura della Nuova Topologia ZVZCS Proposta (Fig. 2)

Raddrizzatore Current-Driven con condensatore di clamping Cf = 1 µF, conduzione DCM/CRM e circuiti ausiliari simmetrici

Schema Elettrico del Convertitore ZVZCS Proposto (Fig. 2)



Componenti del Prototipo Sperimentale (Tabella I, II, IV vs Tabella V)

- MOSFET Primari S1..S4: STW77N65M5 (650 V, 65 A, Rdson = 32 mΩ) | Diodi Uscita: SiC CPW-0600-S010B (600 V, 10 A)
- Trasformatore HF: Rapporto spire Np : Ns = 1 : 1.18 (k = Np/Ns = 0.8475), Lseq = 11.8 µH integrata
- Circuiti Ausiliari: LAUX1 = LAUX2 = 67 µH, Ca1 = Ca2 = 2.2 µF (vs LAUXA = 33 µH, LAUXB = 67 µH nel convenzionale)
- Filtro d'Uscita: Cf = 1 µF (clamping diretto sul ponte) + Lf = 80 µH + Co = 10 µF verso batteria 300 V

Le 3 Innovazioni Strutturali della Topologia Proposta

1. Raddrizzatore Pilotato in Corrente + Clamping Cf = 1 µF

- Sul primario è presente l'induttore serie equivalente Lseq = Ls + Lleak = 11.8 µH (integrato nel trasformatore).
- Sul secondario, direttamente a valle del ponte a diodi D1..D4, è posto il condensatore Cf = 1 µF (seguito da Lf = 80 µH).
- Lseq agisce da generatore di corrente e Cf agisce da generatore di tensione che fissa (clampa) istantaneamente la tensione sui diodi a Vo = 300 V -> ZERO VOLTAGE SPIKES!
- Permette di usare diodi SiC Schottky da 600 V (CPW-0600-S010B).

2. Operazione in DCM / CRM dell'Induttore Serie Lseq

- Lseq = 11.8 µH opera in CRM a pieno carico (3 kW) e in DCM a tutti i carichi inferiori (0% ÷ 99%).
- La corrente is(t) scende naturalmente a 0 A prima della fine di ogni semiciclo: eliminato il Freewheeling!
- I diodi secondari D1..D4 si spengono a Corrente Zero (ZCS)!
- Il Leading Leg (S1, S2) commuta ON in ZVZCS e OFF in ZCS!

3. Circuiti Ausiliari Passivi Simmetrici (67 µH)


- Poiché is = 0 A quando commuta il Leading Leg, entrambi i rami richiedono la stessa corrente ausiliaria: LAUX1 = LAUX2 = 67 µH, Ca1 = Ca2 = 2.2 µF, IPA = IPB = 3.39 A (anche a vuoto 0 W!).

3. Analisi Teorica dei 7 Modi Operativi per Semiperiodo (Fig. 3 & Fig. 4)

Confronto diretto tra le forme d'onda teoriche dell'articolo e la simulazione LTspice su un semiciclo (t0 ÷ t7)

Fig. 3 — Forme d'Onda Ideali del Paper vs Forme d'Onda Simulate in LTspice sui 7 Modi Operativi

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)





Fig. 4 (Paper): Circuiti Equivalenti Modi I–VII



4. Modello Matematico Passo-Passo dei 7 Modi Operativi (Eq. 1–15, Fig. 5)

Equazioni analitiche delle transizioni ZVZCS (Leading Leg), ZVS (Lagging Leg) e ZCS (Diodi Secondari)

Modi I, II, III: Commutazione ZVZCS Leading Leg e Salita Corrente

Mode I (t0 ≤ t ≤ t1) — Spegnimento quasi-ZCS di S2:

• A t = t0, S2 si spegne con is(t0) = 0 A. La corrente ausiliaria IPA = 3.39 A scarica Cs1 e carica Cs2: $v_{AB}(t) = [IPA / (2 \cdot Cso)] \cdot (t - t0)$ (Eq. 2–3)

Mode II (t1 ≤ t ≤ t2) — Polarizzazione Diodi e Fine Scarica Cs1:

• A t = t1 i diodi secondari iniziano a condurre; a $t2 = t0 + 2 \cdot Vdc \cdot Cso / IPA$ la tensione su S1 raggiunge 0 V mentre is(t2) ≈ 0 A (Eq. 6–9).

Mode III (t2 ≤ t ≤ t3) — Turn-ON ZVZCS di S1 e Trasferimento Potenza:

• S1 si accende a Tensione Zero e Corrente Zero (ZVZCS)! Sull'induttore Lseq è applicata Vdc - k(Vo + 2Vd) ≈ 143.8 V e is(t) sale linearmente (+12.18 A/µs): $is(t) = [Vdc - k(Vo + 2Vd)] / (Ls + Lleak) \cdot (t - t2)$ (Eq. 10–12)

Modi IV, V, VI, VII: ZVS Lagging Leg, ZCS Diodi e Intervallo DCM

Mode IV (t3 ≤ t ≤ t4) — Turn-OFF S4 e Transizione ZVS Lagging Leg:

• S4 si spegne; la somma ip + IPB scarica Cs3 portando v_AB a 0 V (Eq. 13).

• A basso carico (Fig. 5) is si annulla a t3,4 e IPB completa la scarica ZVS generando la caratteristica doppia pendenza sul fronte di discesa di v_AB!

Mode V & VI (t4 ≤ t ≤ t6) — Turn-ON ZVS di S3 e Discesa a Zero di is:

• Con v_AB = 0 V, la tensione riflessa -k(Vo + 2Vd) ≈ -256.2 V fa scendere is(t) linearmente (-21.72 A/µs) mentre S3 si accende in ZVS a t = t5 (Eq. 15).


• A t = t6, is(t6) = 0 A -> I diodi secondari si spengono in ZCS!

Mode VII (t6 ≤ t ≤ t7) — Intervallo DCM a Corrente Nulla:


• is(t) = 0 A fino a fine semiciclo: zero corrente circolante e S1 si spegne in ZCS!

Fig. 5 — Sotto-Modi del Modo IV a Carico Leggero ($t_3 \to t_{3,4} \to t_4$): Paper vs LTspice

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)




5. Guadagno Statico in Tensione e Progetto di Lseq (Eq. 16–19, Fig. 6, 7, 9)

Derivazione della caratteristica di guadagno gv(ψ) = Vo/Vdc e condizione di Conduzione Critica (CRM) a 3 kW

Fig. 7 — Guadagno di Conversione $g_v(\psi)$ per Diversi Carichi R_e (30 Ω ÷ 300 Ω)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)




Fig. 6(a) — Corrente Induttore Serie $i_s(t)$ in DCM (50% Load)




Fig. 9 — Conduzione Critica (CRM) a Pieno Carico (3 kW, LTspice)






Fig. 6(b) — Tensione su L_{seq} per Mezzo Ciclo ($V_{dc} - kV_o$ e $-kV_o$)



Tensione su L_{seq} a Pieno Carico (CRM)



Analisi Stazionaria e Guadagno (Sezione III–IV)

1. Corrente Media Primaria su Semiciclo (Eq. 16):

• Dall'area del triangolo di corrente is(t) in DCM (Fig. 6):

Δt_up = ψ/ωs - td, Δt_tot = (Vdc / (k·Vo))·Δt_up

I_avg = [Vdc·(Vdc - k·Vo)] / [k·Vo·Ts·Lseq] · (ψ/ωs - td)²

2. Equazione del Guadagno Statico gv = Vo/Vdc (Eq. 18):

• Dal bilancio di potenza k·I_avg·Vo = Vo²/Re (con Re = Vbat/Ibat):

gv(ψ) = 2 / [k + √(k² + 8·Lseq / (Ts·Re·Dψ²))]

dove Dψ = ψ/π - 2·td/Ts e k = Np/Ns = 1/1.18 ≈ 0.8475.

• Limite a vuoto (Re → ∞): lim gv = 1/k = 1.18.

• Riprodotte esattamente tutte le 7 curve Mathcad di Fig. 7

per Re = 30, 50, 80, 120, 170, 230, 300 Ω!

3. Dimensionamento di Lseq in CRM a 3 kW (Eq. 25–26):

• Alla potenza nominale Po = 3 kW (Io = 10 A, Re = 30 Ω),

imponendo la Conduzione Critica (CRM, Fig. 9):

I_avg,pri = k·Io = Ip / 2 --> Ip = 2·k·Io ≈ 17–20.5 A


Lseq = [(Vdc - k·Vo) / (2·Io)] · (ψ/ωs - td) · (Ts/2) = 11.8 μH!

6. Progetto dei Circuiti Ausiliari Simmetrici e Verifica ZVZCS (Eq. 20–24, Fig. 8)


Dimensionamento di LAUX1 = LAUX2 = 67 µH e prova diretta delle commutazioni ZVZCS, ZVS e ZCS in LTspice


Fig. 8 — Forme d'Onda dei Circuiti Ausiliari Simmetrici (Leading Leg A e Lagging Leg B)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)





Dimensionamento Circuiti Ausiliari (Sezione IV-A)

1. Perché i Circuiti Ausiliari sono Simmetrici?

- Poiché la corrente primaria is(t) è sempre ZERO all'istante di commutazione del Leading Leg, il circuito ausiliario non deve contrastare alcuna corrente primaria riflessa.
- Entrambi i rami richiedono quindi la stessa identica corrente per caricare/scaricare 2·Cso nel dead-time td!

2. Corrente di Picco IPA = IPB (Eq. 20):

- I partitori Ca1 = Ca2 = 2.2 µF fissano il centro a Vdc/2 = 200 V:

  IPA = IPB = Vdc / (8 · LAUX · fs)

  = 400 V / (8 × 67 µH × 220 kHz) = 3.392 A (≈ 2.0 Arms)

3. Bilancio Energetico ZVS e Dead-Time (Eq. 21–24):

- (1/2)·LAUX·IPA² ≥ Cso·Vdc² --> LAUX = 1 / (128·Cso·fs²) = 67 µH
- Dead-time richiesto: td = 2·Cso·Vdc / IPA ≈ 250 ns.

4. Vantaggio Energetico rispetto al Convenzionale:

- Sul Leading Leg, LAUX1 = 67 µH (IPA = 3.39 A) anziché 33 µH (IPA = 6.4 A): corrente dimezzata e perdite 4x inferiori!

7. Integrazione Magnetica di Lseq nel Trasformatore e Clamping Cf (Fig. 10 & 11)

Realizzazione di Lseq = 11.8 µH tramite spaziatura assiale degli avvolgimenti (Eq. 27–31) e calcolo di Cf = 1 µF (Eq. 32)

Fig. 11 — Forme d'Onda del Condensatore d'Uscita C_f a Carico Tipico (a) e Pieno Carico (b)





Fig. 10(a) — Profilo di Campo Magnetico $H(y)$ nel Trasformatore **Fig. 10(b) — Taratura di L_{seq} tramite la Distanza c (Eq. 31)**



Integrazione Magnetica e Filtro Cf (Sezione IV-B/C)

1. Integrazione di Lseq = 11.8 µH nel Trasformatore (Fig. 10):

- Anziché usare un induttore serie esterno (che introdurrebbe perdite nel nucleo/rame e interferenze EMI sul PCB), Lseq è integrata come induttanza di dispersione del trasformatore HF.
- Rocchetto ad avvolgimenti separati top-bottom a distanza c.
- Dal profilo trapezoidale del campo magnetico H(y) (Eq. 27–31):
  l_eq = (µ0 / h) · N1² · [c + (b1 + b2)/3] = 11.8 µH
- Variando la quota di isolamento c (≈ 6.5 mm) si ottiene il valore esatto di 11.8 µH e un ottimo isolamento galvanico HV!

2. Condensatore di Clamping Cf = 1 µF (Eq. 32, Fig. 11):

- Posto immediatamente all'uscita del ponte a diodi D1..D4, assorbe il ripple di corrente a 2·fs = 440 kHz e blocca la tensione inversa dei diodi a Vo = 300 V:
  Cf = Io / (8 · fs · ΔVCf) --> Scelto Cf = 1 µF (400 Vdc).
- A pieno carico (Io = 10 A), il ripple picco-picco su Cf è ΔVCf ≈ 5.68 V (< 1.9%), poi ulteriormente filtrato da Lf = 80 µH.

8. Implementazione Circuitale in LTspice: Guida ai 13 File .asc e .plt

Circuiti completi pronti all'uso con convergenza istantanea (~0.5 s) e direttive automatiche di misura (.meas)

Modellazione SPICE Fedele alle Tabelle I, II, IV e V

• Tutti i 13 circuiti .asc sono simulabili istantaneamente (~0.5 secondi)
  grazie al pre-caricamento del punto di lavoro stazionario (.ic / uic).
• Componenti del Convertitore ZVZCS Proposto:
  - Bus ingresso: Vbus = 400 V (Cbus = 1.4 mF) | Frequenza: fs = 220 kHz.
  - MOSFET S1..S4 (STW77N65M5): VDMOS(Vds=650 Ron=0.032) + Cso.
  - Circuiti ausiliari simmetrici: Laux1 = Laux2 = 67 µH, Ca = 2.2 µF.
  - Induttore serie integrato: Lseq = 11.8 µH + trasformatore 1 : 1.18
    (Lpri = 400 µH, Lsec = 556.96 µH, K1 Lpri Lsec 1).
  - Ponte diodi SiC (CPW-0600-S010B) + Cf = 1 µF + Lf = 80 µH + Co = 10 µF.
• Convertitore Convenzionale di Confronto (Tabella V, Fig. 14):
  - LauxA = 33 µH, LauxB = 67 µH, Lleak = 1.8 µH, Lf = 80 µH direttamente
    a valle del ponte a diodi (senza Cf di clamping) -> Riproduce gli spike > 700 V!

Elenco Completo dei 13 File .asc (+ .plt, .raw, .log)

Nella radice della cartella di progetto:

1. Proposed_ZVZCS_FullBridge.asc (+ .plt) — Circuito principale
2. Conventional_FullBridge_Comparison.asc (+ .plt) — Convenzionale

Nella sottocartella circuiti_ltspice/ (uno per ogni figura del paper):

3. Fig14a_Conventional_10pct_Load.asc (Conv. 10% Load - 300 W)
4. Fig14b_Conventional_100pct_FullLoad.asc (Conv. 100% Load - 3000 W)
5. Fig15_Proposed_NoLoad_0W.asc (Proposto No-Load - 0 W)
6. Fig16_Proposed_10pct_Load_300W.asc (Proposto 10% Load - 300 W)
7. Fig17_Proposed_25pct_Load_750W.asc (Proposto 25% Load - 750 W)
8. Fig18_Proposed_50pct_Load_1500W.asc (Proposto 50% Load - 1500 W)
9. Fig19_Proposed_70pct_Load_2100W.asc (Proposto 70% Load - 2100 W)
10. Fig20_Proposed_85pct_Load_2550W.asc (Proposto 85% Load - 2550 W)
11. Fig21_Proposed_100pct_FullLoad_3000W.asc (Proposto 100% Load - 3 kW)

Angoli di Phase-Shift ψ e Grandezze Simulate su Tutto il Range di Potenza (0 W ÷ 3000 W)


• Modulazione Phase-Shift a fs = 220 kHz (Ts = 4.545 µs, dead-time td = 250 ns) con regolazione di Vo = 300.0 V su tutti i punti di carico:
  - Fig. 15 (No-Load, 0 W): ψ = 14.0° -> Ip = 0.35 A, Is,rms = 0.08 A, IPA = 3.25 A, VD,max = 301.1 V (ZVS mantenuto a vuoto!)
  - Fig. 16 (10% Load, 300 W): ψ = 50.5° -> Ip = 5.42 A, Is,rms = 2.05 A, IPA = 3.28 A, VD,max = 303.5 V (Clamped, Zero Spikes)
  - Fig. 17 (25% Load, 750 W): ψ = 75.5° -> Ip = 9.07 A, Is,rms = 4.12 A, IPA = 3.26 A, VD,max = 304.3 V (Clamped, Zero Spikes)
  - Fig. 18 (50% Load, 1.5kW): ψ = 105.0° -> Ip = 13.78 A, Is,rms = 7.18 A, IPA = 3.34 A, VD,max = 304.0 V (Clamped, Zero Spikes)
  - Fig. 19–21 (70%, 85%, 100% Full Load 3 kW): ψ = 124.0° / 135.5° / 154.0° -> Ip = 20.49 A a 3 kW (CRM), VD,max = 306.0 V, η = 96.8%!

9. Risultati Sperimentali vs LTspice: Convertitore Convenzionale (Fig. 14a & 14b)


Verifica degli spike di tensione (> 700 V) e del gradino di Freewheeling al 10% (300 W) e 100% del carico (3 kW)

Fig. 14 — Convertitore Full-Bridge Convenzionale con Circuito Ausiliario (10% Carico e Pieno Carico)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)





(a)



(b)

Replica Simulazione LTspice (.asc)





Analisi Fig. 14 (Convenzionale)

Risultati Sperimentali & LTspice:


- Fig. 14(a) — 10% Load (300 W):
  - Tensione secondaria v_sec affetta da forti oscillazioni e spike fino a 577.9 V (per risonanza Lleak-Lf).
  - Corrente ausiliaria Leading Leg doppia: IPA = 6.36 A (LAUXA=33µH).
- Fig. 14(b) — 100% Load (3000 W):
  1. Evidente gradino a 0 V (Freewheeling Mode) su v_sec mentre la corrente in Lleak si inverte da -Io/k a +Io/k.
  2. Violento Voltage Spike di 706.3 V (oltre 2× Vo!) che costringe a usare diodi da 1200 V (η = 93.3%).

10. Risultati Sperimentali vs LTspice: Convertitore Proposto a Vuoto (Fig. 15)


Funzionamento No-Load (Po = 0 W, ψ = 14.0°): Commutazione ZVS morbida e assenza totale di spike

Fig. 15 — Convertitore ZVZCS Proposto a Vuoto (No-Load, P_o = 0 W)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)



C1 (Gold) v_D: 200 V/div | C2 (Pink) v_sec: 200 V/div | C3 (Blue) v_AB: 160 V/div | C4 (Green) i_s: 5.00 A/div (Pk=0.35A)

Analisi Fig. 15 (No-Load — 0 W)

Risultati Misurati in LTspice:


- Tensione di ingresso: Vdc = 400 V
- Tensione di uscita: Vo = 300.01 V
- Phase-shift: ψ = 14.0° (impulso attivo minimo per mantenere 300 V).
- Corrente induttore serie i_s:
  - Picco: Ip = 0.35 A (quasi zero!)
  - Valore efficace: Is,rms = 0.08 A
- Corrente ausiliaria simmetrica:
  - IPA = 3.25 A, IPB = 3.23 A
  - Fronti di v_AB perfettamente morbidi in ZVS anche a vuoto!
- Tensione diodi d'uscita v_D:
  - Bloccata a 301.1 V (Zero Spikes).

11. Risultati Sperimentali vs LTspice: Convertitore Proposto al 10% (Fig. 16)


Carico 10% (Po = 300 W, Re = 300 Ω, ψ = 50.5°): Conduzione Discontinua (DCM) e clamping perfetto a -300 V

Fig. 16 — Convertitore ZVZCS Proposto al 10% del Carico (300 W)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)



Analisi Fig. 16 (10% Load — 300 W)

Risultati Misurati in LTspice:


- Tensione di uscita: Vo = 299.92 V
- Angolo di phase-shift: ψ = 50.5°
- Corrente induttore serie i_s (DCM):
  - Picco: Ip = 5.42 A (~1.08 div sulla scala da 5.0 A/div, identico all'oscillogramma sperimentale!).
  - Valore efficace: Is,rms = 2.05 A.
- Tensione diodo d'uscita v_D:
  - Perfettamente piatta a -300 V (VD,max = 303.5 V contro i 577.9 V della Fig. 14a!).
  - Morbida oscillazione DCM attorno a -150 V nel Modo VII (is = 0 A).

12. Risultati Sperimentali vs LTspice: Convertitore Proposto al 25% (Fig. 17a & 17b)


Carico 25% (Po = 750 W, Re = 120 Ω, ψ = 75.5°): Vista panoramica (1 µs/div) e ingrandimento (250 ns/div)


Fig. 17 — Convertitore ZVZCS Proposto al 25% del Carico (750 W): (a) 1 µs/div e (b) Zoom 250 ns/div

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)





Analisi Fig. 17 (25% Load — 750 W)

Risultati Misurati in LTspice:

- Tensione di uscita: Vo = 299.88 V
- Angolo di phase-shift: ψ = 75.5°
- Corrente induttore serie i_s (DCM):
  - Picco: Ip = 9.07 A (scala 5 A/div)
  - Valore efficace: Is,rms = 4.12 A
- Dettaglio Zoom 250 ns/div (Fig. 17b):
  1. Durante l'intero fronte di salita di v_AB (~250 ns = 1 div), la corrente i_s resta a 0 A -> Accensione ZVZCS del Leading Leg!
  2. Clamping perfetto di Cf = 1 µF su v_D (VD,max = 304.3 V) sia al turn-on sia al turn-off ZCS.

13. Risultati Sperimentali vs LTspice: Convertitore Proposto al 50% (Fig. 18a & 18b)


Carico 50% (Po = 1500 W, Re = 60 Ω, ψ = 105.0°): Verifica delle pendenze di salita/discesa di is(t)

Fig. 18 — Convertitore ZVZCS Proposto al 50% del Carico (1500 W): (a) 1 µs/div e (b) Zoom 250 ns/div

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)





(a)



(b)

Replica Simulazione LTspice (.asc)





Analisi Fig. 18 (50% Load — 1500 W)

Risultati Misurati in LTspice:


- Tensione di uscita: Vo = 299.91 V
- Angolo di phase-shift: ψ = 105.0°
- Corrente induttore serie i_s (DCM):
  - Picco: Ip = 13.78 A (10 A/div)
  - Valore efficace: Is,rms = 7.18 A
- Verifica Pendenze in Fig. 18(b):
  - Salita (Modo III, ~1.0 µs = 4 div):
    di/dt = +12.18 A/µs (Eq. 10).
  - Discesa (Modi V–VI, ~0.56 µs):
    di/dt = -21.72 A/µs (Eq. 15).
- Tensione diodo d'uscita v_D:
  - VD,max = 304.0 V (Zero Spikes!).
  - Rendimento a 1.5 kW: η = 95.3%.

14. Risultati Sperimentali vs LTspice: Convertitore Proposto al 70% (Fig. 19a & 19b)

Carico 70% (Po = 2100 W, Re = 42.86 Ω, ψ = 124.0°): Funzionamento ad alta potenza con spegnimento ZCS


Fig. 19 — Convertitore ZVZCS Proposto al 70% del Carico (2100 W): (a) 1 µs/div e (b) Zoom 250 ns/div


Risultato Sperimentale del Paper (Oscilloscopio LeCroy)





Replica Simulazione LTspice (.asc)





Analisi Fig. 19 (70% Load — 2100 W)

Risultati Misurati in LTspice:

- Tensione di uscita: Vo = 300.04 V
- Angolo di phase-shift: ψ = 124.0°
- Corrente induttore serie i_s:
  - Picco: Ip = 16.94 A (10 A/div)
  - Valore efficace: Is,rms = 9.42 A
- Comportamento Dinamico:
  - L'intervallo di conduzione dei diodi copre ormai la maggior parte del semiperiodo Ts/2.
  - L'intervallo discontinuo Modo VII si riduce ma garantisce ancora lo spegnimento ZCS completo!
- Rendimento a 2.1 kW: η = 96.7%.

15. Risultati Sperimentali vs LTspice: Convertitore Proposto all'85% (Fig. 20a & 20b)


Carico 85% (Po = 2550 W, Re = 35.29 Ω, ψ = 135.5°): Avvicinamento al regime di Conduzione Critica (CRM)

Fig. 20 — Convertitore ZVZCS Proposto al 85% del Carico (2550 W): (a) 1 µs/div e (b) Zoom 250 ns/div

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)





(a)



(b)

Replica Simulazione LTspice (.asc)





Analisi Fig. 20 (85% Load — 2550 W)

Risultati Misurati in LTspice:

- Tensione di uscita: Vo = 300.12 V
- Angolo di phase-shift: ψ = 135.5°
- Corrente induttore serie i_s:
  - Picco: Ip = 19.14 A (10 A/div)
  - Valore efficace: Is,rms = 10.95 A
- Tensione diodo d'uscita v_D:
  - VD,max = 303.8 V (Zero Spikes!).
  - La corrente i_s si azzera poco prima della commutazione del Leading Leg successivo.
- Punto di massimo rendimento dell'intero convertitore: η = 97.1%!

16. Risultati Sperimentali vs LTspice: Pieno Carico 100% — 3 kW (Fig. 21)


Carico Nominale 100% (Po = 3000 W, Re = 30 Ω, ψ = 154.0°): Conduzione Critica (CRM) e Zero Voltage Spikes

Fig. 21 — Convertitore ZVZCS Proposto a Pieno Carico (100% Load, 3 kW — Conduzione Critica CRM)

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)



Analisi Fig. 21 (100% Load — 3 kW)

Risultati Misurati in LTspice:

- Potenza di uscita: Po = 3000 W
- Tensione di uscita: Vo = 299.77 V
- Angolo di phase-shift: ψ = 154.0°
- Corrente induttore serie i_s (CRM):
  - Picco: Ip = 20.49 A (~0.82 div sulla scala da 25.0 A/div).
  - Valore efficace: Is,rms = 11.83 A.
  - Tocca esattamente 0 A all'inizio del semiciclo successivo (CRM)!
- Tensione diodo d'uscita v_D:
  - Onda quadra perfetta a -300 V (VD,max = 306.0 V vs 706.3 V del convenzionale in Fig. 14b!).

17. Risultati Sperimentali vs LTspice: Corrente Circuito Ausiliario (Fig. 22a & 22b)


Verifica dell'indipendenza dal carico della corrente ausiliaria i_AUX (IPA = IPB = 3.39 A) a 25% e 100% del carico


Fig. 22 — Corrente nel Circuito Ausiliario a Diversi Carichi: (a) Carico Leggero e (b) Pieno Carico

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)





Analisi Fig. 22 (Circuito Ausiliario)

Risultati Misurati in LTspice:


- Induttori ausiliari simmetrici:
  LAUX1 = LAUX2 = 67 µH
- Partitori capacitivi:
  Ca1 = Ca2 = 2.2 µF (Vmid = 200 V)
- Corrente triangolare i_AUX:
  - Picco teorico Eq. (20): 3.39 A
  - Picco LTspice a 25% (Fig. 22a):
    IPA = 3.37 A (scala 2.5 A/div)
  - Picco LTspice a 100% (Fig. 22b):
    IPA = 3.39 A (scala 2.0 A/div)
- Il picco ±3.39 A coincide sempre con i fronti di commutazione di v_AB garantendo lo ZVS a ogni carico!

18. Curve di Efficienza Sperimentali vs LTspice (Fig. 23, 10% ÷ 100% Load)


Guadagno di +3.5% a pieno carico (96.8% vs 93.3%) grazie all'assenza di Freewheeling e all'uso di diodi SiC da 600 V

Fig. 23 — Confronto Curve di Rendimento (10% ÷ 100% del Carico): Paper vs LTspice

Risultato Sperimentale del Paper (Oscilloscopio LeCroy)



Replica Simulazione LTspice (.asc)



Analisi del Rendimento (Fig. 23)

Confronto Efficienza vs Carico:

Carico (%)	Proposto	Convenz.	Delta
10% (300W)	86.8 %	86.0 %	+0.8 %
20% (600W)	91.7 %	91.1 %	+0.6 %
30% (900W)	93.3 %	92.2 %	+1.1 %
50% (1.5k)	95.3 %	93.4 %	+1.9 %
70% (2.1k)	96.7 %	94.1 %	+2.6 %
90% (2.7k)	97.2 %	93.6 %	+3.6 %
100% (3.0k)	96.8 %	93.3 %	+3.5 %

Perché il Proposto Supera il 96.8%?

1. Eliminazione totale del Freewheeling.
2. Spegnimento ZCS dei diodi d'uscita (zero perdite di reverse recovery).
3. Diodi da 600 V (minor Vf rispetto a 1200 V).
4. Corrente ausiliaria Leading Leg dimezzata.

19. Tabella Riassuntiva di Tutte le Misure Estratte da LTspice (.meas)

Valori numerici estratti automaticamente dai log SPICE su tutte le 9 condizioni sperimentali del paper

Caso / Figura	Topologia	Carico	Po (W)	ψ (°)	Vo Medio	Ip Picco	Is,rms	IPA Lead	IPB Lag	VD,max Diodi	η (%)
Fig. 14(a)	Convenzionale	10%	300 W	116.0°	300.37 V	7.09 A	3.84 A	6.36 A	3.35 A	577.9 V (Spike!)	86.0%
Fig. 14(b)	Convenzionale	100%	3000 W	128.5°	299.97 V	15.56 A	11.85 A	6.42 A	3.36 A	706.3 V (Spike!)	93.3%
Fig. 15	Proposto ZVZCS	0%	0 W	14.0°	300.01 V	0.35 A	0.08 A	3.25 A	3.23 A	301.1 V (Clamped)	—
Fig. 16	Proposto ZVZCS	10%	300 W	50.5°	299.92 V	5.42 A	2.05 A	3.28 A	3.36 A	303.5 V (Clamped)	86.8%
Fig. 17(a,b)	Proposto ZVZCS	25%	750 W	75.5°	299.88 V	9.07 A	4.12 A	3.26 A	3.37 A	304.3 V (Clamped)	92.6%
Fig. 18(a,b)	Proposto ZVZCS	50%	1500 W	105.0°	299.91 V	13.78 A	7.18 A	3.34 A	3.33 A	304.0 V (Clamped)	95.3%
Fig. 19(a,b)	Proposto ZVZCS	70%	2100 W	124.0°	300.04 V	16.94 A	9.42 A	3.31 A	3.33 A	303.7 V (Clamped)	96.7%
Fig. 20(a,b)	Proposto ZVZCS	85%	2550 W	135.5°	300.12 V	19.14 A	10.95 A	3.34 A	3.34 A	303.8 V (Clamped)	97.1%
Fig. 21	**Proposto ZVZCS**	**100%**	**3000 W**	**154.0°**	**299.77 V**	**20.49 A**	**11.83 A**	**3.33 A**	**3.34 A**	**306.0 V (Clamped)**	**96.8%**

Piena Corrispondenza tra Teoria, Prototipo Sperimentale e Simulazione LTspice

- Nel convertitore proposto la tensione massima sui diodi d'uscita resta bloccata tra 301.1 V e 306.0 V da 0 W a 3000 W (contro 706.3 V del convenzionale).
- Le correnti di picco degli induttori ausiliari simmetrici (IPA ≈ 3.33 A, IPB ≈ 3.34 A) coincidono al centesimo con il valore teorico Eq. (20) (3.39 A).

20. Sistema Completo AC/DC per Veicoli Elettrici e Prototipo (Fig. 12 & Fig. 13)

Integrazione dello stadio PFC Interleaved Boost con il convertitore Full-Bridge ZVZCS a 220 kHz

Fig. 12 (Paper): Architettura Completa del Caricabatterie EV AC/DC a 2 Stadi





Fig. 13 (Paper): Prototipo Sperimentale 3 kW



Caratteristiche del Sistema Integrato AC/DC + DC/DC (Tabella I, II, III)

- Stadio 1 — Interleaved Boost PFC (fsb = 50 kHz): Ingresso universale 170–267 VAC, Lpfc1 = Lpfc2 = 530 µH, MOSFET STW77N65M5, diodi SiC CPW-0600S010B, condensatore di bus Cbus = 1.4 mF regolato a Vdc = 400 V con fattore di potenza unitario.
- Stadio 2 — Full-Bridge ZVZCS DC/DC (fsf = 220 kHz): Isolamento galvanico ad alta frequenza, regolazione di tensione/corrente della batteria HV (235–431 VDC, nominale 300 V) fino a 3 kW con densità di potenza ed efficienza ai vertici della categoria.

21. Conclusioni e Punti Chiave per la Discussione Orale

Sintesi dei contributi scientifici verificati e guida alla dimostrazione interattiva in LTspice

Riepilogo dei Risultati Raggiunti

1. Analisi matematica completa dei 7 Modi Operativi (Eq. 1–15), del guadagno statico gv(ψ) (Eq. 16–19) e delle equazioni di progetto di LAUX1,2, Lseq integrata e Cf (Eq. 20–32).
2. Realizzazione di 13 circuiti LTspice (.asc + .plt) che simulano in ~0.5 s ogni singolo punto operativo del paper.
3. Riproduzione fedele di tutte le figure teoriche e sperimentali (Fig. 3, 5, 6, 7, 8, 9, 10, 11, 14a/b, 15, 16, 17, 18, 19, 20, 21, 22, 23).
4. Verifica sperimentale/SPICE: Zero Voltage Spikes sui diodi (301–306 V vs 706 V conv.), ZVZCS sul Leading Leg, ZVS sul Lagging Leg da 0 W a 3 kW, e +3.5% di efficienza a pieno carico.

Risposte Sintetiche alle Domande Chiave d'Esame

- Perché non ci sono spike sui diodi secondari?
  Perché Cf = 1 µF è posto subito dopo il ponte a diodi e Lseq agisce da generatore di corrente (current-driven rectifier): Cf clampa rigidamente la tensione dei diodi a Vo = 300 V.
- Perché i circuiti ausiliari sono simmetrici (67 µH)?
  Perché in DCM/CRM is = 0 A quando commuta il Leading Leg, quindi LAUX1 non deve compensare alcuna corrente riflessa.
- Come si avvia la dimostrazione live in LTspice?
  Basta aprire qualsiasi file .asc (es. Proposed_ZVZCS_FullBridge.asc o Fig21_Proposed_100pct_FullLoad_3000W.asc) e premere Run!

