




FAMIGLIE LOGICHE STORICHE

PORTE LOGICHE ELEMENTARI

Famiglie Logiche Storiche

Corso di Microelettronica

Laurea Magistrale in Ingegneria Elettronica

Dipartimento di Ingegneria dell'Informazione - Università degli Studi di Brescia


Zsolt M. Kovács - Vajna

Questo materiale è riservato esclusivamente agli iscritti al Corso: la sua vendita o distribuzione, anche solo parziale e in qualunque forma e anche solo per uso interno o didattico, senza autorizzazione scritta da parte dell'autore, è vietata e sarà perseguita a norma di legge.

GENESI DEI SEGNALE DIGITALI


Segnale Analogico

- ✓ molta informazione
- ✓ rumore, distorsione




Segnale Digitale
(es. a 4 livelli)

- ✓ poca informazione
- ✓ robusto



SEGNALE BINARIO



Da un punto di vista matematico, una variabile logica o *booleana* può assumere due soli valori (0/1, vero/falso):

$$x \in \{0,1\}$$

Anche i risultati delle funzioni logiche appartengono allo stesso dominio binario. Ad esempio, l'operazione di inversione logica è definita dalla seguente:

$$y = \bar{x} : \{x = 0 \Rightarrow y = 1; x = 1 \Rightarrow y = 0\}$$

Da un punto di vista fisico, i valori logici vengono convertiti in grandezze elettriche continue, e l'interpretazione di queste grandezze secondo opportuni livelli porta alla realizzazione di circuiti digitali: il circuito ha comunque un “comportamento analogico”.

È importante che i circuiti possano essere considerati unilaterali per non creare retroazioni tali da modificare le grandezze in ingresso (la totale unilateralità non è raggiungibile)

Si considera “**famiglia logica**” l’insieme delle topologie circuitali che realizzano diverse funzioni logiche che hanno in comune:

- il nucleo (o principio) di funzionamento, inteso come topologia di base
- le tensioni di alimentazione, i livelli logici di ingresso e di uscita
- la tecnologia realizzativa

Le famiglie logiche possono essere classificate come “statiche” o “dinamiche”:



- **famiglie logiche *statiche***: il valore logico in uscita dipende solo dagli ingressi (a transitorio esaurito).
- **famiglie logiche *dinamiche***: l’uscita dipende sia dagli ingressi che dal tempo (a transitorio iniziale esaurito, l’uscita permane al valore dipendente dagli ingressi solo per un tempo finito).

- **Costo**
- **Densità di integrazione**
- **Margine di immunità ai disturbi**
- ***Swing* logico**
- **Soglia logica**
- ***Fan-out***
- ***Fan-in***
- **Tempi caratteristici (propagazione e commutazione)**
- **Potenza dissipata (statica e dinamica)**
- **Prodotto ritardo-consumo**

Per una famiglia logica integrata il costo viene inteso per *bit*.

- **Complessità di processo**
 - numero di maschere
 - tipo di passi di processo
 - tempi di realizzazione
- **Area**
 - complessità circuitale

→ **Resa**




Una famiglia logica è tanto più pregiata quanto minore è l'occupazione di area del circuito e il consumo di potenza a parità di funzione logica.


- **Maggiore velocità**
- **Incremento di affidabilità**
- **Incremento di resa**
- **Diminuzione del costo**

MARGINE DI IMMUNITÀ AI DISTURBI



Noise Margin: NM



CASO IDEALE



DEFINIZIONE DI NM




NM definito su caratteristica statica a vuoto

$$|A_v| > 1 \rightarrow NM > 0$$

$$NM_H = V_{OHm} - V_{IHm}$$

$$NM_L = V_{ILM} - V_{OLM}$$


$$NM = \min\{NM_L, NM_H\}$$



'0' $\Rightarrow V_{OL}$


'1' $\Rightarrow V_{OH}$

$$SW = V_{OHM} - V_{OLm}$$




IMPORTANZA DEL GUADAGNO




$$|A_v| > 1$$




$$|A_v| < 1$$




RIGENERAZIONE DEI VALORI









$$\begin{cases} V_O = f(V_I) \\ V_O = V_I \end{cases}$$

$V_O = V_I = V_M$




- **Nel caso ideale: $NM = NM_L = NM_H = V_{DD} / 2$ (ΔV)**
- **Se la caratteristica non è centrata in $V_{DD} / 2$, NM cala**
- **Essendo $|A_v| > 1$ fra A e B, le famiglie logiche devono contenere componenti attivi**
- **Grazie al guadagno, i valori logici sono ripristinati**
- **NM è definito sulla caratteristica statica a vuoto**

ESEMPIO : RTL




DIPENDENZA DA V_{CC}




***fan-out* è il numero N di porte logiche dello stesso tipo connesse all'uscita**

- All'aumentare del *fan-out*, normalmente il valore logico alto diminuisce, mentre il valore logico basso cresce.
 - Se la porta di ingresso non assorbe corrente, non vi è limitazione sul numero di porte logiche collegabili (è vero solo in condizioni statiche).
 - Se la tensione alla porta di uscita non dipende dalla corrente erogata (resistenza di uscita nulla), non c'è limitazione sul *fan-out* (assurdo).
- Quanto minore è la resistenza di uscita della porta logica e quanto maggiore è la resistenza di ingresso, tanto più porte logiche possono essere collegate all'uscita.




RTL CARICATO



ESEMPIO: *FAN-OUT* MASSIMO

Caso critico: $V_I = V_{IL}$

$$\rightarrow V_O > V_{IHm}$$





$$V_O = V_{CC} - n I_B R_C > V_{IHm}$$

$$n < \frac{V_{CC} - V_{IHm}}{I_B R_C} = \frac{V_{CC} - V_{IHm}}{V_{IHm} - V_{belHm}} \frac{R_B}{R_C} = 25.2$$


In realtà, $n \approx 5$ per
variazioni di parametri e
intervallo di temperatura

fan-in rappresenta il numero M di ingressi che ha la porta logica

- All'aumentare del *fan-in*, cresce la complessità della porta logica,
- inoltre, possono degenerare le caratteristiche statiche e dinamiche della porta logica.
- Le topologie che soffrono di limitazione del *fan-in* sono quelle in cui gli ingressi vengono disposti fra blocchi circuitali collegati in serie.




TEMPI CARATTERISTICI



dovuto all'ipotesi che V_M sia a metà dello SW

$$t_p = \frac{t_{pHL} + t_{pLH}}{2}$$



t_p : tempo di propagazione

t_f : tempo di discesa

t_r : tempo di salita

- **Potenza Massima** : linee di alimentazione

$$P_{\text{MAX}} = I_{\text{MAX}} V_{\text{alim.}} = \mathbf{\max}[p(t)]$$

- **Potenza Media** : raffreddamento o uso delle batterie

$$P_{\text{MED}} = \frac{1}{T} \int_0^T p(t) \, dt = \frac{V_{\text{alim.}}}{T} \int_0^T I_{\text{tot}}(t) \, dt$$

Condizioni Statiche

A tutte le combinazioni logiche (L/H) degli ingressi corrisponde una particolare potenza dissipata dal circuito. Nel caso dell'invertitore, gli ingressi possono assumere due soli valori logici:

$$L \rightarrow P_{sL}$$

$$H \rightarrow P_{sH}$$


La potenza statica dissipata P_s rappresenta il valore massimo della potenza dissipata fra tutte le combinazioni logiche possibili degli ingressi. Nel caso dell'invertitore:

$$P_s = \max[P_{sL}, P_{sH}]$$

PUÒ essere ≈ 0

POTENZA DINAMICA

La potenza dinamica P rappresenta: l'energia dissipata per ciascuna commutazione moltiplicata per la frequenza delle commutazioni.



$$E = \int_0^\infty V_{DD} I_{DD} dt = V_{DD} \int_0^\infty C \frac{dV_O}{dt} dt$$
$$= C V_{DD} \int_{V_{OL}}^{V_{OH}} dV_O = C V_{DD} (V_{OH} - V_{OL})$$

$$P_d = C V_{DD} (V_{OH} - V_{OL}) f$$

$\uparrow$
 $\frac{\alpha}{T}$


attività di
commutazione

Se $V_{OL} \approx 0$ e $V_{OH} \approx V_{DD} \rightarrow P_d = C V_{DD}^2 f$

Energia immagazzinata = $E_C = C \frac{V_{DD}^2}{2}$


NON può essere 0 se $f > 0$

CONFRONTO FRA P_s E P_d



Esiste sempre, ma non è
sempre raggiunto

ESEMPIO : RTL




I : ideale!

O : capacitivo!

$V_{CC} = 3\text{V}$

$I_s = 10\text{fA}$
 $\Phi_T = 25\text{mV}$
 $\beta_F = 50$
 $\beta_R = 0.1$
 $\tau_{F,R} = 0$
 $C_{jX0} = 0$



$$P_{sL} = 0\text{W}$$

$$P_{sH} = V_{CC} I_C + V_{IH} I_B = 3\text{V} \cdot 4.57\text{mA} + 3\text{V} \cdot 5.13\text{mA} = 29.1\text{mW}$$

$$P_s = V_{CC} I_C + V_{CC} I_B = V_{CC} \frac{V_{CC} - V_{OL}}{R_C} + V_{CC} \frac{V_{CC} - V_{BE}}{R_B} \approx V_{CC}^2 \left(\frac{1}{R_C} + \frac{1}{R_B} \right) = 34\text{mW}$$

$$t_p = \frac{t_{pLH} + t_{pHL}}{2} \approx \frac{t_{pLH}}{2} \quad \frac{V_{CC} - V_O}{R_C} = C \frac{dV_O}{dt} \quad t_p \approx \frac{R_C C}{2} \ln \frac{V_{CC} - V_{OL}}{V_{CC} - V_{O50\%}} = 427\text{ps}$$

PRODOTTO RITARDO-CONSUMO

Power-Delay Product: PDP

Definizione: Potenza Media Spesa Durante Una Singola
Commutazione Moltiplicata per il Tempo di Ritardo
(= energia per singola commutazione)

$$PDP = P_{MED} \times t_p$$

$$\text{RTL: } P_s \approx V_{CC}^2 \left(\frac{1}{R_C} + \frac{1}{R_B} \right) \quad P_d = C V_{CC}^2 f \quad t_p \approx \frac{R_C C}{2} \ln \frac{V_{CC} - V_{OL}}{V_{CC} - V_{O50\%}}$$

$$\frac{1}{R_B} \gg C \text{ 1Hz} \quad P_{MED} \approx P_s \quad PDP \approx P_s t_p \approx \left(1 + \frac{R_C}{R_B} \right) \frac{V_{CC}^2 C}{2} \ln \frac{V_{CC} - V_{OL}}{V_{CC} - V_{O50\%}}$$

$R_C \downarrow$

$\rightarrow$

$P_s \uparrow$

$t_p \downarrow$

$R_C \uparrow$

$\rightarrow$

$P_s \downarrow$

$t_p \uparrow$

$PDP \approx \text{costante}$

R_B volte meno
sensibile a R_C di t_p

NUMERO DI PORTE PER *CHIP*

Spesso il costo di un IC è in gran parte formato dal costo del contenitore (maggiore è la potenza P_{cont} che riesce a smaltire e più costa).

$$N_{MAX\ gate} = \frac{P_{cont}}{P_{gate}} = \frac{P_{cont}}{P_d + P_s}$$

Esempio: $P_{cont} = 2.5W$ $V_{DD} = 5V$ $C_{eq} = 100fF$ $f = 100MHz$ $P_s = 0W$

$$N_{MAX\ gate} \approx \frac{P_{cont}}{C_{eq} V_{DD}^2 f + P_s} = 10^4$$





Senza impiegare contenitori più costosi, volendo **aumentare l'integrazione** (il numero di gate per *chip*) e **la frequenza di commutazione** (proporzionale alla frequenza di *clock*), bisogna **calare la tensione di alimentazione** (è al quadrato!), **la capacità pilotata dalle porte** e **la potenza statica**.

FAMIGLIE LOGICHE STATICHE

- DCTL (*Directly Coupled Transistor Logic*)
- RTL (*Resistor-Transistor Logic*)
- IIL o I²L (*Integrated-Injection Logic*)
- DTL (*Diode-Transistor Logic*)
- HTL (*High-Threshold Logic*)
- TTL (*Transistor-Transistor Logic*)
- ECL (*Emitter-Coupled Logic*)
- logiche MOS a rapporto
- CMOS (*Complementary MOS*) statica
- BiCMOS (*Bipolar-CMOS*)

Directly Coupled Transistor Logic

$$\begin{aligned} I_s &= 10\text{fA} \\ \Phi_T &= 25\text{mV} \\ \beta_F &= 50 \\ \beta_R &= 0.1 \end{aligned}$$




PORTA NOR DCTL

(NAND in logica negativa, open-collector)


$n = 2$

V_{I1}	V_{I2}	V_o
L	L	H
L	H	L
H	L	L
H	H	L



Resistor-Transistor Logic

$$\begin{aligned} I_s &= 10\text{fA} \\ \Phi_T &= 25\text{mV} \\ \beta_F &= 50 \\ \beta_R &= 0.1 \end{aligned}$$




- ✓ dinamica di ingresso è $0 \div V_{CC}$
- ✓ non c'è *current hogging*
- ✓ NM basso per l'asimmetria della caratteristica
- ✓ $t_{pHL} \ll t_{pLH}$
- ✓ molta area per R_C integrato
- ✓ commutazione lenta per la carica di base
- ✓ $PDP = 600\text{pJ}$

PORTA NOR RTL


(NAND in logica negativa)

$n = 2$

V_{I1}	V_{I2}	V_o
L	L	H
L	H	L
H	L	L
H	H	L




Integrated-Injection Logic



- ✓ resistore di pull-up esterno: 200 porte/mm²
- ✓ potenza dissipata bassa
- ✓ $PDP = 0.1 \div 0.7 \text{ pJ}$
- ✓ NM basso per l'asimmetria della caratteristica

Diode-Transistor Logic (componenti discreti)

$$\begin{aligned} I_s &= 10\text{fA} \\ \Phi_T &= 25\text{mV} \\ \beta_F &= 50 \\ \beta_R &= 0.1 \end{aligned}$$




- ✓ NM migliorato
- ✓ $V_{CC} = 5\text{V}$
- ✓ $PDP = 1\text{nJ}$
- ✓ due tensioni di alimentazione
- ✓ carica di base da togliere con R_B
- ✓ scompensozione termica fra i 3 diodi e be del transistorore

PORTA NAND DTL


(NOR in logica negativa)

$n = 2$

V_{I1}	V_{I2}	V_O
L	L	H
L	H	H
H	L	H
H	H	L



High-Threshold Logic




- ✓ NM ottimo
- ✓ D e $be(Q_1)$ si compensano termicamente, come pure Z e $be(Q_2)$
- ✓ $PDP = 6.8nJ$
- ✓ $P_s = 45mW$
- ✓ $t_p \approx 150ns$
- ✓ resistenze elevate
- ✓ carica di base da togliere con R_B

PORTA NAND HTL

(NOR in logica negativa)


$n = 2$

V_{I1}	V_{I2}	V_o
L	L	H
L	H	H
H	L	H
H	H	L



Transistor-Transistor Logic (principio)


$$\begin{aligned} I_s &= 10\text{fA} \\ \Phi_T &= 25\text{mV} \\ \beta_F &= 50 \\ \beta_R &= 0.02 \end{aligned}$$



- ✓ t_p migliorato:
scaricamento
veloce della carica
di base di Q_2
- ✓ NM del RTL
- ✓ $P_S = 20\text{mW}$
- ✓ $t_{pHL} \ll t_{pLH}$

TTL TOTEM-POLE

$$\begin{aligned} I_s &= 10\text{fA} \\ \Phi_T &= 25\text{mV} \\ \beta_F &= 50 \\ \beta_R &= 0.02 \end{aligned}$$



- ✓ **NM** migliorato
- ✓ *pull-up* attivo: $t_p \approx 10\text{ns}$
- ✓ **NM** non ottimo
- ✓ $P_s = 10\text{mW}$
- ✓ **PDP** = 100pJ

D impedisce che Q_3 e Q_4 possano essere accesi simultaneamente


PORTA NAND 3STATE TTL

$n = 2$


V_{I1}	V_{I2}	V_O
L	L	H
L	H	H
H	L	H
H	H	L

$EN = H$


$EN = L \rightarrow V_O = Z$



TTL HIGH-SPEED (HS)





Low Power Schottky



Emitter-Coupled Logic

(idea di base)






✓ $NM_H = NM_L$

✓ $t_p \approx 4\text{ns}$

✓ $NM = 0.33\text{V}$

✓ $P_s = 45\text{mW}$

✓ $PDP = 180\text{pJ}$




PORTE OR/NOR ECL


$n = 2$

V_{I1}	V_{I2}	V_{O1}	V_{O2}
L	L	H	L
L	H	L	H
H	L	L	H
H	H	L	H


NOR OR



LOGICHE MOS A RAPPORTO



PORTE NAND/NOR MOS




$$n = 2$$


V_{I1}	V_{I2}	V_O
L	L	H
L	H	H
H	L	H
H	H	L

$$n = 2$$

V_{I1}	V_{I2}	V_O
L	L	H
L	H	L
H	L	L
H	H	L





Complementary MOS





- ✓ $NM_H \approx NM_L$
- ✓ NM ottimo
- ✓ $P_s \approx 0$
- ✓ transistori di dimensione minima
- ✓ alta densità di integrazione
- ✓ *fan-out* statico illimitato
- ✓ *swing* logico = V_{DD}
- ✓ area occupata e tecnologia
- ✓ corrente di uscita ridotta

PORTE NAND/NOR CMOS



Bipolar-CMOS



- ✓ tutti i vantaggi della CMOS statica
- ✓ corrente di uscita delle famiglie bipolari
- ✓ area occupata e tecnologia

PORTA NAND BiCMOS

