






**TECNICHE DI LAYOUT**

**CMOS**

# Tecniche di Layout

**Corso di Microelettronica**

**Laurea Magistrale in Ingegneria Elettronica**




**Dipartimento di Ingegneria dell'Informazione - Università degli Studi di Brescia**



**Zsolt M. Kovács - Vajna**

**Questo materiale è riservato esclusivamente agli iscritti al Corso: la sua vendita o distribuzione, anche solo parziale e in qualunque forma e anche solo per uso interno o didattico, senza autorizzazione scritta da parte dell'autore, è vietata e sarà perseguita a norma di legge.**


- **ESEMPIO DI INTEGRAZIONE**
- **DISPOSITIVI**
- **CIRCUITI**

# ESEMPIO DI INTEGRAZIONE






# LAYER LOGICO E FISICO




magic

# TECNOLOGIE E CONVENZIONI



# LAYER DISPONIBILI


**n-well**







- **ESEMPIO DI INTEGRAZIONE**
- **DISPOSITIVI**
  - Resistori
  - Condensatori
  - Transistori MOS
- **CIRCUITI**

- **Resistori**
- **Condensatori**
- **Transistori MOS**

# ESEMPI DI *LAYOUT*






# Immagini di resistori al microscopio




# ESEMPI DI RESISTORI

Diffusione



Poly  
(C ridotto)

Film Sottile  
(C ridotto)



# RESISTENZE DI QUADRO

tecnologia 0.35μm

$$R_{\square}(T) = R_{\square}(T_{rif}) \left\{ 1 + CT_L (T - T_{rif}) + CT_Q (T - T_{rif})^2 + \dots \right\}$$

Dipendenza anche da  $V$ !

|                    | $R_{\square}(30^{\circ}\text{C})$ | $CT_L$                         |
|--------------------|-----------------------------------|--------------------------------|
| n well             | $1\text{k}\Omega \pm 20\%$        | $+6.0 \times 10^{-3}/\text{K}$ |
| locale n diff      | $80\Omega \pm 25\%$               | $+1.5 \times 10^{-3}/\text{K}$ |
| locale p diff      | $160\Omega \pm 25\%$              | $+1.4 \times 10^{-3}/\text{K}$ |
| locale lo res poly | $10\Omega \pm 65\%$               | $+1.0 \times 10^{-3}/\text{K}$ |
| hi res poly        | $2\text{k}\Omega \pm 20\%$        | $-2.0 \times 10^{-3}/\text{K}$ |
| globale metal 1    | $70\text{m}\Omega \pm 40\%$       | $+3.5 \times 10^{-3}/\text{K}$ |
| globale metal 2    | $70\text{m}\Omega \pm 40\%$       | $+3.5 \times 10^{-3}/\text{K}$ |
| globale metal 3    | $40\text{m}\Omega \pm 50\%$       | $+4.0 \times 10^{-3}/\text{K}$ |


conta fino a circa  $5 \times W_{\min}$

**$\delta R = C_{\text{Geom}} / W + \delta R_S$  : Resistori costruiti con larghezza maggiore rispetto a quella minima migliorano la loro tolleranza al crescere della larghezza, ma non c'è miglioramento apprezzabile se domina  $\delta R_S$ .**

**Resistori diffusi devono avere larghezza superiore al 150% della profondità di diffusione per avere densità e profilo di drogaggio corretti.**

**Anche i resistori in polisilicio sono non-lineari per effetto della riduzione della mobilità per campi elettrici elevati. Gli effetti termici diventano importanti se non riescono a dissipare abbastanza potenza attraverso l'ossido.**

# DISTRIBUZIONE DI CORRENTE





$L/W$  piccolo



$R$  poco controllabile


*Resistenza di contatto deve essere tenuta in conto!*



$L/W$  grande ( $>5$  almeno)



$R$  meglio controllabile



$R$  è poco controllabile se ci sono molti angoli  
(meglio 45° che 90°)

Esempio:  $f(\dots, R_1, \dots) = R_1 + \dots \rightarrow f() [R]$

$R_1 = 1\text{k}\Omega$  (nominale)

$R_1 = 1.3\text{k}\Omega$  (reale)







**MINIMIZZARE NECESSITÀ DI VALORI ASSOLUTI!**  
**(ovvero, funzioni con dimensione fisica R, G...)**

# idea TRIMMING – taglio Laser con misura locale


PPI

Common Resistor Trims



Risultato:  $\pm 0.1\%$  (ma costa)

Nasce per il film sottile e spesso.  
Difficile da usare in tecnologie integrate, impossibile in produzione di volume.  
(risoluzione di qualche micron)



Misura globale: ripartenza da maschera di contatto (o deposito di siliciuro)




**Altre tecniche: reti resistive con fusibili (o tagli di piste con laser)  
reti di calibrazione pilotate in FW  
tecniche di auto-zero**

Esempio:  $f(..., R_1, R_2, ...) = R_1 / R_2 + ... \rightarrow f()$  adimensionale

$$R_1 = 1\text{k}\Omega, R_2 = 1\text{k}\Omega \rightarrow R_1 / R_2 = 1 \text{ (nominale)}$$

$$R_1 = 1.30\text{k}\Omega, R_2 = 1.31\text{k}\Omega \rightarrow R_1 / R_2 = 0.99 \text{ (reale)}$$



Bisogna minimizzare la differenza fra  $R_1$  e  $R_2$  anche se i valori di  $R_1$  e  $R_2$  non sono controllabili

***(MATCHING : 0.1%÷1%)***

**Le regole per il *matching* dipendono dal tipo di dispositivo e da come questo viene costruito.**


***Matching* minimo:  $\pm 1\%$  entro  $3\sigma$  *mismatch*, corrispondente a circa  $6\div 7$ bit. (es. generatori di corrente con degenerazione di source)**

***Matching* moderato:  $\pm 0.1\%$  entro  $3\sigma$  *mismatch*, corrispondente a circa  $9\div 10$ bit. (es. coppia differenziale, comparatori, band-gap)**

***Matching* preciso:  $\pm 0.01\%$  entro  $3\sigma$  *mismatch*, corrispondente a circa  $13\div 14$ bit. (es. convertitori A/D, D/A di media precisione)**

**Le regole che seguono sono quelle più importanti per il *matching* moderato e riguardano i resistori.**

# STESSA STRUTTURA




**NO!**


**$R_1$  e  $R_2$  devono avere la stessa struttura fisica**  
serve correlazione statistica nel processo di realizzazione dei singoli componenti

# VARIAZIONI DI PROCESSO

Gradiente di processo  
(lo vorremmo costante!!)




Sensibile  
differenza  
nella  
resistenza di  
quadro fra  $R_1$   
e  $R_2$ !



$$R_1 \neq R_2$$


$R_1$  e  $R_2$  devono essere a distanza minima (ma non a dimensione minima  $\rightarrow$  limite processo)



*Struttura  
difficile da  
generalizzare!*


$R_1$  e  $R_2$ :

- 1) hanno la stessa struttura fisica
- 2) sono a distanza minima
- 3) hanno la stessa forma e orientazione




**$R_1$  e  $R_2$  devono avere la stessa forma**

Densità di corrente diversa negli angoli + effetti di bordo




**$R_1$  e  $R_2$  devono avere la stessa dimensione**  
 Effetti della variazione di processo dipendono dai bordi e dalle superfici




$R_1$  e  $R_2$  devono essere orientati nello stesso modo  
e percorsi nello stesso verso dalla corrente

processi isotropici, cristalli direzionali per la mobilità, effetti stress meccanico

**La resistività del silicio dipende dallo stress meccanico ed è funzione della direzione e del drogaggio (piezoresistività).**








**$R_1$  e  $R_2$  divisi e posizionati per condividere il baricentro**

# PRINCIPIO GENERALE


1. Baricentro in comune (più possibile)
2. Simmetria radiale (o, meglio, se attorno agli assi cristallografici)
3. Massima dispersione (meglio 2D che 1D)
4. Struttura compatta (meglio quadrata)

**Ottimo per eliminare effetti  
di gradiente costante  
(processo e *stress* meccanico)**

... ma non conviene frammentare troppo!  
(dimensione aumenta, *routing* difficile e aumentano gli effetti parassiti)




# Stesso VICINATO: per effetti noti e non




**$R_1$  e  $R_2$  devono avere le stesse strutture fisiche vicine**

**va connesso** a potenziale costante (substrato)

- Stessa struttura
- Distanza minima
- Dimensioni non minime
- Stessa forma
- Stessa orientazione
- Stessa dimensione
- Baricentro in comune
- Simmetria radiale
- Stesso vicinato







**NO!**  $\longrightarrow R_1(t) \neq R_2(t)$


**SÌ!**

$R_1$  e  $R_2$  non devono essere influenzati dai segnali




Se è inevitabile il passaggio di M2 rumoroso, conviene schermare con M1 connesso a potenziale costante (es. substrato).






# STESSO PROFILO TEMPERATURA



**$R_1$  e  $R_2$  devono avere la stessa distribuzione di temperatura**

# EFFETTO *SEEBECK*



I potenziali termoelettrici  
si sommano fra **a** e **b**.

$\sim 0.4 \text{ mV}/^\circ\text{C}$

I potenziali termoelettrici si  
compensano fra **a** e **b**.

$$E_T = S \Delta T_c$$

potenziale termoelettrico

temperatura di contatto

# RESISTORE UNITARIO (1)


$$\frac{R_1}{R_2} = \frac{m}{n}$$




$$\text{Max\_Com\_Div}(m, n) = k$$

$$r = k / x \quad x \in \mathbb{N}$$

$$m = 28\text{k}\Omega, n = 14\text{k}\Omega = r$$



$$m = 440\Omega, n = 880\Omega, r = 220\Omega$$



## RESISTORE UNITARIO (2)

$$\frac{R_1}{R_2} = \frac{m}{n}$$




$$\text{Max\_Com\_Div}(m, n) = k$$

$$r = k / x \quad x \in \mathbb{N}$$

$$m/k + n/k \in \text{pari}$$


$$m = 240\Omega, n = 720\Omega$$

$$k = r = 120\Omega$$




# RAPPORTO SFAVREVOLE PER R.U.

va evitato se possibile




Spostando solo il contatto non ci sono cambiamenti sensibili nell'interazione fra le strutture, ma il controllo di  $R_2 / R_1$  peggiora.

# RESISTORI DI PRECISIONE







- **Resistori**
- **Condensatori**
- **Transistori MOS**

# ESEMPI DI LAYOUT



# ESEMPI DI CONDENSATORI



$$C(V) = C_0 \left\{ 1 + V_L V + V_Q V^2 + \dots \right\}$$

Dipendenza anche da  $T$ !  
( $\approx 30\text{ppm/K}$ )

 $C_0$ 
 $V_L$ 

**poly cap**

**1.0fF/μm<sup>2</sup> ± 12%**

**20ppm/V**

poly cap → 50Ω/quadro

**lin cap**

**1.5fF/μm<sup>2</sup> ± 10%**

**500ppm/V**

**metal cap**

**0.3fF/μm<sup>2</sup> ± 15%**

**10ppm/V**

$V < 15\text{V}$

**I condensatori sono lineari se le armature sono in metallo o siliciuro. Il polisilicio forma dipendenza (per forti campi elettrici) dalla tensione per creazione di uno strato svuotato.**

**Il dielettrico dei condensatori viene realizzato con ossido-nitruro-ossido (ONO) per aumentare  $\epsilon_r$  o altri materiali ( $\epsilon_r$  del nitruro è fra 6 e 9 contro i circa 4 dell'ossido).**

Impone la riduzione di  $V_{DD}$   
con la riduzione delle  
geometrie! + disp. HV

**L'ossido sottile dei MOS sopporta operativamente circa **7MV/cm**. La tensione di rottura del dielettrico deve essere sempre tenuta in conto.**


**L'armatura superiore va connessa al nodo del circuito con impedenza più alta perché risente meno delle interazioni con il substrato.**

- Stessa struttura
- Distanza minima
- Dimensioni non minime
- Stessa forma
- Stessa orientazione
- Stessa dimensione
- Baricentro in comune
- Simmetria radiale
- Stesso vicinato
- Stesso rapporto Area/Perimetro

Dipende dalla capacità e dalla geometria!


| Esempio:                               | lin cap     |
|----------------------------------------|-------------|
| $125\mu\text{m} \times 125\mu\text{m}$ | <b>0.4%</b> |
| $25\mu\text{m} \times 25\mu\text{m}$   | <b>2.0%</b> |

(Meglio quadrato e più grande possibile!)




# CONDENSATORE UNITARIO

collegamenti nelle 4 direzioni  
(da spostare per fare contatto)




capacità indipendente da  
collegamenti




$$\frac{C_1}{C_2} = \frac{7}{2}$$

Compromesso: baricentro vs area

# CONDENSATORI DI PRECISIONE




**La capacità delle  
interconnessioni deve essere  
tenuta in conto!**






- **Resistori**
- **Condensatori**
- **Transistori MOS**

# ESEMPI DI LAYOUT



# ESEMPI DI *TRANSISTORI MOS*




# PARAMETRI FISICI MOS


tecnologia 0.35 $\mu$ m

|                                                                        | <i>nMOS</i>             | <i>pMOS</i>             |
|------------------------------------------------------------------------|-------------------------|-------------------------|
| $V_T$                                                                  | $0.5V \pm 20\%$         | $0.6V \pm 15\%$         |
| $V_T$ CT                                                               | $-1mV/K$                | $+2mV/K$                |
| $L$ 0.3 $\mu$ m                                                        | $0.40\mu m \pm 20\%$    | $0.55\mu m \pm 20\%$    |
| $W$ 0.6 $\mu$ m                                                        | $0.55\mu m \pm 25\%$    | $0.55\mu m \pm 25\%$    |
| $\gamma$                                                               | $0.6V^{.5} \pm 15\%$    | $0.4V^{.5} \pm 25\%$    |
| $k'_{n,p}$                                                             | $180\mu A/V^2 \pm 10\%$ | $60\mu A/V^2 \pm 15\%$  |
| $I_{sat}$ 0.3 $\mu$ m                                                  | $0.5mA/\mu m \pm 20\%$  | $0.25mA/\mu m \pm 15\%$ |
| $I_{sub}$ 0.3 $\mu$ m                                                  | $1.5\mu A/\mu m +100\%$ | $1.5\mu A/\mu m +100\%$ |
| $V_B$ G, D, S <small>a volte utile,<br/>a volte<br/>pericoloso</small> | $9V-25\%$               | $9V-25\%$               |


# MOS LARGO (1/3)




# MOS LARGO (2/3)



Resistenza serie di *gate*,  
capacità di *source* e *drain*  
ridotte!




# MOS LARGO (3/3)




Resistenza serie di *gate* come in origine, di *source* e *drain* aumentate, capacità di *source* e *drain* molto ridotte.


Difficile controllare  $W$ .




per processi con resistenze ridotte (siliciuro su poly e diffusioni)



$$\frac{W}{L} = \frac{1}{40}$$





**Effetto  
Body!**



$$4 \times \frac{W}{L} = \frac{1}{10}$$


*“folded MOS”*




- Canale (quasi) puro
- $W/L$  massimo per area
- Capacità di  $D$ ,  $S$  minima
- $k'/\text{giunzione}$  massimo
- resistenza serie di  $gate$
- difficile controllare  $W$

“waffle-shaped MOS”


# CONTATTO DI SUBSTRATO



***pdiff* e *ndiff* attaccati  
e corto-circuitati**




***pdiff* e *ndiff* separati  
ma corto-circuitati**




***pdiff* e *ndiff* separati  
e a potenziale diverso**

# CONDIVISIONE DELLE DIFFUSIONI



*drain / source in comune*




*drain / source in comune  
e canali in serie*

- Distanza minima
- Dimensioni non minime
- Stessa forma
- Stessa orientazione (!)
- Stessa dimensione
- Baricentro in comune
- Simmetria radiale
- Stesso vicinato
- Stesso punto di lavoro
- NMOS meglio di PMOS?
- *Dummy drain e source* non necessari
- No contatti di *gate* su *active*, solo su *FOX*
- Se  $t_{ox}$  cala, anche  $\sigma_{VT}$  cala, ma  $\sigma_k$  no

$$\sigma_{VT} = C_{VT} / (W_{eff} L_{eff})^{1/2}$$



$$\sigma_k / k = C_k / (W_{eff} L_{eff})^{1/2}$$

# GATE E MATCHING




- **ESEMPIO DI INTEGRAZIONE**
- **DISPOSITIVI**
- **CIRCUITI**
  - Specchio di Corrente
  - Coppia Differenziale

# SPECCHIO DI CORRENTE




**Obiettivo:  $I = 4 I_{rif}$**


# SCHEMA PER INTEGRAZIONE




*Schema ambiguo!*




*Schema migliorato,  
ma ancora ambiguo.*



Ossido spesso penetra  
sotto il nitruro...




Attenzione:  $W_2 / W_1 > 4!$




$$W_2 / W_1 \approx 4$$

*... ma matching?*

*Schema chiaro.*




## SPECCHIO DI CORRENTE




*... cosa manca ancora?*

# LAYOUT COMPLETO: 1D (1:4)


## SPECCHIO DI CORRENTE




aspect ratio  
sfavorevole




aspect ratio  
favorevole




# LAYOUT FINE 2D (1:1)




# COPPIA DIFFERENZIALE



**Obiettivo: *transistori identici***




*Bene: transistori molto vicini...*



***... ma il verso delle correnti?***



# LAYOUT MIGLIORATO 1



*MOS più lontani, ma  
verso delle correnti OK*



## LAYOUT MIGLIORATO 2

*Metodo generale per risolvere il problema del verso delle correnti*



*MOS vicini, ma baricentri diversi...*


## COPPIA DIFFERENZIALE



*... vanno aggiunti i contatti di substrato vicini e i MOS dummy ...*

**ATTENZIONE: la capacità connessa al nodo D è circa doppia del nodo C!**

## COPPIA DIFFERENZIALE



o MAPPA 2D!!