

Progettazione e Caratterizzazione di un Amplificatore a Transconduttanza Telescopico Single-Ended

Avanzi Luca

Matricola: 737186

Indice

Capitolo 1

Introduzione

Il progetto consiste nella realizzazione e caratterizzazione di un amplificatore OTA a singolo stadio di tipo cascode telescopico single-ended, con coppia d'ingresso PMOS. Questa specifica architettura prende il nome di “telescopica” per via dello stack verticale di transistor, tra l'alimentazione e la massa, proprio come i segmenti di un telescopio.

La topologia permette di avere un guadagno elevato con un singolo stadio, paragonabile a quello di un amplificatore Miller a due stadi. Di conseguenza, il circuito ha un unico nodo ad alta impedenza: l'uscita. I restanti poli si trovano a frequenze più alte, poiché vedono una resistenza equivalente molto più bassa. Di conseguenza, non è richiesta una capacità di compensazione di Miller per garantire la stabilità in retroazione, e la larghezza di banda risulta più ampia.

Il compromesso principale di questa rete è la riduzione dell'Output Voltage Swing e dell'ICMR (Input Common-Mode Range); infatti, lo stack di transistor richiede che una buona parte dell'alimentazione venga spesa per mantenere tutti i dispositivi in regione di saturazione.

La tecnologia utilizzata è una CMOS a $0.18\ \mu\text{m}$, con tensione di alimentazione di $1.8\ \text{V}$. Il dimensionamento dei rapporti W/L dei dispositivi è stato condotto tramite apposite simulazioni su Cadence e per via analitica, sfruttando le equazioni di un modello semplificato del primo ordine. I parametri fondamentali del processo, come la mobilità dei portatori, le tensioni di soglia e le costanti tecnologiche, sono stati estratti dai modelli forniti da Cadence. L'obiettivo del dimensionamento è stato quello di massimizzare il guadagno di tensione e il CMRR, minimizzare la tensione di offset riportata all'ingresso (sia sistematica che dovuta al mismatch) e garantire dinamiche sufficienti per ingresso e uscita.

La figura ?? mostra lo schematico circuitale dell'amplificatore. Per chiarezza visiva, i transistor sono stati rappresentati utilizzando la simbologia semplificata a

tre terminali (la connessione del terminale di bulk è stata omessa); la corretta polarizzazione del substrato verrà trattata in seguito, durante la fase di implementazione dello schematico su Cadence.




Figura 1.1: Schematico circuitale dell'amplificatore OTA con architettura cascode telescopica single-ended. I terminali di body sono stati omessi per chiarezza espositiva.

L'ingresso è applicato sui gate di M1 e M2. L'uscita è single-ended, prelevata sul nodo comune ai drain di M4 e M6. Il generatore della corrente di coda è stato implementato come uno specchio di corrente PMOS, costituito dai transistor M9 e M10; sul drain di M10 è stato inserito un generatore di corrente ideale verso massa, che fissa la corrente di riferimento $I_{ref} = 50 \mu\text{A}$. La tensione V_B polarizza i gate di M3 e M4.

Capitolo 2

Analisi del Guadagno

2.1 Transconduttanza G_m

La funzione primaria dell'OTA è convertire una tensione differenziale applicata all'ingresso in una corrente in uscita. Il "motore" del circuito è la transconduttanza equivalente G_m . Si calcola, in regime di piccoli segnali, ponendo il nodo di uscita a massa e applicando un segnale differenziale in ingresso: $+v_{in}/2$ sul gate di M1 e $-v_{in}/2$ sul gate di M2. Per quest'analisi si è trascurato l'effetto body. Il circuito di riferimento è quello di figura ??.

Consideriamo il ramo di sinistra. M1 genera una corrente pari a:

$$i_{d1} = g_{m1} \frac{v_{in}}{2}$$

Questa corrente arriva al nodo tra il drain di M1 e il source di M3:

- Verso M1, l'impedenza è la resistenza di uscita r_{o1} .
- Verso M3, la corrente vede l'impedenza d'ingresso di un gate comune, quindi approssimabile a $1/g_{m3}$.

La corrente effettiva che riesce ad entrare in M3 è:

$$i_{M3} = i_{d1} \cdot \frac{r_{o1}}{r_{o1} + \frac{1}{g_{m3}}} = i_{d1} \cdot \frac{g_{m3}r_{o1}}{1 + g_{m3}r_{o1}}$$

In un transistor polarizzato in regione di saturazione il prodotto $g_m r_o$ è tipicamente molto maggiore di 1; quindi il termine $\frac{g_{m3}r_{o1}}{1+g_{m3}r_{o1}} = \alpha$ tende a 1. Di conseguenza, solo una piccolissima frazione di corrente viene dispersa internamente attraverso r_{o1} , dunque:

$$i_{M3} = \alpha \cdot i_{d1} \approx i_{d1}$$

Questo stesso meccanismo di trasferimento quasi unitario si verifica nel ramo destro attraverso M4 e nello specchio di corrente NMOS inferiore.

Se $M1=M2$ ($g_{m1} = g_{m2}$), $M5=M6$ e $M7=M8$ (rapporto di specchiatura 1:1), la corrente totale di corto circuito al nodo di uscita risulta essere:

$$i_{out} \approx \left(g_{m1} \frac{v_{in}}{2} \right) - \left(-g_{m1} \frac{v_{in}}{2} \right) = g_{m1} \cdot v_{in}$$

2.2 Guadagno in tensione in DC A_{v0}

Il nodo di uscita può essere modellato, in regime di piccoli segnali, come un generatore di corrente $i_{out} = g_{m1} \cdot v_{in}$ in parallelo alla resistenza equivalente R_{out} vista guardando dal nodo di uscita verso il circuito, a ingressi spenti, come mostrato in figura ??.

Un amplificatore come questo lavora tipicamente con un carico capacitivo, indicato come C_L (che comprende anche le componenti parassite del layout).




Figura 2.1: Modello circuitale equivalente al nodo di uscita.

Quando si analizza il circuito in corrente continua o a frequenze relativamente basse, l'impedenza della capacità tende all'infinito ($Z_{C_L} = \frac{1}{j\omega C_L} \rightarrow \infty$), comportandosi quindi come un circuito aperto. In questa specifica condizione, l'intera corrente di piccolo segnale i_{out} generata dall'amplificatore è forzata a scorrere in R_{out} ; si definisce così il guadagno in continua ad anello aperto:

$$A_{v0} = \frac{v_{out}}{v_{in}} = G_m \cdot R_{out} = g_{m1} \cdot R_{out}$$

All'aumentare della frequenza del segnale d'ingresso, l'impedenza di C_L diminuisce e il polo dominante dell'amplificatore comincia a farsi sentire, situato alla frequenza

$\approx \frac{1}{2\pi R_{out} C_L}$; pertanto, l'espressione $g_{m1} R_{out}$ descrive il comportamento del circuito solo a basse frequenze.

La resistenza equivalente R_{out} si calcola come il parallelo tra la resistenza vista guardando dal nodo di uscita verso l'alto R_{up} (verso V_{DD} attraverso M4 e M2) e verso il basso R_{down} (verso massa attraverso M6 e M8).

In figura ?? è mostrato il modello per piccoli segnali quando si applica una tensione di prova V_x sul nodo di uscita e si guarda verso M6 e M8.




Figura 2.2: Modello circuitale equivalente per il calcolo di R_{down} .

L'intera corrente I_x attraverserà inevitabilmente la resistenza r_{o8} ; il potenziale al source di M6 sarà:

$$v_{s6} = I_x \cdot r_{o8}$$

Poiché il gate di M6 è a massa:

$$g_{m6} \cdot v_{gs6} = g_{m6}(v_{g6} - v_{s6}) = g_{m6}(-I_x r_{o8})$$

La corrente I_x al nodo di ingresso si divide nei due rami paralleli del modello di M6:

$$I_x = g_{m6}(-I_x r_{o8}) + \frac{V_x - I_x r_{o8}}{r_{o6}}$$

Da cui si ottiene che:

$$R_{down} = \frac{V_x}{I_x} = r_{o6} + r_{o8} + g_{m6} r_{o6} r_{o8} \approx g_{m6} r_{o6} r_{o8}$$

In figura ?? è mostrato il modello per piccoli segnali quando si applica una tensione di prova V_x sul nodo di uscita e si guarda verso M4 e M2. Il circuito non tiene conto dell'effetto specchio M5/M6, che verrà trattato subito dopo.




Figura 2.3: Modello circuitale equivalente per il calcolo di R_{up} .

Il source di M2 vede verso massa la r_{o9} di M9 in parallelo alla resistenza d'ingresso di uno stadio a gate comune (M1), pari a $\approx 1/g_{m1}$. Poiché $1/g_{m1}$ è tipicamente molto minore di r_{o9} , quasi tutta la corrente I_x attraversa M1.

La resistenza equivalente guardando verso drain di M2 è $R_{d2} = r_{o2} + (1 + g_{m2}r_{o2})\frac{1}{g_{m1}}$ (stessi ragionamenti applicati per il calcolo di R_{down}). Poiché $g_{m1} = g_{m2}$ per simmetria, si ottiene $R_{d2} \approx 2r_{o2}$.

Di conseguenza, la resistenza guardando nel drain del cascode M4 raddoppia rispetto a quella di un cascode standard (R_{up_std}):

$$R_{up} \approx g_{m4}r_{o4}(2r_{o2}) = 2(g_{m4}r_{o4}r_{o2}) = 2R_{up_std}$$

La corrente che fisicamente attraversa M4/M2 è:

$$I_x = \frac{V_x}{2R_{up_std}}$$

Tuttavia, questa corrente I_x attraversa anche M1, raggiunge il cascode M3 e il carico a diodo M5. Il transistor M6, specchiato con M5, viene forzato a tirare verso massa una corrente aggiuntiva:

$$I_{mirror} = I_x = \frac{V_x}{2R_{up_std}}$$

Dunque, il generatore di prova V_x deve fornire una corrente complessiva pari a:

$$I_{x,up} = I_x + I_{mirror} = 2I_x$$

$$I_{x,up} = 2 \left(\frac{V_x}{2R_{up_std}} \right) = \frac{V_x}{R_{up_std}}$$

La resistenza equivalente che tiene conto sia del ramo superiore che dell'effetto specchio M5/M6 risulta essere:

$$R_{up_eq} = \frac{V_x}{I_{x,up}} = R_{up_std} = g_{m4}r_{o4}r_{o2}$$

La resistenza equivalente d'uscita complessiva R_{out} è:

$$R_{out} = R_{up_eq} \parallel R_{down} = (g_{m4}r_{o4}r_{o2}) \parallel (g_{m6}r_{o6}r_{o8})$$

Da cui si ricava il guadagno in tensione in DC:

$$A_{v0} = G_m \cdot R_{out} = g_{m1} \cdot ((g_{m4}r_{o4}r_{o2}) \parallel (g_{m6}r_{o6}r_{o8}))$$

Capitolo 3

Dimensionamento W/L

Il dimensionamento dei rapporti W/L dei dispositivi è stato condotto sia per via analitica, sfruttando le equazioni di un modello semplificato del primo ordine, che attraverso simulazioni mirate su Cadence.

3.1 Coppia differenziale di ingresso: M1/M2

Il dimensionamento parte dalla coppia dei transistor d'ingresso, i PMOS M1 e M2. Si è partiti da una simulazione circuitale su Cadence. In figura ?? è mostrato il circuito di test.

È stato configurato il PMOS di test M0 a diodo, con il source connesso a V_{DD} ; sul drain è stato applicato un generatore di corrente ideale verso massa da $25\mu\text{A}$ (poiché in condizioni di riposo la I_{ref} dell'OTA si divide equamente tra M1 e M2, ovvero $25\mu\text{A}$).

Come visto nel capitolo precedente, la transconduttanza equivalente G_m dell'OTA, con $M_1 = M_2$, è $G_m = g_{m1}$. L'obiettivo è massimizzare il valore di g_{m1} per garantire un elevato guadagno di tensione. Partendo dalle equazioni del primo ordine dei transistor, la transconduttanza è inversamente proporzionale alla tensione di overdrive V_{OV} :

$$g_{m1} = \frac{2I_{D1}}{V_{OV1}}$$

Dato che I_D è fissata dal generatore di coda, per massimizzare g_m è necessario ridurre la V_{OV} . È stata fissata una $L = 1\mu\text{m}$ in partenza per M1 e M2, in modo da evitare che gli effetti di canale corto diventino rilevanti ($L_{min} = 0.18\mu\text{m}$) e fare in modo che la r_{o2} sia relativamente alta (R_{out} dipende da r_{o2}).



Figura 3.1: Circuito di test per il dimensionamento dei transistor M1 e M2 della coppia.

Per la scelta della W , è stata impostata la variabile W_{par} (come W del transistor di test M0) ed è stata effettuata un'analisi parametrica, facendo variare W_{par} da $1\mu\text{m}$ a $80\mu\text{m}$; in figura ?? è mostrata la V_{DSAT} in funzione di W_{par} .




Figura 3.2: V_{DSAT} in funzione di W_{par} (la W del transistor di test).

Come si evince dal grafico, la V_{DSAT} diminuisce all'aumentare di W_{par} ; dunque la g_m cresce con W_{par} , come mostrato in figura ??.

Il problema è che all'aumentare di W_{par} aumentano anche le capacità parassite intrinseche del dispositivo. In particolare, in figura ?? è mostrata la capacità totale di gate C_{gg} in funzione di W_{par} .

È stata scelta $W = 48\mu m$ come trade-off, per avere una $|V_{DSAT}| \approx 130mV$.

In regione di forte inversione (overdrive tipicamente superiori a 200mV) il trasporto di carica nel canale è dominato quasi interamente dal meccanismo di drift; in moderata e debole inversione, comincia a farsi sentire una forte componente diffusiva (comportamento simil BJT); quindi, a parità di corrente, si ha un'efficienza g_m/I_D migliore rispetto alla forte inversione.



immagini/gm_w_p.png


Figura 3.3: g_m in funzione di W_{par} (la W del transistor di test).

Il secondo fattore critico che porta ad evitare la forte inversione è il Range di Modo Comune di Ingresso (ICMR), ossia l'intervallo di tensioni DC che possono essere applicate agli ingressi mantenendo tutti i transistor in regione di saturazione. Per una coppia differenziale con ingresso PMOS, il limite superiore dell'ICMR è dettato da:

$$V_{in,cm,max} = V_{DD} - |V_{DSAT9}| - |V_{thp1}| - |V_{OV1}|$$

Se M1 e M2 fossero stati in regime di forte inversione (es. $|V_{OV1}| = 250\text{mV}$), la dinamica del segnale di modo comune in ingresso sarebbe stata limitata.

Un'altra considerazione può essere fatta in merito alla tensione di offset riferita



immagini/cgg_w_p.png

Figura 3.4: C_{gg} in funzione di W_{par} (la W del transistor di test).

all'ingresso V_{OS} , dovuta al mismatch delle tensioni di soglia ΔV_{th} di M1 e M2, a causa della variabilità intrinseca del processo produttivo.

Dalla teoria, la deviazione standard di questo ΔV_{th} è inversamente proporzionale alla radice quadrata dell'area attiva di gate del transistor:

$$\sigma_{\Delta V_{th}} = \frac{A_{VT}}{\sqrt{W \cdot L}}$$

dove A_{VT} è una costante dipendente dal processo tecnologico. Se M1 e M2 fossero stati in regime di forte inversione, a parità di I_D , si sarebbe dovuta scegliere una larghezza W inferiore (rispetto a $48\mu\text{m}$), quindi il prodotto $W \cdot L$ sarebbe stato più piccolo e $\sigma_{\Delta V_{th}}$ sicuramente peggiore.

3.2 Transistori di cascode della coppia: M3/M4

Per quanto riguarda M3 e M4, il ruolo di questi transistor è incrementare la resistenza differenziale di uscita, per garantire un elevato guadagno di tensione.

A differenza di M1 e M2, un eventuale scostamento ΔV_{th} tra le soglie di M3 e M4 genera un errore che, se riportato all'ingresso dell'amplificatore, viene diviso per il guadagno intrinseco di M1 e M2 ($g_{m1}r_{o1}$); dunque, il contributo all'offset può considerarsi trascurabile.

È comunque necessario mantenere una V_{OV} bassa anche per M3 e M4. Si consideri la parte di circuito mostrata in figura ??.




Figura 3.5: Zoom sul circuito: M2 e M4.

Affinché M4 (vale in modo speculare anche per M3) rimanga in saturazione, deve valere la condizione:

$$|V_{DS4}| \geq |V_{DSAT4}| \approx |V_{OV4}|$$

Dato che $V_{S4} = V_B + V_{SG4}$ e $V_{D4} = V_{out}$, vale che:

$$(V_B + V_{SG4}) - V_{out} \geq |V_{OV4}|$$

Sapendo che $|V_{OV4}| = V_{SG4} - |V_{thp4}|$, si ha:

$$V_{out} \leq V_B + |V_{thp}|$$

Questo è il limite superiore dell'escursione di tensione in uscita (output voltage swing). Considerando il transistor M2, il suo source è $V_{S2} = V_{in,cm} + V_{SG2}$ e il suo drain è $V_{D2} = V_B + V_{SG4}$. Affinché M2 rimanga in saturazione, deve valere la condizione:

$$(V_{in,CM} + V_{SG2}) - (V_B + V_{SG4}) \geq |V_{OV2}|$$

Da cui si ricava che:

$$V_{in,CM} \geq V_B - |V_{thp2}| + V_{SG4}$$

Se si aumenta V_B , si migliora l'output swing, ma si peggiora il range di ingresso; se si diminuisce V_B , succede il contrario. L'unico modo per migliorare l'ICMR senza fare trade-off con l'uscita è ridurre la V_{SG4} . Ecco perché, anche per M3 e M4, è stato scelto di avere 130mV di overdrive.

Come nel caso di M1 e M2, è possibile aumentare la W per avere un overdrive ancora più piccolo, tuttavia è necessario prestare attenzione alle capacità intrinseche che, inevitabilmente, tendono a peggiorare (l'argomento verrà approfondito nel capitolo dedicato al comportamento in frequenza).

3.3 Specchio di corrente di base del carico: M7/M8

Per il dimensionamento di M7 e M8, ovvero i transistor NMOS dello specchio cascode collegati a massa, è stato realizzato anche in questo caso un circuito di test dedicato

su Cadence, mostrato in figura ??.




Figura 3.6: Circuito di test per il dimensionamento dei transistor M7 e M8.

M0 è connesso a diodo, il source è a massa e sul drain è stato inserito un generatore di corrente ideale da $25\mu\text{A}$ collegato a V_{DD} . È stata effettuata la stessa identica analisi parametrica eseguita per M1 e M2. In questo caso si è partiti fissando $L = 2\mu\text{m}$.

La tensione di offset riferita all'ingresso $V_{OS,in}$, dovuta al mismatch delle tensioni di soglia ΔV_{thn} di M7 e M8, può essere espressa come:

$$V_{OS,in} = \frac{g_{m8}}{g_{m1}} \Delta V_{thn}$$

Lo stesso fattore di attenuazione g_{m8}/g_{m1} controlla anche il rumore termico di corrente riportato come tensione equivalente in ingresso:

$$\overline{v_{n,in8}^2} = \frac{4kT\gamma}{g_{m1}} \left(\frac{g_{m8}}{g_{m1}} \right)$$

dove γ è il coefficiente di rumore termico del canale. Per fare in modo che il rumore

e l'offset di M8 non distruggano il segnale in ingresso, sarebbe opportuno che $g_{m8} \ll g_{m1}$; per questo motivo, dalla simulazione parametrica di `W_par`, è stato selezionato il valore di larghezza W che garantisca un overdrive di $V_{OV7} \approx 200\text{mV}$. Con $L = 1\mu\text{m}$, si ottiene $W = 4\mu\text{m}$; l'area attiva del canale è $4\mu\text{m}^2$. È stata fissata $L = 2\mu\text{m}$, con corrispondente $W = 8\mu\text{m}$, per aumentare l'area. Inoltre, si attenua anche il fenomeno della modulazione della lunghezza di canale, ottenendo così una r_{o8} più grande.

3.4 Transistori di cascode del carico: M5/M6

Per quanto riguarda i transistor NMOS M5 e M6, come discusso per i PMOS M3 e M4, hanno un contributo quasi nullo in termini di tensione di offset riferiti all'ingresso (perché divisi per il prodotto $g_{m1}r_{o8}$). La lunghezza di canale è stata fissata a $L = 1\mu\text{m}$ per avere un'alta r_{o6} senza aumentare eccessivamente l'area. Per quanto riguarda la scelta della W , affinché M6 e M8 sul ramo di uscita rimangano in saturazione, V_{out} non può scendere al di sotto di questo limite inferiore:

$$V_{out} \geq V_{DSAT8} + V_{DSAT6} \approx V_{OV8} + V_{OV6}$$

Nel dimensionamento di M7 e M8, è stato necessario fissare una $V_{OV8} \approx 200\text{mV}$; avendo già "speso" una porzione significativa di dinamica, è fondamentale comprimere al massimo la V_{OV6} per evitare che lo swing del segnale in uscita si riduca drasticamente. Si è deciso dunque di impostare un overdrive $V_{OV6} \approx 100\text{mV}$. Dall'analisi parametrica, è risultata una corrispondente larghezza $W = 20\mu\text{m}$.

3.5 Specchio di corrente di coda: M9/M10

L'ultimo blocco da dimensionare è lo specchio di corrente PMOS superiore, formato dai transistor M9 e M10. M10 è connesso a diodo e riceve una corrente di riferimento $I_{ref} = 50\mu\text{A}$ da un generatore di corrente ideale. Per ottenere un rapporto di specchiatura 1:1, i due dispositivi sono stati progettati con dimensioni identiche.

Il Rapporto di Reiezione di Modo Comune (CMRR) in continua dipende strettamente dalla resistenza di uscita del generatore di coda (r_{o9}). Tuttavia, come verrà mostrato nel capitolo dedicato al CMRR, la conversione single-ended di questa topologia presenta un'asimmetria strutturale intrinseca: l'impedenza vista dal ramo di sinistra (limitata dalla connessione a diodo) è diversa rispetto a quella del ramo

di destra (alta impedenza del nodo di uscita). Questa asimmetria pone un limite insuperabile al CMRR, rendendo di fatto inefficace un aumento della r_{o9} .

Dunque, il parametro più critico per il dimensionamento di M9 non è la r_{o9} , ma la capacità parassita totale del nodo di coda C_{tail} . Con $L = 2\mu\text{m}$, sarebbe necessaria una $W = 192\mu\text{m}$ per ottenere una $V_{OV9} \approx 130\text{mV}$ (è necessario mantenere una tensione di overdrive bassa poiché V_{OV9} limita l'ICMR). Con queste dimensioni, l'area della regione di canale è $384\mu\text{m}^2$: C_{tail} rischia di peggiorare drasticamente il CMRR in frequenza.

Per questo motivo, è stata scelta per M9 e M10 una $L = 1\mu\text{m}$ e una corrispondente $W = 96\mu\text{m}$ (per ottenere $V_{OV9} \approx 130\text{mV}$; rispetto a M1/M2, M9 deve erogare $50\mu\text{A}$, ovvero il doppio della corrente).

Capitolo 4

Analisi e caratterizzazione

In figura ?? è mostrato un primo schematico circuitale dell'amplificatore realizzato su Cadence, con i rapporti W/L che sono stati dimensionati nel capitolo precedente. In questa prima versione, i terminali di bulk dei PMOS sono stati connessi tutti a V_{DD} , quelli degli NMOS a massa.


The image area is mostly empty, with the text 'immagini/primo_circuito_cadence.png' located in the lower-left quadrant. This text likely serves as a placeholder for a circuit schematic diagram that was not rendered correctly in this version of the document.

Figura 4.1: Prima versione dello schematico circuitale dell'amplificatore su Cadence.

4.1 Tensione di polarizzazione V_B

Il valore della tensione V_B , applicata sui gate dei transistor cascode PMOS M3/M4, non può essere scelto in modo arbitrario. Ci sono dei limiti fisici imposti dalla topologia, al di fuori dei quali il circuito perde le sue proprietà di amplificazione. L'obiettivo è quindi individuare l'intervallo di valori ammissibili per V_B , tali da garantire l'esistenza di almeno un valore di V_{CM} per cui tutti i transistor operino in regione di saturazione.

4.1.1 Intervallo di valori ammissibili per V_B

Il primo paletto progettuale è dettato dalla necessità di mantenere il transistor cascode M3 in regione di saturazione. Si considera il ramo di sinistra dell'OTA, mostrato in figura ??.




Figura 4.2: Zoom sul circuito: M3/M5/M7

Il potenziale al drain di M3 V_{D3} è fissato dal carico attivo sottostante. Poiché il ramo deve assorbire metà della corrente di coda, quindi $25\mu\text{A}$, i transistor a diodo M5 e M7 fissano il nodo V_{D3} a un potenziale pari alla somma delle sole tensioni gate-source:

$$V_{D3} = V_{GS5} + V_{GS7}$$

Affinché M3 rimanga in saturazione, V_{D3} non può salire oltre il potenziale di gate (dunque V_B) più la sua tensione di soglia $|V_{thp3}|$:


$$V_{D3} - V_B \leq |V_{thp3}| \implies V_B \geq V_{D3} - |V_{thp3}|$$

Se V_B scendesse al di sotto di questo valore, M3 verrebbe forzato in regione di triodo, distruggendo l'effetto cascode. Per individuare questo limite in modo rigoroso, è stata impostata una simulazione su Cadence con $V_{CM} = 0.9\text{V}$ ed eseguito uno sweep

DC della variabile parametrica V_B . Per valutare il punto esatto in cui M3 entra in regione di triodo, tramite la Calculator di Cadence è stata tracciata la seguente espressione:

$$v("/M3" "vds" ?result "dc") - v("/M3" "vdsat" ?result "dc")$$

La figura ?? mostra il grafico di questo margine al variare di V_B .



immagini/vb_vds_vdsat_0.png

Figura 4.3: $v("/M3" "vds" ?result "dc") - v("/M3" "vdsat" ?result "dc")$ tracciata su Cadence in funzione di V_B .

Poiché per i transistor PMOS il simulatore restituisce valori negativi per V_{DS} e V_{DSAT} , la condizione di saturazione è verificata quando la differenza è un numero

negativo. Il punto in cui la curva vale 0 (transizione tra triodo e saturazione) si ha in corrispondenza di $V_B = 495\text{mV}$. Questo è il valore minimo ammissibile per V_B .

Passando adesso al valore massimo, come già accennato nella sezione dedicata al dimensionamento dei transistor cascode M3/M4 ??, il valore di V_B influisce direttamente sulla dinamica di ingresso del circuito, cioè l'ICMR. Per determinare il limite superiore ammissibile di V_B , è quindi necessario studiare come varia l'ICMR al variare di questa tensione di polarizzazione.

A tale scopo, è stato realizzato uno specifico setup di simulazione su Cadence. Per estrarre il limite superiore e il limite inferiore dell'ICMR, la simulazione è stata strutturata in questi passaggi:

- È stata impostata un'analisi parametrica per la variabile V_B . Per ogni valore assunto da V_B , il simulatore esegue internamente uno sweep DC della tensione di modo comune V_{CM} (da 0 a 1.8 V).
- È stata utilizzata la funzione `cross` della Calculator. Questa funzione analizza la curva generata dallo sweep DC e restituisce un singolo valore: l'esatta V_{CM} in cui il margine interseca lo zero, segnando il confine tra la regione di triodo e quella di saturazione.
- Il limite inferiore ($\text{ICMR}_{\min}$) è dettato dalla necessità di mantenere in saturazione la coppia differenziale M1/M2. Poiché per i dispositivi PMOS il simulatore valuta V_{DS} e V_{DSAT} come quantità negative, la condizione di saturazione risulta verificata quando il margine $V_{DS} - V_{DSAT}$ è minore o uguale a zero. Partendo da $V_{CM} = 0$, i due transistor si trovano in triodo; all'aumentare di V_{CM} , i dispositivi transitano in saturazione, facendo passare il loro margine da positivo a negativo. È stata impostata la funzione `cross` per rilevare questo attraversamento (da positivo a negativo) su un fronte di discesa (`falling`):

```
cross((v("/M1" "vds" ?result "dc") - v("/M1" "vdsat" ?result
"dc"))) 0 1 "falling")
```

- Il limite superiore ($\text{ICMR}_{\max}$) è imposto dal transistor M9 del generatore di coda. Aumentando V_{CM} , il nodo di source della coppia viene spinto verso l'alto, comprimendo la V_{DS} di M9 fino a portarlo in triodo (il margine passa da negativo a positivo). In questo caso, l'incrocio con lo zero va rilevato su un fronte di salita (`rising`):

```
cross((v("/M9" "vds" ?result "dc") - v("/M9" "vdsat" ?result
"dc"))) 0 1 "rising")
```

In figura ?? sono mostrati $\text{ICMR}_{\max}$ e $\text{ICMR}_{\min}$ in funzione di V_B .

immagini/icmr_max_min.png


Figura 4.4: $\text{ICMR}_{\max}$ (in verde) vs $\text{ICMR}_{\min}$ (in rosso), in funzione di V_B .

Deve valere la condizione:

$$\text{ICMR}_{\min} < \text{ICMR}_{\max}$$

Il valore massimo di V_B tale per cui la condizione è rispettata è 860mV. Il crollo a parabola che si vede per l' $\text{ICMR}_{\max}$ è dovuto all'aumento di V_B , che spinge verso l'alto il potenziale di source di M3/M4 (ossia il drain di M1/M2). Questo schiaccia i transistor superiori, forzando la coppia differenziale e il generatore di coda M9 in regione di triodo.

L'effetto netto è che la corrente di coda, erogata da M9, crolla, come mostrato in figura ??.



immagini/corrente_specchio_m9_m10_vb.png

Figura 4.5: Corrente di M9 (in verde) vs Corrente di M10 (in rosso), in funzione di V_B .

In rosso è rappresentata la corrente di M10, di $50\mu\text{A}$ (non cambia di una virgola, perché c'è il generatore di corrente ideale I_{ref} sul suo drain). In verde la corrente di M9.

4.2 Input Common-Mode Range e Output Voltage Swing

Dal capitolo precedente, si è visto che l'ICMR si stringe all'aumentare di V_B , come mostrato in figura ??.



Figura 4.6: $\text{ICMR}_{\max}$ (in verde) vs $\text{ICMR}_{\min}$ (in rosso), in funzione di V_B . In azzurro si evidenzia l'ampiezza del range.

Anche la dinamica di uscita (Output Voltage Swing), ovvero l'escursione massima di tensione che il nodo di uscita V_{out} può compiere senza forzare alcun transistor fuori dalla regione di saturazione, dipende da V_B . Si considera la parte inferiore del ramo di uscita, mostrata in figura ??. L'escursione è limitata fisicamente dai transistor NMOS M6 e M8. Per avere alto guadagno, entrambi i dispositivi devono operare in regione di saturazione. Pertanto, la tensione al nodo V_{out} non può scendere al di sotto della somma delle V_{DSAT} dei due transistor:

$$V_{out} \geq V_{DSAT6} + V_{DSAT8}$$

Questo limite è indipendente dal valore di V_B .




Figura 4.7: Zoom sul ramo di destra: M4/M6/M8

L'escursione dell'uscita è limitata superiormente dal transistor PMOS cascode M4. Affinché M4 rimanga in saturazione, il suo potenziale di drain ($V_{D4} = V_{out}$) non deve superare il potenziale di gate (V_B) più la tensione di soglia (questo vale se si assume che $V_{OV} = V_{DSAT}$):

$$V_{out} \leq V_B + |V_{thp4}|$$

È stato effettuato uno sweep DC della variabile V_B e sono state definite sulla Calculator le espressioni per estrarre le curve dei due limiti. Per il limite inferiore:

$$v("/M6" "vdsat" ?result "dc") + v("/M8" "vdsat" ?result "dc")$$

Per il limite superiore:

$$xval(v("/M4" "vth" ?result "dc")) - v("/M4" "vth" ?result "dc")$$

In figura ?? è mostrato l'andamento di questi due limiti in funzione di V_B . La distanza tra queste due curve rappresenta l'Output Swing. Rispetto all'ICMR, la dinamica dell'uscita cresce all'aumentare di V_B .

In modo analogo a quanto osservato per l'analisi dell'ICMR, per valori di V_B eccessivamente alti si assiste a un crollo a parabola della curva del limite inferiore, mostrato in figura ??.




Figura 4.8: Limite inferiore (in rosso) e superiore (in giallo) della dinamica di uscita.

4.3 Guadagno di tensione

Si quantifica ora il guadagno di tensione in DC dell'amplificatore. In uscita è stata messa una capacità di carico $C_L = 5\text{pF}$. Per la polarizzazione del circuito, sono state fissate $V_B = 0.7\text{V}$ e $V_{CM} = 0.9\text{V}$. È stato applicato un segnale differenziale



immagini/vout_max_min_singolo.png


Figura 4.9: Limite inferiore della dinamica di uscita (viene messo in risalto il crollo a parabola per V_B alte).

V_D ($+V_D/2$ sul gate di M1, $-V_D/2$ sul gate di M2) ed è stato fatto uno sweep DC, facendo variare V_D tra -50mV e $+50\text{mV}$.

In figura ?? è mostrato il grafico della V_{out} in funzione di V_D .

Il guadagno del circuito corrisponde alla derivata della curva di V_{out} rispetto a V_D . Nella zona ristretta attorno a $V_D = 0\text{V}$ il guadagno è massimo perché tutti i transistor si trovano a lavorare nella regione di saturazione. In figura ?? è mostrato il grafico di tale derivata.

Il valore in dB del picco risulta essere $\approx 69\text{dB}$. Tuttavia, il picco non si ha in corrispondenza di $V_D = 0\text{V}$, ma di $V_D = -111\mu\text{V}$, perché la conversione differenziale/single-ended (con carico a specchio di corrente) è intrinsecamente asimmetrica e introduce un offset sistematico. Infatti, imponendo $V_D = 0\text{V}$, il nodo di uscita non si posiziona perfettamente al centro della sua dinamica (Output Swing); di conseguenza, uno dei transistor del ramo di uscita subisce una parziale compressione della propria V_{DS} e si allontana dal punto di massima r_o .




immagini/vout_vd.png

Figura 4.10: V_{out} in funzione di V_D .

In figura ?? è mostrato uno zoom della derivata di V_{out} in prossimità del picco, a $V_D = -111\mu V$.

Per valutare il comportamento dinamico dell'amplificatore, quindi quantificare l'effetto dei nodi capacitivi sul guadagno, è stata impostata un'analisi AC. Questa simulazione tiene conto delle capacità intrinseche dei transistor, che introducono inevitabilmente dei poli nella funzione di trasferimento tra ingresso differenziale e uscita. È stata impostata un'ampiezza AC ("AC Magnitude" su Cadence) pari a $+0.5V$ sul gate di M1 e di $-0.5V$ sul gate di M2. Il punto di lavoro DC è rimasto $V_B = 0.7V$ e $V_{CM} = 0.9V$. È stato eseguito uno sweep in frequenza ed è stato tracciato il diagramma di Bode del modulo del guadagno dell'amplificatore, in dB, riportato in figura ??.



immagini/vout_vd_deriv.png

Figura 4.11: Derivata di V_{out} in funzione di V_D .

Dall'analisi AC, il guadagno a basse frequenze risulta essere circa 65dB, contro i 69dB dell'analisi precedente. Questa discrepanza è dovuta proprio all'asimmetria del circuito. L'analisi AC, infatti, linearizza il circuito valutando i parametri di piccolo segnale esattamente nel punto di lavoro $V_D = 0V$, dove il guadagno risulta essere inferiore.

Per questo motivo, è stata applicata sull'ingresso $V+$ una tensione di offset pari a $-111\mu V$. In questo modo, l'analisi AC calcola un guadagno a basse frequenze di 69dB, come mostrato in figura ??.




Figura 4.12: Derivata di V_{out} in funzione di V_D . Zoom in prossimità del picco attorno a $V_D = 0V$.


La formula approssimativa del guadagno (ricavata nel capitolo ??) è:

$$A_v = G_m \cdot R_{out} = g_{m1} \cdot ((g_{m4}r_{o4}r_{o2}) \parallel (g_{m6}r_{o6}r_{o8}))$$

Come si evince dalla formula, per incrementare il guadagno, si può aumentare la g_{m1} (la G_m dell'OTA), riducendo l'overdrive di M1/M2. Oppure, si può aumentare la resistenza differenziale di uscita R_{out} .

Dato che le resistenze differenziali dei transistor in saturazione r_o dipendono dalla lunghezza di canale, è stata impostata un'analisi parametrica rispetto a L .

È stata definita la variabile `L_par` ed è stata assegnata, come lunghezza di canale,




immagini/gain.png

Figura 4.13: Diagramma di Bode del modulo del guadagno senza offset riportato all'ingresso.

ai transistor M1/M2, M3/M4, M5/M6 e M7/M8. È stato mantenuto rigorosamente costante il rapporto W/L di ogni dispositivo. Ciascuna larghezza W è stata definita come una funzione dipendente dalla variabile globale `L_par`. Per esempio, per i transistori della coppia differenziale M1/M2, è stata impostata una relazione $W = 48 \cdot L_par$; per M5/M6 $W = 20 \cdot L_par$ e così via.


In figura ?? è mostrato l'andamento del guadagno DC in funzione della variabile `L_par`. Come si evince dal grafico, il guadagno aumenta con `L_par`.



immagini/gain_real.png

Figura 4.14: Diagramma di Bode del modulo del guadagno con offset riportato all'ingresso.

Se si annullasse l'effetto body, ponendo $V_{SB} = 0$ per tutti i transistor (al contrario della configurazione originaria, in cui tutti i body dei PMOS sono a V_{DD} e tutti quelli degli NMOS a massa), il guadagno in DC crolla a circa 62dB, come mostrato in figura ???. Dopo il polo dominante, le curve risultano pressoché sovrapponibili.




immagini/vout_vd_deriv_max_L.png

Figura 4.15: Guadagno DC in funzione di L_{par} .

4.4 Margine di fase

In questo capitolo si analizza il comportamento dinamico dell'amplificatore, valutando i margini di stabilità. La capacità C_L di uscita abbassa drasticamente la frequenza del polo dominante del sistema ($\approx \frac{1}{2\pi R_{out}C_L}$), riducendo la banda passante, ma risultando essenziale per la stabilità.


In figura ?? sono riportati i diagrammi di Bode del modulo e della fase del guadagno con C_L connessa. Dalla simulazione si evince che, con le dimensioni geometriche W/L scelte in fase di primo dimensionamento, il circuito presenta un margine di fase pari a 83° (stabile nel punto di riposo, qualora l'OTA venisse chiuso in un anello di retroazione).



immagini/no_body_guadagno.png

Figura 4.16: Diagrammi di Bode del modulo del guadagno nella configurazione iniziale (in verde) e con l'effetto body soppresso (in giallo).

Nel capitolo precedente, è stato dimostrato che per massimizzare il guadagno DC è possibile incrementare la resistenza di uscita r_o dei transistor aumentando la loro lunghezza di canale L . Il problema è che un aumento di L impone un incremento proporzionale della larghezza W (per mantenere inalterati i rapporti W/L), comportando una crescita quadratica dell'area di gate ($W \cdot L$) dei dispositivi. La conseguenza inevitabile è l'aumento massiccio di tutte le capacità parassite intrinseche dei transistor; l'aumento di queste capacità interne spinge i poli non dominanti del circuito verso le basse frequenze; queste ultime, avvicinandosi alla frequenza del polo dominante, compromettono il margine di fase. Per quantificare questo fenomeno, in figura ?? è mostrato l'andamento del margine di fase al variare di L_{par} (stessa



immagini/vout_vd_ac_carico.png


Figura 4.17: Diagramma di Bode del modulo e della fase del guadagno.

analisi del capitolo precedente).

4.5 Risposta al Gradino e Slew Rate

Si testa ora l'amplificatore in configurazione closed-loop, chiudendo l'anello in retroazione unitaria (configurazione buffer). Si collega il nodo di uscita direttamente al terminale invertente V^- (gate di M2).

È importante sottolineare che questa connessione modifica il carico capacitivo effettivo del circuito: alla capacità di carico nominale C_L si somma in parallelo la capacità di ingresso del gate di M2. L'aggiunta di questa ulteriore capacità spinge il



immagini/margine_di_fase.png

Figura 4.18: Margine di fase in funzione di L_{par} .

polo dominante verso frequenze ancora più basse; dunque, il margine di fase effettivo è addirittura migliore rispetto agli 83° calcolati nel capitolo precedente.

Al terminale non invertente $V+$ è stato applicato un segnale a gradino tramite un generatore `vpulse`, alla frequenza di 1MHz. I livelli di tensione alto/basso del gradino sono stati impostati a 0.9V e 1V, perché con $V_B = 0.7V$ l'ICMR è limitato tra 870mV e 1.03V. I tempi di salita e di discesa sono stati impostati a $t_{rise} = t_{fall} = 10ps$.

In figura ?? sono mostrati `vpulse` (0.9V–1V) e V_{out} nel tempo.

Per caratterizzare la risposta al gradino, è stato calcolato lo Slew Rate (SR): esso rappresenta la massima velocità di variazione temporale della tensione di uscita, ed è limitato dalla massima corrente disponibile I_{max} per caricare e scaricare la capacità



immagini/vout_gradino.png

Figura 4.19: `vpulse` 0.9V–1V (in rosso) e V_{out} (in verde): risposta al gradino.

di carico C_L .

Quando l'ingresso subisce una forte transizione differenziale, la coppia d'ingresso si sbilancia completamente: uno dei due rami va in interdizione e l'intera corrente $I_{tail} = I_{max} = 50\mu\text{A}$ va a caricare il nodo di uscita. Lo slew rate teorico si calcola in questo modo:

$$SR = \frac{I_{SS}}{C_L} = \frac{50\ \mu\text{A}}{5\ \text{pF}} = 10\text{V}/\mu\text{s}$$

Nel caso di figura ??, la massima pendenza misurata è $7.3\text{V}/\mu\text{s}$. Tale valore risulta essere inferiore rispetto al limite teorico atteso di $10\text{V}/\mu\text{s}$.

Questo perché, affinché la coppia sia completamente sbilanciata, quindi tutta la

I_{tail} sia dirottata su un singolo ramo, deve valere che:

$$\Delta V_{in} \geq \sqrt{2} \cdot |V_{OV}|$$

Poiché il gradino di 0.9V–1V ($\Delta V_{in} = 100\text{mV}$) non è sufficientemente ampio da soddisfare questa condizione, la corrente erogata al carico è inferiore rispetto ai $50\mu\text{A}$ disponibili.

Al fine di misurare l'effetto dello slew rate puro (sbilanciamento completo), è stato applicato un gradino 0.4V–1.2V ($\Delta V_{in} = 800\text{mV}$). Questa escursione supera deliberatamente i limiti dell'ICMR e dell'output swing. Dunque, agli estremi del transistoro, i dispositivi vengono forzati in regione di triodo, introducendo inevitabili distorsioni e prolungamento del tempo di assestamento finale.

In figura ?? sono mostrati `vpulse` (0.4V–1.2V) e V_{out} nel tempo.





Figura 4.20: v_{pulse} 0.4V–1.2V (in rosso) e V_{out} (in verde): risposta al gradino.

In figura ?? è mostrato uno zoom del grafico di figura ??, mettendo in risalto i cursori per il calcolo dello SR. Il valore ottenuto è pari a $9.12V/\mu s$.

4.6 CMRR

Il Rapporto di Reiezione di Modo Comune (CMRR) quantifica la capacità del circuito di amplificare un segnale differenziale e di abbattere un segnale di modo comune. Il CMRR è definito come il rapporto in modulo tra il guadagno di tensione differenziale A_{dm} (A_v da ??) e il guadagno di tensione di modo comune A_{cm} :

$$CMRR = 20 \log_{10} \left| \frac{A_{dm}}{A_{cm}} \right|$$



immagini/vout_gradino_big_sr.png


Figura 4.21: Zoom della risposta al gradino (0.4V–1.2V) con cursori per la misura dello Slew Rate.

Anche se ci fosse un generatore di coda ideale (resistenza infinita), le asimmetrie intrinseche del circuito single-ended fanno sì che esista sempre un guadagno di modo comune non nullo.

Per calcolare il CMRR in frequenza, è stato estratto A_{dm} secondo la metodologia già adottata nel capitolo ??; per quanto riguarda A_{cm} , è stata impostata un'AC magnitude di +1V sia per $V+$ (sul gate di M1) che per $V-$ (sul gate di M2).

In figura ?? sono mostrati i diagrammi di Bode del modulo di A_{dm} , A_{cm} e la risposta in frequenza del CMRR.

Se si fosse scelta una lunghezza di canale L più grande per M9 (es. $3\mu\text{m}$, mantenendo il rapporto W/L costante), la capacità parassita verso massa sarebbe peggiorata.



immagini/cmrr_full.png

Figura 4.22: Diagrammi di Bode del modulo di A_{dm} , A_{cm} e risposta in frequenza del CMRR.

In figura ?? è mostrata la risposta in frequenza del CMRR per $L = 1\mu\text{m}, 3\mu\text{m}, 10\mu\text{m}, 50\mu\text{m}$.





Figura 4.23: Risposta in frequenza del CMRR per $L = 1\mu\text{m}, 3\mu\text{m}, 10\mu\text{m}, 50\mu\text{m}$.

In figura ?? sono mostrati i guadagni di modo comune A_{cm} per $L = 1\mu\text{m}$ e per un setup con un generatore ideale da $50\mu\text{A}$ che sostituisce lo specchio di corrente M9/M10. Nonostante la resistenza d'uscita idealmente infinita, A_{cm} si scontra contro un tetto dovuto all'asimmetria del circuito.



immagini/cmrr_vs_ideale.png

Figura 4.24: Diagrammi di Bode del modulo di A_{cm} con $L = 1\mu\text{m}$ e con un generatore ideale di coda.

In figura ?? è mostrato un confronto tra la configurazione originaria e il setup con $V_{SB} = 0$ per tutti i transistor.



immagini/cmrr_body.png

Figura 4.25: Risposta in frequenza del CMRR con e senza effetto body.

4.7 Offset

Il cascode telescopico è un circuito intrinsecamente asimmetrico. In assenza di segnale differenziale ($V_+ = V_-$), la corrente di coda si divide equamente nei due rami. Sul ramo di sinistra, i transistor NMOS connessi a diodo impongono un potenziale al drain di M3 pari alla somma delle rispettive tensioni gate-source $V_{D3} = V_{GS7} + V_{GS5} = 1.111\text{V}$. Affinché lo specchio replichi fedelmente la corrente sul ramo di destra, l'uscita V_{out} tende naturalmente a collocarsi a $V_{out} = V_{D3}$.

Tuttavia, il centro della dinamica ideale è diverso. Con $V_B = 0.7\text{V}$, dal capitolo 4.1, l'uscita può variare tra 290mV e 1.2V (Output Swing), con un centro operativo ideale a 745mV. In anello aperto, dunque, l'amplificatore presenta una forte asim-

metria: per posizionare l'uscita al centro della dinamica, l'OTA deve superare uno sbilanciamento in uscita di $\Delta V_{out} = 1.111V - 0.745V = 366mV$.



immagini/offset_come_varia.png

Figura 4.26: Offset sistematico riportato all'ingresso in funzione della lunghezza di canale L di M1/M2, M3/M4, M5/M6 e M7/M8.

L'offset sistematico (V_{OS}) è definito come la tensione differenziale che deve essere applicata all'ingresso per annullare questo sbilanciamento e portare l'uscita a metà dinamica. È pari allo sbilanciamento diviso per il guadagno ad anello aperto:

$$V_{OS} = \Delta V_{out} / A_v$$

In figura ?? è mostrato come varia l'offset sistematico riportato all'ingresso in funzione della lunghezza di canale L di M1/M2, M3/M4, M5/M6 e M7/M8.

4.8 Errore di inseguimento

Quando l'amplificatore viene configurato a buffer a guadagno unitario, l'uscita viene cortocircuitata all'ingresso invertente ($V_{out} = V_-$). La V_{out} ad anello aperto può essere espressa in questo modo:

$$V_{out} = A_v \cdot (V_+ - V_-) + V_{D3}$$

Sostituendo la condizione di buffer ($V_- = V_{out}$), si ottiene:


$$V_{out} = A_v \cdot (V_+ - V_{out}) + V_{D3}$$

Isolando $V_{errore} = V_+ - V_{out}$, la formula diventa:

$$V_{errore} = \frac{V_+ - V_{D3}}{A_v + 1} \approx \frac{V_{out} - V_{D3}}{A_v}$$

L'errore di inseguimento è pari allo sbilanciamento dell'uscita rispetto a V_{D3} diviso l'altissimo guadagno. Non è una costante, ma dipende da quanto l'uscita V_{out} (e quindi da V_+) si allontana da V_{D3} .

La figura ?? mostra l'andamento dell'errore di inseguimento moltiplicato per 1000 (che nei grafici, durante la fase di simulazione, è stato indicato come "offset" inteso come "offset ad anello chiuso"; sostanzialmente indica quanto sia ideale il cortocircuito virtuale) in funzione di V_+ .




immagini/offset.png

Figura 4.27: Errore di inseguimento moltiplicato per 1000.

Con $V_B = 0.7V$, l'ICMR si attesta tra 871mV e 1.03V (da figura ??). Avvicinandosi al limite inferiore, 871mV, l'errore peggiora progressivamente (ancor prima del superamento del limite matematico $|V_{DS}| \leq |V_{DSAT}|$; questo perché, in prossimità del "ginocchio" della caratteristica di uscita di un MOSFET, al passaggio da saturazione a triodo, la resistenza di uscita r_o degrada progressivamente). Oltre la soglia di 1.03V, l'errore sembra non peggiorare. In realtà, M9 del generatore di coda è entrato in triodo, come mostrato in figura ?? (la corrente I_{tail} crolla). Nonostante il

crollò della corrente I_{tail} , il guadagno resta sufficientemente grande da mascherare il problema.



immagini/offset_i.png

Figura 4.28: Errore di inseguimento moltiplicato per 1000 (in rosso) e I_{tail} (in verde).

L'offset si annulla quando $V_{out} = V_+ = V_{D3} = 1.111V$. In figura ?? è mostrato uno zoom della curva dell'errore in funzione di V_+ . In realtà, lo zero si ha in corrispondenza di $V_+ = 1.08V$. Questo scostamento di $\approx 30mV$ (da $1.111V$) certifica il superamento dell'ICMR: oltre $1.03V$, l'ingresso in triodo di M9 riduce la corrente di coda; la minore densità di corrente sui carichi attivi M5 e M7 diminuisce le tensioni V_{GS} necessarie per la conduzione; di conseguenza, il circuito ricalibra il proprio punto di riposo verso il basso, collocando il nuovo V_{D3} a $1.08V$.



Figura 4.29: Errore di inseguimento moltiplicato per 1000, zoom in prossimità del punto di zero.

4.9 Rumore


L'analisi del rumore è stata condotta valutando la densità spettrale di ampiezza del rumore riportato all'ingresso (Input-Referred Noise), in $V/\sqrt{\text{Hz}}$.

In figura ?? è mostrato lo spettro in frequenza di questo rumore. A basse frequenze, domina il rumore Flicker $1/f$; ad alte frequenze lo spettro si appiattisce: domina il rumore termico.

Durante la fase di dimensionamento, è stata impostata una $g_{m7} < g_{m1}$ per minimizzare il rumore termico introdotto dallo specchio di carico M7/M8. In figura ?? è mostrato il *Noise Summary* a 5MHz. A questa frequenza si è abbondantemente oltre la frequenza di ginocchio del rumore Flicker, ma allo stesso tempo ben prima

della frequenza a guadagno unitario (il guadagno di anello aperto residuo è di circa 10dB).

Come si evince dai risultati del *Noise Summary* di Cadence, i transistor di ingresso M1/M2 rappresentano la sorgente dominante di rumore termico (parametro i_d), contribuendo ciascuno per circa il 26%. Il contributo di M7/M8 si piazza intorno al 21%. In accordo con l'analisi teorica, i transistor di cascode M3/M4 risultano di fatto ininfluenti.



immagini/rumore.png

Figura 4.30: Densità spettrale di ampiezza del rumore riportato all'ingresso.



Figura 4.31: Noise Summary a 5MHz.

Capitolo 5

Layout

Analizzando la topologia, appare evidente che non tutti i transistor abbiano la stessa sensibilità al mismatch (cioè come le variazioni statistiche dei parametri dei transistor degradano le prestazioni del circuito). È stato effettuato un matching più o meno robusto in base proprio a questa sensibilità e si è scelto di utilizzare solo due livelli di metal (Metal 1 e Metal 2), minimizzando le capacità parassite per accoppiamento verticale.

Il mismatch della coppia M1/M2 si riflette direttamente sull'ingresso come tensione di offset: sono i dispositivi più sensibili. Per questo motivo, è stata adottata una struttura a centroide comune 2D interdigitata. È stato implementato il pattern geometrico mostrato in figura ??, con dummy:

D	A	B	B	A	A	B	B	A	D
D	B	A	A	B	B	A	A	B	D

Figura 5.1: Struttura geometrica per M1 (A) e M2 (B).

Grazie a questa disposizione, i gradienti lineari di processo o di temperatura si eliminano, almeno in parte. I dispositivi sono stati frazionati in 8 finger ciascuno, per minimizzare le capacità parassite di giunzione e ridurre la resistenza serie del gate ($W_{finger} = 6\mu\text{m}$). La capacità di giunzione parassita è data dalla somma del contributo di area di fondo e di perimetro: il frazionamento con condivisione delle

diffusioni riduce l'area e il perimetro dei nodi di drain sensibili. Inoltre, la matrice 2D assicura che M1 ed M2 abbiano lo stesso numero di diffusioni di drain, eliminando asimmetrie capacitive che introdurrebbero doppietti polo-zero nella funzione di trasferimento.

Nella realtà, i gradienti non sono perfettamente lineari, ma formano delle curve: scegliere un pattern più "largo" (come A B B A, 2 finger ciascuno) rispetto a quello presentato, significa campionare la curva in modo più grossolano. Inoltre, se ci fosse una minuscola impurità o difetto, usare finger grandi significa rischiare che l'impurità colpisca uno solo dei due dispositivi.

In figura ?? è mostrato il layout per M1 e M2.



Figura 5.2: Layout per M1 e M2.

Subito dopo la coppia d'ingresso, i dispositivi più critici per il mismatch sono i transistor dello specchio di carico M7 e M8. Qualsiasi asimmetria in questa coppia introduce un errore di corrente tra i due rami che si riflette all'ingresso come tensione di offset. Si è deciso di dedicare loro un matching robusto, ma leggermente meno aggressivo rispetto alla coppia d'ingresso. È stata adottata una struttura a centroide comune 1D disposta su un'unica riga, implementando il pattern geometrico di figura ??.




Figura 5.3: Struttura geometrica per M7 (A) e M8 (B).

In figura ?? è mostrato il layout per M7 e M8. I due transistor pilotano un numero diverso di sacche di drain; tuttavia, la bassa impedenza dei nodi dello specchio ($\approx 1/g_m$) spinge i relativi poli parassiti a frequenze molto alte, rendendo del tutto trascurabile l'effetto sulla dinamica del circuito.

Per quanto riguarda i transistor dello specchio di corrente di coda M9 e M10 ($W_{tot} = 96\mu\text{m}$), il loro frazionamento in finger multipli ($W_{finger} = 6\mu\text{m}$) è stato un passaggio obbligato per contenere la resistenza di gate e le capacità parassite di giunzione. Sebbene un mismatch tra M9 e M10 non generi alcun offset all'ingresso differenziale, un'eccessiva asimmetria tra i due dispositivi dovuta a gradienti di processo o termici potrebbe compromettere l'intero design. Ad esempio, una deviazione rilevante della corrente di coda effettiva rispetto al valore nominale di $50\mu\text{A}$, modificherebbe pesantemente i punti di lavoro di tutti i transistor, degradando possibilmente i parametri discussi in fase di dimensionamento, come l'ICMR, l'Output Swing e il guadagno. Per garantire robustezza del punto di lavoro e copiare la giusta corrente di coda, si è scelto di riutilizzare il pattern geometrico 1D già utilizzato per gli altri transistor, risparmiando così tempo.



immagini/M7_M8.png

Figura 5.4: Layout per M7 e M8.

La struttura geometrica è mostrata in figura ??.




Figura 5.5: Struttura geometrica per M9 (A) e M10 (B).

In figura ?? è mostrato il layout per M9 e M10.






Figura 5.6: Layout per M9 e M10.

Per quanto riguarda le coppie M3/M4 e M5/M6, si è scelto di non implementare alcuna struttura di matching. Qualsiasi variazione della tensione di soglia dovuta alla variabilità di processo genera una corrente di errore che, se riportata all'ingresso differenziale, viene attenuata dal guadagno intrinseco ($g_m r_o$) dei transistor. I dispositivi sono stati semplicemente frazionati in finger. Nelle figure ?? e ?? sono mostrati i layout per queste due coppie.



immagini/m3_m4.png


Figura 5.7: Layout per M3 e M4.



immagini/m5_m6.png

Figura 5.8: Layout per M5 e M6.

In figura ?? è mostrato il layout completo della coppia differenziale.



immagini/full_layout.png

Figura 5.9: Layout completo.

5.1 Verifica del layout

Il primo step di validazione è stato il DRC. Questo strumento analizza le geometrie disegnate nel layout e verifica che i vincoli di fabbricazione imposti dalla fonderia siano stati rispettati. In figura ?? è mostrata la schermata di esito positivo del DRC.

Figura 5.10: Verifica DRC.

Segue la realizzazione dello schematico circuitale che verrà confrontato con il layout. Ogni singolo finger è stato istanziato come un transistor indipendente e i terminali di tutti questi dispositivi "frammentati" sono stati connessi in parallelo. Sono stati

posizionati i pin di I/O (V_{DD} , GND, V_+ , V_- , V_B e I_{ref}). Lo schematico è mostrato in figura ??.

Si è passati poi all'LVS (Layout Versus Schematic), un tool che estrae una netlist dal layout e la confronta con la netlist generata dallo schematico. In figura ?? è mostrato l'esito dell'LVS.

L'ultimo passaggio è stato l'RCX: analizza la geometria del layout e genera una vista extracted, che è essenzialmente una copia del circuito con migliaia di capacità parassite.


immagini/full_schematico_m.png

Figura 5.11: Schematico per LVS.





Figura 5.12: Verifica LVS.

In figura ?? è mostrato il symbol della coppia, pronta per essere simulata.

Le figure seguenti mostrano il confronto tra il testbench ideale (in rosso, schematico ??) e quello contenente la vista estratta (in giallo, RCX), per la quale è stato generato l'apposito symbol.



immagini/simulazione.png

Figura 5.13: Symbol della coppia.



Figura 5.14: Diagramma di Bode del modulo del guadagno con capacità di carico $C_L = 5\text{pF}$. I grafici sono praticamente sovrapponibili: il polo a bassa frequenza domina e maschera le differenze.



Figura 5.15: Diagramma di Bode del modulo del guadagno senza capacità di carico.




Figura 5.16: Diagramma di Bode della fase del guadagno con capacità di carico $C_L = 5\text{pF}$.



Figura 5.17: Diagramma di Bode della fase del guadagno senza capacità di carico.




Figura 5.18: Diagramma di Bode del modulo del CMRR con capacità di carico $C_L = 5\text{pF}$.




Figura 5.19: Risposta al gradino (configurazione buffer) con capacità di carico $C_L = 5\text{pF}$.

Capitolo 6

Analisi corner e deriva termica

I modelli dei transistor vengono valutati agli estremi delle variazioni statistiche di processo: SS (Slow-Slow, minima mobilità per NMOS e PMOS), FF (Fast-Fast, massima mobilità), SF (Slow NMOS, Fast PMOS) e FS (Fast NMOS, Slow PMOS). Invece, TT (Typical-Typical) è il caso nominale di riferimento. Nelle figure ??, ?? e ?? sono mostrati alcuni confronti tra i vari corner.



immagini/corner_guadagno.png

Figura 6.1: Diagramma di Bode del modulo del guadagno ad anello aperto per l'analisi corner (il valore della tensione di offset applicato all'ingresso è stato ricalibrato per ciascun corner).

Anche la temperatura altera i parametri fisici dei transistor. Per esempio, all'aumentare della temperatura, la mobilità si riduce per scattering, portando ad un calo della transconduttanza. Dalla figura ??, il caso SS è emerso come worst-case in termini di guadagno DC. È stato selezionato proprio questo corner SS come base per condurre simulazioni termiche a -40°C e 125°C (la temperatura nominale di progetto era pari a 27°C). In figura ?? è mostrato il diagramma di Bode del modulo del guadagno ad anello aperto nel caso SS, in corrispondenza dei due estremi termici. Nelle figure ?? e ?? sono mostrati analogamente fase e CMRR.

The figure is a Bode phase plot, which is a graph showing the phase of a system's frequency response. The horizontal axis represents the frequency, typically on a logarithmic scale, and the vertical axis represents the phase in degrees. The plot is used for corner analysis, where the phase is evaluated at specific corner frequencies. The text 'immagini/corner_fase.png' is visible within the plot area, indicating the source of the image.

immagini/corner_fase.png


Figura 6.2: Diagramma di Bode della fase del guadagno ad anello aperto per l'analisi corner.

immagini/corner_cmrr.png

Figura 6.3: Risposta in frequenza del CMRR per l'analisi corner.


Tensione di alimentazione (V_{DD})	1.8 V
Corrente di coda (I_{tail})	50 μ A
Capacità di carico (C_L)	5 pF
Tensione di polarizzazione cascode (V_B)	0.7 V
Tensione di modo comune nominale (V_{CM})	0.9 V
Guadagno in continua (A_{v0})	69 dB
Margine di fase (con $C_L = 5$ pF)	83°
CMRR in continua	53 dB
ICMR ($V_B = 0.7$ V)	871 mV – 1.03 V
Output Voltage Swing ($V_B = 0.7$ V)	290 mV – 1.20 V
Offset sistematico riportato all'ingresso	–111 μ V
Slew Rate	9.12 V/ μ s

Tabella 6.1: Tabella riassuntiva delle prestazioni dell'amplificatore.




immagini/guadagno_ss_temp.png

Figura 6.4: Diagramma di Bode del modulo del guadagno ad anello aperto nel caso SS a -40°C e 125°C .

The figure is a Bode phase plot showing the phase of the open-loop gain. The x-axis represents frequency on a logarithmic scale, and the y-axis represents phase in degrees. Two curves are plotted, corresponding to different temperatures: -40°C and 125°C. The curves show a phase shift that varies with frequency and temperature.

immagini/fase_ss_temp.png

Figura 6.5: Diagramma di Bode della fase del guadagno ad anello aperto nel caso SS a -40°C e 125°C .



immagini/cmrr_ss_temp.png

Figura 6.6: Risposta in frequenza del CMRR nel caso SS a -40°C e 125°C .