#### Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

#### Goal

- Implement BRAM model & test bench according to scenarios.
  - Make test bench that instantiates two BRAMs and initialize one BRAM to store address as data.
  - Copy every data from the initialized BRAM to the other BRAM.
- Implement PE with floating point fused multiply adder.

### 1 Implementation

이번 프로젝트는 Block Random Access Memory와 Processing Element를 각각 구현함으로써 추후 구현할 Matrix-Matrix Multiplication을 수행하기 위한 기본 모듈을 구성하는 것을 목적으로 한다. 아래는 코드 구현과 함께 간략한 아이디어 및 기능에 대한 설명이 (1) BRAM, (2) PE 순으로 진행된다.

#### 1.1 Block Random Access Memory, BRAM

BRAM의 경우 크게 두 부분으로 이뤄져 있다. (1) 모듈이 실행이 되기 전 INIT\_FILE에서 내부 메모리 mem를 읽는 부분과 done 신호가 주어졌을 때, OUT\_FILE에 mem의 상태를 출력하는 부분과, (2) EN, RST, WE 신호가들어왔을 때 경우에 따라 입력되는 데이터를 mem에 읽고 쓰는 역할을 한다.

- 아래에 첨부된 코드 중 21-28 라인의 외부 파일 입출력에 관한 구현 보면, initial 구문을 이용하여 모듈의 생성과 동시에 파일 입출력에 대한 실행 구문에 대한 scope를 지정한다. \$readmemh 로 시작함으로써 INIT\_FILE 파일을 읽어 mem에 저장한다. 그 후 done 신호 들어올 때 까지 대기하다가 신호가 들어오면 \$writememh 함수를 사용해 OUT\_FILE에 mem 데이터를 저장한다. 이 때 함수에 붙어있는 \$readmemh 와 \$writememh의 h는 hexadecimal로 파일에 저장하는 값을 16진수 형태로 저장하는 옵션을 의미한다 [3].
- 30-46 라인은 BRAM의 input으로 주어지는 신호에 따라 모듈로써의 기능을 구현하는 부분이다. BRAM\_CLK 와 BRAM\_RST 그리고 BRAM\_EN, BRAM\_WE의 신호에 따라 읽기, 쓰기, 초기화, 파일 출력을 위한 기능을 수행하게 된다. BRAM\_RST은 BRAM\_CLK에 Async로, BRAM\_EN, BRAM\_WE는 Sync로 구현하였다.
  - BRAM\_RST이 posedge일 경우 BRAM\_RDDATA에는 0을 할당한다. (31 라인)
  - BRAM\_EN이 활성화되어 있고 BRAM\_WE 또한 활성화되어 있다면, True를 가지는 bit에 해당하는 영역을 BRAM\_WRDATA에서 mem으로 복사한다. (35-38 라인)

$$mem[addr][8*(i+1)-1:8*i] \leftarrow BRAM\_WRDATA[8*(i+1)-1:8*i]$$
 (1)

BRAM\_EN이 활성화되어 있고 BRAM\_WE이 활성화되어 있다면, 메모리로부터 데이터를 읽어오는 기능을 수행한다. Read에 걸리는 싸이클이 2 cycle이 걸리도록 구현을 해야하기 때문에 dout을 버퍼로 사용해 1 cycle이 추가되도록 한다. (41-42 라인)

## Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

#### MY\_BRAM

```
'timescale 1ns / 1ps
   module my_bram #(
2
       parameter integer BRAM_ADDR_WIDTH = 15,
parameter INIT_FILE = "input.txt",
parameter OUT_FILE = "output.txt"
4
        input wire [BRAM_ADDR_WIDTH-1:0] BRAM_ADDR,
        input wire BRAM_CLK,
        input wire [31:0] BRAM_WRDATA,
        output reg [31:0] BRAM_RDDATA,
10
        input wire BRAM_EN,
11
12
        input wire BRAM_RST,
13
        input wire [3:0] BRAM_WE,
        input wire done
15
   );
        reg [31:0] mem[0:8191];
17
        wire [BRAM_ADDR_WIDTH-3:0] addr = BRAM_ADDR[BRAM_ADDR_WIDTH-1:2];
        reg [31:0] dout;
        initial begin
            if (INIT_FILE != "") begin
                 $readmemh(INIT_FILE, mem);
            wait (done) begin
                 $writememh(OUT_FILE, mem);
25
        always @(posedge BRAM_CLK or posedge BRAM_RST) begin
29
           if (BRAM_RST) begin
                 BRAM_RDDATA <= 0;
32
            if (BRAM_EN) begin
33
                 if (BRAM_WE) begin
34
                      if (BRAM_WE[0]) mem[addr][7:0] <= BRAM_WRDATA[7:0];</pre>
35
                      if (BRAM_WE[1]) mem[addr][15:8] <= BRAM_WRDATA[15:8];</pre>
                      if (BRAM_WE[2]) mem[addr][23:16] <= BRAM_WRDATA[23:16];</pre>
37
                      if (BRAM_WE[3]) mem[addr][31:24] <= BRAM_WRDATA[31:24];</pre>
38
39
                 else begin
40
                      dout <= mem[addr];</pre>
41
                      BRAM_RDDATA <= dout;
42
                 end
43
            end
        end
45
    endmodule
```

## Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

### 1.2 Processing Element, PE

아래의 모듈은 Lab03 adder 모듈이다. ain과 bin 길이의 입력값이

#### MY\_PE

```
'timescale 1ns / 1ps
    module my_pe #(
         parameter L_RAM_SIZE = 6,
         parameter BITWIDTH = 32
         input aclk,
         input aresetn,
         input [BITWIDTH-1:0] ain,
input [BITWIDTH-1:0] bin,
10
11
         input valid,
12
         output dvalid,
13
         output [BITWIDTH-1:0] dout
14
   );
15
16
         // local reg ( can make overflow )
17
         reg [BITWIDTH-1:0] psum = 0;
wire [BITWIDTH-1:0] res;
18
19
        floating_point_MAC UUT (
21
         .aclk(aclk),
.aresetn(aresetn),
22
23
           .s_axis_a_tvalid(valid),
.s_axis_b_tvalid(valid),
.s_axis_c_tvalid(valid),
.s_axis_a_tdata(ain),
25
27
             .s_axis_b_tdata(bin),
              .s_axis_c_tdata(psum),
29
              . \verb|m_axis_result_tvalid| (\verb|dvalid|)|,
30
              .m_axis_result_tdata(res)
31
        );
32
33
        always @(dvalid) begin
         if(dvalid == 1) begin
35
                  psum = res;
              end
37
        end
         assign dout = dvalid == 1 ? psum : 0;
41 endmodule
```


## Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

#### 2 Result

#### 2.1 Block Random Access Memory, BRAM

아래의 코드는 BRAM의 구현의 Validity를 확인하기 위해 시나리오에 맞게 구현한 것이다. BRAM 인스턴스 두 개를 만들고 각각을 MY\_BRAM1과 MY\_BRAM2로 명명하였다.

MY\_BRAM1은 input.txt에 저장된 mem에 있는 값들을 호출하여 저장하는 역할을 하고 또한 mem에 있는 값들을 MY\_ADDR을 변화하면서 BRAM\_RDDATA1로 읽어온다. MY\_BRAM2의 경우 이렇게 읽어온 BRAM\_RDDATA1을 BRAM\_WRDATA2로 사용하여 mem에 저장하게 되고 완료가 되면 done 신호를 주어 output.txt에 저장하게 된다. 아래 Figure 1은 상기된 설명을 도식화한 것이다.






Figure 1: Testbench Scenarios: 2개의 BRAM을 인스턴스화 하고 BRAM1에서 input.txt을 읽어 메모리에 저장하고 다른 BRAM2에서 BRAM1의 데이터를 전달받아 output.txt에 저장한다[1].

- 모든 테스트를 시작하기 전에 input.txt를 초기화하기 위한 과정을 거친다. 주소에 해당하는 인덱스를 값으로 가질 수 있도록 for문을 통해 대입시킨 후 \$writememh를 통해 파일에 저장을 한다 (23-24 라인).
- 테스트벤치에서 BRAM\_EN 신호는 항상 활성화 하고 (45, 55 라인) BRAM\_RST와 done 신호는 모든 데이터 전송이 끝나고 입력과 출력이 완료되었을 때 True를 대입할 것이다 (33-34 라인).
- BRAM\_ADDR의 경우 i번째 entry의 주소값은 BRAM에서 2개의 LSB를 사용하지 않으므로 주소값 또한 4의 배수로 증가시켜 대입해 주어야 한다. BRAM\_WE 신호를 주소값이 유지되는 한 구간을 5 CLK 싸이클과 1 CLK 싸이클로 나누어 DISABLE과 ENABLE을 번갈아 대입해준다 (29-31 라인).

#### Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

#### TB MY BRAM

```
'timescale 1ns / 1ps
   module tb_my_bram #(
       parameter integer BRAM_ADDR_WIDTH = 15,
       parameter INIT_FILE = "input.txt"
   )();
       reg [31:0] BRAM_INIT[0:8191];
       reg [BRAM_ADDR_WIDTH-1:0] BRAM_ADDR;
       reg BRAM_CLK;
       reg BRAM_RST;
10
       reg [3:0] BRAM_WE;
11
       reg done;
12
       wire [31:0] BRAM_WRDATA1, BRAM_RDDATA1;
13
       wire [31:0] BRAM_WRDATA2, BRAM_RDDATA2;
14
15
       integer i;
16
       initial begin
17
           BRAM_ADDR <= 0;
18
           BRAM CLK <= 1;
19
           BRAM_RST <= 0;
20
           BRAM_WE <= 0;
21
           done \leq 0:
22
           for (i = 0; i < 8192; i = i + 1) begin
23
24
               BRAM_INIT[i][31:0] <= i;
            end
25
           #10 $writememh(INIT_FILE, BRAM_INIT);
27
           for (i = 0; i <= 8192; i = i + 1) begin
                BRAM_ADDR <= i << 2; #20;
29
                BRAM_WE <= 4'b1111; #10;
               BRAM_WE <= 0; #30;
31
32
           end
           done <= 1'b1; #30;
33
           BRAM_RST <= 1'b1;
34
35
       always #5 BRAM_CLK = ~BRAM_CLK;
37
       assign BRAM_WRDATA2 = BRAM_RDDATA1;
39
       my_bram MY_BRAM1 (
       .BRAM_ADDR(BRAM_ADDR),
41
           .BRAM_CLK (BRAM_CLK),
43
           .BRAM_WRDATA(BRAM_WRDATA1),
           .BRAM_RDDATA(BRAM_RDDATA1),
           .BRAM_EN(1'b1),
           .BRAM_RST(BRAM_RST),
47
           .BRAM_WE(0),
           .done(0)
       my_bram #(.INIT_FILE("")) MY_BRAM2 (
         .BRAM_ADDR(BRAM_ADDR),
51
           .BRAM_CLK(BRAM_CLK),
           .BRAM_WRDATA(BRAM_WRDATA2),
           .BRAM_RDDATA(BRAM_RDDATA2),
           .BRAM_EN(1'b1),
           .BRAM_RST(BRAM_RST),
            .BRAM_WE (BRAM_WE),
            .done(done)
       );
   endmodule
```

위 Testbench 코드를 수행하면 아래의 Figure 2와 같은 Waveform을 확인할 수 있다. 결과를 자세히 보면 mem 에 해당하는 BRAM\_ADDR이 4씩 증가하는 것을 확인할 수 있고 이에 따라 BRAM\_RDDATA1 또한 BRAM\_WE 가 비활성화 되어 있을 때 2 cycle을 delay로 읽게 되는 것을 확인할 수 있다. BRAM\_RDDATA1가 곧 BRAM2의 BRAM\_WRDATA2이므로 같은 Waveform을 관찰하였다.

mem에 write가 될 때 1 cycle delay가 되는 것을 눈으로 확인할 수는 없지만 BRAM\_WE가 ENABLE 되었다가

## Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

DISABLE 되었을 때 read하는 데이터 BRAM\_RDDATA2의 delay가 총 3 cycle가 걸렸다는 것을 확인할 수 있었다. 이 사실로 미뤄 보아 읽기에 걸리는 시간이 2 CLK 싸이클, 쓰기에 걸리는 시간이 1 CLK 싸이클이 걸린다는 것을 유추할 수 있었고 스펙에 맞는 올바른 구현이 되었다는 것을 짐작할 수 있었다.

Figure 4은 생성된 입력과 출력파일로 각각 input.txt는 MY\_BRAM1이 입력을 받기 위한 파일, output.txt는 MY\_BRAM2이 MY\_BRAM1으로부터 데이터를 전달받아 출력을 하기 위해 생성된 파일이다. 모든 데이터가 입력을 받은 대로 정상적으로 출력이 되었음을 확인하였다.



Figure 2: TB\_MY\_BRAM Waveform

#### Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son




Figure 3: TB\_MY\_BRAM I/O files. input.txt와 output.txt의 8192개의 mem 값이 서로 같다는 결과를 토대로 데이터 전달 및 입력/출력이 잘 이뤄진 것을 짐작할 수 있다.

#### 2.2 Processing Element, PE

#### TB\_MY\_PE

```
'timescale 1ns / 1ps
2
    module tb_my_pe #(
3
        parameter L_RAM_SIZE = 6,
parameter BITWIDTH = 32
5
        reg [BITWIDTH-1:0] gb1 [0:2**L_RAM_SIZE-1];
        reg [BITWIDTH-1:0] gb2 [0:2**L_RAM_SIZE-1];
        reg [BITWIDTH-1:0] ain;
10
        reg [BITWIDTH-1:0] bin;
11
12
        reg rst;
13
        reg clk;
        wire [BITWIDTH-1:0] dout;
14
        reg valid;
15
16
        wire dvalid;
17
18
        integer i;
19
        initial begin
             clk <= 0;
21
             rst <= 1;
             #20;
23
             rst <= 0;
25
             // value setting in global buffers
             for(i = 0; i < 16; i = i+1) begin
27
                 gb1[i] = \$urandom\_range(2**30,2**30+2**26);
                 gb2[i] = $urandom_range(2**30,2**30+2**26);
  gb1[i] <= ($urandom*2 << 31) + ($urandom*(2**8) << 23) + $urandom*(2**23);</pre>
                    gb2[i] <= ($urandom%2 << 31) + ($urandom%(2**8) << 23) + $urandom%(2**23);
31
             // execute PE
33
             for(i = 0; i < 16; i = i+1) begin
                if(i != 0) begin
35
                     wait (dvalid == 1);
                      wait (dvalid == 0);
                 ain = gb1[i];
39
                 bin = gb2[i];
                 #15;
```

# Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

```
valid <= 1;</pre>
43
                  #10;
                  valid <= 0;</pre>
44
             end
45
46
        end
47
        always #5 clk = ~clk;
48
49
50
        my_pe MY_PE (
51
             .aclk(clk),
52
             .aresetn(~rst),
53
             .ain(ain),
54
             .bin(bin),
             .valid(valid),
             .dvalid(dvalid),
             .dout(dout)
   endmodule
```

위 Testbench 코드를 수행하면 아래의 Figure 4와 같은 Waveform을 확인할 수 있다.



Figure 4: TB\_MY\_PE Waveform

#### Practice #5. PE implementation & BRAM modeling Jiwon Lee, Sangjun Son

### 3 Conclusion

이후 프로젝트에서 어떤 모듈을 구현해야 하는지 Bottom-up으로 구현하다 보니 무슨 기능을 위한 구현인지는 아직 잘 모르겠지만 반대로 이전 lab 세션에서 구현을 진행한 모듈에 대해서는 연계성을 확인할 수 있었다. 지금 구현한 모듈이 앞으로도 쓰일 수 있기 때문에 가독성을 높이면서 최대한 임의 구현 방식을 최대한 피하기 위해 노력하였다.

MY\_BRAM 모듈을 구현하면서 WE signal에 따라 mem에 저장하는 statement를 for-generate로 구현해보려 했으나 이런 저런 오류가 나면서 나열형 방식으로 구현해 코드의 효율성이 떨어진다는 나름의 판단을 하였다. 추후 프로젝트를 진행하기 전에 always 구문 안에서 block assignment를 for-generate로 구현하는 방식을 익혀야 겠다는 필요성을 제고하였다 [2].

#### References

- [1] Computing Memory Architecture Lab. *Practice 5: PE implementation and BRAM modeling*. Hardware System Design, April 2021.
- [2] Donald Thomas and Philip Moorby. *The Verilog® hardware description language*. Springer Science & Business Media, 2008.
- [3] WillFlux. Initialize Memory in Verilog. Project F FPGA Development, April 2020.