Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

Goal

- Term Project V0
 - Implement 8x8 Matrix Matrix multiplication accelerator.
 - * Accuracy on the classification task with CNN should be 100%.
 - * The PE controller should consist of (at most) 8x8 (=64) PEs.
 - * The FSM should consist of 5 states: IDLE LOAD CALC HARV DONE
 - * During HARV(harvest) state, the PE controller should write back the computed data to BRAM.
- Term Project Optimized Version (Optional)
 - DMA boots data transfer speed between DRAM and BRAM.
 - *Quantization* maps both activation and weights to 8 bit integer.
 - Zero Skipping avoids multiplication with zeroes to save computation time.

1 Implementation

Final project V0에서는 기존 Lab 6 [1]에서 pe_controller를 구현한 V*V multiplier를 M*M multiplier로 확장한 FPGA accelerator를 구현하는 것을 목표로 한다. 최종적으로 Processing System + BRAM + Connectivity + Custom IP (M*M) 이와 같은 하드웨어 시스템을 만들고 소프트웨어 코드를 이용하여 Convolution lowering on my Custom IP (M*M) on FPGA를 실행하게 된다.




Figure 1: Sample Input Images from MNIST dataset.

Figure 1에서 볼 수 있듯이 MNIST 데이터 셋의 입력은 28 x 28 크기의 숫자 이미지이며 이를 벡터화 하여 여러 Layer를 거쳐 마지막에 output layer에 10개의 숫자 중 나타날 확률을 학습하게 된다. 행렬과 벡터 곱셈이 매우 크므로 공간이나 시간적 복잡도를 최적화하기 위해서는 Tiling method를 사용하였으며 이 방법을 CNN 모델의 행렬 곱셈에서도 사용하게 된다. 행렬과 벡터 또는 행렬과 행렬을 일정한 크기로 나누어 가속기를 통해 쓰레드를 나누어 빠른 연산 속도를 가능하게 한다 [2].

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

결론적으로 프로젝트에서 구현해야 하는 사항은 다음과 같다.

- 1. Verilog Matrix-Matrix Multiplication Module Lab 6의 PE controller를 변형시켜 Vector-Vector Multiplication Module을 만들고 같은 방식으로 Matrix-Vector Multiplication Module을 구현할 수 있다.
- 2. C Matrix-Matrix Multiplication & MNIST Classification Module 위에서 구현한 FPGA 가속기를 사용하거나 CPU를 이용하여 연산할 지에 따라 MNIST Classification을 수행하는 SW 차원의 모듈을 구현해야 한다.
- 3. Simulation & Board Implementation 만들어진 Verilog 모듈을 보드에 올려서 실행하기 전에 Testbench를 만들어 시뮬레이션을 하고 모듈 간의 연결 작업을 시켜준다.




Figure 2: System Overview of the Final Project.

1.1 Verilog Matrix-Matrix Multiplication Module

Matrix-Matrix Multiplication을 구현하기 위해서는 Lab 6에서 만들었던 Floating point MAC가 포함된 PE controller 모듈이 필요하다. Vivado 프로젝트에서 import를 하여 My_PE 를 추가해주었으며 해당 코드는 Lab 6 보고서 및 프로젝트 제출물에 함께 첨부하였다.

PE가 구현이 되었다면 Figure 2에 있는 MY_IP에 있는 PE를 다루는 모듈을 구현하면 된다. 행렬 곱셈 기능을 하므로 이름에 맞게 mm_multiplier라고 하였다. 모듈의 명세에는 그 안에서 사용되는 변수들에 대한 환경 변수인 Buffer의 크기 (L_RAM_SIZE)와 연산에 사용되는 자료형의 크기 (BITWIDTH)가 있다. 환경 변수에 맞게 global buffer, out, counter, address들의 size를 parameter를 사용해 설정하였다.

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

아래에 구현한 모듈에 대해 코드와 함께 설명이 진행된다.

Module mm_multiplier.v

```
'timescale 1ns / 1ps
 3
      module mm_multiplier #(
               parameter L_RAM_SIZE = 6,
               parameter BITWIDTH = 32
               input start,
               input reset,
               input clk,
10
               output [2*L_RAM_SIZE:0] rdaddr,
               output [2*L_RAM_SIZE:0] wraddr,
               input [BITWIDTH-1:0] rddata,
12
               output [BITWIDTH-1:0] wrdata,
14
               output we,
              output done
      );
               localparam DONE_LATENCY = 5;
               localparam S_IDLE = 3'd0, S_LOAD = 3'd1, S_CALC = 3'd2, S_HARV = 3'd3, S_DONE = 3'd4;
               localparam MATRIX_SIZE = 2**(L_RAM_SIZE*2);
               localparam VECTOR_SIZE = 2**(L_RAM_SIZE);
               reg [2:0] present_state, next_state;
              reg [2*L_RAM_SIZE:0] cnt_load, cnt_harv;
reg [L_RAM_SIZE:0] cnt_calc;
               reg [2:0] cnt_done;
               reg rst_cnt_load, rst_cnt_calc, rst_cnt_harv, rst_cnt_done;
               reg [BITWIDTH-1:0] gb1[0:MATRIX_SIZE-1];
               reg [BITWIDTH-1:0] gb2[0:MATRIX_SIZE-1];
               reg [BITWIDTH-1:0] data[0:MATRIX_SIZE-1];
31
32
               reg [BITWIDTH-1:0] ain[0:VECTOR_SIZE-1];
               reg [BITWIDTH-1:0] bin[0:VECTOR_SIZE-1];
33
               reg valid = 0;
34
35
               wire [BITWIDTH-1:0] out[0:MATRIX_SIZE-1];
               wire [BITWIDTH-1:0] dout[0:MATRIX_SIZE-1];
37
               wire dvalid;
38
39
               always @(posedge clk or posedge reset)
40
                     if (reset) present_state <= S_IDLE; else present_state <= next_state;</pre>
41
               always @(posedge clk or posedge rst_cnt_load)
42
                     if (rst_cnt_load) cnt_load <= 0; else cnt_load <= cnt_load + 1;</pre>
43
               always @(posedge clk or posedge rst_cnt_calc)
44
                     if (rst_cnt_calc) cnt_calc <= 0;</pre>
45
              always @(posedge clk or posedge rst_cnt_harv)
                      if (rst_cnt_harv) cnt_harv <= 0; else cnt_harv <= cnt_harv + 1;</pre>
47
              always @(posedge clk or posedge rst_cnt_done)
                       if (rst_cnt_done) cnt_done <= 0; else cnt_done <= cnt_done + 1;</pre>
49
              always @(*)
51
                      case (present_state)
52
                                                                                                                      next_state = S_LOAD; else next_state = present_state;
53
                              S_IDLE: if (start)
                              S_LOAD: if (cnt_load == FRIEDD_STATE | S_CALC: if (cnt_calc == VECTOR_SIZE) | next_state = S_HARV; else next_state = present_state; |
S_HARV: if (cnt_harv == MATRIX_SIZE-1) | next_state = S_DONE; else next_state = present_state; |
S_DONE: if (cnt_done == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == FRIEDD_STATE | next_state = S_DONE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == FRIEDD_STATE | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; else next_state = present_state; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_state = S_IDLE; |
S_DONE: if (cnt_load == DONE_LATENCY-1) | next_load == DONE_LATENCY-1 | next_load == DONE_LATENCY-1 | next_load == DONE_LATENC
                              55
57
                     endcase
59
              always @(*)
61
                       case (present_state)
                              S_LOAD: rst_cnt_load <= 0;</pre>
                               S_CALC: rst_cnt_calc <= 0;</pre>
                               S_HARV: rst_cnt_harv <= 0;</pre>
                              S_DONE: rst_cnt_done <= 0;</pre>
```

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

```
default: begin
67
                     rst_cnt_load <= 1;
68
                      rst_cnt_calc <= 1;
                      rst_cnt_harv <= 1;
70
                      rst_cnt_done <= 1;
                 end
72
            endcase
73
74
        always @(rddata or present_state)
             if (present_state == S_LOAD)
                  if (cnt_load < MATRIX_SIZE) gb1[cnt_load]</pre>
                                                 gb2[cnt_load-MATRIX_SIZE] = rddata;
77
78
        integer j;
         always @(present_state)
             if (present_state == S_HARV)
                 for (j = 0; j < MATRIX_SIZE; j = j+1)</pre>
                      data[j] <= out[j];</pre>
        always @(dvalid or present_state)
             if (present_state == S_CALC)
                 if (dvalid) begin
                      cnt_calc <= cnt_calc + 1;</pre>
                      valid <= 0;</pre>
90
                 end
                 else begin
                      for (j = 0; j < VECTOR_SIZE; j = j+1) begin
  ain[j] <= gb1[j*VECTOR_SIZE + cnt_calc];</pre>
92
                          bin[j] <= gb2[cnt_calc*VECTOR_SIZE + j];</pre>
94
95
                      end
                      valid <= 1;</pre>
97
98
99
        assign rdaddr = (present_state == S_LOAD) ? cnt_load : 0;
         assign wrdata = (present_state == S_HARV) ? data[cnt_harv] : 0;
100
         assign wraddr = (present_state == S_HARV) ? cnt_harv : 0;
101
        assign we = (present_state == S_HARV);
102
        assign done = (present_state == S_DONE);
103
104
105
        generate for (i = 0; i < MATRIX_SIZE; i = i+1) begin: MATRIX</pre>
106
             my_pe #(L_RAM_SIZE, BITWIDTH) MY_PE(
107
                  .aclk(clk),
108
                  .aresetn(~reset),
109
                  .ain(ain[i/VECTOR_SIZE]),
110
                 .bin(bin[i%VECTOR_SIZE]),
111
                  .valid(valid),
112
                  .dvalid(dvalid),
113
114
                  .dout (dout [i])
115
             );
             assign out[i] = present_state == S_HARV ? dout[i] : 0;
116
117
        end endgenerate
    endmodule
```

mm_multiplier는 PE Controller에서 확장된 구조를 가지고, 따라서 동일한 FSM의 논리를 통해 구현하였다. PE Controller에서 확장된 점은, Matrix-Matrix multiply를 위한 Matrix를 Global buffer에 저장한 뒤, PE에 전달, 이후 연산을 진행한다는 것이다.

mm_multiplier는 IDLE, LOAD, CALC, HARV, DONE의 5가지 state를 가진다. IDLE은 대기 상태를 의미하며, 이 때 start 신호가 입력되면 LOAD state로 전이된다. 이 상태에서는 rdaddr 주소를 Testbench에 전달하여 rddata 값을 하나씩 입력받아 Global buffer에 저장한다.

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son




Figure 3: Broadcast & PE computation process

모든 LOAD 과정이 끝나면, Figure 3에서의 방법과 같은 방식으로, CALC 단계에서 FP IP catalog를 수행하게 된다. Global buffer에 저장된 VECTOR_SIZE(=64)크기의 열벡터와 행벡터를 추출하여 Multiply-Accumulator를 이용해 내적 값을 구하게 된다. Multiply-Accumulator연산이 모두 끝난 후, cnt_calc값은 1증가하고, 다음 사이클을 진행한다. 모든 MM연산을 마치면, state는 HARV로 넘어가고, 최종 결과 Matrix와 wrdata를 통해결과값을 저장한다. 이후, state는 DONE으로 넘어가게 되고 5(Latency)사이클 동안 done signal을 출력한다. 이후에는 다시 state를 IDLE 상태로 돌려 놓고 start 신호를 기다린다.

- 상기된 코드 중 7-38 라인은 MM multiplier의 변수 선언에 관한 내용이다.
 - parameter에 포함된 (1) L_RAM_SIZE는 입력되는 Matrix의 크기를 표현하는 상수이고, (2) BITWIDTH 는 연산을 하기 위한 실수 자료형의 크기를 나타낸다.
 - FSM과 관련된 변수는 현재 상태와 앞으로 업데이트해야하는 상태 변수 present_state와 next_state 가 있고 그 외에 Counter가 있다. 상태를 나타내는 상수는 총 5가지로 $0 \sim 4$ 의 값을 S_IDLE, S_LOAD, S_CALC, S_HARV와 S_DONE에 해당하도록 설정하였다.
 - 내장 모듈인 MY_PE의 입출력 변수 ain, bin, valid, dout, dvalid를 함께 선언하고 지정시켜주 어야 한다.
- 40-49 라인과 51-58 라인은 강의시간에 배운 FSM의 format을 그대로 차용하여 구현하였다. 초기 상태를 reset 신호와 함께 IDLE 상태로 초기화 한다. 현재 상태에서 어떤 조건이 중족되었을 때 다음 상태를 지정 해주는 논리를 구현해준다.
- 60-103라인은 각 상태에 위치했을 때 어떤 Counter를 활성화 시킬지 지정해주는 부분이다. 74-77라인에서 는 현재 상태가 LOAD에 이르렀을 때 테스트벤치로 rdaddr을 전달해주고 해당하는 실수형 자료 rddata 를 받아와 Global buffer에 저장한다.
- 105-117라인은 generate문에서 PE 모듈 인스턴스를 생성하여, Matrix-Matrix multiply를 수행한다.

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

2 Result

아래의 코드는 mm_multiplier를 검증하기 위한 testbench코드이다.

Testbench Module tb_mm_multiplier.v

```
'timescale 1ns / 1ps
    module tb_mm_multiplier #(
        parameter L_RAM_SIZE = 3,
        parameter BITWIDTH = 32,
        parameter bliwlbin = 32,
parameter INFILE = "global_buffer_in.txt",
parameter OUTFILE = "global_buffer_out.txt"
    )();
        localparam MATRIX_SIZE = 2**(L_RAM_SIZE*2);
        localparam VECTOR_SIZE = 2**(L_RAM_SIZE);
10
        reg [BITWIDTH-1:0] rdgb[0:MATRIX_SIZE-2-1];
reg [BITWIDTH-1:0] wrgb[0:MATRIX_SIZE-2-1];
11
12
13
        wire [BITWIDTH-1:0] rddata;
        wire [BITWIDTH-1:0] wrdata;
14
        wire [2*L_RAM_SIZE:0] rdaddr;
wire [2*L_RAM_SIZE:0] wraddr;
15
16
17
        wire done, we;
19
         reg start, clk, reset;
20
          integer i;
21
           initial begin
              for(i = 0; i < MATRIX_SIZE; i = i+1) begin
22
23
                                              = \$urandom\_range(2**30, 2**30+2**24);
                    rdgb[MATRIX_SIZE + i] = $urandom_range(2**30, 2**30+2**24);
24
25
               $writememh(INFILE, rdgb);
27
          end
        assign rddata = start ? rdgb[rdaddr] : 0;
29
        initial begin
             $readmemh(INFILE, rdgb);
             clk <= 0;
             start <= 0; reset <= 1;
             #10 start <= 1; reset <= 0;
             if (we) wrgb[wraddr] = wrdata;
        always @(posedge done)
             $writememh(OUTFILE, wrgb);
       always #1 clk = ~clk;
        mm_multiplier #(L_RAM_SIZE, BITWIDTH) MM_MULTIPLIER(
          .start(start),
             .reset(reset),
            .clk(clk),
             .rdaddr (rdaddr),
45
            .rddata(rddata),
             .we(we),
             .wraddr(wraddr),
48
             .wrdata(wrdata),
             .done(done)
        );
52 endmodule
```

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

mm_multiplier모듈의 parameter값들을 tb_mm_multiplier모듈의 4-7라인에서 초기화하고, 9-19라인에서 input 및 output값들을 초기화시킨다. Matrix 2개의 값들은 input.txt에 저장한다. input.txt에 저장된 값을 읽어들여, output.txt로 결과값을 출력시킨다. 아래의 waveform은 testbench를 통해 얻어진 결과값이다.




Figure 4: Broadcast & PE computation process




Figure 5: Broadcast & PE computation process

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son




Figure 6: Broadcast & PE computation process

ain, bin은 PE모듈의 input이고, PE는 내적을 수행하기 때문에, ain은 Matrix-Matrix multiply에서 첫 번째 matrix그대로 들어가고, bin은 두 번째 Matrix의 전치행렬이다. 이를 통해 Figure 3의 과정이 잘 구현되었다는 것을 알 수 있다.

Testbench Data global_buffer_mm.txt

아래의 표는 테스트벤치에서 생성된 실수 행렬을 저장한 입력 파일에서 행렬 A와 B를 읽어와 모듈 mm_u 1을 통해 연산한 행렬 C를 연산한 결과이다. 표의 상단 부분은 16진수 형태의 single precision floating point 자료형이고 하단부는 Python hex-to-float decoder를 통해 실수 형태로 변환한 결과이다. 행렬 곱셈연산이 제대로 수행됨을 확인할 수 있다.

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

	lbe	— 9JC	99;	301	138	pp	545	9t2		Г			_		_			Г	376	12	968	2	608	379	256	147	Г		_		_				-
7	40b2cdbe	405640f6	4008ee66	404de301	400b9438	407c05dd	40e81545	406756f5										7	5.5876	3.3477	2.1396	3.2170	2.18	3.93	7.2526	3.61									
9	400db3cc	4076e7fb	40c776d4	4013666b	40943a80	409cb497	40aab765	401582bc										9	2.2141	3.8579	6.2333	2.3031	4.6321	4.8970	5.3349	2.3361									
5	4028b352	401433fe	40ea6689	40454711	408802f0	40d8a135	403e53e6	40f6308c										5	2.6359	2.3157	7.3250	3.0825	4.2504	6.7697	2.9739	7.6934									
4	40cf4f7b	404f5320	402e0fce	40e09ad0	4029ecab	40a17f67	40809c3b	407437e0										4	6.4785	3.2394	2.7197	7.0189	2.6551	5.0468	4.0191	3.8159									
3	40539146	40421398	40968417	4041c78e	40b499d0	408c7b51	40ced771	4061fd17										6	3.3057	3.0324	4.7036	3.0278	5.6438	4.3901	6.4638	3.5311									
2	4014ad90	4057c829	40c0be0c	40743f0d	401a3ab2	40d03668	40b9c617	40339681										2	2.3231	3.3716	6.0232	3.8163	2.4098	9905.9	5.8054	2.8061									
1	40878226	40c101d3	406d58e4	40e4577c	4048dd97	40025207	40afec4c	4065b771										1	4.2346	6.0315	3.7086	7.1357	3.1385	2.0363	5.4976	3.5893									
0	40ba21a3	40575b85	40595f01	4084c719	40ad2faa	403a16a7	40f3eb5d	408bf013										0	5.8166	3.3650	3.3964	4.1493	5.4121	2.9076	7.6225	4.3731									
В	0	_	7	С	4	ro	9	^										В	0	_	7	Э	4	D	9	_									_
7	407c4599	40564897	4080ea9f	40870f20	403c9e40	40651d85	400d2b56	40582ea2	7	43373a15	431772ed	432284f3	432594c7	4323b37a	430430b0	42cd4d8f	42fff8b2	7	3.9417	3.3482	4.0286	4.2206	2.9472	3.5799	2.2058	3.3778	7	183.2269	151.4489	162.5193	165.5812	163.7011	132.1902	102.6515	127.9857
9	40e3fd8c	40a71c49	40eeceda	4054dadc	404428dd	4071b74f	403a6251	40a7cee2	9	432e7ed7	430fe754	4318f74a	431fa7e4	432de216	43089f44	42ee2c16	43074efe	9	7.1247	5.2222	7.4628	3.3259	3.0650	3.7768	2.9123	5.2440	9	174.4955	143.9036	152.9660	159.6558	173.8831	136.6221	119.0861	135.3086
5	40db146d	4003166a	4003dcfa	40261f8a	40fd7868	408ecd58	407ec3bc	40c7b588	5	433ec6a9	431677d1	4328b373	4331138d	43494175	431e937f	43049116	43192a9f	5	6.8462	2.0482	2.0604	2.5957	7.9209	4.4626	3.9807	6.2409	5	190.7760	150.4680	168.7010	177.0764	201.2557	158.5762	132.5667	153.1665
4	40cecf33	40af23ae	401a1e0c	40f90726	40c76bdc	400a4e0e	40adb2f4	40bf8794	4	433ea528	432212c8	432ec351	43464c65	4341d207	430fa2e2	42e7952b	430973c0	4	6.4628	5.4731	2.4081	7.7821	6.2319	2.1610	5.4281	5.9853	4	190.6451	162.0734	174.7630	198.2984	193.8204	143.6363	115.7913	137.4521
3	40329e60	4073d090	40c399da	40ed45e2	4096c219	400de73f	402bf3a9	404dccb5	3	433f9b3a	431d7634	4325cef4	433199f5	4335e3bb	430b82f3	42f8091f	4312e57d	3	2.7909	3.8096	6.1125	7.4148	4.7112	2.2172	2.6867	3.2156	3	191.6064	157.4617	165.8084	177.6014	181.8896	139.5115	124.0178	146.8964
2	4059e320	40650f51	40d0477c	404c3eec	40c09715	40ce5227	4090a0f3	4036a877	2	433255c7	430d7f84	43231c96	431dc6b0	433411f4	430ede1e	42eb52cf	430b66c0	2	3.4045	3.5791	6.5087	3.1913	6.0184	6.4475	4.5196	2.8540	2	178.3351	141.4981	163.1117	157.7761	180.0701	142.8676	117.6617	139.4014
1	409cb09b	40db8291	406a75f5	40f354ef	40932a93	40939828	4054a892	40266aab	1	4336a7f3	432d2788	433752ea	434e3e54	4333152d	430e329f	42eb4228	4304ff07	1	4.8966	6.8597	3.6634	7.6041	4.5989	4.6123	3.3228	2.6003	1	182.6561	173.1544	183.3239	206.2435	179.0827	142.1977	117.6292	132.9962
0	40f9ada7	40dd0448	40c63b1b	40f587a3	40f402bc	40be282b	403e34fd	402b541f	0	43536ec9	43353e7a	433d5ab6	434d4ba1	4340d3f1	43164c64	42ff8693	4318a3d3	0	7.8024	6.9068	6.1947	7.6728	7.6253	5.9424	2.9720	2.6770	0	211.4328	181.2440	189.3543	205.2954	192.8279	150.2984	127.7628	152.6399
А	0	1	7	ю	4	Ŋ	9	^	U	0	_	7	ю	4	Ŋ	9	^	Ą	0	_	7	В	4	ro	9	_	U	0	7	7	ю	4	Ŋ	9	^

Final Project. V0 & Optimization Jiwon Lee, Sangjun Son

3 Conclusion

이번 실습에서 구현한 mm_multiplier 모듈은 최종 프로젝트를 위한 중간과정이었다. simulation 상에서 동작하는 것을 목표로 진행했기 때문에 보드에서 동작하는 것은 확인하지 않았다. Matrix-Matrix Multiplication를 구현하기 위해서는 PE가 여러 개 필요하였고 이를 위해서는 for generate를 사용하여 코드의 반복을 막을 수 있었고 가독성 또한 높일 수 있었다.

프로젝트 V0에서는 Custom IP의 기본이 되는 모듈을 구성한 것이기 때문에, 후에 synthesis, implementation, bitstream generating으로 이어지는 일련의 과정들이 잘 수행되기 위해서는 굉장히 중요한 실습이었을 것이라 생각한다.

References

- [1] Computing Memory Architecture Lab. *Practice 6: BRAM to PE controller*. Hardware System Design, April 2021.
- [2] Computing Memory Architecture Lab. *Practice 9: Convolution Lowering SW*. Hardware System Design, May 2021.