**HARDWARE DESIGN SYSTEM**

**Term Project V0**



**이다운 2016-13919**

**1.**

Term project의 목표는 지금까지 LAB에서 구현한 pe\_array Verilog코드를 ZED보드의 hardware accelerator에 올려 deep learning의 행렬 곱연산을 하는 것이다. 이를 위해서 Bram과 데이터 교환을 하는 인터페이스를 구현하고 Custom IP를 만들어야 한다.

**2. CODE**


중요 코드는 크게 3가지로 이루어져 있다. myip\_v1\_0\_S00\_AXI, my\_pearray, pe\_con 이 각각 그 코드다. myip\_v1\_0\_S00\_AXI은 PS, BRAM, IP가 서로 소통하는 인터페이스라고 생각하면 된다. 그래서 이 모듈 하위에 my\_pearray를 구현하였다.



코드는 위와 같다. slv\_reg0에 0x5555라는 신호가 들어오면 start이 한 사이클동안 1이되고 이 1의 값이 my\_pearray에 전달되어 연산을 시작시키는 것이다. 그리고 my\_pearray에서 연산이 끝났다는 의미로 done이 1이 출력되면 run\_complete가 1이되어 전체 연산이 종료되었음을 외부에 알린다.

my\_pearray는 pe\_array연산을 하는 pe\_control와 bram을 이어주는 인터페이스 모듈이다.


그래서 아래와 같이 input, output은 bram과 data 전송을 위한 포트이다.



그리고 start 신호가 들어오면 delay를 고려하여 pe\_control에도 start 신호를 보내고 bram에서부터 data 값을 read하기 시작한다.

BRAM에 Address값을 보낼때 가장 하위 2bit는 무시되므로 counter를 1씩 더하는게 아니라 4씩더해 주었다. 그리고 read값은 바로 안오고 delay가 있으므로 이를 고려하여 buffer 변수를 활용하였다.




MxV의 크기가 달라질 수 있음을 고려하여 MSIZE와 VSIZE를 parameter로 만들어 이 크기에 따라 코드가 동작하도록 구현하였다. 즉 이 parameter가 4라면 24 크기라는 의미이다. 이런 식으로 크기를 가변적으로 구현하여 여러 벡터 사이즈로 모듈을 테스트를 할 수 있다.


**3. 실행 방법**

모듈 작동은 benchmark를 실행하여 확인하였다. 이미지 가중치를 다운로드 한 뒤 benchmark.sh 파일에서 M,V 사이즈를 원하는 대로 바꾼 뒤 sudo bash benchmark.sh로 실행하였다. 이를 위한 zynq.bit 파일이 3개 첨부되어 있는데 zynq.bit 는 벡터 사이즈가 16일때를 위한 bit파일이고 zynq-32.bit, zynq-64.bit은 각각 32, 64일때를 위한 파일이다. 자신이 원하는 사이즈에 맞춰 sd카드에서 파일을 교체해 주었다.


**4. 결과**


구현한 디자인을 Run implementation하여 보드에 올라간 것을 확인하면 아래와 같다. 첫번째는 벡터 사이즈가 16일 경우이고 두번째는 64일때다. 16x16일일 때 대략 40%정도 올라가는데 64x64 사이즈일 경우에는 거의 보드에 꽉 차게 들어 감을 확인할 수 있다.









아래 사진은 차례대로 16x16, 32x32, 64x64 크기 일 때의 benchmark 결과이다.





일단 cpu, fpga type에 관계없이 단순 MLP연산보다 convolution lowering을 거치는 cnn 연산이 훨씬 빠르다는 것을 알 수 있다. fpga도 잘 작동은 하지만 전체적으로 cpu보다는 확연히 느리다. 그리고 벡터 사이즈가 커질 수록 연산 시간도 길어 짐을 확인할 수 있다. 그래서 16x16 연산이 가장 빨랐다.

**5. Discussion**

보드에 코드를 올리는데 많은 에로점이 있었다. 첫째로 bram과 clk 사이클 타이밍을 맞추는데 있었고 data transfer를 위한 포트를 맞추는 어려움도 있었다. 이를 해결하기 위해 lab5에서 구현한 my\_bram을 zed보드에 있는 board라고 생각하고 구현하여 simulation을 돌려보아 하나씩 고쳐 나갔다.

fpga, cpu 타입 모두 벡터사이즈가 16일때가 연산속도가 가장 빨랐다. 그리도 convolution lowering을 하면 시간을 대폭 줄일 수 있음을 확인하였다. 여기서 더 속도를 줄이기 위해 quantaization을 추가로 구현하고 있다.

이번 term project를 구현하기 위해서 하드웨어시스템설계 수업에서 배운 것을 모두 쏟아 부어야 완성시킬 수 있었다. 단순히 한 분야에 특정되지 않고 하나의 거대한 프로젝트를 완성시킨 것만 같아 지금까지 컴퓨터공학 수업에서 한 project 중에 가장 성취감이 컸다.