



Arquitetura de Computadores I (40334)

MIECT, 2º Ano, 1º semestre

Dossiê Pedagógico

Ano letivo 2019/20

(setembro/2019)

Índice

Pág.

1	ENQUADRAMENTO DA UC NOS MESTRADOS INTEGRADOS DO DETI	1
2	OBJETIVOS DA UC	1
3	CONHECIMENTOS PRÉVIOS	1
4	BIBLIOGRAFIA BÁSICA.....	1
5	PROGRAMA	2
6	AVALIAÇÃO	3
6.1	Regras gerais	3
6.2	Avaliação na época de recurso.....	4
6.3	Avaliação na época de recurso para melhoria de nota obtida no corrente ano letivo	5
6.4	Melhoria de nota obtida em anos letivos anteriores.....	5
6.5	Alunos repetentes	5
6.6	Trabalhadores estudantes.....	5
7	CALENDÁRIO PREVISTO DAS AULAS TEÓRICAS	6
8	CALENDÁRIO PREVISTO DAS AULAS PRÁTICAS.....	7
9	REGRAS GERAIS DE FUNCIONAMENTO DA UC.....	8
9.1	Funcionamento das aulas práticas.....	8
9.2	Regime de faltas	9
9.3	E-mails	9
9.4	Esclarecimento de dúvidas	9
9.5	Ilícitos.....	9
10	EQUIPA DOCENTE	10

1 Enquadramento da UC no MIECT

A disciplina de Arquitetura de Computadores I é uma UC do Mestrado Integrado em Engenharia de Computadores e Telemática (MIECT). A UC é lecionada no 1º semestre do 2º ano, com uma escolaridade semanal de 3h de aulas teórico-práticas (TP) e 2h de aulas laboratoriais (P). O volume de trabalho exigido pela UC é de 8 ECTS, o que corresponde a dizer que se espera que os alunos dediquem semanalmente a esta UC, para além das 5 horas letivas, cerca de 5h horas de estudo adicional. Em particular, recomenda-se que os alunos preparem os guiões das aulas práticas antes das mesmas.

A UC de Arquitetura de Computadores I (AC1) faz parte do elenco de UCs obrigatórias da área científica de Arquitetura dos Sistemas Computacionais. Nas UCs da mesma área científica que a precedem, Introdução aos Sistemas Digitais e Laboratório de Sistemas Digitais, são abordados os blocos funcionais básicos constituintes dos sistemas digitais, tanto combinatórios como sequenciais e introduzidas as linguagens de descrição de hardware. Em AC1 é estudada a organização dos computadores digitais numa perspetiva funcional, através da descrição do repertório de instruções e da programação em *assembly*, e a estrutura interna básica dos processadores, descrita em termos dos componentes estudados nas UCs de Sistemas Digitais.

Arquitetura de Computadores II, no semestre seguinte, aprofunda os temas aqui abordados, focando-se sobre a organização da interface do processador com as unidades periféricas que estabelecem as ligações com o exterior. Os conhecimentos adquiridos em Arquitetura de Computadores I são também necessários para Sistemas de Operação, onde se requer o conhecimento da estrutura dos sistemas de computação para entender a organização do software de sistema.

Finalmente, a UC de Arquitetura de Computadores Avançada aprofunda o conhecimento sobre a organização interna dos processadores dando a conhecer técnicas mais avançadas usadas nas mais recentes gerações de processadores.

2 Objetivos da UC

- Compreender a organização dos computadores digitais;
- Adquirir familiaridade com a arquitetura de processadores através da programação em *assembly*;
- Compreender a estrutura interna dos processadores;
- Conhecer as formas de representação da informação nos computadores digitais, com relevo para a representação da informação numérica (inteiros e vírgula flutuante) e as operações aritméticas básicas.

3 Conhecimentos prévios

AC1 pressupõe que os alunos nela inscritos têm já um conhecimento sólido de Sistemas Digitais e dos princípios básicos de Programação adquiridos nas duas UCs de Sistemas Digitais e Programação I do 1º ano.

4 Bibliografia básica

- J.Hennessy, D.A.Patterson, Computer Organization and Design – the hardware/software interface, Elsevier¹.
- D.M. Harris, S.L. Harris, Digital Design and Computer Architecture, Morgan Kaufmann.
- António Adrego da Rocha, Introdução à Programação usando C, FCA, 2006.
- Textos complementares fornecidos no site da UC.

¹ Existem diversos exemplares na biblioteca

5 Programa

I – Introdução: sistemas de computação de uso geral. Microprocessadores.

- Os blocos básicos de um computador. Modelo de von Neumann (programa armazenado em memória). Os passos básicos do ciclo de execução de instruções. Estrutura interna de um processador: Unidade de controlo e Unidades operativas (*datapath*).
- Organização da memória central dos sistemas de computação. Ciclos básicos de acesso à memória.
- Traços gerais da evolução da arquitetura dos sistemas de computação e das tecnologias de implementação.
- Os diferentes níveis de utilização dos sistemas de computação: aplicação, linguagem de programação de alto nível, *assembly*, serviços do sistema de operação.
- Função e estrutura. Arquitetura como a visão funcional básica comum de uma "família" de processadores. Modelo de programação e repertório de instruções.

II – A arquitetura MIPS

- Modelo de programação da arquitetura MIPS. Repertório de instruções: as 3 principais classes de instruções - de processamento (aritméticas e lógicas), de transferência da informação e de controlo do fluxo de execução.
- Instruções aritméticas e lógicas na arquitetura MIPS. Códigos de instrução.
- Instruções de acesso à memória e modos de endereçamento. Acesso a bytes e a palavras numa memória *byte-addressable*; *little-endian* e *big-endian*.
- Tradução das estruturas de decisão *if* e *if...else* para *assembly*: instruções de salto condicional e incondicional.
- Tradução das estruturas de controlo de fluxo: *for*, *while* e *do...while*. Acesso sequencial a elementos de *arrays*.
- Procedimentos: invocação e retorno. O problema da passagem de parâmetros. Utilização da *stack*. Convenções de salvaguarda do conteúdo dos registos. Exemplo: codificação em *assembly* de um procedimento recursivo.

III – O assembler e o processo de “assemblagem”

IV - Aritmética computacional

- Aritmética Binária – revisão. Códigos de representação. Representações em sinal e módulo, complemento para um e complemento para dois: gama de representação. Adição e subtração. *Overflow* e sua deteção.
- Multiplicação binária – algoritmo básico de soma e deslocamento. Diagrama de uma unidade de multiplicação. Multiplicação de operandos com sinal – algoritmo de Booth.
- Algoritmo de divisão com restauro. Diagrama de uma unidade de divisão.
- Multiplicação e divisão na arquitetura MIPS.
- Representação em vírgula flutuante – princípios básicos. Standard IEEE 754 para representação em vírgula flutuante.
- Adição e subtração em vírgula flutuante. Perda de precisão – necessidade de "dígito de guarda"; Multiplicação e divisão em vírgula flutuante. Instruções de cálculo em vírgula flutuante no MIPS.

V – Organização interna do processador: unidades operativas e unidade de controlo

- Estrutura interna do processador: *datapath* e unidade de controlo. Ciclo de execução de instrução. Esquema de um *datapath* para executar um núcleo básico de instruções da arquitetura MIPS.
- Especificação dos sinais de controlo do *datapath*. Projeto da unidade de controlo.

- Inconvenientes da solução *single-cycle* (uma instrução por ciclo de relógio): *datapath* para múltiplos ciclos de relógio por instrução. Correspondência entre fases de execução de uma instrução e ciclos de relógio.
- Unidade de controlo para uma solução *multi-cycle* (múltiplos ciclos de relógio por instrução): revisão do modelo de máquinas de estados finitos; diagrama de estados da unidade de controlo.

VI - Pipelining

- O conceito de *pipelining*.
- Estrutura de um processador *pipelined*.
- Dependências e conflitos num processador *pipelined*.
- Esquema de um *datapath* do MIPS ilustrativo de uma estrutura *pipelined* com unidade de *forwarding* e *stalling*.

6 Avaliação

Os exames de natureza teórica serão de escolha múltipla. O método de cálculo usado nestes exames pode ser consultado no documento “*Método de Correção dos exames teóricos de ACI*” disponível no Moodle.

NOTE BEM: Nos exames de AC1 não é permitido o uso de calculadoras nem autorizada a presença, na sala, de telemóveis ou outros dispositivos eletrónicos de qualquer espécie (excluem-se naturalmente os utilizados por expressa prescrição médica). Os alunos deverão apenas ser portadores do documento de identificação e de material de escrita. Alunos que transportem consigo qualquer tipo de dispositivos eletrónicos serão convidados a deixá-los junto do docente responsável até ao fim do exame. **A deteção, durante a realização do exame, de qualquer tipo de dispositivos deste tipo junto de um aluno, mesmo que desligado, determina o automático cancelamento da prova do mesmo e, dependendo da gravidade da situação detetada, poderá dar origem ao estabelecimento do competente procedimento disciplinar.**

6.1 Regras gerais

A nota final obtém-se da média ponderada de duas componentes:

- A componente teórica, com um peso de 60%, obtida através de uma avaliação do tipo final.
- A componente prática, com um peso de 40% na nota final, obtida através de uma avaliação do tipo "discreta", resultante de:
 - um teste prático (P1) realizado durante o período letivo, com um peso de 45%.
 - um teste prático (P2) realizado durante a época de exames, com um peso de 45%.
 - avaliação resultante da apreciação do docente ao longo de semestre (AD), com um peso de 10%.

Os momentos de avaliação do exame teórico e do segundo teste prático ocorrem no mesmo dia e na sequência um do outro.

$$\text{Nota_Pratica} = P1 \times 0.45 + P2 \times 0.45 + AD \times 0.1$$

$$\text{Nota_Teorica} = TF$$

$$\text{Nota_Final} = \text{Nota_Teorica} \times 0.6 + \text{Nota_Pratica} \times 0.4$$

A nota de todos os elementos de avaliação escritos é arredondada com uma casa decimal. A nota final da componente prática da UC é arredondada com uma casa decimal. Quando a nota da componente prática é obtida nas épocas de recurso ou especial, o arredondamento é feito igualmente com uma casa decimal.

A aprovação a esta UC implica uma avaliação global igual ou superior a 9.5 valores, sendo que em nenhuma das componentes (teórica ou prática) a nota correspondente pode ser inferior a 7.5 valores, obtida por arredondamento com uma casa decimal.

6.2 Avaliação na época de recurso²

A época de recurso substitui a avaliação realizada durante o semestre. Os exames dessa época incidem sobre toda a matéria lecionada no âmbito da UC e as classificações neles obtidas constituem a nota final da UC.

A época de recurso, nesta UC, rege-se pelo seguinte conjunto de regras gerais:

1. O cálculo da nota final da época de recurso faz-se aplicando os pesos relativos das componentes teórica e prática definidos para a época normal.
2. O valor da nota mínima das componentes teórica e prática para aprovação à UC é o definido para a época normal.
3. A nota da componente prática obtida na época normal é mantida para a época de recurso, desde que seja igual ou superior à nota mínima (7.5 valores). A nota obtida na componente teórica **não é mantida**, em caso algum, para a época de recurso.
4. Sempre que houver lugar à realização de exame à componente prática, a nota obtida anteriormente é definitivamente anulada. A nota obtida no exame prático de recurso (ou na Época Especial) **não é, em caso algum**, mantida para o ano letivo subsequente.
5. A metodologia seguida para a realização de exame à componente prática é a seguinte:
 - O exame da componente teórica é sempre o primeiro a ser realizado.
 - O exame da componente prática é marcado depois de publicadas as notas da componente teórica devendo realizar-se o mais próximo possível dessa data, no período de exames, possivelmente num horário “pós-laboral”. A possibilidade de ocorrência de conflitos de datas com outros exames não será tida em consideração, salvo se o número de alunos envolvido o permitir.
 - O acesso do aluno ao exame da componente prática fica dependente do cumprimento, simultâneo, das duas condições seguintes:
 - 1) obter no exame da componente teórica da época de recurso uma nota igual ou superior à nota mínima estabelecida para a UC;
 - 2) efetuar uma inscrição através de um *link* a disponibilizar na página da UC no *moodle*; a nota prática obtida anteriormente só é anulada quando o aluno comparece no exame prático.

O acesso aos exames da época de recurso enquadra-se, tipicamente, em um dos dois casos seguintes:

1. **Aluno reprovado na época normal, com nota prática igual ou superior à nota mínima.** Neste caso a nota da componente prática é mantida para a época de recurso, pelo que o aluno apenas tem que realizar o exame da componente teórica. A nota final é obtida pela média ponderada entre a nota do exame teórico de recurso e a nota da componente prática obtida na época normal³.
Para além do exame à componente teórica, o aluno pode também realizar, se o desejar, exame à componente prática (a inscrição é obrigatória). Nesse caso, a nota final é obtida pela média ponderada entre as notas dos dois exames da época de recurso (teórico e prático).
2. **Aluno reprovado na época normal, com nota prática inferior à nota mínima.** Nesta situação o aluno terá que realizar exame às duas componentes (o acesso ao exame prático fica dependente da obtenção de nota igual ou superior à nota mínima no exame teórico). A nota final é obtida por média ponderada entre a nota da componente teórica e a nota da componente prática.

² Estas regras aplicam-se integralmente à avaliação na época especial.

³ Por “**nota prática obtida na época normal**” entende-se nota obtida no corrente ano letivo ou mantida do ano anterior, se positiva, quando o aluno se não matriculou em nenhuma das turmas práticas do ano letivo em curso.

6.3 Avaliação na época de recurso para melhoria de nota obtida no corrente ano letivo

A melhoria de nota na época de recurso pressupõe o cumprimento de eventuais formalidades impostas pelos Serviços Acadêmicos da UA e apenas é possível em uma das duas situações seguintes:

1. Melhoria de nota apenas à componente teórica. A nota da época de recurso é obtida por média ponderada entre a nota da componente teórica obtida na época de recurso e a nota da componente prática obtida na época normal. A nota final da UC é a mais elevada das classificações finais obtidas nas épocas normal e de recurso.
2. Melhoria de nota às componentes teórica e prática. O aluno realiza exame às duas componentes. A nota final da época de recurso é obtida por média ponderada entre a nota da componente teórica obtida na época de recurso e a nota da componente prática também obtida na época de recurso. A nota final da UC é a mais elevada das classificações finais obtidas nas épocas normal e de recurso.

Os alunos nesta situação têm que, obrigatoriamente, efetuar a inscrição para o exame prático (ver 6.2).

6.4 Melhoria de nota obtida em anos letivos anteriores

A melhoria de nota obtida em anos letivos anteriores (com aprovação à UC) é realizada na época de recurso, mediante o cumprimento das formalidades impostas pelos Serviços Acadêmicos da UA e pressupõe a realização de um exame teórico e de uma avaliação prática a definir pela Coordenação da UC. A nota final é obtida por média ponderada entre as notas das componentes teórica e prática, usando as ponderações definidas para o corrente ano letivo.

6.5 Alunos repetentes

Os alunos repetentes que tenham obtido classificação positiva na componente prática da UC no ano letivo de 2018/2019 podem manter, este ano letivo, a sua nota nessa componente de avaliação. Os alunos que se encontrem nesta situação e que se tenham inscrito a uma turma prática, perdem automaticamente a nota prática obtida anteriormente.

6.6 Trabalhadores estudantes

Os alunos com o estatuto de trabalhador-estudante que pretendam usufruir do mesmo modelo de avaliação dos estudantes em regime ordinário (vide 6.1) deverão assistir e participar em, pelo menos, 80% das aulas práticas. No caso dos alunos com esse estatuto, que não frequentem pelo menos 80% das aulas, a nota final da componente prática será obtida do seguinte modo:

$$\text{Nota_Pratica} = (P1 \times 0.45 + P2 \times 0.45) / 0.90$$

A nota final da componente prática é arredondada com uma casa decimal.

Os alunos com o estatuto de trabalhador-estudante realizam os momentos de avaliação das componentes teórica prática nas mesmas datas dos restantes alunos.

7 Calendário previsto das aulas teóricas

Aula	Data (TP1)	Data (TP2)	Sumário
1	17/9	18/9	Introdução: Apresentação dos objetivos e programa da UC e do seu enquadramento curricular. Bibliografia. Avaliação. O Computador como sistema digital. Os elementos básicos de um computador. O ciclo básico de execução de uma instrução. Arquitetura de Computadores: <i>Instruction Set Architecture</i> (ISA), Organização, Níveis de Representação.
2	23/9	23/9	Instruções e classes de instruções. Princípios básicos de projeto de uma Arquitetura. Aspectos chave da arquitetura MIPS. Instruções aritméticas. Instruções lógicas e de deslocamento. Codificação de instruções no MIPS: formato R.
3	24/9	25/9	Instruções de controlo de fluxo de execução. Estruturas de controlo de fluxo de execução: * "if()...then...else", Ciclos "for()", "while()" e "do...while()". Tradução das estruturas de controlo de fluxo de execução para <i>assembly</i> do MIPS.
4	30/9	30/9	Armazenamento de informação na memória externa. Endereçamento indireto por registo com deslocamento. Instruções de acesso a informação residente na memória externa: LW, SW, LB, LBU, SB. Codificação das instruções de acesso à memória: formato I. Restrições de alinhamento nos endereços das variáveis. Organização de informação em memória: "little-endian" <i>versus</i> "big-endian".
5	1/10	2/10	Diretivas do <i>assembler</i> do MIPS. Introdução à utilização de ponteiros em linguagem C. Acesso sequencial a elementos de um <i>array</i> residente em memória: acesso indexado e acesso com ponteiros.
6	7/10	7/10	Métodos de endereçamento em "saltos" condicionais e incondicionais. Codificação das instruções de salto condicional no MIPS. Codificação das instruções de salto incondicional no MIPS: o formato J. Endereçamento imediato e uso de constantes. Resumo dos modos de endereçamento do MIPS.
7	8/10	9/10	Sub-rotinas: evocação e retorno. Caracterização das sub-rotinas na perspetiva do "chamador" e do "chamado". Convenções adotadas quanto à: passagem de parâmetros para sub-rotinas, devolução de valores de sub-rotinas, salvaguarda de registos ("caller saved" <i>versus</i> "callee saved").
8	14/10	14/10	Utilização de <i>stacks</i> . Conceito e regras básicas de utilização. Utilização da <i>stack</i> nas arquiteturas MIPS. Recursividade. Análise de um exemplo, incluindo uma sub-rotina recursiva
9	15/10	16/10	Representação de números inteiros com sinal (revisão): Sinal e módulo, Complemento para um, Complemento para dois. Exemplos de operações aritméticas. <i>Overflow</i> e mecanismos para a sua deteção. Construção de uma ALU de 32 bits.
10	21/10	21/10	Arquitetura de um multiplicador de inteiros. A multiplicação de inteiros no MIPS. Arquitetura de um divisor de números inteiros. Divisão de inteiros com sinal. Divisão de inteiros no MIPS.
11 12 13	22/10 28/10 29/10	23/10 28/10 30/10	Modelos de Harvard e Von Neumann. Pressupostos para a construção de um <i>datapath</i> genérico para uma arquitetura tipo MIPS. Análise dos blocos constituintes necessários à execução de um subconjunto de instruções de cada classe de instruções: Aritméticas e lógicas (ADD, ADDI, SUB, AND, OR, SLT, SLTI), Acesso à memória (LW, SW), Controlo de fluxo de execução (BEQ, BNE, J). Montagem de um <i>datapath</i> completo para execução de instruções num único ciclo de relógio (<i>single-cycle</i>).
14 15	4/11 5/11	4/11 6/11	A unidade de controlo principal do <i>datapath single-cycle</i> . A unidade de controlo da ALU. Desenho das unidades de controlo do <i>datapath</i> e da ALU. Exemplos de funcionamento do <i>datapath</i> com unidade de controlo. Suporte

			para a instrução <i>jump</i> (J).
16	11/11	11/11	Limitações das arquiteturas <i>single-cycle</i> . Versão de referência de uma arquitetura <i>multi-cycle</i> . Exemplos de funcionamento numa arquitetura <i>multi-cycle</i> : Instruções tipo R, Acesso à memória (LW), Salto condicional (BEQ), Salto incondicional (J). Unidade de controlo para o <i>datapath multi-cycle</i> : Diagrama de estados da unidade de controlo. Sinais de controlo e valores do <i>datapath multi-cycle</i> : Exemplo com execução sequencial de três instruções.
17	12/11	13/11	
18	18/11	18/11	
19	19/11	20/11	<i>Pipelining</i> : Definição - exemplo prático por analogia, adaptação do conceito ao caso do MIPS, problemas da solução <i>pipelined</i> . Construção de um <i>datapath</i> com <i>pipelining</i> : divisão em fases de execução, execução das instruções. <i>Pipeline hazards</i> : <i>hazards</i> estruturais - replicação de recursos; <i>Hazards</i> de controlo - <i>stalling</i> , previsão, <i>delayed branch</i> ; <i>Hazards</i> de dados - <i>forwarding</i> . <i>Datapath</i> para o MIPS com unidades de <i>forwarding</i> e <i>stalling</i>
20	25/11	25/11	
21	26/11	27/11	
22	2/12	2/12	
23	3/12	4/12	Representação de números em vírgula flutuante. A norma IEEE 754. Operações aritméticas em vírgula flutuante. Precisão simples e precisão dupla. Arredondamentos. Unidade de vírgula flutuante do MIPS. Instruções da FPU do MIPS. Exemplo de codificação utilizando as instruções da FPU do MIPS.
24	9/12	9/12	
26	10/12	11/12	Revisões
27	16/12	16/12	Revisões
28	17/12	18/12	Revisões

8 Calendário previsto das aulas práticas

Aula	Data (2ª-feira)	Data (3ª-feira)	Data (4ª-feira)	Sumário
1	23/09	17/9	18/09	Conceitos básicos de Arquitetura de Computadores. Programação em linguagem <i>assembly</i> : estrutura de um programa e instruções básicas do MIPS. Apresentação das ferramentas a utilizar nas aulas práticas.
2	30/09	24/9	25/09	Utilização de instruções lógicas e de deslocamento sobre inteiros no MIPS. Utilização de directivas do <i>assembler</i> .
3	7/10	1/10	2/10	Implementação e codificação de estruturas de controlo de fluxo do tipo "if..else", "for()", "while()", "do..while()".
4	14/10	8/10	9/10	Manipulação de <i>arrays</i> em linguagem C, usando índices e ponteiros. Tradução para <i>assembly</i> do MIPS de código em linguagem C de acesso sequencial a <i>arrays</i> usando índices e ponteiros – Parte 1
5	21/10	15/10	16/10	Manipulação de <i>arrays</i> em linguagem C, usando índices e ponteiros. Tradução para <i>assembly</i> do MIPS de código em linguagem C de acesso sequencial a <i>arrays</i> usando índices e ponteiros – Parte 2
6	28/10	22/10	23/10	Codificação de sub-rotinas. Utilização da convenção do MIPS para passagem de parâmetros e uso dos registos. Implementação e utilização da <i>stack</i> no MIPS - Parte 1
7	4/11	29/10	30/10	Codificação de sub-rotinas. Utilização da convenção do MIPS para passagem de parâmetros e uso dos registos. Implementação e utilização da <i>stack</i> no MIPS - Parte 2
8	11/11	5/11	6/11	Início da montagem dos elementos operativos de um <i>datapath single-cycle</i> . Implementação em VHDL e teste dos seguintes

				módulos do <i>datapath</i> : atualização do Program Counter, memória de instruções (ROM), extensor de sinal e separação dos campos da instrução.
9	18/11	12/11	13/11	Implementação em VHDL e teste dos seguintes módulos do <i>datapath single-cycle</i> : banco de registos, ALU, unidade de controlo da ALU e multiplexers. Integração dos novos módulos na estrutura do <i>datapath</i> desenvolvida na aula anterior.
10	25/11	19/11	20/11	Implementação em VHDL e teste dos seguintes módulos do <i>datapath single-cycle</i> : memória de dados e unidade de controlo principal. Integração dos novos módulos na estrutura do <i>datapath</i> desenvolvida nas aulas anteriores. Testes de funcionamento do <i>datapath single-cycle</i> .
11	2/12	26/11	27/11	Montagem dos elementos operativos/funcionais de um <i>datapath multi-cycle</i> . Implementação em VHDL e teste dos seguintes
12	9/12	3/12	4/12	módulos do <i>datapath</i> : módulo de atualização do Program Counter, registo de 32 bits, <i>multiplexer</i> 4x1 e Left Shifter de 2 bits.
13	16/12	10/12	11/12	Implementação em VHDL e teste da unidade de controlo principal do <i>datapath multi-cycle</i> . Inclusão da unidade de controlo na estrutura do <i>datapath</i> desenvolvida nas aulas anteriores. Testes de funcionamento.
14		17/12	18/12	Revisões

9 Regras gerais de funcionamento da UC

9.1 Funcionamento das aulas práticas

Caderno de registos

Os alunos que se encontrem a frequentar as aulas práticas são encorajados a possuir um caderno de registo (*log book*) das atividades dessa componente. Todas as atividades desenvolvidas pelo aluno no âmbito das aulas práticas devem ficar registadas neste caderno, podendo este ser, se devidamente organizado, um elemento de extrema importância para o estudo da UC.

Placas de desenvolvimento com FPGA

A partir da aula8, no início de cada aula prática, o respetivo docente da turma entregará a cada grupo de dois alunos uma caixa contendo uma placa de desenvolvimento com uma FPGA (Terasic DE2 - 115), um alimentador e cabos, que será usada juntamente com as ferramentas de software instaladas nos computadores da sala ou nos computadores pessoais, para realização do trabalho prático. É responsabilidade do grupo, no final da aula, voltar a guardar devidamente a placa, os respetivos cabos e alimentador na caixa e devolvê-la ao docente.

Advertência muito importante: A placa de desenvolvimento usada nas aulas práticas de AC1 possui uma FPGA e diversos componentes que se podem danificar devido a descargas eletroestáticas, pelo que deve ser manuseada com cuidado. Em particular não se deve tocar com qualquer parte do corpo ou objetos (incluindo vestuário) nos seus contatos elétricos e conetores.

Acesso aos laboratórios fora do período das aulas práticas

Fora do período das aulas práticas, os alunos de AC1 podem aceder à sala 4.1.23 do DETI (*makers lab*), nas condições gerais definidas pelo DETI. Nessa sala existem 9 cacifos possuindo, cada um, uma caixa com uma placa de desenvolvimento Terasic DE2-115, respetivo alimentador e cabo USB. Os alunos que pretendam usar estas placas devem dirigir-se à portaria do DETI e solicitar o empréstimo da chave de um cacifo, o qual será concedido e registado pelo funcionário ou segurança. A chave deverá ser devolvida pelo aluno registado logo após a reposição da placa no cacifo e saída da respetiva sala.

É responsabilidade do aluno que registou o pedido de acesso à placa verificar o equipamento logo que receba a chave e reportar por escrito qualquer anomalia que detete (formulário disponível na portaria).

Se durante uma sessão de trabalho o aluno verificar que o equipamento passou a não funcionar ou a funcionar de forma anormal deverá também reportar por escrito essa(s) anomalia(s). Esses relatos de

anomalias devem estar devidamente identificados com a assinatura e o número mecanográfico do aluno e serem entregues ao funcionário ou segurança na portaria do DETI.

9.2 Regime de faltas

Todos os estudantes que, não usufruindo do estatuto de trabalhador-estudante no corrente ano letivo, falem, de forma injustificada, a mais de 20% das aulas práticas reprovam automaticamente à UC ficando impedidos de se apresentar a qualquer prova da mesma durante o corrente ano letivo.

Para a justificação das faltas, a prova deve ser feita por documento passado por estabelecimento hospitalar, por declaração do centro de saúde, por atestado médico ou por outro meio de prova legalmente permitido. O documento de justificação deve ser entregue na secretaria do DETI, que remeterá cópia para o docente coordenador da UC.

A entrega dos documentos de justificação de faltas deve ser feita no prazo máximo de 10 dias seguidos contados a partir do primeiro dia de falta, ou 5 dias úteis após o fim do período que, justificadamente, deu origem à falta, considerando-se para o efeito a última destas duas datas. Consideram-se faltas justificadas as motivadas por: doença ou internamento; falecimento de cônjuge, parentes ou afins; cumprimento de obrigações legais; outras situações que o docente valide como aceitáveis.

9.3 E-mails

- Os e-mails sobre questões relativas à componente prática da UC devem ser obrigatoriamente dirigidas ao docente responsável pela turma a que o remetente pertence.
- Os e-mails sobre questões relativas à componente teórico-prática da UC ou sobre questões relacionadas com o funcionamento da UC devem ser obrigatoriamente dirigidas ao responsável da UC (Bernardo Cunha) com conhecimento aos restantes docentes das aulas teórico-práticas:
 - Bernardo Cunha (mbc at det.ua.pt)
 - Pedro Lavrador (plavrador at ua.pt)
- **Só será dada resposta a e-mails que, no corpo da mensagem, indiquem explicitamente o nome, o número mecanográfico do remetente e a UC a que a mensagem diz respeito e que, adicionalmente, cumpram os requisitos anteriores.**

9.4 Esclarecimento de dúvidas

- Para o esclarecimento de dúvidas, durante o período letivo, deverão ser utilizados, preferencialmente, os períodos de Orientação Tutorial (OT) para o efeito descritos no horário da UC. Em caso de impossibilidade devida a sobreposição de horários, o aluno deverá contactar diretamente o docente da sua turma prática / teórica-prática.
- Apenas será assegurado o atendimento no horário correspondente aos períodos de Orientação Tutorial (OT) quando pelo menos um aluno tenha manifestado a intenção de fazer uso desse período para esclarecimento de dúvidas, através de mensagem de correio eletrónico enviado ao responsável da UC (ver 9.3) com o mínimo de 24 horas de antecedência.
- O dia imediatamente anterior aos momentos de avaliação não poderá ser usado para esclarecimento de dúvidas.

9.5 Ilícitos

A cópia, no todo ou em parte, de qualquer material entregue para avaliação é considerada fraude. Sem prejuízo de outras medidas, nomeadamente as previstas nos nº 11 e 12 do art 30º do Regulamento de Estudos da Universidade de Aveiro, a deteção dessa prática implica a atribuição de nota 0 (zero) ao elemento de avaliação em causa.

10 Equipa docente

Bernardo Cunha	mbc at det.ua.pt	TP4, P2
Pedro Lavrador	plavrador at ua.pt	TP3, P5c
António Cruz	cruz at ua.pt	P1, P3c, P4a, P5a