Cerintele pentru acest laborator sunt legate de aceeasi platforma de laborator 3.

- 1. Sa se realizeze schema bloc din platforma de laborator conform figurii 3.3 pentru intregul circuit, adaugandu-se modulele pentru afisare 7 segmente (figura 3.8) si divizorul de ceas (se recomanda codul din figura 3.2). Circuitul NU va fi simulat in intregime pentru ca divizorul de ceas va altera semnalele. El este necesar doar in vederea download-arii in placa FPGA. De aceea, pentru validarea corectitudinii modului de lucru, arhiva pe care o veti urca pe Moodle trebuie sa contina capturi de ecran pentru:
 - circuitul obtinut in Block Diagram
 - fisierul de constrangeri in care sunt asociati pinii potriviti (in lucrare se explica modalitatea de modificare a pinilor conform segmentelor si anozilor la afisarea pe 7 segmente)
- 2. Sa se rezolve problema 2 de la finalul laboratorului 3 (Cerinta de lucru 2, pag 32). Este vorba despre implementarea uni automat de bauturi racoritoare. (Hint: recomandari si exemple de implementare a automatelor cu stari au fost facute la curs. Verificati-va notitele!!!). Pentru a verifica modalitatea de lucru, trebuie trimise 3 fisiere:
 - Modulul Verilog cu automatul implementat
 - Modulul de simulare
 - Captura/capturi ecran cu formele de unda obtinute in urma simularii pentru cel putin 3 combinatii de valori ale semnalelor de intare