

CUPRINS

1. INTRODUCERE	1-1
1.1 PARALELISMUL - O NOUĂ PARADIGMĂ ÎN ARHITECTURA CALCULATOARELOR	1-2
1.1.1 Sisteme cu prelucrare în Bandă de Asamblare	1-4
1.1.2 Procesoare paralele.....	1-4
1.1.3 Topologii de tip rețea.....	1-4
1.2 CLASIFICAREA SISTEMELOR CU PRELUCRARE PARALELĂ (SPP)	1-5
1.2.1 Schema propusă de M. Flynn	1-5
1.2.2 Schema de clasificare a lui Feng	1-8
1.2.3 Schema de clasificare a lui I. Shore	1-10
1.2.4 Schema de clasificare a lui Handler.....	1-12
1.3 REPREZENTAREA STRUCTURALĂ A SISTEMELOR CU PRELUCRARE PARALELĂ.....	1-16
1.3.1 Generalități.....	1-16
1.3.2 Unitățile funcționale și regulile pentru reprezentarea organizării lor	1-17
1.3.3 Comanda unităților.....	1-26
1.4 REPREZENTAREA PMS A STRUCTURII CALCULATOARELOR	1-28
1.4.1 Primitivele PMS.....	1-29
1.4.2 Exemple	1-32
1.5 CLASIFICAREA STRUCTURALĂ A CALCULATOARELOR	1-47
1.5.1 Sisteme cu paralelism funcțional și de tip bandă de asamblare	1-49
1.5.2 Clasificarea masivelor de procesoare	1-49
1.5.3 Clasificarea sistemelor MIMD.....	1-50

1. INTRODUCERE

OBIECTIVE

Primul capitol începe cu o scurtă introducere în universul prelucrării paralele văzut prin prisma unor aplicații mari consumatoare de putere de calcul. În continuare sunt abordate:

- Prezentarea celor mai răspândite clase de sisteme cu prelucrare paralelă (SPP);
- Clasificarea SPP după diferite criterii funcționale;
- Modalități de descriere și reprezentare a SPP.

1.1 Paralelismul - o nouă paradigmă în arhitectura calculatoarelor

Știința, cercetarea, ingineria sau arta au nevoie de sisteme de calcul cu performanțe care să permită rezolvarea problemelor specifice într-o manieră cât mai apropiată de realitate. De exemplu, pentru a studia cromodinamica cuantică - o teorie fundamentală a particulelor elementare, este necesară recalcularea repetată a peste 100 milioane de valori reprezentând distribuția câmpului într-o regiune cu patru dimensiuni, spațiu - timp în jurul protonului. În domeniul dinamicii fluidelor, pentru a modela adecvat structurile fine ale curgerii turbulente (caracterizate prin numere Reynolds foarte mari) este nevoie de putere de calcul foarte mare. Sunt multe aplicații cu constrângeri de timp real, ex: recunoașterea și înțelegerea în timp real a vorbirii, sisteme grafice pentru animație, sisteme de navigație etc. Pentru astfel de aplicații trebuie asigurate performanțele de viteză necesare, cu orice preț. Trebuie remarcat că cererea de calculatoare din ce în ce mai performante este crescândă, în timp ce performanțele supercalculatoarelor convenționale par să atingă limitele fizice fundamentale determinate de viteza luminii.

Chiar dacă dimensiunea unui calculator monoprosesor este foarte mică iar componentele sale transmit semnale cu viteza luminii, tot nu se pot obține mai mult de câteva miliarde de operații pe secundă, ceea ce este insuficient pentru aplicații din domeniul fizicii, dinamicii fluidelor sau prelucrării în timp real a imaginilor și a limbajului natural.

Pentru a obține o creștere apreciabilă a capacității de prelucrare a unui sistem de calcul, trebuie depășită gâtuirea secvențială a calculatoarelor de tip Von Neumann. Soluția constă în arhitecturi în care mai multe procesoare lucrează la aceeași problemă, în același timp. Este nevoie, deci, de prelucrare concurentă, sau mai exact, prelucrare paralelă. În aplicații de inteligență artificială (AI), prelucrarea paralelă este practic indispensabilă. Până în prezent, succesele AI în reprezentarea și prelucrarea unor baze de cunoștințe de mare capacitate sau în rezolvarea unor probleme de recunoaștere de forme sunt modeste. Creierul uman poate realiza aceste sarcini utilizând un mare număr de neuroni în paralel, fiecare fiind destul de lent. Aceasta sugerează necesitatea unor arhitecturi paralele de sisteme de calcul.

Desigur, se poate emite ideea că, teoretic, arhitecturile convenționale sunt la fel de puternice ca și cele paralele, în sensul că orice problemă poate fi rezolvată pe oricare din ele. Dar arhitectura sistemului utilizat influențează în mod semnificativ modul în care se elaborează soluția la problemă, respectiv programul care implementează soluția. Multe aplicații sunt inerent paralele, ca și fenomenele din realitate. În realitate, fenomenele apar în același loc în spațiu, dar secvențiate în timp, sau în același timp, dar în locuri diferite în spațiu. Trebuie să reflectăm puțin asupra contrastului dintre natura concurentă a lumii și natura secvențială a calculatorului digital, convențional. și cum scopul principal al utilizării calculatorului este de a modela lumea, este evidentă nepotrivirea. Pentru a modela lumea, programatorii de calculatoare secvențiale trebuie să găsească soluții pentru a mima evenimentele concurente printr-o secvență de instrucțiuni. Pentru a modela în mod adecvat lumea reală, este de preferat utilizarea mai multor procesoare care operează simultan asupra aceluiași program. Acestea pot fi structurate conform clasei de aplicații pentru care au fost gândite. Posibilitatea de a alege arhitectura adecvată problemei face ca programarea acestora să fie ușoară și naturală.

Desigur, trebuie remarcat și faptul că, în special pentru cei care au crescut într-un mediu de programare serială, programarea eficientă a unor sisteme paralele poate să pară mai dificilă. Pentru a evita descurajarea se pot face referiri, de exemplu la lucrarea lui Tony Hoare "Communicating Sequential Processes" în Communications of the ACM, 1978 în care ideea

principală este că prelucrarea paralelă poate fi implementată de un număr de mașini von Neumann pur secvențiale care comunică între ele printr-o rețea de canale cu autosincronizare. Această idee a stat la baza proiectării de către firma INMOS a familiei de transputere și a limbajului paralel Occam. În ceea ce privește performanțele absolute ale procesoarelor, trebuie să constatăm evoluția spectaculoasă din ultimii ani.

Dacă reprezentăm principalele caracteristici care determină viteza unui procesor într-un sistem de coordonate, așa cum se arată în figura următoare, se poate utiliza ca metrică pentru măsurarea performanțelor de viteză, volumul paralelipipedului obținut.




Figura 1.1 Volumul de date prelucrate

Sarcina proiectantului este de a "trage" de acești parametri, atât pe verticală (axa f), cât și pe orizontală (axe b și c).

Axa f. Reducerea timpului de execuție a unui ciclu mașină se poate realiza în două moduri:

- Creșterea frecvenței generatorului de tact până la apropierea de limitele fizice, în cadrul unei tehnologii date. În momentul scrierii acestui text există deja calculatoare personale care utilizează procesoare cu frecvența de 330 MHz. Este evident că această pistă duce la limitarea fizică dată de viteza de deplasare a electronilor.
- Reducerea numărului de tacte pe ciclu instrucțiune. Acest lucru este posibil prin optimizarea circulației datelor prin unitatea de execuție a procesorului. Astfel I8080 are 5 tacte/ciclu mașină, I8086 are 4 tacte/ciclu mașină, I80286 are 3 tacte/ciclu mașină, I80386 are 2 tacte/ciclu mașină iar I860 poate executa 3 instrucțiuni într-un tact. Aceasta s-a obținut printr-o paralelizare a structurii interne după modelul "benzii de asamblare" (vezi capitolul II).

Axa b. Creșterea numărului de biți prelucrați în paralel conduce de asemenea la creșterea vitezei de prelucrare a unui procesor. Astfel, pentru a ne referi la același exemplu, lungimea cuvântului prelucrat la microprocesoarele Intel a evoluat astfel: 4 biți la I4004, 8 biți la I8080, 16 biți la I8086 și I80286, 32 biți la I80386 și I80486 și 64 biți la I860. Formatul intern al operanzilor prelucrați de I8087 este de 80 biți. Există procesoare asociative care prelucrează supercuvinte de lungime foarte mare. Cel puțin în acest moment, 64 biți par să constituie o limită impusă de cerințele aplicațiilor.

Axa c. Numărul de cuvinte prelucrate în paralel exprimă gradul de multiplicitate a resurselor de prelucrare - (procesoare, unități de execuție) și este teoretic nelimitat. Există sisteme cu prelucrare paralelă cu zeci de mii de procesoare. Astfel, supercalculatorul

Connection Machine-2, este realizat din 65536 procesoare de 32 biți și poate atinge performanța de vârf de 30Gflops (30 Giga FLoating point OPerations per Second).

În continuare se vor prezenta foarte pe scurt câteva clase de sisteme de prelucrare paralelă.

1.1.1 Sisteme cu prelucrare în Bandă de Asamblare

O modalitate de efectuare în paralel a unor operații este dată de utilizarea principiului benzii de asamblare (BA - "pipeline") în arhitectura sistemelor de prelucrare a datelor. BA este aplicabilă dacă taskul de prelucrat poate fi descompus în subtaskuri astfel că ieșirile unor subtaskuri sunt intrări pentru altele. Să considerăm un compilator simplu care funcționează în BA. Analiza lexicală, analiza sintactică, analiza semantică, optimizarea și generarea codului sunt realizate de procese distincte. Programul sursă este analizat lexical și elementele lexicale recunoscute sunt trimise ca intrări analizorului sintactic care construiește intrările pentru analizorul semantic care la rândul lui produce un arbore pentru generatorul de cod. Generatorul de cod face o optimizare înainte de a produce codul obiect de ieșire, ca produs final al compilatorului. Trebuie notat că procesele care rezultă prin decompoziție în vederea lucrului în BA sunt eterogene.

1.1.2 Procesoare paralele

Performanțele unui sistem cu procesoare paralele depind atât de arhitectura de bază a sistemului, cât și de modul în care procesoarele sunt coordonate pentru a lucra în paralel la aceeași problemă. Într-o primă aproximație, un sistem cu procesoare paralele poate funcționa astfel că toate procesoarele execută aceeași instrucțiune, prelucrând date diferite sau fiecare procesor execută un flux propriu de instrucțiuni prelucrând de asemenea, date diferite de celelalte procesoare.

Un aspect important relativ la arhitecturile cu procesoare multiple este dat de relația procesoarelor cu memoria.

Astfel, în sistemele cu *memorie comună* toate procesoarele au acces la memoria comună prin legături directe realizate prin magistrale comune sau prin diferite rețele de interconectare. Astfel, fiecare procesor prelucrează date care sunt accesibile și altor procesoare pentru citire sau modificare. Trebuie astfel luate precauții pentru a evita accesul la date a unor procesoare înainte ca acestea să capete valorile adecvate, prin implementarea unor mecanisme de sincronizare, excludere mutuală etc.

În contrast cu modelul cu memorie comună există sisteme cu *memorie distribuită*, sau *memorie locală*. Astfel, fiecărui procesor i se atașează o anumită cantitate de memorie proprie odată cu stabilirea unor legături între perechile procesor - memorie. Fiecare procesor are acces direct numai la memoria proprie. Modificarea datelor care nu se găsesc în memoria locală, se realizează prin transmiterea unor mesaje prin canale de comunicație care leagă nodurile (procesor - memorie) din sistem. Aceste noduri pot fi aranjate într-o topologie de tip rețea arbitrară.

1.1.3 Topologii de tip rețea

O schemă simplă de interconectare a elementelor unui sistem distribuit, cu procesoare multiple este topologia în inel în care fiecare procesor este conectat cu alte două procesoare,

adiacente. O altă schemă simplă de interconectare este o rețea rectangulară sub formă de grilă. Fiecare procesor este conectat cu patru procesoare, cei mai apropiați vecini. O limitare a acestor topologii constă în faptul că numărul de procesoare implicate în transmiterea unui mesaj de la un procesor oarecare la altul poate fi foarte mare.

Pentru a realiza un sistem multiprocesor cu memoria distribuită cu performanțe ridicate, rețeaua de interconectare trebuie să aibă următoarele caracteristici:

- să asigure comunicații rapide între noduri;
- să asigure conectivitate simplă pentru fiecare nod;
- să asigure flexibilitate în realizarea unei topologii de interconectare care se potrivește geometriei aplicației.

O clasă distinctă de sisteme de tip rețea de procesoare încearcă să mimeze funcționarea creierului. A reapărut astfel, domeniul calculatoarelor neurale suportate cu mult entuziasm și de tehnologie. "Calculul neural" are ca obiect studierea rețelelor de noduri adaptabile care, printr-un proces de învățare prin experiență, memorează cunoștințele acumulate prin exemple pentru a fi apoi utilizate. Desigur trebuie notată distincția dintre modul algoritmic și modul experimental de rezolvare a problemelor. Întrebarea este cum pot fi organizate nodurile adaptabile pentru a memora cunoștințele acumulate prin experiență. Calculatoarele neurale sunt în general arhitecturi care conțin o secțiune de calcul convențional care execută taskurile algoritmice și controlează restul, o rețea neurală instruibilă care execută taskurile cognitive, dependente de cunoaștere și o rețea neurală de senzori, care nu învață, dar care prelucrează semnale video și audio pentru a le furniza rețelei cognitive în formatul dorit.

1.2 Clasificarea Sistemelor cu Prelucrare Paralelă (SPP)

Marea diversitate structurală a sistemelor de calcul a impus găsirea unor scheme adecvate de clasificare. O schemă de clasificare trebuie să posede următoarele caracteristici:

- să permită clasificarea tuturor structurilor de calcul, atât existente, cât și previzibile în viitor;
- să diferențieze structurile fundamental diferite;
- să clasifice în mod univoc oricare calculator sau structură de calcul.

Între schemele de clasificare mai cunoscute, în literatura de specialitate, se întâlnesc:

- schema propusă de M. Flynn (1966), bazată pe multiplicitatea fluxurilor de instrucțiuni și de date într-un sistem de calcul;
- schema lui Tse-yun Feng (1972), bazată pe prelucrările serială, respectiv - paralelă a cuvintelor ce reprezintă informația;
- schema lui I. Shore (1973), care pleacă de la organizarea sistemului din diferite unități funcționale;
- schema lui W. Handler (1977), care ia în considerație gradul de paralelism și operarea în bandă de asamblare la diferitele niveluri ale subsistemelor componente;
- schema propusă de R. Hockney și C. Jesshope (1981) tratează sistemul ca o colecție de unități funcționale, care manipulează date, conectate prin magistrale, și care operează sub controlul unității de instrucțiuni.

1.2.1 Schema propusă de M. Flynn

Procesul de calcul constă în execuția unei secvențe de instrucțiuni asupra unui set de date. Termenul de flux specifică o secvență de instrucțiuni sau date manipulate de un singur procesor.

Un flux de instrucțiuni este o secvență de instrucțiuni executată de mașina fizică iar un flux de date este o secvență de date incluzând datele inițiale, rezultatele parțiale/temporare și rezultatele finale.

Organizarea calculatorului este caracterizată prin multiplicitatea hardware-lui destinat manipulării fluxurilor de instrucțiuni și date.

Pentru ilustrarea conceptelor sunt necesare numai trei tipuri de unități: unitatea de comandă (UCd), unitatea de execuție (UE) și unitatea de memorie (UM).

Instrucțiunile (FI) și datele (FD) sunt citite din UM, organizată eventual sub forma de module distincte, partajate de unitățile de execuție. Instrucțiunile sunt decodificate de UCd, care trimite un flux decodificat de (FC) comenzi spre UE.

Fluxul de date între UE și UM este bidirecțional. Fiecare flux de instrucțiuni este controlat de o UCd independentă. Fluxurile multiple de date i au originea în modulele multiple ale subsistemului de memorie.

1°. Flux Singular de Instrucțiuni - flux Singular de Date (SISD)

Reprezintă organizarea secvențială obișnuită a calculatoarelor convenționale, calculatoarele de tip von Neumann, cum mai sunt denumite. Instrucțiunile sunt executate strict secvențial, sau în regim de suprapuneri în etajele unității de execuție organizate pe principiul benzii de asamblare. Cele mai multe sisteme SISD monoprocesor moderne folosesc banda de asamblare. Un sistem SISD poate avea mai multe unități de execuție; toate unitățile de execuție se află sub controlul unei singure unități de comandă (Figura 1.2).




Figura 1.2 Schema bloc a unei structuri SISD

2°. Flux Singular de Instrucțiuni - flux Multiplu de Date (SIMD)

Această organizare corespunde procesoarelor vectoriale sau matriceale în care mai multe unități de execuție operează sub controlul unei singure unități de comandă. Pe baza aceluiași flux de instrucțiuni, unitățile de execuție manipulează fluxuri distincte de date în conjuncție cu module distincte de memorie (Figura 1.3). Sistemele SIMD, după formatul datelor manipulate în unitățile de execuție, se împart în sisteme cu prelucrare pe felii de cuvinte și sisteme cu prelucrare pe felii de biți.




Figura 1.3. Schema bloc a unei structuri SIMD

3°. Flux Multiplu de Instrucțiuni - flux Singular de Date (MISD)

Unitățile de execuție multiple primesc fluxuri diferite de instrucțiuni pentru a prelucra același flux de date, eventual aflate în stadii diferite de prelucrare. Astfel, într-o macrobandă de asamblare, rezultatul obținut de la o UE este transferat la intrarea următoarei UE.




Figura 1.4. Schema bloc a unei structuri MISD

4°. Flux Multiplu de Instrucțiuni - Flux Multiplu de Date (MIMD)

Această organizare implică existența unei legături și interacțiuni între unitățile de execuție și unitățile de comandă. Fluxul de date este derivat din același spațiu partajat de memorie de către toate UE. Dacă memoria ar fi constituită din module distincte/independente, atunci s-ar obține un set de n sisteme SISD independente.

Un sistem MIMD intrinsec este *strâns cuplat* dacă gradul de interacțiune între

procesoare este înalt, și respectiv - *slab cuplat* dacă gradul de interacțiune este redus.




Figura 1.5. Schema bloc a unei structuri MIMD

Tabelul 1.1 Exemple de calculatoare clasificate conform schemei lui M.Flynn.

Clasa de calculatoare	Sisteme de calcul.
SISD (cu o singură unitate funcțională)	IBM 701, IBM 1620, IBM 7090, PDP VAX 11/
SISD (cu mai multe unități funcționale)	IBM 360/91, IBM 370/168, CDC 6600, CDC Star-100, TI-ASC, FPS-AP-120B, FPS-164, IBM 3838, Cray-1, CDC Cyber-205, Fujitsu VP-200, CDC-NASF Fujitsu-Facom.
SIMD (operare cu felii de cuvinte).	ILLIAC IV, PEPE, Burroughs- BSP.
SIMD (operare cu felii de biți).	STARAN, MPP, ICL 2900-DAP.
MIMD (cuplate strâns).	IBM 370/168 MP, UNIVAC 1100/80 Tandem 1 IBM 3081/3084, Cm*
MIMD (cuplate slab).	Burroughs D-825, Cmmp, Cray-2 S-1, Cray-X M Denelcor.

Schema de clasificare a lui Flynn utilizează un criteriu de clasificare foarte clar și are avantajul că tratează unitar calculatoarele tip von Neumann și sistemele cu prelucrare paralelă. Totuși există unele limite legate de încadrarea în aceeași schemă a structurilor cu prelucrare paralelă de tip bandă de asamblare și de faptul că nu există exemple practice de structuri MISD.

1.2.2 Schema de clasificare a lui Feng

În schema de clasificare a lui Tse-yun Feng se ia ca bază de departajare a diferitelor structuri gradul de paralelism exprimat prin numărul maxim de biți prelucrați de calculator în unitatea de timp. Gradul maxim de paralelism se notează cu P . Dacă P_i reprezintă numărul de biți prelucrați în ciclul i al procesorului (sau în perioada i a ceasului), în condițiile a s cicluri ($i=1,2,...,s$), rezultă un grad de paralelism mediu P_m egal cu:

$$P_m = \frac{\sum_{i=1}^s P_i}{s} \quad (1.1)$$

În general $P_m < P$. Rata de utilizare a calculatorului pe durata s cicluri va fi dată de expresia:

$$u = \frac{P_m}{P} = \frac{\sum_{i=1}^s P_i}{s \cdot P} \quad (1.2)$$

Diferitele tipuri de calculatoare se pot reprezenta în cadrul unui sistem de coordonate $n \times m$, unde abscisa este dată de lungimea în biți (n) a cuvântului prelucrat, iar ordonata de lungimea feliei de biți (m) prelucrați. O tranșă de biți reprezintă un șir de biți, câte unul din fiecare cuvânt, la aceeași poziție verticală de bit. De exemplu, TI - ASC are lungimea cuvântului $n = 64$ și 4 benzi de asamblare pentru prelucrări aritmetice; fiecare bandă este constituită din 8 tronsoane. Astfel, sunt $8 \times 4 = 32$ biți, pe fiecare felie de biți, în 4 benzi de asamblare. Rezultă că sistemul TI - ASC se reprezintă, în figura 1.6, prin perechea: $(n \times m) = (64 \times 32)$.




Figura 1.6. Reprezentarea clasificării lui Feng

Paralelismul maxim al unui sistem de calcul C este dat de expresia:

$$P(C) = n \times m \quad (1.3)$$

ceea ce corespunde ariei dreptunghiului de laturi n , m .

Din cele arătate mai sus, rezultă existența a patru metode de prelucrare:

- Cuvânt-Serial și Bit-Serial (CSBS);
- Cuvânt-Paralel și Bit-Serial (CPBS);
- Cuvânt-Serial și Bit-Paralel (CSBP);
- Cuvânt-Paralel și Bit-Paralel (CPBP).

Prelucrarea lentă, serială la nivel de bit, corespunde metodei CSBS ($n=1, m=1$). Aceasta a fost folosită în prima generație de calculatoare.

Prelucrarea pe grupuri de biți este bazată pe metoda CPBS, care asigură tratarea simultană a unei felii de m biți ($n=1, m>1$). Ca exemple se pot da sistemele: Staran (1,256), MPP (1,16384), ICL 2900 - DAP (1,406) etc.

Prelucrarea pe grupuri de cuvinte, conform metodei CSBP ($n>1, m=1$) este frecvent întâlnită în calculatoarele curente, dintre care se pot menționa: IBM370/168 MP (64,1), CDC 6600 (60,1), Burroughs 7700 (48,1), VAX 11/780 (32,1) etc.

Prelucrarea complet paralelă, în baza metodei CPBP ($n>1, m>1$) permite tratarea simultană a $n \times m$ biți de informație și are ca rezultat o viteză mare de calcul. Dintre sistemele de calcul din această categorie se pot evidenția: ILLIAC IV (64,64), TI-ASC (64,32), Cmp (16,16), S-1 (36,16) sa.

1.2.3 Schema de clasificare a lui I. Shore

Această clasificare se bazează pe modul de organizare a sistemului, din unități funcționale diferite: Unitatea de Comandă (UCd); Unitatea de Memorie (UM), constituită din Modulul de Memorie pentru Instrucțiuni (MMI) și Modulul de Memorie pentru Date (MMD); Unitatea de Execuție, care poate fi organizată pentru prelucrări pe grupuri de cuvinte (Unitate de Execuție Orizontală - UEO) sau pentru prelucrări pe grupuri de biți (Unitate de Execuție Verticală - UEV). MMD poate fi adresată la nivel de Cuvânt, felie de cuvânt, (MMDC) sau la nivel de felie de Biți (MMDB).

Au fost identificate șase tipuri de structuri, notate de la I, la VI.

1°. Structura I corespunde mașinii convenționale von Neumann (Figura 1.7). O singură citire din MMD furnizează toți biții unui cuvânt, care sunt prelucrați în paralel de către UEO. UE poate conține unități funcționale multiple, eventual bazate pe principiul Benzii de Asamblare (BA). În acest grup sunt incluse atât calculatoarele cu BA pentru scalari (CDC 7600), cât și cele cu BA pentru vectori (Cray-1).




Figura 1.7. Structuri de tipul I

2°. Structura II este similară cu structura I, cu excepția că o citire din MMD furnizează o felie de biți, din toate cuvintele memoriei, în locul tuturor biților unui cuvânt. UE asigură operații seriale la nivel de bit. Dacă memoria este văzută ca un tablou bidimensional de biți, cu un cuvânt memorat pe linie, structura II citește o felie verticală de biți, în timp ce structura I citește o felie orizontală, un cuvânt (Figura 1.8). Ca exemple se pot da sistemele ICL 2900-DAP și STARAN.



Figura 1.8. Structura de tip II

3°. Structura III reprezintă o combinație a structurilor I și II. Ea este axată pe o memorie de date bidimensională, care poate fi adresată, fie la nivel de cuvânt, fie la nivel de grupuri de biți și pe două unități de execuție de tip UEO și UEV (Figura 1.9).

Acesta este calculatorul ortogonal descris de Shooman, în 1970. Seria de mașini OMEN-60, propusă de firma Sanders Associates, constituie o implementare a structurii III, după cum a fost definită de Higbie, în 1972.




Figura 1.9. Structura de tip III

4°. Structura IV se obține prin multiplicarea UE și MMD din structura I. Unitățile de execuție UE1,...,UEn operează sub controlul singurei UCd din sistem. Nu există comunicații directe între unitățile de execuție (Figura 1.10). Comunicațiile se realizează prin intermediul UCd. Absența comunicațiilor directe între unitățile de execuție limitează aplicabilitatea sistemului, dar permite extinderea lui prin adăugarea de noi UE. Ca exemplu se poate da sistemul PEPE.




Figura 1.10 Structura de tip IV




Figura 1.11 Structura de tip V

5°. Structura V pornește de la structura IV în care s-au prevăzut facilități pentru comunicații de tip "vecinul cel mai apropiat" între unitățile de execuție. Unitățile de execuție sunt plasate în linie. Ele pot manipula date, atât din memoria proprie, cât și din memoriile asociate unităților de execuție vecine (Figura 1.11).

6°. Structura VI, spre deosebire de structurile I,...,V care folosesc MMD și UE distincte, conectate prin magistrale, constituie o abordare deosebită prin distribuirea logicii unității de execuție în cadrul memoriei (Figura 1.12). Ca exemple se pot da memoriile

asociative simple sau procesoarele asociative complexe.




Figura 1.12. Structura de tip VI

Cu excepția calculatorului vectorial cu BA, structurile II...V reprezintă cazuri particulare ale categoriei SIMD, din clasificarea lui Flynn. Structura I corespunde clasei SISD. Calculatorul cu BA nu este departajat satisfăcător de calculatoarele scalare fără BA sau fără paralelism intern.

1.2.4 Schema de clasificare a lui Handler

Această clasificare se bazează pe următoarele idei:

- pentru caracterizarea structurilor de calcul fundamentale se folosesc trei parametri semnificativi, simpli și foarte sugestivi: număr UCd, număr UE și lungimea cuvântului;
- clasificarea utilizează operațiile +, * și U, care permit formarea unor noi structuri, de complexitate sporită.

În contextul acestei clasificări se impune, pentru început, examinarea unor structuri paralele de tip multiprocesor, cu unități de execuție multiple și structuri de prelucrare bazate pe principiul benzii de asamblare.

Prezența mai multor procesoare (UCd + UE) într-un sistem de calcul permite realizarea unui sistem care poate executa simultan mai multe programe (Figura 1.13). De asemenea, existența unor unități de execuție multiple, operând sub controlul aceleiași unități de comandă, oferă posibilitatea execuției aceluiași program pe seturi diferite de date (Figura 1.13).




Figura 1.13




Figura 1.14.

O altă formă de paralelism se întâlnește în structurile bazate pe principiul benzii de asamblare, care presupune existența mai multor procesoare sau unități de execuție, conectate în cascadă și operând în paralel. Astfel, în procesul de prelucrare, în faze diferite, se află un flux de date continuu. Pe parcursul întregului proces, asupra unei mulțimi de date, se efectuează succesiv n activități, unde n este numărul de stații (tronsoane) din banda de asamblare.

Banda de asamblare poate fi organizată la nivelurile:

- programului (macrobanda de asamblare - Figura 1.15),
- instrucțiunilor (banda de asamblare pentru instrucțiuni - Figura 1.16)
- cuvintelor (banda de asamblare pentru operații aritmetice - Figura 1.17).




Figura 1.15 BA la nivel de program




Figura 1.16
BA la nivel de instrucțiuni




Figura 1.17.
Ba la nivel de microoperații

Revenind la clasificarea structurilor, indiferent de cele trei tipuri de benzi de asamblare sau de prezența procesoarelor/unităților de execuție multiple, fiecărei structuri i se poate atașa un triplet:

$$t = \langle k, d, w \rangle$$

unde:

- k este numărul unităților de comandă, care interpretează programul;
- d reprezintă numărul unităților de execuție comandate de fiecare din cele k unități de comandă;
- w este lungimea cuvântului mașină sau numărul de ranguri prelucrate de fiecare din cele d unități de execuție.

Cea mai simplă structură, Minimă, se caracterizează prin tripletul:

$$t_{\text{Minimă}} = \langle 1, 1, 1 \rangle.$$

Structurile von Neumann au asociate triplete de forma:

$$t = \langle 1, 1, 32 \rangle; t = \langle 1, 1, 36 \rangle; t = \langle 1, 1, 48 \rangle$$

Clasificarea de mai sus este consistentă în condițiile în care structura nu conține sisteme de comandă autonome, pentru I/E, care se pot programa independent.

În structurile tripletelor de bază pot intra diferite tipuri de benzi de asamblare. Banda de asamblare se caracterizează printr-un triplet extins:

$$t = \langle k * k', d * d', w * w' \rangle,$$

unde k, d, w au fost definite anterior,

- k' este numărul de UCd, care interpretează programul dat, în timp ce datele le parcurg succesiv (lungimea macrobenzii de asamblare);
- d' reprezintă numărul UE comandate de o singură UCd, care prelucrează un flux de date (lungimea benzii de asamblare pentru instrucțiuni);
- w' constituie numărul nivelurilor sau segmentelor benzii de asamblare aritmetice.

În continuare se vor da exemple de triplete von Neumann având în componența lor

benzi de asamblare:

- structura sistemului CDC 7600 - PC (Procesorul Central):

$$t_{\text{CDC-7600-PC}} = \langle 1*1, 1*9, 60*1 \rangle = \langle 1, *9, 60 \rangle$$




Figura 1.18. Structura lui CDC7600

Structura CDC 7600 (redenumit CYBER 70 model 76) este prevăzută cu un procesor central cu o unitate de comandă în bandă de asamblare cu 9 segmente și cu o unitate de execuție care prelucrează cuvinte de 60 de biți. Calculatoarele periferice operează cu cuvinte de 12 biți, care, asamblate în grupuri de câte 5, formează cuvinte de 60 de biți compatibile cu formatul din unitatea de execuție.

- structura CDC STAR (Procesorul Central):

$$t_{\text{CDC-STAR-100}} = \langle 1, 2, 64*4 \rangle$$

Configurația CDC-STAR-100 (Figura 1.19) constă din două unități de execuție care operează cu cuvinte de 64 de biți, în cadrul a două benzi de asamblare cu câte 4 segmente.




Figura 1.19 Structura lui CDC-STAR-100




Figura 1.20. Structura lui TI-ASC-PC

- structura TI-ASC-PC (Procesorul Central):

$$t_{\text{TI-ASC-PC}} = \langle 1, 4, 64*8 \rangle$$

Configurația TI-ASC-PC (Figura 1.20) constă din patru unități de execuție care

operează cu cuvinte de 64 de biți, în cadrul a patru benzi de asamblare cu 8 segmente. Pentru a putea caracteriza noi structuri, cu complexitate sporită, trebuie introduse unele reguli de compoziție. Tripletele de bază specificate mai sus permit descrierea sistemelor care au, fie mai multe unități de comandă identice (fiecare putând executa un program diferit), fie mai multe unități de execuție împreună cu unitățile lor de comandă (fiecare putând prelucra un flux diferit de date).

Se introduc următorii operatori de compoziție:

+ (**suma**), pentru sistemele paralele care conțin două sau mai multe structuri diferite, specializate pe diferite prelucrări de date de natură concretă;

* (**produsul**), pentru sistemele de tip bandă de asamblare (macrobandă) în care datele sunt prelucrate de toate structurile, fiecare structură fiind descrisă de către un triplet corespunzător;

∨ (**reuniunea**), pentru sistemele în care același hardware poate fi folosit în regimuri diferite de lucru.

Structurile neomogene obținute pe baza operatorului "+" se întâlnesc mai rar, în timp ce structurile descrise cu operatorul "*" sunt mai frecvente.

Dacă pentru CDC 7600 se consideră și cele 15 calculatoare periferice, se va obține tripletul:

$$t_{\text{CDC-7600}} = \langle 15, 1, 12 \rangle * \langle 1, 9, 60 \rangle.$$

Primul termen corespunde unui calculator de I/E, care comandă fluxul de lucrări și de date. Al doilea termen definește calculatorul central.

Prin elasticitatea structurilor de calcul se înțelege multifuncționalitatea, posibilitatea de folosire a aceluiași hardware în regimuri diferite de lucru. Elasticitatea calculatorului convențional se consideră egală cu unitatea: un cuvânt mașină poate fi interpretat ca instrucțiune sau ca dată.

În sistemul ICL 2900-DAP informația poate fi interpretată în două moduri diferite:

$$t_{\text{DAP}} = \langle 1, 128, 32 \rangle \dot{\vee} \langle 1, 4096, 1 \rangle.$$

Astfel, DAP poate fi configurat sub forma a 128 unități de execuție, care operează cu cuvinte de 32 de biți, sau sub forma a 4096 unități de execuție care manipulează cuvinte de 1 bit.

În clasificarea efectuată nu s-a putut prinde caracteristica ICL DAP de a putea fi folosit ca bloc de memorie pentru sistemul 2900.

Sistemul ILLIAC IV a avut o configurație constând din două calculatoare PDP-10 și o rețea de 64 procesoare, care putea fi folosită, fie pentru prelucrări pe 64 de biți, fie pentru prelucrări pe 128 de biți:

$$t_{\text{PDP10-ILLIAC-IV}} = \langle 2, 1, 16 \rangle * [\langle 1, 64, 64 \rangle \dot{\vee} \langle 1, 128, 32 \rangle]$$

În proiectul sistemului OMEN 60 au fost prevăzute două unități de execuție, care se folosesc alternativ, și o singură unitate de comandă, care interpretează un singur program. În funcție de necesitățile programului se folosește regimul obișnuit sau cel asociativ:

$$t_{\text{PDP11-OMEN60}} = \langle 1, 1, 16 \rangle + \langle 0, 64, 1 \rangle.$$

Primul termen descrie sistemul PDP 11, care interpretează programul, în care pot exista instrucțiuni pentru rețeaua de 64 unități de execuție pe un bit (cel de-al doilea termen), pentru care PDP 11 generează semnalele de comandă corespunzătoare. În acest sistem se găsesc două unități de execuție: orizontală, în PDP 11, și verticală, în OMEN 60, ambele fiind controlate de o unitate comună de comandă:

$$t_{\text{PDP11-OMEN60}} = \langle 1,0,0 \rangle * [\langle 0,1,16 \rangle + \langle 0,64,1 \rangle].$$

În final se prezintă tripletele unor mașini "istorice" de calcul

$t_{\text{abac}} = \langle 0,0,n \rangle$ - unde n este numărul elementelor din registru;

$t_{\text{calculator de birou}} = \langle 0,1,n \rangle$ - unde 1 arată existența unei unități de prelucrare;

$t_{\text{von Neumann}} = \langle 1,1,w \rangle$ - unde w este lungimea în biți a cuvântului mașină.

1.3 Reprezentarea structurală a sistemelor cu prelucrare paralelă

1.3.1 Generalități

Sistemele de calcul pot fi privite ca un ansamblu de unități funcționale conectate printr-o schemă de interconectare dată.

Aceste sisteme prelucrează un mediu numit informație, care poate fi măsurat în biți, ranguri zecimale, caractere etc. Sub acest aspect, componentele sistemului, pe lângă funcțiile specifice, se mai pot caracteriza, de exemplu, prin rata de transfer, capacitatea de stocare a informației. Aceste caracteristici prezintă importanță pentru studiul sistemelor de calcul cu ajutorul metodelor cercetării operaționale, în numeroase aplicații (multiprogramare, multiprelucrare, timp divizat, rețele de calculatoare etc.) în care datorită concurenței intervin probleme legate de congestii, cozi de așteptare, zone tampon, debite de transfer de date etc.

Componentele primitive se caracterizează printr-o serie de atribute, iar atributele prin valori.

Reprezentarea structurală trebuie să evidențieze modalitățile specifice de interconectare ale componentelor primitive. Astfel, un calculator C este reprezentat sub forma unei colecții de unități funcționale interconectate care prelucrează date sub controlul unei unități de instrucțiuni I .

Un calculator C , serial de tip von Neumann, va fi reprezentat astfel:

$$C = I [E - M]$$

în care componentele au următoarele semnificații:

- I unitate de instrucțiuni, singulară, care controlează unitățile plasate între parantezele drepte;
- E unitate aritmetică de execuție, singulară, conectată printr-o legătură tip magistrală cu unitatea de memorie;
- M unitate de memorie, singulară, fără organizare pe blocuri;

- '-' conexiunea de tip magistrală (linie continuă între unitățile E și M).

Asemenea notații [1,2] trebuie să aibă un caracter concis, să se poată tipări ușor, să poată fi introduse într-un program pe calculator etc.

Cu ajutorul lor trebuie să se obțină reprezentări clare ale unor structuri relativ complexe (rețele/tablouri de procesoare cu dimensiuni variabile, unități de execuție interconectate sub forma matricială etc.).

În continuare vor fi prezentate elementele limbajului de descriere:

- simbolurile pentru unitățile funcționale ,
- simbolurile pentru conexiuni/legături,
- comentariile,
- comanda unităților etc.

1.3.2 Unitățile funcționale și regulile pentru reprezentarea organizării lor

1°. Simbolurile folosite pentru reprezentarea unităților

Simbolurile vor fi reprezentate printr-o singură literă și sunt date în continuare în ordine alfabetică:

- **B** unitate de execuție pentru întregi, virgulă fixă sau operanzi/vectori booleeni;
- **C** calculator alcătuit dintr-o combinație oarecare de unități funcționale, inclusiv o unitate de instrucțiuni I;
- **Ch** canal de I/E care poate transfera date între o interfață de echipament de I/E și memorie, independent de alte unități;
- **D** echipament de I/E a cărui natură este specificată într-un comentariu asociat;
- **E** unitate de execuție care prelucrează date, prin efectuarea unor operații aritmetice, logice și manipulări de biți pe diverse fluxuri de date; adesea este împărțită în unități B și F, fiind numită UAL (Unitate Aritmetică Logică);
- **F** unitate de execuție în virgulă mobilă;
- **H** legătură de date de tip magistrală; transferă datele fără prelucrări (în unele cazuri au loc însă reordonări ale rangurilor, permutări);
- **I** unitate de instrucțiuni care decodifică și interpretează un singur flux de instrucțiuni și trimite comenzi spre unitățile de execuție; I controlează secvențierea instrucțiunilor cu ajutorul unui singur contor de instrucțiuni (mai poartă numele IPU = Instruction Processing Unit);
- **IE** interfață pentru un echipament de I/E care preia datele de la echipament și le încarcă într-un registru local sau invers;
- **M** unitate de memorie unidimensională, în care sunt memorate datele și instrucțiunile (ex.: registre, zonă de memorie tampon, memoria principală, disc etc.);
- **O** memorie bidimensională-ortogonală care poate fi accesată pe linii, sau pe coloane;
- **P** procesor (element de prelucrare), definit ca o colecție de unități, incluzând cel puțin o unitate de tip E, fără a implica o unitate de tip I;
- **U** unitate nespecificată, simbol folosit când nu se poate utiliza nici una din notațiile de mai sus; simbolul U va fi urmat de un comentariu; ca exemple se pot

da unitățile intermediare de control în cadrul unui sistem complex.

2°. Operarea în bandă de asamblare

Operarea în bandă de asamblare (BA) este indicată prin sufixul 'p' ("pipeline") asociat simbolului unității sau structurii cuprinse între acolade. Această notație indică suprapunerea în timp a operațiilor executate de unitățile sau structurile respective.

Exemple:

Ip - unitate de instrucțiuni de tip BA;
Ep - unitate de execuție de tip BA;
{ E \leftarrow , \rightarrow M }p - structură formată din unitate de execuție și memorie cu operații aritmetice și de citire/scriere concurente.

3°. Instrucțiuni pentru prelucrarea vectorilor

În cazul în care setul de instrucțiuni al sistemului prevede operații cu vectori prin instrucțiuni specifice se va folosi sufixul 'v' în simbolurile I, E etc.; în cazul tablourilor de procesoare, când toate operațiile se execută cu vectori simbolul este omis, deoarece este subînțeles.

Exemple:

Ipv - unitate de instrucțiuni de tip BA, cu instrucțiuni pentru prelucrarea vectorilor;
Iv - unitate de instrucțiuni, cu instrucțiuni pentru prelucrarea vectorilor .

4°. Unități diferite

Dacă există unități diferite de același tip, acestea pot fi "indexate" printr-un întreg care urmează simbolului ce definește tipul unității, de exemplu:

Ev1 - unitatea de execuție cu prelucrare de vectori numărul 1;
Ev2 - unitatea de execuție cu prelucrare de vectori numărul 2.

5°. Substituția

În scopul obținerii unei notații concise și clare, ierarhizate, unități diferite cum sunt cele prezentate în definiția de la 4) pot fi descrise separat prin ecuații despărțite de ';':

Exemplu:

I[E1,E2]; E1= ; E2= ;

aici delimitatorul ';' indică faptul că E1 și E2 pot opera simultan.

6°. Unități multiple

Prin folosirea unui întreg ca prefix se poate indica numărul de unități de același tip care operează simultan.

O unitate universală oricât de complexă, constituită din mai multe componente funcționale care însă nu funcționează simultan, este considerată a fi unică. De exemplu, în sistemul IBM 7090, există o singură unitate de execuție E, multifuncțională, pentru adunare înmulțire, operații logice etc., care efectuează o singură operație la un moment dat; în sistemul CDC 6600 sunt 10 unități de execuție (10E) independente pentru adunare, înmulțire, operații

logice etc., care pot funcționa simultan.

7°. Specificarea unităților identice

Prin sublinierea unui simbol sau a unui grup de simbolii delimitați de paranteze acolade, se specifică faptul că aceste unități sau grupuri de unități sunt identice.

Exemplu:

$$64P=64\{\underline{E-M}\}.$$

reprezintă sistemul ILLIAC IV cu 64 elemente de prelucrare identice.

8°. Gruparea unităților

Grupările de unități pot fi definite prin plasarea separatorilor ',' și '/' între unități și includerea lor între acolade. Separatorul ',' specifică operarea concurentă (simultană) a unităților, în timp ce separatorul '/' indică operarea secvențială.

Exemple:

- {3Fp,2B} - specifică trei unități de execuție în VM, de tip BA care operează concurent cu două unități de execuție care manipulează întregi.
- {E1/E2/E3/E4}- specifică 4 unități de execuție care operează secvențial (una la un moment dat).

În cadrul unei perechi de acolade se folosește numai un singur tip de separator, deși o unitate multiplă (nF) poate executa operații simultane.

- {2F1/B1} - specifică 2 unități VM, care pot opera simultan între ele, dar secvențial în raport cu unitatea pentru întregi B1.
- 2F1={F(+),F(*)} - unități de adunare și de înmulțire în VM, care pot opera simultan.
- B1={B(+)/B(shift)} - unitate în virgulă fixă constituită dintr-un sumator și un circuit de deplasare, care pot opera numai secvențial.

9°. Specificarea numărului de biți prelucrați în paralel

Aceasta se realizează printr-un indice inferior asociat unității.

Exemple:

- I₃₂ - unitate de instrucțiuni pe 32 de biți;
- E₁₆ - unitate de execuție pe 16 biți.

Pentru a descrie unitățile de memorie se observă că fiecare secțiune sau bloc de memorie, care operează independent este tratat ca o unitate separată.

Asteriscul '*' este folosit ca simbol pentru înmulțire.

Exemple:

- nM_{w*b} - specifică o memorie unidimensională împărțită în n blocuri; fiecare bloc conține w cuvinte de câte b biți, iar când este adresat furnizează b biți în paralel.
- M_{1k*8} - specifică o unitate de memorie unidimensională cu 1024 de cuvinte a 8 biți pe cuvânt.
- O_{w*b} - specifică o memorie ortogonală, bidimensională de w cuvinte a câte b biți și care poate

furniza fie cuvinte de b biți pe linie, fie cuvinte de w biți pe coloană.

10°. Caracteristicile temporale ale unităților

Acestea sunt indicate printr-un indice superior numeric. Unitatea de măsură pentru timp este ns. Dacă se folosesc alte unități, acestea vor fi cuprinse între paranteze normale ca și comentarii.

Exemple:

- I^{13} - unitate de instrucțiuni cu un ceas cu perioada de 13 ns;
- E^{150} - unitate de execuție cu un timp mediu de operare de 150 ns;
- M^{450} - unitate de memorie cu timpul de acces de 450 ns;
- M_{4*4} - reprezintă o unitate de memorie cu capacitatea de 1024 cuvinte a 4 biți și cu un timp de acces de 160 ns.

11°. Conexiunile între unități prin magistrale de date

Acestea sunt reprezentate cu ajutorul următorilor conectori:

- conexiune de tip nespecificat;
- > conexiune simplex la dreapta;
- <———— conexiune simplex la stânga;
- Conexiunea simplex poate transfera informații numai în direcția indicată.
- <—/—> conexiune semiduplex;
- Conexiunea semiduplex asigură transferul de informații în ambele sensuri, dar nu simultan.
- <————> conexiune duplex;
- Conexiunea duplex realizează transferul informațiilor în ambele sensuri simultan.

Reprezentări cu aceeași semnificație se obțin prin utilizarea separatorilor "," și "/":

- <————> abreviere pentru {<—,—>};
- <—/—> abreviere pentru {<—/—>};

În reprezentarea curentă, conexiunea poate fi indicată prin linie continuă sau linie întreruptă, de lungime oarecare:

$E<- - -M$; $E<————M$; $E<- -/ ->M$;

Se poate observa folosirea separatorului ";" între diverse expresii.

Lățimea magistralei, ca număr de biți de date + număr de biți de adrese (opțional), se indică între acolade, în cadrul liniei care reprezintă magistrala:

———{16+16}——— magistrală care transferă date și adrese de câte 16 biți fiecare.

În cazul în care se dorește specificarea perioadei de lucru a magistralei în ns., se va utiliza această valoare ca factor numeric precedat de simbolul "#". Dacă magistrala de mai sus asigură transferul unui cuvânt la fiecare 150 ns., se va putea folosi următoarea notație:

———{150#{16+16}}———

O conexiune simplex la stânga, care transferă 8 biți de date, se reprezintă astfel:

<————8————

Pentru a specifica multiplicitatea magistrelor înaintea acoladelor se plasează un

multiplator numeric (factorul de multiplacitate) urmat de un asterisc "*". Astfel:

$$\leftarrow \{100\#4*\{64+16\}\} \rightarrow$$

reprezintă patru magistrale duplex care transferă câte 64 biți de date și 16 biți de adresă la fiecare 100 ns.

Magistralele de date pot avea un caracter complex, comportându-se ca niște comutatoare. Ele vor fi specificate printr-un identificator H (eventual cu un sufix numeric) și utilizând substituția se obține expresia:

$$E-H2-M; H2=\{-16->,<-8-\}/<-24-\}$$

Partea dreapta a definiției conține numai specificarea magistralei de date. H2 reprezintă un comutator între unitățile E și M care poate opera în trei regimuri: duplex (pe 8 biți de date) sau simplex la stânga pe 24 de biți de date sau la dreapta pe 16 biți.

12°. Conexiunile serie

Conexiunile serie specifică un lanț de unități, legate prin magistrale de date având aceeași semnificație ca și legarea în serie a elementelor circuitelor electrice.

Exemplu:

$$E1-M1-M2 \quad / \text{ conectate logic în serie}$$

13°. Conexiunile paralele

Conexiunile paralele ale unităților au aceeași semnificație ca și conectarea în paralel a elementelor circuitelor electrice, utilizează separatorii de concurență ", " sau de secvențialitate "/" între unități incluzând lista de unități între acolade. Pentru a obține o flexibilitate mai mare este posibilă folosirea simbolului de neconectare " | ".

În afara acoladelor, o unitate poate fi conectată după cum urmează:

- U conexiune nespecificată în afara acoladelor;
- U | conexiune la stânga, fără conexiune la dreapta;
- U- conexiune la dreapta, fără conexiune la stânga;
- U- conexiuni la stânga și la dreapta.

Dacă nu apar ambiguități simbolul de neconectare poate fi omis.

Exemple:

- {U1,U2,U3} - un grup de unități care operează concurent, conectat nespecificat la dreapta, fără conexiune la stânga;
- {U1/U2/U3} - un grup de unități care operează secvențial, conectat nespecificat la stânga și la dreapta;
- {-U1-,-U2-,-U3-} - un grup de trei unități conectate în paralel, care operează concurent, este conectat nespecificat la stânga și la dreapta, Figura 1.21 a).
- {-U1-, | U2-,-U3 | } - același grup ca și mai sus cu mențiunea ca U2 nu este conectat la stânga, iar U3 nu este conectat la dreapta, Figura 1.21 b).
- {-U1-/U2-/U3-} - un grup de trei unități conectate în paralel care operează alternativ, conectat nespecificat la stânga și la dreapta, Figura 1.21 c).




Figura 1.21 Unități conectate în paralel.

Se observă că diferența în timp între această schemă (Figura 1.21 c), și cea cu lucru în paralel (Figura 1.21 a), nu poate fi exprimată în desen.

Pentru a ilustra posibilitățile de descriere a conexiunilor serie și paralel cu eventualele structuri imbricate se dă următorul exemplu, din figura 1.22:




Figura 1.22 Interconectare complexă.

Trebuie notat că legăturile cu săgeată sunt unidirecționale și alternative.

La nivelul fiecărui tronson se deosebesc următoarele structuri:

1. {U1-,U2-,U3-,U4-}-
 2. {-U5-/<—}-
 3. {-U6-U7-,U8-,U9 | , | U10-}-
 4. {-U11-,U12-}-
 5. -U13
- 2-3-4 / —————>
- {U1-,U2-,U3-,U4-}-{-U5-/<--}-{-U6-U7-,U8-,U9 | , | U10-}-{-U11-,U12-}->-U13

unde căile orientate sunt unidirecționale și alternative.

14°. Puncte de conexiune

Punctele de conexiune sunt specificate prin litere mici în interiorul sau la sfârșitul conectorilor:

E—a—M sau U<—/—>b

Ele sunt utilizate pentru a specifica conexiuni mai lungi sau structuri care nu pot fi descrise în maniera arătată mai sus.

De exemplu, structura constând din 3 calculatoare C1,C2,C3 conectate la 5 blocuri de

memorie M1,...,M5, va fi descrisă de schema din figura 1.23:




Figura 1.23 Puncte de conexiune

Algebric, aceasta se poate reprezenta astfel :

$$C = \{C1-\{a,b\}, C2-\{a,b,c\}, C3-\{b,c\}, \{a-M1, a-M2, b-M3, b-M4, c-M5\}\}$$

unde punctele de conexiune a,b,c au fost specificate la fiecare bloc de memorie.

Pentru conexiunile multiple a fost plasată între acolade o listă de puncte de conexiune, ceea ce asigură facilități pentru a descrie o rețea arbitrară de unități interconectate.

15°. Masive de procesoare cu structuri multidimensionale

Aceste masive se pot descrie prin factorul de multiplicitate ca prefix. Structura factorului de multiplicitate indică organizarea dimensională a masivului.

Exemple:

$128 * 64\underline{P}$ specifică un ansamblu de 8192 procesoare identice, organizate într-o matrice 128×64 .

$64^2\underline{P}$ indică un ansamblu de 64×64 procesoare identice.

Gradul de conectivitate al procesoarelor se indică sub forma unui indice superior la acolade "{}" sau paranteze drepte "[]". Forma indicelui este de tipul "c-nn", ceea ce înseamnă că un procesor poate schimba date cu cele mai apropiate (nearest neighbour) c procesoare. Dacă c este zero, conexiunea directă va lipsi.

$288\{\underline{3E-M}\}^{0-nn}$; Sistemul PEPE cu 288 procesoare neconectate, fiecare având trei unități de execuție și o memorie, identice.

$C[64^2\underline{P}]^{1-nn}$; Sistemul ICL-DAP cu 4096 procesoare, organizate într-o rețea de 64×64 , și cu conexiuni la cele mai apropiate procesoare, de pe primul nivel, Figura 1.24:




Figura 1.24 Interconectare pe primul nivel

$\{32^2P\}^{2-nm}$; Sistemul CLIP pentru prelucrare de imagini, constituit dintr-o matrice de 32 x 32 procesoare identice, cu conexiuni la al doilea vecin mai apropiat, Figura 1.25.




Figura 1.25 Interconectare pe al doilea nivel

Alte conexiuni de complexitate și mai mare se pot specifica și sub forma unor comentarii între paranteze.

16°. Conexiunile încrucișate

Conexiunile încrucișate (de tip crossbar, sau altă rețea de comutare etc.) între unitățile multiple de execuție și unitățile de memorie sunt indicate prin simbolul "X". Timpul de transfer și numărul de biți transferați se pot indica într-o manieră asemănătoare celei folosite la magistrale.

Ip[16F X 17M]; sistemul BSP (Burroughs Scientific Processor), cu 16 unități de execuție în VM identice interconectate cu 17 blocuri de memorie, de asemenea identice.

Pentru a facilita descrierea se pot folosi simboluri X multiple, care sunt semantic identice cu un singur simbol. În cazul în care se dorește descrierea funcției de comutare/conectare, ca un comentariu între paranteze, la extremitățile comentariului se plasează simbolul X.

Să considerăm cazul conectării printr-o rețea de schimb cu permutare de date, plasată între n unități de execuție și m unități de memorie.


$$nE \times (\lfloor x \rfloor / 2^k \rfloor 2^k + \lfloor x \rfloor_{2^k + 2^{k-1}} \rfloor 2^k, k=1,2,\dots,\log_2(n)) \times mM$$

Aici $\lfloor f \rfloor$ este funcția întreagă prin aproximarea inferioară a lui f, iar $\lfloor x \rfloor_{2^k}$ reprezintă faptul că argumentul este luat modulo 2^k . Interconectările sunt arătate în figura 1.26.

Pentru a facilita claritatea se pot folosi și alte notații:

$$nE \times H2 \times mM; H2 = H(\lfloor x \rfloor_{2^{(k+1)}})$$

Se consideră cazul $m=n=8$



17°. Comentariile

Comentariile sunt incluse între paranteze rotunde și conțin informații adiționale despre simbolul imediat precedent.

De exemplu, o ierarhie de memorii poate fi descrisă astfel:

$M1^{10}(\text{bipolar})-M2^{400}(\text{MOS})-M3^{(1\text{ms})}(\text{disc})$

O unitate de înmulțire în VM de tip BA în tehnologia ECL:

$Fp(*, \text{ECL})$

O unitate de instrucțiuni de tip BA cu 4 segmente :

$Ip(4\text{seg})$

Simbolul nespecificat U permite definirea oricărei unități, de exemplu unitatea de comandă IBM 2803 se poate reprezenta astfel: $U(2803)$.

În cazul conexiunilor specifice pentru transferul datelor între unități se folosesc următoarele notații:

$E(\text{cablu coaxial } 2 \text{ km})-M$

$E \times (\text{rețea de tip Banyan}) \times M$

Pentru a specifica numărul de biți manipulați se folosesc notațiile : $b(\text{bit})$, $B(\text{byte-octet})$ cu prefixul uzual utilizat în SI și cu convențiile :

$k=1024$, $M=k^2$, $G=k^3$, $T=k^4$

1.3.3 Comanda unităților

În mod uzual un set de unități care operează sub controlul unui flux de instrucțiuni definește un calculator.

18°. Calculatoare și procesoare

Conform definiției de mai sus un calculator trebuie să conțină cel puțin o unitate I. În contextul unei structuri generale o unitate de tip I este programabilă și prelucreează fluxul de instrucțiuni specificat de utilizator. Cel mai simplu calculator este descris astfel:

$$C = I [E - M]$$

Un procesor reprezintă un set de unități care pot prelucra date, dar nu pot prelucra fluxuri de instrucțiuni. El conține unități E dar nu conține nici o unitate I.

$$P = E - M$$

Această definiție corespunde utilizării procesoarelor în cadrul unor masive constituite din unități E-M, aflate sub controlul unei unități externe, ca în cazul sistemului ICL-2900- DAP (unde ICL-2900 reprezintă calculatorul gazdă - unitatea de comandă). Unitatea de comandă prelucreează fluxul de instrucțiuni furnizat de utilizator. În realitate, multe unități de execuție sunt controlate de unități de comandă, la nivelul lor, prin microprogram, microinstrucțiunile fiind executate de unitatea E. Pentru structura globală este relevant dacă o unitate sau sistemul sunt programabile de către utilizator, chiar dacă la nivelul unităților fiecare E este controlată de un flux de microinstrucțiuni. Acesta este cazul unităților aritmetice bazate pe principiul benzii de asamblare, în care, la nivelul dat, unitatea care prelucreează fluxul de microinstrucțiuni este de tip I.

19°. Gradul de exercitare a comenzii

Gradul de exercitare a comenzii de către I sau C se indică cu ajutorul parantezelor drepte. Unitățile controlate sunt listate între paranteze separate prin virgulă sau linii oblice, dacă operează concurrent sau secvențial.

Exemple:

$I1[4I2[64P]]$; unde I1 este o unitate principală de instrucțiuni, care controlează patru cadrane, fiecare cu o unitate de instrucțiuni I2 și câte 64 procesoare identice P, care operează simultan.

$Ip[C1,C2,C3]$; unde Ip este o unitate de comandă de tip bandă de asamblare care controlează trei calculatoare ce operează simultan.

$C1[Ep1/Ep2]$; $C1=I[B-M]$; unde C1 este un calculator de comandă care conține o memorie și efectuează operații booleene; el controlează două unități de execuție de tip BA, care operează câte una la un moment dat.

20°. Tipul de comandă

Tipul de comandă exercitată de o unitate I sau C poate fi indicat opțional printr-un indice inferior literal la sfârșitul parantezei de comandă.

a(asincron): unitățile controlate dispun de mai multe generatoare de tact; ele nu sunt sincronizate iar comunicațiile între unități trebuie să fie coordonate prin semafoare sau protocoale specifice.

h(horizantal): o singură instrucțiune compusă controlează activitatea unui set de unități diferite, în cadrul fiecărei perioade de ceas (sistemul FPS AP-120B).

l(pas cu blocare-lock step): un set de procesoare identice controlate asincron pentru a executa aceeași operație, în același interval de timp (sistemul ICL-DAP).

r(semnalizează când este pregătit-issue when ready): instrucțiunile sunt emise spre unitățile de execuție, în momentul când sunt pregătite atât unitățile, cât și registrele solicitate (CRAY-1).

Exemple:

$I[10F,10C]_r$: CDC6600 cu 10 unități independente de execuție în VM și 10 calculatoare identice pentru I/E. Instrucțiunile sunt generate când unitățile sunt pregătite.

$C[64P]_i$: ILLIAC IV cu 64 de procesoare identice controlate sincron.

$I[4C]_{(descrierea\ comenzii)}$: patru calculatoare controlate de o unitate I în maniera descrisă în paranteze.

Pentru exemplificarea notațiilor și a puterii de reprezentare a acestora, în continuare se consideră câteva exemple. Se observă că un calculator poate fi descris printr-o ecuație pe o linie de text. Notațiile pot fi folosite pentru o descriere ierarhică, utilizând substituția și comentariile, începând de la arhitectura generală până la specificarea registrelor interne și a conexiunilor acestora.

Exemple:

$C(Z80+memorie)=C(Z80)-8-M_{64K+8}$; $C(Z80)=I^{50}[B_8-8-M_{18*8}]$

$C(Intel\ 8086)=I_8[B_{16}-16-M_{13*8}]-16-M_{1M*16}$

$C(EDSAC1)=I[B_1-M]$; $M=M_{512*35}$

$C(IBM\ 7090)=I[F_{36}-M]$

$C(CDCC\ 6600)=I[10E-32M-10P]_r$; $10E=\{4F_{60},6B\}$

$C(CDC\ 7600)=I[9Ep-M-16P]_r$; $9Ep=\{3Fp,6B\}$; $M=32M_1-8M_2$

$C(IBM\ 360/195)=Ip^{54}[2C-32M_1^{160}(1KB)-16M_2^{800}]$;
 $2C=\{C_1,C_2\}$; $C_1=I[3Fp-M]$; $C_2=I[B-M]$

$C(CRAY-1)=Iv^{12}[12Ep^{12}-16M^{50}]_r$; $12Ep=\{3Fp_{64},9B\}$

$C(CYBER\ 205)=Iv^{20}[4Fp_{64}-512M_K^{*32}]$

$C(TIASC(2IPU,4pipe))=2Ip_v[2Fp]-8M-8P$

$C(ILLIAC\ IV(4cadrane))=C_1[4C_2^{80}[64P]^{-nn}]$; $P=F^0-M_{64}$

$C(PEPE)=C_1[3I[288\{3E-M\}]^{-nn}]$; $C_1=C(CDC7600)$

$$C(\text{BSP})=I_p[16\underline{F}'17\underline{M}]_l$$

$$C(64*64 \text{ ICL-DAP})=C[64^2\underline{P}]^{-nn}; \quad P=B_1-M_{4K*1}$$

$$C(\text{STARAN})=I[32[256\underline{B}_1'O_{256*256}]_l]-M$$

$$C(\text{OMEN-64})=I_{16}[64\underline{B}_1-O_{64*16}-E_{16}]_l$$

$$C(\text{HYPERCUB})=I[2^4\underline{C}]; \quad C=C(2*\text{INTEL } 8080)$$

O rețea de calculatoare de tip stea cu un calculator central C și cu 6 calculatoare C1,...,C6 satelit se poate reprezenta astfel:

C-{-C1,-C2,-C3,-C4,-C5,-C6}.

Un număr de 6 calculatoare conectate în inel pot fi reprezentate după cum urmează:

{-C1-C2-C3-C3-C5-C6-,-} sau 2{-C-C-C-}.

1.4 Reprezentarea PMS a structurii calculatoarelor

O altă modalitate de a reprezenta structura sistemelor numerice de prelucrare a datelor este referită ca descriere PMS deoarece consideră că elementele de bază în cadrul structurii sunt Procesoarele, Memoriile și Comutatoarele (Switch-urile).

Descrierea PMS are ca elemente principale:

- procesorul central (P_c)
- memoria (M)
- comutator (S)
- linie de legătură (L)
- procesor de intrare / ieșire (P_{IE})
- unitate de comandă (K)
- operator asupra datelor (D)
- interfață + terminal (T)

Sistemul de calcul examinat la acest nivel prelucrează informația care este caracterizată (măsurată) în biți, ranguri zecimale, caractere alfanumerice etc.

Sistemele sunt caracterizate prin :

- debite de transfer;
- capacitate de memorare a informației.

Aceste caracteristici sunt utilizate în studiul sistemelor de calcul, cu ajutorul metodelor cercetării operaționale, în aplicații de multiprogramare, timp divizat, rețele de calculatoare, etc. Problemele apărute în aceste cazuri se referă la stații de servire, legi de aproximare a ratei sosirilor, cozi de așteptare, cereri de resurse în sistem, etc.

Primitivele cu care se operează la acest nivel sunt caracterizate prin atribute, iar atributele au asociate valori:

$C(a_1:v_1; a_2:v_2; \dots; a_n:v_n)$
unde C - este primitiva (Pc, Mp, S, L, K, T etc)
 a_i sunt atributele primitivei;
 v_i sunt valorile asociate atributului.

1.4.1 Primitivele PMS

În continuare să prezentăm atributele și valorile principalelor primitive utilizate în PMS.

1°. Memoria M

Memoria M are 2 componente :

Mp = memorie principală;
Ma = memorie auxiliară.

Are rolul de a păstra informația și de a o actualiza prin procesul de scriere/citire. Memoria trebuie să dispună de un sistem de adresare care face corespondența biunivocă adresă - locație de memorie.

Atributele memoriei sunt:

- funcția: primară | auxiliară;
- tehnologie: bipolar | MOS | statică | dinamică;
- operații: citire | citire / scriere (EPROM | RAM);
- mod de acces: aleator | secvențial | FIFO | LIFO | asociativ;
- lungime cuvânt: 8+1 | 16+2 | 32+4 (paritate la nivel de octet);
- capacitate : 64K | 128K | 256K | 512K | 1M | 2M | 4M | 16M;
- ciclu de lucru : 40ns | 80ns | 100ns | 150ns | 200ns | 300ns | 400ns | 450ns.

Exemplu : memoria sistemului PC/AT

M (funcție: primară;
tehnologie: MOS;
operații: citire, citire/scriere ;
mod de acces: aleator;
lungime cuvânt: $16 + 2 \equiv 2 \times (8+1)$;
capacitate: 2Mb;
ciclu de lucru: 80 ns)

2°. Procesorul P

Procesorul P constituie o componentă care este capabilă să interpreteze un program (prin citirea, interpretarea și execuția instrucțiunilor - mașină) în vederea execuției unei secvențe de operații. În procesul de citire, interpretare și execuție a instrucțiunilor - mașină, are loc generarea comenzilor către toate resursele sistemului precum și citirea stării acestora.

Procesorul poate fi caracterizat prin atribute ca :

- funcție: central | de I/E | specializat;

- număr instrucțiuni: n;
- implementare: convențională | microprogramată | cu microprocesor;
- format instrucțiune: fix | variabil;
- lungime instrucțiune: 8, 16, 32, 40, 48 biți | 1, 2, 3, 4, 5, 6 octeți;
- lungime cuvânt de prelucrare: 8 | 16 | 32 biți;
- ciclu instrucțiune: ciclu fix | ciclu variabil (suma cicli mașină);
- tehnologie: SSI | MSI | LSI | VLSI.

Exemplu :

P_{AT} (funcție: central; nr. instrucțiuni: 128;

implementare: μ p 80286;

format instr: variabil; lungime instr: 1, 2, 3 cuv;

lungime cuvânt de prelucrare: 8 | 16;

ciclu instrucțiune: variabil, ciclu mașină: fix;

tehnologie: VLSI)

3°. Comutator S

Comutatorul S reprezintă o primitivă care asigură diverse conexiuni între componentele sistemului.

Poate avea o structură complexă, caz în care este controlat de o unitate de comandă proprie, comutarea făcându-se pe baza unor discipline de servire a cererilor de stabilire a legăturilor.

În cazul cel mai simplu comutatorul poate conecta o singură resursă la o componentă utilizată în comun și în acest caz constă numai din buffere three-state comandate de altă resursă.

Principalele atribute ale comutatoarelor sunt:

- structura: neierarhică | ierarhică;
- tip: simplex | semiduplex | duplex;
- legături realizate: număr intrări, număr ieșiri;
- concurența: 1 | 2 | n (n legături simultane).

Exemplu: comutatorul de acces la magistrala de date la mașini CP/M

(Structura: neierarhică;

tip: semiduplex;

legături realizate: 8;

concurența: 1;

mod control acces: cereri independente;

standard: MULTIBUS modificat;

mod transfer: asincron de tip întrebare / răspuns cu interblocare completă).

4°. Linie de legătură (L)

Linia de legătură reprezintă o primitivă care asigură legătura între diverse componente ale sistemului în vederea transmisiei informației. Primitiva L nu prelucrează informația, ci asigură numai deplasarea spațială dintr-o zonă în alta.

Linia de legătură poate fi materializată printr-o magistrală sistem MAG (transmisie paralelă) sau printr-o legătură serială (de tip asincronă / sincronă).

Principalele atribute ale liniilor de legătură :

- funcții: legătura paralelă | legătura serială;
- lungime cuvânt: 8 | 16 | 32 | 5, 6, 7, 8 biți;
- modalitate transfer: asincron | sincron / asincron;
- mod dialog: fără răspuns | întrebare-răspuns;
- mod control acces: înlănăuire serială | interogare | cereri independente;
- standard: MULTIBUS | etc | RS 232 | CCITT V24;

Observații: Interfața serială poate fi privită din 2 puncte de vedere:

- fie ca linie de legătură;
- fie ca interfață + terminal.

Primul caz este considerat în momentul când avem structura tip rețea în care sistemele comunică între ele prin legături seriale.

Cazul al doilea este considerat pentru structurile independente în care interfașa serială e utilizată pentru conectarea unui terminal.

5°. Unitatea de comandă K

Este o componentă care realizează controlul în diverse componente ale sistemului. Îndeplinește funcția de comandă a unor resurse asociate componentei respective. Nu trebuie confundată cu procesorul central. Această primitivă nu poate interpreta un program. În general, toate componentele unui sistem necesită o unitate de comandă mai simplă sau mai complexă.

Principalele atribute sunt :

- funcții: comandă resursa i;
- implementare: convențională | microprogramată;
- număr stări: n.

Exemplu: K pentru acces la magistrală

K(funcții: automat acces magistrală;
implementare: convențională;
număr stări: 4).

6°. Procesor de intrări / ieșiri (P_{I/E})

Este o primitivă care poate fi încorporată în cadrul procesorului P, în cazul în care acesta are funcții prestabilite de intrare - ieșire sau poate fi specificat ca primitivă independentă.

În cazul în care este privit ca primitivă independentă putem considera ca atribute generale:

- funcție: acces direct la memorie | canal I/E | procesor; specializat de I / E;
- tip implementare: convențional | microprogramat | microprocesor | componente speciale;
- rata de transfer: Kocteți / secundă;
- mod transfer: furt de ciclu | rafală;
- lungime cuvânt: 8 | 16 biți.

7°. Operator asupra datelor (D)

Reprezintă o primitivă care produce unități de informație cu noi semnificații. În esență se efectuează operații aritmetice, logice și de prelucrare primară (compactare, expandare, asociere) asupra datelor. În această categorie includem unitățile de prelucrare în virgulă mobilă, unitățile de prelucrare zecimale etc. ce sunt în general module opționale și de sine stătătoare (independente de procesorul central).

Ca atribute principale ale acestor primitive considerăm:

- funcții: prelucrare în virgulă mobilă | prelucrare zecimală | prelucrare liste
| prelucrare vectori | prelucrare matrice;
- tip implementare: convențională | microprogramată | coprocesor matematic;
- structuri date: scalari | vectori | matrice | liste;
- operații: + | - | * | / | căutare atom | inserare atom | extragere atom | compactare;

Exemplu:

D(funcție: virgulă mobilă;

tip implementare: microprogramată;

structură date: scalari;

operații: + | - | * | / |)

8°. Interfață + terminal (T)

Reprezintă o primitivă care asigură o conversie din punct de vedere fizic a datelor (adaptare electrică) precum și sincronizarea între terminal și Procesorul central sau Procesorul de I / E. În caz general interfașa are asociată o unitate de comandă și un comutator de legătură.

Ca atribute putem considera:

- funcție: cuplare terminal i;
- tip cuplare: paralelă | serială;
- caracteristici terminal: modalitate efectuare operații de citire / scriere;
- viteza de transfer: linii/minut | caractere/sec | cartele/ minut.

Exemplu: terminal imprimantă

T(funcții: cuplor LPT;

tip cuplare: paralelă;

caracteristici terminal: 120 caractere/linie, 400 linii/ minut).

Standard: Centronix

Pentru reprezentări mai concise, adesea se va specifica doar funcția îndeplinită de primitiva respectivă .

1.4.2 Exemple

1°. Reprezentarea unui calculator simplu

Mp — Pc — T — Utilizator

Mp = memorie principală;

Pc = procesor central;
T = terminal;
— = legături de date.

Prin detalierea componentelor procesorului central obținem (Figura 1.27):




Figura 1.27.

Prin detalierea componentelor Mp, T, obținem (Figura 1.28):




Figura 1.28.

Între componentele unei mașini de bază există transfer de date și transfer de control.

2°. Reprezentarea unor forme de transfer

Să exemplificăm diversele forme de transfer date/control între componentele unui sistem numeric simplificat (Figura 1.29.):




Figura 1.29.

- 1). $Pc - Mp$ = comunicație de date:
 - citirea, interpretarea și execuția instrucțiunilor mașină;
 - manipularea datelor;
- 2). $Pc - Kt$ = comunicație de control:
 $Pc - Kf$
 - procesorul central initializează și comandă unitățile de comandă a interfețelor;
 - Kf, Kt execută acțiunile specificate de Pc
- 3). $K - Pc$ = comunicație de stare:
 - unitatea de comandă a interfeței furnizează starea echipamentului de I/E.
- 4). $Kt - Pc$ = comunicații de date:
 - transferul datelor (prin transfer programat);
 - Kt reprezintă o interfață simplă cu un debit redus de transfer;
 - Pc se ocupă efectiv de transferul datelor.
- 5). $Kf - Mp$ = comunicație de date:
 - transferul datelor (fără intervenția Pc) prin acces direct la memorie;
 - Kf are resurse hardware pentru a realiza transferul de date independent de Pc .
- 6). $Kf - Kt$ = comunicații de control
 - unitatea de control a accesului direct la memorie Kf poate comanda Kt în vederea efectuării unui transfer $T - Ms, T - TT$.
- 7). $K - Ms | T$ = comunicație de control, stare, date

- unitatea de comandă a interfeței are:
- o legătură de control cu echipamentul periferic în vederea transmiterii acțiunilor pe care acesta trebuie să le execute;
- o legătură de stare prin care actualizează permanent starea EP;
- o legătură de date prin care furnizează sau preia datele de la EP.

8). Pc - Pc = comunicații de control

- existența mai multor unități centrale de prelucrare, implică transfer de control între ele în vederea cooperării lor .

3°. Reprezentarea unor sisteme numerice

În continuare vom arăta descrierea PMS a unor modele de sisteme numerice.

1). Descrierea PMS a modelului general de calculator în care comanda este distribuită (Figura 1.30):




Figura 1.30. Model general de calculator cu comandă distribuită

2). Descrierea PMS a modelului general al unui sistem cu mai multe procesoare, blocuri de memorie principală și periferice (Figura 1.31):




Figura 1.31.

Descrierea PMS a modelului general pentru sistem multiprocesor (Figura 1.32):




Figura 1.32.

Descrierea PMS a unui sistem monoprosesor în structura arborescentă (Figura 1.33.):




Figura 1.33

Descrierea PMS a unei structuri arborescente cu comutator de tip rețea (Figura 1.34.):




Figura 1.34.

Exemplu (Figura 1.35.)




Figura 1.35. PDP 11

Comutatoare

Un obiectiv principal al proiectării unui sistem de calcul la nivel PMS îl constituie comutarea între resursele sistemului.

Comutatoarele se pot împărți în două grupuri mari și 10 categorii astfel:

Grupul I - Comutatoare de tip ierarhic - care comută o componentă a_i la o altă componentă b_j .

1°. comutator simplu - asigură comunicația între o componentă de tip a și o componentă de tip b (Figura 1.36.):




Figura 1.36. Comutator simplu

Acest comutator poate intra în structura altor comutatoare.

2°. comutator duplex - asigură comunicația între o componentă de tip a și mai multe componente de tip b. Acest comutator este caracteristic structurilor de tip magistrală în care componenta de tip a este un procesor iar componentele de tip b sunt Mp, Ms | T (Figura 1.37):







Figura 1.37. Comutator duplex

3°. comutator dual duplex - asigură comunicația între două componente de tip a și mai multe componente de tip b. Se pot desfășura două comunicații simultan (Figura 1.38):






S(dual duplex; radial; comutare la b; duplex de tip 2a)




S(dual duplex; radial; comutare la a; duplex de tip 2b)




S(dual duplex; magistrală; comutatoare duplex tip 2c)

Figura 1.38. Comutator dual duplex


4°. comutator multiplexat în timp (cross-point) - asigură comunicația între orice componentă de tip a și orice componentă de tip b - însă o singură legătură la un moment dat. Constituie o generalizare a comutatorului de tip duplex (Figura 1.39)



S(multiplexare în timp; ma; nb; concurență 1;
(m+n) S de tip poartă (cascadă de comutatoare
duplex))



S(multiplexare în timp; radial; central; concurență 1)



S(multiplexare în timp; magistrală)

Figura 1.39. Comutator multiplexat în timp

5°. comutatoare legături multiple - care asigură comunicația între orice componentă de tip a și orice componentă de tip b.

Constituie o generalizare a comutatorului de tip dual duplex. (Este utilizată în sistemele multiprocesor Cmmp și Burroughs) (Figura 1.40):





Figura 1.40. Comutator legături multiple

6°. comutatoare dual duplex cu legătură multiplă - asigură comunicația între orice componentă de tip a și orice componentă de tip b, cu o concurență de min(m,n) (Figura 1.41):






Figura 1.41. Comutator dual duplex cu legături multiple

7°. comutare trunchi K - îmbină concurența comutatoarelor multiplexate în timp și costul redus al comutatoarelor de tip legătură multiplă (Figura 1.42).

Un exemplu foarte elocvent de comutatoare K este rețeaua telefonică.





Figura 1.42. Comutare trunchi k

Grupul II - comutatoare de tip neierarhic - conectează componente similare.

8°. Comutatoare duplex - corespunde comutatoarelor duplex asigurând conectarea componentelor $a_1 \dots a_m$ prin intermediul a două căi de comunicație (Figura 1.43)







Figura 1.43. Comutatoare duplex

9°. Comutatoare legătură multiplă - neierarhice asigură legătura între componentele $a_1 \dots a_m$ prin intermediul a $m/2$ căi (Figura 1.44.)






S(legătură multiplă; neierarhică; tip central)



S(legătură multiplă; neierarhică; radial; $m \times (m-1) / 2$ legături)
toate nodurile au legături cu celelalte noduri.

Figura 1.44. Comutatoare legătură multiplă

10°. Comutatoare trunchi K - neierarhice (Figura 1.45)



S(trunchi K; neierarhic; ma; concurență
; $\min(m/2, k)$ $k \times m$ S poartă)




Figura 1.45. Comutatoare trunchi k neierarhice

Exemple de comutatoare

În cadrul structurii sistemelor numerice de prelucrare a datelor, o importanță deosebită o au comutatoarele care asigură legătura Procesor - memorie S_{PM} și cele care asigură accesul Procesorului la magistrală S_{PL} .

Comutatoare Procesor - memorie S_{PM}

Aceste comutatoare prezintă importanță în special în cadrul structurilor constând dintr-un microprocesor și mai multe blocuri de memorie, sau cele care sunt formate din mai multe procesoare și mai multe blocuri de memorie.

Adresele și datele au căi separate (Figura 1.46)




Figura 1.46. Comutator procesor -memorie având căi separate de date și adrese

Adresele și datele au căi separate, datele se transferă pe o magistrală bidirecțională (Figura 1.47):




Figura 1.47. Utilizarea magistralei bidirecționale

Adresele și datele pot fi multiplexate pe aceeași magistrală (Figura 1.48):




Figura 1.48. Multiplexarea adreselor și datelor pe aceeași magistrală

Adresele și datele pot fi multiplexate parțial pe aceeași magistrală (Figura 1.49):




Figura 1.49. Adrese și date multiplexate parțial

Adresele și datele au căi separate, adresele sunt multiplexate pe magistrala de adrese (Figura 1.50.)




Figura 1.50. Căi separate pentru date și adrese

Spațiul de adresare extins pe calea de date (Figura 1.51):




Figura 1.51. Spațiul de adresare extins pe calea de date

Comutatoare procesor - magistrală

Comutatoarele procesor - magistrală se utilizează în sistemele multiprocesor sau multicalculator organizate pe o magistrală multiplexată în timp (Figura 1.52). Modulele de pe magistrală pot fi:

- de tip master - cele care pot solicita accesul la magistrală și pot iniția un transfer;
- de tip slave - cele care răspund comenzilor primite de la un master.





Figura 1.52 Comutatoare procesor magistrală

1.5 Clasificarea structurală a calculatoarelor

Utilizând notațiile prezentate în paragrafele precedente se va defini o clasificare structurală unitară care include atât calculatoarele seriale cât și cele paralele. În figura 1.53 se arată clasificarea generală a calculatoarelor. În continuare această schemă generală este detaliată pentru a se prezenta diferite clase de arhitecturi prin definiția canonică și caracteristicile acestora și exemple din fiecare clasă.

Clasificarea structurală este realizată sub formă arborescentă, astfel că, un calculator care se găsește pe o frunză are toate caracteristicile nivelelor pe care le traversează în calea de la rădăcina arborelui până la acea frunză.

În figura 1.53 se alege drept criteriu de clasificare, multiplicitatea unităților de comandă de tip I (citire, interpretare instrucțiuni). Se obține astfel o clasificare în sisteme cu un singur flux de instrucțiuni (SI) și cu flux de instrucțiuni multiplu (MIMD). Primele sunt apoi împărțite în clase după tipul unităților de execuție E.



clasificare după:

- numărul de unități E (multiplicitate flux de date) sau de tip BA.
- numărul de unități I (multiplicitate flux de instrucțiuni);

Figura 1.53 Clasificarea generală a calculatoarelor

Următoarea clasificare se realizează după tipul operațiilor aritmetice efectuate în unitățile de tip E.




Figura 1.54 Clasificarea calculatoarelor seriale

Diferența de complexitate între o unitate aritmetică pe un bit și o unitate aritmetică în VM este destul de mare pentru a justifica o împărțire calitativă - în clase diferite. Rețelele de procesoare în VM și de procesoare pe un bit sunt diferite ca implementare și proprietăți. Clasificarea din figura 1.54 reflectă și dezvoltarea istorică a microprocesoarelor.

1.5.1 Sisteme cu paralelism funcțional și de tip bandă de asamblare

În figura 1.55 se arată o structură non BA de calculator scalar cu unitate de execuție multiplă care obține performanțele prin paralelism funcțional.




Figura 1.55 Monocalculator funcțional- paralel

În figura 1.56 structurile de tip BA sunt împărțite după cum au sau nu au instrucțiuni pentru calcule cu vectori. Aceasta diferențiază calculatoarele scalare de cele vectoriale.




Figura 1.56 Monocalculator paralel în BA

1.5.2 Clasificarea masivelor de procesoare

Alternativa de obținere a paralelismului prin multiplicarea procesoarelor și controlul lor sincronizat (lock-stop) este prezentată în figura 1.57. Împărțirea este apoi făcută în clasa mașinilor cu prelucrare în VM și cele cu număr mic de biți (exemplu microprocesoare pe 8 biți). Următoarea împărțire se face după conectivitatea procesoarelor. În sfârșit, sunt cuprinse în această clasificare procesoarele asociative și cele ortogonale.




Figura 1.57 Clasificarea rețelelor de procesoare

1.5.3 Clasificarea sistemelor MIMD

Există o mare varietate de structuri de calculatoare care se încadrează în clasa MIMD. Sunt incluse în această clasă numai calculatoarele controlate de un flux multiplu de instrucțiuni convenționale, deci controlate prin "flux de control" nu prin "flux de date". În figura 1.58 se arată o primă împărțire în structuri MIMD de tip BA, de tip comutat și de tip rețea. În primul caz mai multe secvențe de instrucțiuni utilizează o BA sofisticată, partajată în timp sau poate prevedea o unitate de execuție pentru fiecare flux de instrucțiuni. A doua clasă presupune existența unui comutator separat pentru interconectare și în sfârșit ultima clasă presupune interconectarea elementelor de prelucrare într-o rețea identificabilă și extensibilă, care permite fiecărui element să comunice direct cu vecinii.




Figura 1.58.

În figura 1.59 se arată clasificarea în continuare a sistemelor de tip comutat după cum memoria este locală sau distribuită sau este partajată prin intermediul comutatorului.




Figura 1.59

Tipul comutatorului utilizat constituie parametrul pentru următoarea subdiviziune.

În figura 1.60 se arată clasificarea sistemelor MIMD de tip rețea în funcție de topologia rețelei formate prin interconectarea sistemelor componente.




Figura 1.60 Clasificarea sistemelor paralele de tip MIMD

Cea mai simplă structură este în formă de stea în care mai multe calculatoare sunt conectate la un sistem gazdă. În această clasificare sunt incluse sisteme tip "plasă" uni și multidimensionale, hipercuburi binare în care există doar două calculatoare pe fiecare dimensiune, rețele ierarhice sub formă de arbore, piramide sau conectate prin magistrale. În sfârșit, o grupă interesantă în această clasificare este formată din sisteme reconfigurabile sub controlul programului.

CUPRINS

3. SISTEME DE PRELUCRARE PARALELĂ CU MULTIPLICAREA RESURSELOR.....	3-1
3.1 REALIZAREA SISTEMELOR DE PRELUCRARE PARALELĂ CU MULTIPLICAREA RESURSELOR	3-2
3.1.1 <i>Alternative pentru sistemele cu multiplicare spațială.....</i>	3-2
3.1.1.1 Sisteme cu rețea de comutare fixă	3-2
3.1.1.2 Controlul prin flux de date (data driven).....	3-3
3.1.1.3 Controlul prin flux de cereri (demand driven).	3-4
3.1.1.4 Control prin flux de comenzi	3-5
3.2 PROCESOARE DE TIP REȚEA (ARRAY PROCESSORS)	3-6
3.2.1 <i>Organizarea unor structuri SIMD de tip PA</i>	3-6
3.3 SISTEME PARALELE DE TIP MULTIPROCESOR	3-11
3.3.1 <i>Granularitatea paralelismului.....</i>	3-12
3.3.2 <i>Caracteristici ale sistemului multiprocesor.....</i>	3-12
3.3.3 <i>Multiprocesoarele strâns interconectate</i>	3-13
3.3.4 <i>Multiprocesoare slab cuplate</i>	3-14
3.4 ARHITECTURA ȘI STRUCTURA SISTEMULUI CM*	3-15
3.4.1 <i>Structura lui Cm*</i>	3-15
3.4.2 <i>Accesul la resursele locale.....</i>	3-17
3.4.3 <i>Mecanismul de referințe intermodule</i>	3-18
3.4.3.1 Etapele de acces la memorie în interiorul unui cluster (Figura 3.20)	3-18
3.4.3.2 Mecanismul de referință inter-clustere	3-20
3.4.4 <i>Controlul mecanismului de comunicare</i>	3-22
3.4.4.1 Asigurarea concurenței în interiorul mecanismului de mapare	3-22
3.4.4.2 Operațiile care necesită excluderea mutuală (exemplu: translatarea unei adrese din adresă virtuală în adresă fizică)	3-22
3.4.5 <i>Structura lui K_{MAP}.....</i>	3-22
3.4.5.1 Comunicația K _{bus} - P _{map}	3-23
3.4.5.2 Comunicația Link-P _{map}	3-24
3.4.5.3 Legătura K _{bus} -MAP _{bus}	3-24
3.4.5.4 Arhitectura lui P _{map} - procesor de mapare a adresei	3-25
3.4.5.5 Descrierea unui context în K _{map}	3-27
3.4.5.6 Structura Link și a magistralei intercluster.....	3-28
3.4.6 <i>Comunicații prin transmitere de mesaje.....</i>	3-28
3.4.6.1 Protocolul magistralei intercluster.....	3-28
3.4.6.2 Tranzacția de mesaje interclustere (Figura 3.30).....	3-30
3.4.7 <i>Mecanismul de acces bazat pe capacități</i>	3-30
3.4.7.1 Modul de adresare la memorie a unui proces	3-31
3.4.7.2 Generarea adresei virtuale	3-32
3.4.7.3 Translatarea adresei procesor în adresă virtuală	3-33
3.4.7.4 Translatarea adresei virtuale în adresă fizică.....	3-34
3.5 PROGRAMAREA SISTEMELOR MULTIPROCESOR	3-34
3.5.1 <i>Tipuri de sisteme de operare pentru sisteme multiprocesor</i>	3-35
3.5.1.1 Sisteme de operare de tip master-slave.....	3-35
3.5.1.2 Sisteme de operare distribuite	3-35
3.5.1.3 Sistemul de operare cu supervisor flotant	3-36
3.5.2 <i>Sisteme de operare pentru Cm*</i>	3-36
3.5.2.1 Specificații de proiectare.....	3-36
3.5.2.2 Sistemul de operare StarOS.....	3-37
3.5.3 <i>Programarea sistemelor multiprocesor</i>	3-41
3.5.4 <i>Aspecte privind programarea lui CM*</i>	3-43
3.5.4.1 Operații cu capacități și costurile lor	3-44
3.5.4.2 Facilități de dezvoltare soft în StarOS.....	3-45
3.5.4.3 Aplicații pentru CM*	3-48

3. Sisteme de prelucrare paralelă cu multiplicarea resurselor

OBIECTIVE

În acest capitol se prezintă o anumită clasă de sistem de prelucrare, denumită sistem cu multiplicarea resurselor. Având în vedere gama destul de largă de opțiuni de proiectare a SSP, există o mare varietate de modalități de prezentare a acestora. Programarea SSP de tip multiprocesor este un subiect vast care ar putea constitui obiectul unui curs separat.

În continuare se vor prezenta:

- Alternative de realizare a SSP cu multiplicarea resurselor;
- Structura și Arhitectura sistemului multiprocesor C_m^* , ca exemplu de SSP de tip multiprocesor;
- Programarea sistemului C_m^* ;
- Caracteristicile S.O. pentru sisteme multiprocesor;
- Alternative de realizare a S.O. pentru sisteme multiprocesor;
- Sistemul de operare StarOS pentru C_m^* ;
- Aspecte privind comunicația și sincronizarea sistemelor multiprocesor.

3.1 Realizarea sistemelor de prelucrare paralelă cu multiplicarea resurselor

Există două modalități de introducere a paralelismului la nivel hardware:

- 1°. **Banda de asamblare ("pipeline");**
- 2°. **Multiplicarea spațială a resurselor.**

De fapt o *bandă de asamblare* este un sistem cu multiplicarea resurselor - sistem cu multiplicare în secvență, în sensul că diferite componente hardware intră în lucru unul după altul. Diferența principală dintre o bandă de asamblare și un sistem cu multiplicare spațială este că într-o BA componentele de calcul multiplicare și care operează în paralel efectuează subfuncții diferite. Aceste componente înseriate efectuează apoi funcțiile dorite.

Gradul de paralelism al unei BA este determinat de posibilitatea descompunerii operațiilor în suboperații. Rezultă clar că, exceptând situațiile în care operațiile sunt foarte complexe, apare o limitare a gradului de paralelism într-o BA.

Avantajul paralelismului prin BA este acela că nu pune probleme deosebite privind comunicația între componente.

Pe de altă parte, structurile în BA și interconectarea componentelor reflectă fluxul natural al datelor pentru operațiile executate în ansamblu de componentele BA.

Problema comunicației între componente pentru sisteme cu multiplicare spațială se poate rezolva printr-o *rețea de comutare a datelor*. Aceasta poate fi o rețea cu o structură fixă sau o rețea programabilă. Rețeaua cu structură fixă are dezavantajul că poate să fie inefficientă pentru diferite programe executate de sistem. Rețeaua programabilă are un cost foarte ridicat și dificultăți tehnologice de implementare, dar asigură o flexibilitate mult mai ridicată în configurarea sistemului corespunzător unei probleme.

Totuși dezvoltarea sistemelor cu multiplicare spațială a resurselor apare necesară datorită limitărilor proprii structurilor în BA.

3.1.1 Alternative pentru sistemele cu multiplicare spațială

1. Un sistem cu multiplicare spațială cu un număr mic de procesoare puternice are avantajul simplificării problemelor de comunicație (ex: se poate face printr-o memorie comună).
2. Pentru sisteme cu multiplicare spațială cu un număr mare de procesoare caracterul secvențial al comunicațiilor prin memorie comună sau prin magistralele sistemului reprezintă o gâtuire a sistemului care-i limitează performanțele.
3. În ceea ce privește rețelele cu comutare ca infrastructură de comunicare în sistemele cu multiplicare spațială sunt posibile două tipuri de structuri.

3.1.1.1 Sisteme cu rețea de comutare fixă

Sistemele cu rețea de comutare fixă sunt caracterizate prin faptul că odată cu creșterea numărului de procesoare crește și distanța între acestea iar viteza de transfer scade ceea ce conduce la scăderea productivității sistemului.

La sistemele cu rețea de comutare programabilă aceste neajunsuri sunt limitate dar costul acestei rețele crește cu pătratul numărului de componente interconectate.

Componentele principale ale sistemului sunt:

- M_1, M_2, \dots, M_m = module de memorie
- P_1, P_2, \dots, P_n = procesoare
- rețele de comunicare

Se poate observa paralelismul memoriilor ceea ce crează posibilitatea eliminării gâtuirii principale din sistemele clasice. Se observă că sistemul are o rețea de procesoare care pot comunica atât cu memoria cât și între ele printr-o rețea de comunicare. Se observă că există o rețea de comunicare M-P (Figura 3.1.)




Figura 3.1

Considerând rețeaua de comunicare interprocesoare se observă că există două posibilități:

- putem avea un număr fix (în general mic) de conexiuni ce pot fi realizate între procesoare;
- în caz general putem avea asigurate $n!$ căi de comunicare între procesoare.

În ceea ce privește rețeaua de interconectare memorie-procesoare există de asemenea două posibilități:

- rețeaua să asigure comunicarea identică. Fiecare procesor să comunice cu un singur modul de memorie, modulul propriu;
- rețeaua să asigure comunicarea fiecărui procesor cu oricare modul de memorie.

Se pune problema măsurării diferențelor dintre diversele sisteme.

Această metrică ar trebui să cuprindă:

- numărul și puterea procesoarelor. Pot fi de exemplu sisteme cu procesoare puține dar foarte puternice;
- complexitatea rețelei de interconectare - depinde direct de punctul precedent dar și de flexibilitatea ce se dorește;
- distribuirea controlului la fiecare procesor. Această măsură ne arată unde se află sistemul nostru față de un sistem centralizat și respectiv față de un sistem distribuit;
- metodele de control ale sistemului. Există cel puțin trei metode de control mai importante și care generează tipuri de sisteme de tip MS:
 - control prin flux de comenzi (control flow);
 - control prin flux de date (data flow | data driven);
 - control prin flux de cereri (reduction | demand driven).

Metodele de control implementate constituie diferența principală între structurile cu prelucrare paralelă.

3.1.1.2 Controlul prin flux de date (data driven).

În cazul controlului prin flux de date succesiunea operațiilor nu este controlată de valorile registrului contor program, ci de disponibilitatea operanzilor. Un program pentru un calculator "data

flow" este de fapt un grafic orientat care are în noduri operatori și prin care circulă pachetele de date.

De exemplu expresia $(A + B) * (C + D)$ poate fi reprezentată sub formă de arbore așa cum se arată în figura 3.2. Fiecare operație este inițiată de îndată ce operanzii sunt disponibili.




Figura 3.2. Arborele binar al unei operații aritmetice

O caracteristică a acestor structuri este faptul că *paralelismul este total asincron*, controlat de un mecanism "data driven".

O altă caracteristică constă în faptul că paralelismul, respectiv toate dependențele de date, sunt cuprinse în graful programului, ceea ce înseamnă că nu este necesară declararea explicită a paralelismului el fiind încapsulat în graful programului ceea ce crează posibilitatea executării acestuia pe o structură multiprocesor.

Un calculator "data flow" trebuie să conțină:

- una sau mai multe unități de execuție;
- unul sau mai multe module de memorie pentru date;
- o memorie (de obicei separată) care conține o reprezentare a grafului programului;
- o unitate de excepții care rezolvă diferite situații apărute accidental.

3.1.1.3 Controlul prin flux de cereri (demand driven).

Acest tip de control *se caracterizează prin faptul că paralelismul este exploatat fără a avea un control explicit*. Ca bază teoretică acest tip de control are analiza funcțiilor și calculul lambda. Programele sunt șiruri de expresii sau așa ziii arbori de analiză gramaticală - "parse trees". *Controlul se face prin flux de cereri care de fapt constă din execuția acestor expresii prin reducerea expresiilor la operațiile componente din acestea.*

exp: $(A + B) * (C + D)$

poate fi scrisă în forma poloneză inversă poate fi scrisă:

$* + AB + CD$

pentru a fi evaluată prin reducere succesivă.

Atât în calculatoarele "data flow" cât și în calculatoare cu control prin flux de cereri există un așa zis "overhead" organizatoric care până la urmă poate conduce la o *ineficiență față de metodele de comandă prin flux de comenzi*.

Avantajul acestor două tipuri de structuri este că oferă o abstractizare a metodelor de programare și de exemplu oferă un suport foarte bun pentru implementarea limbajelor funcționale, "functional language".

Dezavantajul celor două tipuri de structuri constă în aceea că este nevoie de comunicații atât pentru date cât și pentru programe ceea ce constituie o limitare datorită creșterii "overhead"-ului de comunicație.

Obs: Cu cât numărul de procesoare este mai mare cu atât clasa de aplicații care va utiliza eficient acest sistem va fi mai mică.

3.1.1.4 Control prin flux de comenzi

Strategiile de control în sistemele cu MS conduc la diferite tipuri de structuri, ca de exemplu SIMD, MIMD.

O altă caracteristică importantă este *distribuirea controlului*, adică controlul local raportat la controlul global.

Altă caracteristică este *distribuirea puterii de prelucrare* - numărul de procesoare poate fi cuprins între zeci și zeci de mii de procesoare cu performanțe cuprinse într-o gamă foarte largă.

În ceea ce privește exploatarea paralelismului, cuantificarea cantității de paralelism este imposibilă (nedecidabilitatea paralelismului maxim) - nu există procedură care să spună dacă s-a găsit paralelismul maxim. Cantitatea de paralelism ce poate fi valorificată depinde de fiecare aplicație în parte.

Distribuirea puterii de calcul

Unul dintre aspectele cele mai importante în proiectarea unui sistem distribuit cu prelucrare paralelă este distribuirea puterii de calcul între componentele sistemului.

În ceea ce privește distribuirea puterii de prelucrare putem avea:

- sistem de tip multicalculatoare;
- rețele de procesoare.

La una dintre extreme putem considera calculatoare slab cuplate, de genul rețelelor locale de calculatoare care pot fi integrate în structuri paralele de tipul "hipercub", sau structuri heterogene de tip multiprocesor.


La cealaltă extremă se situează rețele formate dintr-un număr foarte mare de procesoare foarte simple.

Să considerăm de exemplu un sumator elementar complet pe un bit (SUMEC). Tabelul de adevăr și ecuațiile sunt prezentate în tabelul de mai jos:

x	y	C _{in}	S	C _{out}	P	G
0	0	0	0	0	0	0
0	0	1	1	0	0	0
0	1	0	1	0	1	0
0	1	1	0	1	1	0
1	0	0	1	0	1	0
1	0	1	0	1	1	0
1	1	0	0	1	0	1
1	1	1	1	1	0	1

$$\begin{aligned} S &= x \oplus y \oplus C_{in} & P &= x \oplus y \\ C_{out} &= C_{in}(x \oplus y) + xy & G &= x \cdot y \end{aligned}$$

Schema sumatorului elementar complet:



Se observă că pot fi aplicate diferite modalități de creștere a vitezei de prelucrare a acestei rețele de procesoare simple. O abordare similară se poate face și pentru înmulțire.

O primă soluție constă în legarea în cascadă a mai multor sumatoare elementare pentru a obține un sumator paralel cu transport succesiv. Considerând t_{SE} întârzierea dată de două porți NAND și o sumă modulo doi care implementează un sumator elementar complet, adunarea serială a n biți se va face cu o întârziere totală de:

$$T_s = nt_{SE}$$

Pentru sumatorul cu transport succesiv:

$$T_P = t_{SE} + 2(n-1)t_p \quad \text{unde } t_p \text{ este întârzierea pe o poartă NAND.}$$

Pentru un sumator paralel cu transport succesiv:

$$T_{TS} = 2t_{SE} + (\log_2 n - 1)t_a \quad \text{unde } t_a \text{ este întârzierea pe unitatea de anticipare.}$$

3.2 Procesoare de tip rețea (Array Processors)

Reprezintă principala modalitate de creștere a vitezei unui calculator prin MS.

Un procesor de tip rețea (PR) este o rețea sincronă de procesoare paralele. Ca structură, PR sunt formate din mai multe elemente de prelucrare interconectate între ele și o unitate de comandă care controlează fluxul de instrucțiuni și fluxul de date deci comunicațiile între elementele de prelucrare. Având în vedere fluxul de instrucțiuni și cel de date care reflectă structura PR, acestea sunt exemple de *structuri SIMD*. De fapt, sistemele SIMD includ mai multe tipuri de structuri din care fac parte și:

- Procesoare de tip rețea (PR);
- Procesoare asociative (PA)

PR se caracterizează prin faptul că memoria fiecărui element de prelucrare și a unității de comandă sunt de tip RAM, iar la PA memoria este de tip CAM (Content Addressable Memory).

3.2.1 Organizarea unor structuri SIMD de tip PA

Structurile SIMD de tip PA se caracterizează prin următoarele:

- au o unitate de comandă cu o memorie proprie;
- există o magistrală de comenzi între unitatea de comandă și elementele de prelucrare;
- există o magistrală de date care leagă toate elementele de memorie;
- există o rețea de interconectare a elementelor de prelucrare;
- există rețea de interconectare între echipamentele de prelucrare comandate de unitatea

de comandă;

- există o magistrală externă folosită pentru conectarea la:
 - subsisteme de I/E;
 - memorie externă;
 - sistem gazdă (host system) care va folosi ca un coprocesor procesorul asociativ.

În Figura 3.3 am prezentat o *configurație SIMD de tip I*.




Figura 3.3 Configurație SIMD de tip I

Fiecare EP are propria sa memorie care este accesibilă și unității de comandă și sistemului gazdă.

Programele sunt încărcate din exterior prin intermediul magistralei externe în memoria unității de comandă.

Un exemplu de sistem SIMD este ILLIAC IV care poate efectua 80 - 100 MFLOPS.

Unitatea de comandă decodifică instrucțiunile utilizatorului și determină locul unde se vor executa aceste instrucțiuni.

Exemplu: Unitatea de comandă execută toate instrucțiunile de control și instrucțiunile de prelucrare a operanzilor de tip scalar. Instrucțiunile vectoriale sunt distribuite la elementele de prelucrare asigurându-se astfel paralelismul spațial. Datele distribuite se pot încărca din memoria elementelor de prelucrare prin magistrala de date sau pot fi transmise prin "broadcast" pe magistrala de comenzi direct la elementele de prelucrare.

Există un vector de mascare care asigură controlul individual al fiecărui element de prelucrare. Astfel, fiecare element de prelucrare poate să fie activat/dezactivat la nivel de ciclu instrucțiune.

Legătura pe care elementele de prelucrare o au cu sistemul gazdă asigură printre altele:

- gestiunea resurselor întregului sistem (Host + Unitate comandă + EP)
- intrări/ieșiri (gestiunea echipamentelor periferice și supervizarea operațiilor de I/E).

Un alt tip de structură - *configurație SIMD de tip II* se caracterizează printr-o separare a elementelor de prelucrare de memoriile acestora, așa cum se arată în Figura 3.4.




Figura 3.4 Configurație SIMD de tip II

Exemplu: BSP (Burroughs Scientific Processor) are o viteză aprox. 50 MFLOP.

Structura acestora se caracterizează prin:

- memoria este paralelă spre deosebire de structura anterioară;
- memoria este modulară;
- rețeaua de interconectare a procesoarelor a fost înlocuită cu rețeaua de conectare a memoriilor care asigură și conectarea dintre procesoare și memorii;
- număr de procesoare diferite de numărul de module de memorie;
- unitatea de comandă are o memorie proprie de 256 Kcuvinte (la BSP) cu ciclul de acces de 160ns;
- unitatea de comandă este dotată cu un procesor scalar care are o structură de tipul cu registre generale având 16 registre generale a 48 biți;
- frecvența ceasului la BSP este de 80ns, 12,5MHz iar secțiunea de rețea a calculatorului asigură citirea operanzilor din memoria modulară - paralelă, alinierea operanzilor cu UAL-urile din elementele de prelucrare, execuția operațiilor specificate de fluxul de instrucțiuni, alinierea rezultatelor cu memoria, memorarea rezultatelor în memoria paralelă.

Operații cu vectori implementate la BSP

1°. Operații vector-scalar

$A \leftarrow B \text{ op } s.$

- Reducere în simplă precizie

$s \leftarrow A_0 \text{ op } A_1 \text{ op } \dots \text{ op } A_{N-1} \quad s \leftarrow \alpha/A$

- Reducere în dublă precizie (operanzii sunt în dublă precizie)

- Operație secvență

$A_i \leftarrow A_1 + A_2 + \dots + A_i$

- Operație de compresie a unui vector

- Operație de expandare a unui vector

- Operație "merge"

$A \leftarrow B \text{ or } C$

- Operație de citire aleatoare

$A \leftarrow B(I)$

- Operație de scriere aleatoare

$A(I) \leftarrow B$

- Produs scalar

$s \leftarrow A_1 * B_1 + A_2 * B_2 + \dots + A_n * B_n$

- Operație de recurență

$A_1 \leftarrow C_1$

$A_i \leftarrow A_{i-1} * B_i + C_i$

2°. Operații de transfer de date - fac schimbul de date între memoria unității de comandă și memoria paralelă.

O altă mașină de tip RP este *Connection Machine (CM)* proiectată la M.I.T. ca o mașină de prelucrare paralelă pentru aplicații de IA implementate în VLSI (Figura 3.5). Este o mașină de tip bit-serial. Specific acestei mașini este rețeaua de conectare foarte complexă asigurând posibilitatea programării unei conexiuni între oricare două procesoare. Fluxul datelor este similar cu cel din rețele locale prin comutare de pachete. Datele sunt sub formă de pachete, fiecare pachet având adrese destinație. Topologia sistemului CM este cea de un cub cu 12 dimensiuni.

Specific lui CM este că algoritmul de rezolvare a problemei se mapează pe o structură virtuală de procesoare cu multiplicare spațială.

CM a fost implementată de "Thinking Machine Corporation" cu 65536 procesoare bit-serial. Fiecare procesor are 4K de memorie. Unitatea de comandă este microprogramată iar CM este utilizat ca un coprocesor pentru un calculator gazdă.




Figura 3.5 Connection Machine - schema bloc

Procesoarele sunt implementate VLSI în tehnologie CMOS. Consumul este de 1W/4MHz, capsula de 48 pini și 50000 tranzistori. O placă conține 512 procesoare și memorie externă. Întreg sistemul disipă 12KWatt.

Un element de prelucrare (Figura 3.6) este realizat dintr-o UAL cu două ieșiri având 256 de funcții.

Programarea se face în CM - LISP sau LISP - SIMD.




Figura 3.6 Element de prelucrare

O altă structură de tip RP de tip SIMD este o *rețea de transputere*. Transputerul este un microprocesor apărut în Anglia în 1985 realizat de INMOS. Sunt cel puțin trei variante de transputere:

T 212 - magistrală de date și 16 biți adresă

T 414

T 800 - pe 32 de biți

Caracteristici T 414:

- procesor de tip RISC cu frecvența tactului de 20MHz;
- magistrală de date și adrese de 32 biți;
- 25% din arie este ocupată de partea de prelucrare, 25-30% este ocupată de 2Ko de memorie RAM static, 25% pentru interfața cu magistrala I/O și 20-25% pentru legăturile specifice transputerului (LINKS) care reprezintă niște legături de mare viteză (10Mb/s);
- 4 legături seriale.

Un procesor de tip transputer din punct de vedere al legăturilor apare ca în figura 3.7 având 4 legături ce ar putea fi folosite pentru conectarea la cei 4 vecini.




Figura 3.7 Legături transputer

Caracteristici T800:

- Procesor RISC cu 4 Ko memorie RAM statică,
- magistrală de date și adrese pe 32 biți,
- controler pe cele 4 legături cu exteriorul;
- frecvență de tact 20 sau 30MHz;
- are încorporat un procesor de virgulă mobilă pe 64 biți.

O caracteristică importantă la T414 și T800 o constituie comunicația cu circuitele asociate fixate în exterior care se face la o viteză fixată (ex: 5MHz) pe toate componentele externe asociate.

Schema bloc a unui astfel de transputer (Figura 3.8).




Figura 3.8. Schema bloc transputer

Legăturile de mare viteză sunt seriale cu un protocol propriu.

S-au realizat aplicații mixte între transputere și alte procesoare (ex: cu 88000, I860).

Pentru programarea transputerelor se folosește limbajul OCCAM care este un limbaj de tip paralel. Se afirmă că odată scris programul pentru OCCAM nu interesează numărul de transputere. Ideea este că un program în OCCAM este alcătuit din mai multe procese care pot funcționa paralel. Programatorul le definește și totodată definește relația de precedență dintre procese (paralelismul este specificat de programator). În momentul execuției unui program format din mai multe procese sistemul de exploatare face planificarea în execuție a proceselor în funcție de relațiile de precedență stabilite de programator.

O configurație de tip "array" realizată cu transputere este următoarea (Figura 3.9):




Figura 3.9 Configurație tip "array" realizată cu transputere

3.3 Sisteme paralele de tip multiprocesor

3.3.1 Granularitatea paralelismului

Pentru a exploata paralelismul la nivel de task-uri se utilizează sistemul multiprocesor în diferite configurații.

În general un *sistem multiprocesor* este prin definiție o colecție de procesoare autonome, fiecare fiind capabil să execute un proces secvențial la un moment dat.

Dacă task-urile executate de toate procesoarele sunt identice, rezultă o structură SIMD din punct de vedere funcțional.

Dacă sistemul suportă execuția unei colecții eterogene de taskuri din punct de vedere funcțional sistemul este de tip MIMD.

Există o confuzie între sistemul multicalculator și sistemul multiprocesor.

Un *sistem multiprocesor* este prin definiție un sistem de calcul unitar în care o colecție de procesoare autonome funcționează concurrent și cooperează la realizarea funcțiilor logice și de calcul sub controlul unui executiv unitar și distribuit.

Un *sistem multicalculator* constă din mai multe calculatoare autonome interconectate care comunică sau nu pentru realizarea prelucrărilor cerute.

Obs: În cadrul unui sistem multiprocesor, procesoarele sunt universale (nefiind dedicate funcțional pentru un anumit task).

Comunicația între procesoare în sistem multiprocesor se bazează pe următoarele principii:

1. Comunicație prin memorie comună
2. Comunicație prin transfer de mesaje

3.3.2 Caracteristici ale sistemului multiprocesor

1°. Raportul performanțe/cost funcție de complexitate




Figura 3.10 Raportul performanțe/cost în funcție de complexitate

2°. Structura eterogenă

-procesoarele nu trebuie neapărat să fie de același tip.

3°. Modularitatea

-se asigură reconfigurabilitate, expandabilitate, mentenabilitate

4° Fiecare procesor să poată funcționa autonom ca un calculator universal putând prelua taskurile altui procesor asigurând astfel degradarea lentă ("graceful degradation")

5°. Organizarea memoriei - trebuie să țină cont de următoarele aspecte:

- fiecare procesor să aibă acces la întreaga memorie a sistemului;
- capacitatea de adresare a procesoarelor e în general mai mică decât spațiul de memorie

al întregului sistem;

- asigurarea protecției memoriei pentru asigurarea integrității datelor.

6°. Siguranța în funcționare - la sistemele multiprocesor se definește prin alte două atribute:

- **disponibilitate** - capacitatea sistemului de a răspunde prompt la cererile utilizatorului.
- **integritate** - capacitatea sistemului de a menține consistența stării întregului sistem în condițiile apariției unor defecte.

7°. Reconfigurabilitatea - există mai multe modalități de a o aborda în sisteme multiprocesor, de exemplu:

- **reconfigurabilitatea structurală** - ca proces de refacere a stării sistemului la apariția unor defecte; acestea se realizează prin distribuirea structurală a componentelor și distribuirea arhitecturală a funcțiilor;
- **reconfigurabilitatea arhitecturală și structurală** - conduce la schimbarea caracteristicilor de bază ale sistemului, de exemplu:
 - lungimea cuvântului de memorie,
 - lungimea vectorului de prelucrare în UAL,
 - lungimea registrelor,în funcție de cerințele de prelucrare.

8°. Programarea - pentru programarea sistemului multiprocesor trebuie avute în vedere următoarele:

- decompoziția algoritmilor: se poate face manual sau semiautomat;
- controlul și sincronizarea proceselor concurente, care sunt diferite de sistemele multiprogramate;
- planificarea pentru execuție a taskurilor, constând în maparea taskurilor pe structura multiprocesor pentru a asigura optimizarea utilizării resurselor;
- rezolvarea structurilor de blocare.

Având în vedere structura de interconectare a procesoarelor există două modele importante de sisteme multiprocesor:

- a) multiprocesoare cu cuplaj strâns (interconectate)
- b) multiprocesoare cu cuplaj slab (interconectate)

3.3.3 Multiprocesoarele strâns interconectate

Acestea comunică printr-o memorie principală partajată și o caracteristică a lor constă în faptul că rata de transfer între procesoare este de același ordin de mărime cu rata de transfer a memoriei.

Fiecare procesor are (poate avea) o memorie locală între procesor și memorie existând o conectivitate completă implementată prin:

- prevederea unor rețele de conexiune între procesoare și memorie (similară cu un sistem SIMD sau rețele de procesoare)
- implementarea unei memorii multiport.

O limitare în dezvoltarea acestor sisteme prin creșterea numărului de procesoare o constituie degradarea performanțelor, accesul concurent al mai multor procesoare la același modul de memorie. Gradul conflictelor la accesul concurent poate fi redus crescând gradul de întrețesere al acceselor concurente, deci micșorând granularitatea structurilor de date accesate și crescând panta de acces la memorie.

O altă limitare este introdusă de rețeaua de interconectare procesor-memorie.

3.3.4 Multiprocesoare slab cuplate

În aceste structuri nu apar conflicte de acces la memorie ca la sistemele cu cuplaj strâns deoarece fiecare procesor este prevăzut cu resurse locale, intrări/ieșiri și memorie cu capacitate suficient de mare pentru a asigura majoritatea acceselor la instrucțiuni și date.

Procesorul care asigură atât prelucrările aritmetice și logice cât și funcțiile de comandă locale împreună cu memoria locală, interfețele și echipamentele de I/O, formează un *modul calculator (Cm)*.

Procesele care se execută pe aceste Cm diferite, comunică între ele printr-un schimb de mesaje folosind un sistem de transfer de mesaje (MTS - Message Transfer System). Gradul de cuplare între Cm-uri poate fi foarte slab conducând în acest caz la sisteme distribuite mai degrabă decât la sisteme multiprocesor.

Gradul de cuplare este determinat în special de topologia căilor de comunicație asociate sistemului de transfer de mesaje. Eficiența sistemelor slab cuplate este direct dependentă de interacțiunile dintre taskuri. Spre deosebire de sistemele slab cuplate, structura sistemelor puternic cuplate poate asigura un grad ridicat de interacțiune între taskuri în condiții de performanțe ridicate.

Exemplu de procesor neierarhizat slab cuplat (Figura 3.12)




Figura 3.11 Schemă bloc Cm




Figura 3.12 Procesor neierarhizat slab cuplat

În această structură de sistem de cuplare slabă neierarhic, dacă cererile de la două sau mai multe module calculator intră în coliziune, în cazul accesului unui segment fizic din MTS, arbitrul asociat va selecta una din cererile simultane în concordanță cu o disciplină de rezolvare a priorităților selectată.

Pînă la servirea unei cereri, cererile simultane vor fi întîrziate astfel încât Comutatorul local poate dispune de o memorie de mare viteză care poate fi utilizată pentru stocarea mesajelor transferate. De asemenea MTS poate dispune de o memorie tampon rapidă de comunicație accesibilă

procesoarelor modulelor calculator.

Un Cm poate fi implementat în VLSI sub forma de circuit integrat.

În sistemele slab cuplate neierarhizate sistemul de transfer al mesajelor poate fi o magistrală unică ca de exemplu MULTIBUS sau UNIBUS sau un sistem de interconectare cu memorie partajată realizată printr-un set de module de memorie și o rețea de interconectare procesor-memorie sau o memorie multiport.

Prin utilizarea unei memorii de comunicație fie că este concentrată sau distribuită se consideră niște porturi logice de comunicație care pot fi accesate de procesoare.

Procesele pot comunica cu alte procese alocate aceluiași procesor sau cu taskuri alocate altor procesoare (Figura 3.13).




Figura 3.13 Comunicațiile între procese

3.4 Arhitectura și structura sistemului Cm*

3.4.1 Structura lui Cm*

Cm* este un sistem multiproesor slab cuplat. Este format din module calculator bazate pe LSI 11. Structura funcțională este formată din 50 procesoare LSI 11 având următoarea structură (Figura 3.14)




Figura 3.14 Schemă bloc Cm*

Fiecare K_{map} are două conexiuni de legătură cu exteriorul și o magistrală locală (Figura 3.15).




Figura 3.15 Conexiuni K_{map}

Mai există o magistrală pentru fiecare C_m care poate avea memorie și diferite echipamente periferice. Fiecare C_m include un comutator local analog CCA-ului prezentat, denumit aici Slocal (Switch local).

Astfel, un C_m apare în structura prezentată în Figura 3.16:




Figura 3.16 Structura C_m

Modulele de tipul C_m interconectate printr-o magistrală de tip MAP BUS formează un CLUSTER (Figura 3.17):




Figura 3.17 Schemă bloc CLUSTER

Au fost experimentate și alte configurații de sistem (Fig 3.18):




Figura 3.18 Configurație C_m^*

3.4.2 Accesul la resursele locale

Switch-ul local din fiecare Cm interceptează și dirijează cererile de acces de la procesorul local la memorie și I/E locale sau la distanță (prin intermediul lui MAPBUS).

De asemenea Slocal acceptă cererile la resursele locale (memorii, I/O) din partea altor module externe. Pentru a realiza filtrarea cererilor locale și externe, Slocal asigură o traducere a adreselor având în vedere faptul că memoria este paginată în pagini de câte 4Ko și că magistrala de adrese la LSI 11 este de 18 biți. De asemenea în cuvântul de stare program la LSI 11 există un bit pentru selectarea contextului folosit în cazul nostru pentru selectarea spațiului în tabele de mapare (Figura 3.19).




Figura 3.19 Mecanismul de adresare pentru referințe la memoria locală

Se observă că se poate implementa un sistem multiprocesor cu memorie globală formată din memoriile locale.

Slocal asigură traducerea adreselor folosind cei mai semnificativi 4 biți (12-15) ai adresei generate de procesor împreună cu bitul X din PSW-ul lui LSI 11. Cu acești biți se face accesul la tabele de mapare, pe de o parte pentru a stabili dacă adresa este locală (0 - în primul bit) sau la distanță (1 - în primul bit). Adresa virtuală a unei referiri nelocale este formată prin concatenarea câmpurilor dată de partea cea mai puțin semnificativă a adresei procesorului, adresa paginii de la distanță dată de tabela de mapare a adreselor și de numărul de identificare al procesului sursă.

Slocal anunță K_{map} -ul asociat la care este legat că dorește un transfer și K_{map} citește prin MAP-BUS adresa virtuală trimisă asamblată de către Slocal. Mai multe Cm-uri pot fi conectate la un MAP-BUS partajând același K_{map} . K_{map} este un procesor de mare viteză având ca funcție principală maparea adreselor virtuale în adrese fizice și dirijarea datelor între switch-urile locale ale Cm-urilor din același cluster sau la distanță. Modulele calculator sunt conectate în "cluster" ierarhice prin două nivele de magistrale. Conectarea în cluster și deci obținerea unor structuri ierarhizate facilitează cooperarea

Cm-urilor din același cluster și asigură facilități hardware pentru execuția în regim de multiprelucrare a unui grup de procese cu cuplaj strâns care cooperează între ele. Orice referință nelocală la distanță este recepționată de K_{map} din clusterul respectiv care apoi intră în conexiune cu K_{map} -ul asociat clusterului din care face parte memoria țintă.

Performanțele sistemului sunt direct determinate de modalitățile de interconectare a clusterelor, de vitezele de comunicație intercluster, de vitezele procesoarelor K_{map} .

Deoarece două K_{map} nu trebuie să fie neapărat interconectate direct rezultă o structură de interconectare foarte complexă.

În ceea ce privește performanțele la sistemul realizat se apreciază că dacă se ia ca bază timpul de acces la o memorie locală de către un procesor local rezultă:

- accesul la o memorie din același cluster - de 3 ori mai mare
- accesul la o memorie din alt cluster dar care sunt conectate - de 3 ori mai lent.

Spațiul total de memorie (spațiul virtual de adresare) este de 28 biți (256Mo). Acest spațiu e divizat în segmente de maximum 4Ko.

Programele când adresează memoria se referă la segmente indirect prin intermediul capabilităților care sunt grupuri de două cuvinte de 16 biți conținând numele global al segmentului și specificând drepturile de acces la segment.

Memoria unui Cm este împărțită în 16 pagini de câte 4Ko.

Este asigurat un mecanism care permite unui program să asocieze orice capabilitate pentru oricare segment la care are acces cu oricare pagină din spațiul de adresare imediată.

3.4.3 Mecanismul de referințe intermodule

Dacă bitul MAP din Slocal (tabela de traducere) este 1, referința este nelocală și această referință este rezolvată de către K_{map} . Segmentul referit poate să fie local clusterului K_{map} respectiv sau poate fi localizat în alt cluster. Dacă segmentul este local are loc o referință intercluster și în acest caz având în vedere că toate interfețele procesorului local și K_{map} cu magistralele sunt interfațate cu registre rapide, K_{map} va folosi informația din aceste registre rapide pentru a face traducerea adreselor din adresă procesor (așa cum este emisă de un LSI 11) în adresă virtuală și apoi adresă fizică pentru a face accesul efectiv la memorie. Astfel K_{map} poate traduce rapid din numărul paginii referite de procesor într-o adresă fizică constând din numărul Cm care conține locația fizică și o adresă locală de 18 biți.

3.4.3.1 Etapele de acces la memorie în interiorul unui cluster (Figura 3.20)




Figura 3.20 Etapele de acces la memorie în interiorul unui cluster

Un K_{map} se compune din:

- K_{bus} - se ocupă de controlul accesului pe MAP BUS
- P_{map} - este procesorul microprogramat care efectuează toate tranzacțiile
- K_{link}

1. Procesorul Cm master care vrea să comunice inițiază un acces la memoria nelocală;
2. K_{bus} - citește adresa virtuală de la Cm master;
3. K_{bus} - activează un context (crează o structură de date specifică tranzacției) și îl trimite în coadă de așteptare pentru P_{map} ;
4. P_{map} - tratează contextul și face translatarea adresei;
5. P_{map} - trimite într-o coadă de răspuns cererea pentru ciclul de memorie către modulul Cm slave;
6. K_{bus} - trimite adresa fizică către Cm slave (destinație);
7. Prin intermediul lui Slocal, Cm destinație efectuează ciclul de acces la memorie prin furt de ciclu;
8. Rezultatul accesului la memorie este transmis Cm -ului care a inițializat ciclul, sub controlul lui K_{bus} ;
9. Cm - master continuă execuția

Translatarea adresei se face deci de către K_{bus} într-o adresă fizică de 18 biți. După aceasta se execută o a doua tranzacție la MAP BUS pentru a trece această adresă și un bit suplimentar care indică tipul operației (scriere/citire) pentru Slocal destinație. Dacă operația este de citire, datele sunt trecute direct de la Cm destinație la Cm sursă și invers dacă operația este scriere datele trec de la Cm sursă la cel destinație. Slocal destinație efectuează operația prin acces direct la memorie prin furt de ciclu. La terminarea operației Slocal destinație emite o cerere de achitare transfer la K_{map} pentru a înștiința terminarea operației. Are apoi loc un al treilea ciclu de acces la MAP BUS pentru transferarea datelor la procesorul care a inițiat operația în cazul unei citiri și de asemenea pentru a-l înștiința pe acesta despre terminarea referinței astfel încât procesorul master să ajungă la pasul S adică să continue prelucrările, el între timp fiind într-o stare de așteptare (Figura 3.21).




Figura 3.21 Comunicatii în cadrul aceluiași cluster

3.4.3.2 Mecanismul de referință inter-cluster

O altă posibilitate apare atunci când K_{map} primește o adresă de mapat care generează o adresă fizică care nu este locală clusterului. În acest caz, informația este memorată în K_{map} pentru pagina care este referită și care de fapt ne va da numele unui segment de 16 biți, numărul clusterului care conține memoria fizică alocată segmentului și 2 biți folosiți pentru a extinde bitul de citire/scriere la un cod de operați pe 3 biți. Această informație este concatenată cu cei mai puțin semnificativi 2 biți de offset ai procesorului inițial pentru a forma întreaga adresă virtuală a obiectului care este referit (Figura 3.22)




Figura 3.22 Comunicatii între cluster

1. K_{map} -master primește o cerere de transfer de la Cm master
2. K_{map} -master pregătește mesajul intercluster
3. Mesajul intercluster este trimis pe intercluster BUS
4. K_{map} -slave decodifică cererea primită
5. Cererea de ciclu memorie este trimisă la Cm slave

6. Cm-slave reîntoarce răspunsul către K_{map}-slave
7. K_{map}-slave pregătește mesajul de răspuns intercluster
8. K_{map}-slave trimite mesajul de răspuns intercluster către K_{map}-master
9. K_{map}-master decodifică și interpretează mesajul primit
10. Rezultatul este trimis la Cm-master

Structurile de date ce se transmit între clustere sunt prezentate în Figura 3.23.




Figura 3.23 Structurile de date ce se transmit între clustere

Adresa virtuală împreună cu datele de la procesor (dacă este vorba de scriere) sunt trimise de-a lungul unei magistrale intercluster la K_{map}-ul clusterului care conține segmentul respectiv. Dacă nu există o magistrală directă care să lege cele două K_{map}-uri, în acest caz mesajul va fi trimis de la un K_{map} la altul până când ajunge la clusterul destinație, K_{map} având memorie tampon pentru a trata mai multe tranzacții concurente. K_{map}-ul destinație va mapa adresa virtuală în adresă fizică în interiorul clusterului propriu.

Tranzacțiile la MAP BUS vor fi executate și vor permite trecerea adresei fizice și datelor la un Slocal care la rândul său efectuează operația de întoarcere a unui semnal de recunoaștere transfer și eventual datele (pentru operația de citire) înapoi la K_{map}-destinație. Cu excepția nivelului magistralei memoriei locale, unde se folosește comutare de circuite, toate comunicațiile se efectuează prin comutare de pachete; rezultă că magistralele sunt alocate numai pentru perioade de transfer pentru ciclul respectiv. De asemenea datele sunt memorate în fiecare interfață fără a stabili un circuit alocat continuu de la sursă la destinație. Aceasta permite o utilizare mai bună a magistralei și evită interblocările în alocarea magistralei. Toate transferurile sunt asincrone de tip întrebare-răspuns cu interblocare completă, deci orice operație trebuie să se termine printr-un răspuns de achitare transfer și există implementate tehnici de supraveghere a transferurilor pentru a evita blocările în cazul unor adrese inexistente. K_{map} sunt responsabile de asigurarea acestor funcții. Traducerea completă adresă procesor - adresă virtuală - adresă fizică este făcută numai în cazul referințelor intercluster. O caracteristică importantă a structurii de adresare e aceea că întotdeauna există exact un K_{map} care face

translatarea adresei virtuale în adresă fizică pentru un segment dat; rezultă că sunt asigurate unicitatea și consistența accesului. Aceste cerințe, ca toate referințele la un segment dat să fie controlate de un singur K_{map} , simplifică operațiile de mutare a segmentelor, de control al capabilităților de acces și de asemenea face posibilă implementarea excluderii mutuale.




Figura 3.24

3.4.4 Controlul mecanismului de comunicare

3.4.4.1 Asigurarea concurenței în interiorul mecanismului de mapare

Pentru proiectarea mecanismelor de comunicare între Cm -uri s-au avut în vedere următoarele:

1. Timpul pentru o tranzacție pe MAPBUS » 0,5 microsecunde
2. Timpul necesar într-un K_{map} pentru translatarea unei adrese » $1 \div 2$ microsecunde
3. Timpul de transfer intercluster pe o magazie intercluster de » $2 \div 4$ microsecunde
4. Timpul ca un $Slocal$ să execute o operație la memorie » $3 \div 4$ microsecunde

Referindu-ne la mecanismele pentru accesele nelocale se observă că timpul cel mai mare e consumat în accesele la memoria locală de către $Slocal$ deoarece memoria lui LSI 11 este lentă. Pentru a analiza tranzacțiile controlate de K_{map} s-a folosit noțiunea de context pentru a descrie o tranzacție.

3.4.4.2 Operațiile care necesită excluderea mutuală (exemplu: translatarea unei adrese din adresă virtuală în adresă fizică)

Se vor implementa în Cm ca referințe la memorie la niște segmente speciale care determină pe K_{map} să efectueze aceste operații într-un mod de lucru protejat. În general aceste operații necesită câteva referințe ale lui K_{map} la memorie.

Dacă în același timp P_{map} trebuie folosit pentru alte operații de mapare, trebuie să existe posibilitatea de salvare și restaurare a contextului furnizând în structura lui P_{map} un număr de registre ce permit efectuarea de până la 8 tranzacții concurente.

3.4.5 Structura lui K_{MAP}

K_{map} se compune din trei procesoare distincte: K_{bus} , P_{map} și LINK (Figura 3.25).

K_{bus} : este în principal unitatea de comandă a magistralei de mapare MAP BUS controlând toate tranzacțiile pe această magistrală.

P_{map} : procesor de mapare. Face toate translataările de adresă și menține o memorie tampon

folosită pentru a crește viteza operației de mapare. El poate accepta simultan 8 procese.
LINK : Legătură intercluster: Supraveghează transmiterea mesajelor între cluster.
 În mare, structura acestora este prezentată în Figura 3.24.




Figura 3.25 Schema bloc K_{MAP}

Există trei tipuri de comunicație:

- cu comutare de circuite (circuit switching)
- cu comutare de pachete (Packet switching)
- cu comutare de mesaje (Message switching)

Folosirea cozilor care specifică comutarea de pachete, duce la:

- creșterea productivității sistemului
- evitarea blocărilor

Un **K_{map}** prelucrează 8 *tranzacții concurente*. Unei tranzacții îi spunem *context* (putem avea cel mult 8 contexte active la un moment dat). Fiecărui context *i* se asociază 8 *registre generale* și 4 *registre de legătură la subrutină* (se permit 4 nivele de adâncime de salt la subrutină - în P_{map}).

3.4.5.1 Comunicația K_{bus} - P_{map}

K_{bus} menține starea a 8 contexte P_{map} și alocă aceste contexte unor noi cereri de serviciu pe care le primește K_{bus}. Numărul contextului și alte informații de stare sunt plasate în coada RUN pentru a sesiza P_{map} că acel context este gata de execuție. Procesorul de mapare P_{map} activează contextul următor ștergând numărul acestuia din coada RUN și pornind execuția lui printr-un salt de la o adresă din microprogram determinată de biții de stare citiți din RUN (se execută în funcție de starea curentă). La activarea unui context nou se efectuează translatarea adresei procesor și se plasează o cerere de referință la memoria principală în coada OUT. Între timp K_{bus} a fost liber să citească alte cereri de serviciu sau să efectueze funcții cerute în prealabil de către P_{map}. La activare (furnizarea cererii în coadă OUT) se execută deci o schimbare a contextului în P_{map} pentru a dezactiva contextul curent până la terminarea referinței la memorie și pentru a activa următorul context din coada RUN.

K_{bus} preia cererea din coada OUT și transferă adresa și datele (dacă e cazul) la Slocal destinație apoi prelucrează alte cereri în timp ce se efectuează accesul la memoria cerută. Când referința la memorie este terminată K_{bus} fie citește confirmarea de terminare (scriere) sau citește și datele (citire) și plasează contextul din nou în coada RUN reactivându-l sau trimite confirmarea la procesul care a făcut inițial cererea de serviciu, terminând astfel operația cerută. În acest caz marchează contextul respectiv ca fiind liber pentru realocare la o nouă cerere de serviciu.

Observații:

Faptul că un context rămâne alocat la fiecare referință nelocală până la terminarea accesului indiferent dacă mai multe K_{map} -uri sunt implicate în prelucrarea tranzacției crează posibilitatea ca la detectarea unei erori contextul să poată fi reactivat (el există alocat) punând la dispoziția informației de stare pentru tratarea erorilor.

Astfel se asigură practic comunicația K_{bus} , P_{map} , magistrală și procesorul atașat pe magistrala K_{map} .

3.4.5.2 Comunicația Link- P_{map}

Aceasta este similară cu cea K_{bus} - P_{map} ; P_{map} trimite într-o coadă Send o cerere de trimitere a unui mesaj intercluster. În acest moment suspendă contextul inițiator al mesajelor intercluster și îl trece într-o stare de așteptare. Când se obține un mesaj de răspuns pentru contextul respectiv acesta este plasat în coadă "Return" și LINK determină K_{bus} să reactiveze contextul în coada RUN.

Când se primește un mesaj intercluster (trimis dinafară, inițiat de un context din alt K_{map}) de către unul dintre cele două posturi ale LINK acesta e plasat în coada "Service" și este emisă o cerere către K_{bus} pentru a alocă un context pe care să-l plaseze în coada RUN și așa mai departe.

3.4.5.3 Legătura K_{bus} - MAP_{bus}

Există o mare varietate de taskuri pe care trebuie să le execute K_{bus} inclusiv o tratare inteligentă a erorilor. K_{bus} este realizat sub forma unui procesor microprogramat cu o memorie de control ROM de 256 cuvinte a 40 biți; K_{bus} are un ciclu al microinstrucțiunii de 100 ns sincronizat cu tactul de 150 ns al lui P_{map} .

Schema bloc a lui K_{bus} (Figura 3.26)




Figura 3.26 Schema bloc K_{bus}

Fluxul informației

MAP_{bus} - magistrală de comunicații cu 38 de linii, dintre care 20 bidirecționale pentru transmitere adrese și date între Slocal și K_{bus} -ul unui cluster. K_{bus} controlează toate transferurile de pe magistrala MAP_{bus} deci el specifică sursa și destinația pentru fiecare ciclu de transfer ca și biții de stare care specifică conținutul liniilor de magazie (adrese, date, stări, etc).

Maparea MAP_{bus} este sincronă cu K_{bus} care generează toate semnalele de strob - activare

pentru transmiterea datelor. Fiecare Slocal este prevăzut cu linii de cerere-răspuns individuale, secțiunea de control a magistralei și arbitrare magistrală interoghează acele linii într-o schemă de priorități pseudo "Round Robin". K_{bus} controlează cozile și registrele folosite pentru comunicarea cu P_{map} .

Coadă RUN conține 8 intrări (înregistrări) de câte 8 biți (nu se poate depăși niciodată, având în vedere că pot fi activate numai 5 contexte) fiecare activare conținând număr context (3biți) și 5biți de stare.

Coadă OUT conține 4 intrări (înregistrări) de câte 39 biți fiecare).

P_{map} scrie în această coadă pentru a cere operațiile ce trebuie executate de K_{bus} . Deoarece sunt numai 4 intrări, fiecare scriere trebuie precedată de o inspectare a stării (ca să nu existe depășire). Fiecare înregistrare a cozii OUT conține un cod operație pentru a selecta una din cele 32 operații ce pot fi executate de K_{bus} și adresa, datele, alte informații semnificative pentru operația cerută. De asemenea sunt încărcate 2 registre de către K_{bus} pentru fiecare context P_{map} activat. Aceste registre sunt scrise de către K_{bus} și citite de P_{map} . Registrul date magistrală conține ultimul cuvânt de date de la MAP_{bus} pentru contextul activ, celălalt registru conține informații de comandă și stare. K_{bus} este responsabil de alocarea contextelor și deci menține starea fiecărui context în acest scop. De asemenea K_{bus} menține 2 biți suplimentari de stare pentru fiecare context care sunt utilizați într-o schemă timeout pentru evitarea sistemului de blocare în cazul în care configurația de terminare a unei operații la memoria principală sau de trimitere mesaj intercluster nu este terminată în cel mult 2 milisec. Dacă un context suspendat rămâne astfel mai mult de 2ms este reactivat implicit poziționându-se biții de stare pe eroare.

K_{bus} menține de asemenea 9 biți de stare pentru fiecare Slocal din cluster în care se vede dacă Slocal e ocupat de o referință la memorie cerută de P_{map} , și dacă este așa, ce trebuie făcut cu informațiile întoarse la sfârșitul tranzacției. Această stare este reinițializată ori de câte ori se reinițializează o referință la memoria sistemului respectiv și este folosită și pentru a se asigura că 2 contexte diferite, nu încearcă simultan să ceară un acces la memorie prin același Slocal.

3.4.5.4 Arhitectura lui P_{map} - procesor de mapare a adresei

Procesorul de mapare al lui K_{map} , P_{map} este un procesor microprogramat orizontal cu prelucrare pe 16 biți (Figura 3.27). El ocupă o poziție centrală în structura lui K_{map} și coordonează activitatea celorlalte elemente. Are o structură în BA și ciclu de 150 ns. Are o memorie de control RAM bipolară de 1Koctet x 80 biți extensibilă la 4K x 80 biți. Memoria de control se numește și WCS (Writable Control Store).

P_{map} folosește de asemenea un RAM rapid de 5k x 16 biți pentru memorarea informațiilor care descriu capabilitățile active și descriptorii de segmente. În plus față de translatarea adresei nelocale din cluster, P_{map} implementează o serie de primitive ale sistemului de operare critice din punct de vedere timp și de asemenea culege informații statistice pentru îmbunătățirea soluțiilor de proiectare. Schema bloc este organizată în jurul unei structuri cu 3 magistrale:




Figura 3.27 Schema bloc P_{map}

Cele trei magistrale (A_{bus} , B_{bus} , F_{bus}) sunt cu trei stări: A și B pentru operanzi, F pentru rezultate, K_{bus} și LINK având și ele acces la aceste magistrale. Se utilizează registre tampon pentru a asigura o funcționare de tip bandă de asamblare, unitatea de deplasare și mascare asigură prelucrări la nivel de bit a operandului A din UAL, lucru necesar ținând cont că P_{map} prelucrează pachete de informații despre descriptori de segment, mesaje intercluster, capacități etc. Operațiile sunt de rotire, deplasare, mascare cu una din 32 de măști de 16 biți prevăzute într-o memorie PROM. Pentru a asigura operația de mapare a adreselor, K_{map} trebuie să aibă acces rapid la informațiile necesare pentru translatarea adresei virtuale în adresă fizică; aceste informații se referă în principal la capacitățile active și descriptorii de segment care la un moment dat pot ajunge la 448 simultan într-un cluster. Nu s-a utilizat o memorie asociativă adresabilă prin conținut datorită capacității mari necesare. Utilizând algoritmi eficienți de alocare a memoriei pentru diferite tabele, utilizarea unor tehnici de memorare sub formă de tabele de dispersie cu diferite procedee de dispersare folosite pentru memoria descriptorilor oferă o soluție acceptabilă.

Memoria de date e împărțită în 1024 înregistrări expandabile la 4K, fiecare înregistrare conținând 5 cuvinte de 16 biți.

Această structură se potrivește cu structura descriptorilor de segmente și a informațiilor de stare asociate în memoria tampon. Memoria e adresabilă pe cuvinte, adresa înregistrării fiind furnizată de registrul de adrese (DADR) iar în cadrul înregistrării se folosește un indice de cuvânt de 3 biți furnizat de un câmp din microinstrucțiunea curentă. Deci în momentul pregătirii unei adrese de înregistrare cuvintele individuale se adresează fără o pierdere de timp pentru calculul adresei. Datele scrise în memoria de date pot fi preluate de pe A_{bus} sau F_{bus} . De asemenea s-a prevăzut un operator de setare/resetare de biți având în vedere structura câmpurilor descriptorilor de segment și de capacități. De asemenea pentru a permite paralelismul, memoria de date este astfel construită încât permite citirea unui cuvânt în timp ce se citește un alt cuvânt.

Microsecvențiatorul lui P_{map}

O caracteristică a funcționării lui este posibilitatea de salturi multiple având în vedere numărul

mare de condiții de test. De exemplu servirea unei cereri va necesita tastarea stării cererii, a tipului operației, a tipului segmentului, a condițiilor de violare a protecției, a stării descriptorilor (exemplu: blocați pentru excludere mutuală), localizarea segmentului etc.

Există în microinstrucțiune un câmp de 2 biți care selectează modul de ramificare:

- în 2 direcții
- în 4 direcții
- în 16 direcții

și două câmpuri de 3 biți care controlează 6 multiplexoare de tip 8:1 pentru condiții de test.

Structura microsecvențiatorului (Figura 3.28)




Figura 3.28 Structura microsecvențiatorului

S-a implementat ramificația multiplă printr-un "sau" între codurile de condiții selectate printr-un câmp din microinstrucțiune cu adresa microinstrucțiunii următoare obținute dintr-un alt câmp din microinstrucțiune. Pe lângă aceasta, există un mecanism de condiționare care poate interzice o ramificație potențială în 16 direcții în sensul că dacă această condiție este adevărată să execute o ramificație la cea de a 16-a adresă fără a se ține cont de codul de condiție selectat - permite tratarea urgentă a unor situații de excepție.

3.4.5.5 Descrierea unui context în K_{map}

K_{map} conține 64 registre generale și 32 registre de legătură cu subrutinele, permițând folosirea exclusivă de către fiecare context a 8 registre generale și 4 registre de legătură la subrutine. Numărul contextului curent care este memorat în registrul număr context selectează înregistrarea curentă de 8+4 registre generale. În mod normal acest registru este încărcat din coada RUN când se execută schimbarea de contexte.

Pentru a asigura operația de diagnosticare, P_{map} poate încărca direct registrul număr de context și dacă este nevoie, prin microprogram, se poate face acces la registrul fiecărui context.

Fiecare context poate face acces la 4 subrutine imbricate (nested subroutines). Prin convenție registrul de subrutine 0 este folosit pentru memorarea adresei de reactivare a unui context suspendat. Biții de stare ai unui context din coada RUN indică modul de reactivare al unui context, de exemplu

de la adresa din registrul 0 sau explicit de la una din cele 16 adrese de salt posibile din memoria de control. De fapt cele 16 adrese pot da 16 intrări distincte în memoria de control. Astfel se poate asigura tratarea unui mod de prelucrare specific stării contextului când a fost activat.

3.4.5.6 Structura Link și a magistralei intercluster

Link asigură comunicarea intercluster conectând P_{map} la 2 magistrale intercluster prin 2 porturi de legătură. Comunicația se face prin mesaje scurte schimbate între K_{map} -uri (comunicație prin comutare de pachete). Mesajele sunt memorate într-o memorie RAM de mesaje care este gestionată în comun de K_{map} și cele două porturi ale magistralei intercluster.

Indicatorii de mesaje trec într-un sistem automat de cozi și permit regăsirea mesajelor din memoria de mesaje. Mesajele sunt trimise de obicei direct de la sursă la clusterul destinație dar pot fi dirijate și prin clustere intermediare permițând astfel topologii arbitrare cu numai 2 magistrale intercluster pentru fiecare P_{map} . Drumul mesajelor este controlat de microprogramele din P_{map} .

În proiectarea Link-ului s-a urmărit asigurarea unei comunicații intercluster rapide fără blocări și cu degrevarea P_{map} -ului (Figura 3.29).

3.4.6 Comunicații prin transmitere de mesaje

3.4.6.1 Protocolul magistralei intercluster

Magistrala intercluster conține 26 linii (16 date, 2 de paritate, 8 control). Comunicația pe magistrală este asincronă de tip întrebare-răspuns cu interblocare completă cu rata de transfer de 450 ns/cuvânt. Controlul magistralei este trecut ciclic între porturile care inițiază transferul implementându-se o schemă de prioritate de tip "round-robin". Mesajele intercluster sunt sub formă de pachete din 1-8 cuvinte de 16 biți. Cele mai utilizate formate de mesaje:

- a) - mesaj direct
- b) - mesaj de răspuns

- a) Mesajul direct este format din 4 cuvinte de 16 biți:

15 14	12 11	6 5	0
C	Cx	Cluster sursă	Cluster destinație
	operație	offset	
Nume segment			
Date (pentru operația de scriere)			

Câmpul de constantă al mesajului conține câte un identificator de 6 biți pentru clusterul sursă și destinație, CX-ul (numărul contextului care trimite mesajul) și bitul complex (C). De fapt acest bit este un bit de indirectare spre alte structuri de mesaje (ex: mesaje în caz de eroare sau mesaj de transfer pe blocuri de cuvinte etc.)

- b) Mesajul de răspuns este format din 2 cuvinte de 16 biți

15 14	12 11	6 5	0
C	Cx	1 1 1 1 1 1	Cluster destinație
Date (pentru operația de citire)			

Un mesaj de răspuns are conținutul câmpului sursă același pentru orice mesaj. Numărul de context al sursei este trimis cu mesajul pentru a permite reactivarea directă a contextului sursă suspendat.




Figura 3.29 Schema bloc LINK

Coada Free păstrează intrările libere din memoria de mesaje.

Registrul adrese pointeri - trimite niște pointeri către memoria de mesaje.

Spațiul bufferelor pentru mesaje este asigurat de RAM-ul de mesaje de 1K x 18 divizat în 128 de înregistrări de câte 8 cuvinte fiecare (pentru ca o singură dată să trebuiască generată adresa după care în cadrul acestei înregistrări prin cuvântul de micro cod se va selecta direct). Aceste 8 cuvinte sunt suficiente pentru a evita apariția unor situații de blocare în sisteme de dimensiuni rezonabile.

P_{map} are posibilitatea de a accesa RAM-ul de mesaje și de asemenea RAM-ul de mesaje este accesibil direct de către porturi. Mai multe contexte pot folosi LINK în mod concurrent fără pericolul apariției unor interferențe ținând cont că fiecare context adresează independent bufferului de mesaje. Un context poate folosi numărul lui de context pentru a avea acces la un buffer rezervat care este folosit numai pentru operația de creare de *mesaje directe* și de asemenea în care să primească *mesaje de răspuns* de la alte cluster.

În structura LINK există de asemenea registrul de adresă P_{map} (pentru fiecare context câte un registru) pentru tratarea mesajelor directe trimise de alte cluster și care implică activarea unui nou context în P_{map} -ul curent.

Cuvintele din înregistrarea selectată sunt selectate de un câmp din microprogramul lui P_{map} . Fiecare din cele două porturi are un registru de adrese și un registru contor de cuvinte (nefigurate pe schemă) pentru accesul la RAM-ul de mesaje. În mod curent Link-ul gestionează 5 cozi de așteptare, două dintre ele sunt cozi SEND (una pentru fiecare port) folosite pentru P_{map} pentru a cere transmiterea de mesaje directe.

Pentru a cere transmiterea unui mesaj pe o magistrală intercluster, P_{map} plasează o adresă buffer de mesaj în coada adecvată apoi activează contextul.

Coada Free păstrează adresele tuturor intrărilor libere în bufferele de mesaje.

Coada SERVICE e folosită de Link pentru a informa pe K_{bus} și Link în legătură cu adresa mesajelor venite de la alte cluster.

Coada RETURN - prin care Link cere lui K_{bus} reactivarea contextelor la primirea unor

răspunsuri la mesajele directe trimise de clusterul curent.

Toate cele 5 cozi sunt implementate ca partiții ale unei singure memorii bipolare de 1K x 19.

Link funcționează sincron cu P_{map} cu tact de 150ns. Pentru diagnosticare P_{map} are acces la aproape toate stările interne ale lui Link și poate executa toate microciclurile interne executate de aceste porturi.

3.4.6.2 Tranzacția de mesaje intercluster (Figura 3.30)




Figura 3.30 Tranzacția de mesaje intercluster

P_{map} de la clusterul sursă creează mesajul direct într-un buffer rezervat din memoria de mesaje. Apoi adresa bufferului este plasată în coada SEND adecvată portului pe care vrem să transmitem mesajul (denumit acum Port Out). Link scoate pointerul mesajului din coada SEND, îl introduce în registrul de adrese PORT, ocupă magistrala intercluster corespunzătoare și transferă cuvânt cu cuvânt pe magistrala intercluster mesajul de la RAM-ul de mesaje propriu la RAM-ul de mesaje al LINK-ului destinat. La destinație portul receptor obține un buffer de la coada FREE și dacă mesajul este primit complet fără eroare atunci pointerul său este plasat în coada SERVICE. În caz contrar, mesajul este ignorat și la sursă se va genera mesajul time-out pentru că nu se va primi mesaj de răspuns. Coada service de la destinație cere lui K_{bus} să aloce un context P_{map} liber pentru a servi mesajul. Contextul respectiv include și biți de stare pentru a lansa microprogramul de tratare adecvat. Mai departe contextul adecvat va transfera indicatorul mesajului din coada SERVICE în registrul adresă P_{map} și prelucrează mesajul făcând referințele la adresa necesară în memoria principală. Mai departe P_{map} creează un mesaj de răspuns în același buffer setând câmpul sursă cu 1 peste tot pentru a indica faptul că este mesaj de răspuns. Dacă a fost citire se va adăuga și cuvântul de date. Pointerul mesajului de răspuns complet este trecut în coada SEND și trimis pe magistrala intercluster. După aceea pointerul bufferului respectiv este trecut în coada FREE. La clusterul sursă care a inițiat tranzacția, mesajul de răspuns este plasat în bufferul rezervat pentru contextul chemător ce a inițializat tranzacția. Numărul și starea acestui context sunt plasate în coada RETURN și contextul este reactivat pentru a trimite datele sau a prelua datele de la Cm -ul care a inițiat cererea și astfel se încheie tranzacția.

3.4.7 Mecanismul de acces bazat pe capacități

3.4.7.1 Modul de adresare la memorie a unui proces

Spațiul virtual de adresare este împărțit în 2^{16} segmente, fiecare segment este definit de un descriptor de segment. Tipul de segment standard este un vector liniar de locații de memorie. Descriptorul de segment specifică adresa fizică de bază a segmentului și lungimii.

Dimensiunea unui segment este cuprinsă între 2 octeți și 4 Ko. Există tipuri de segmente care sunt mai mult decât simple locații de memorie. Astfel, referințele la segmente pot invoca operații speciale. Segmentele pot avea proprietăți corespunzătoare stivelor cozilor sau altor structuri de date. Anumite segmente n-au asociată nici o locație de memorie, iar referința la un astfel de segment va invoca o operație de comandă. Pentru fiecare tip de segment se pot defini 8 operații distincte. Pentru segmentele obișnuite operațiile sunt "read" și "write". Conceptual, segmentele nu sunt niciodată adresate direct ci prin intermediul *capabilităților*. O *capabilitate* este formată din două cuvinte care conțin *numele segmentului* și *câmpul de drepturi*. Fiecare bit din câmpul de drepturi indică permisiunea operației corespunzătoare asupra segmentului. Pentru a asigura un suport eficient de schimbare a contextului, transmiterea de mesaje, este necesar ca microprogramul din K_{map} să știe structura unui proces definit la nivelul sistemului de operare. Fiecare proces este reprezentat printr-un *cadru* (environment). Un astfel de cadru este o structură de date pe 3 nivele compusă din segmente de diferite tipuri.

Registrul cadru utilizator este pointerul către o astfel de structură pe 3 nivele.




Figura 3.31

Primul nivel conține lista primară de capabilități (CL[0]). Prima intrare în această listă indică segmentul ce reprezintă vectorul de stare a procesului în timp ce acesta este în stare de așteptare.

Întrările CL[0](1) ÷ CL[0](7) conțin capabilități pentru listele secundare de capabilități referite ca CL[1] ÷ CL[7]. Întrările din acestea, cât și cele rămase libere din lista primară conțin capabilități pentru segmente accesibile de către proces în timpul execuției.

Existența a până la 8 liste de capabilități duce la utilizarea în comun a unor segmente sau seturi de segmente de către procese ce cooperează.

Un proces poate accesa numai acele segmente pentru care el are capabilități și poate efectua

numai acele operații permise prin capabilități.

3.4.7.2 Generarea adresei virtuale

Spațiul de adresare de 64Kocteți al procesorului LSI 11 este împărțit în 16 pagini de câte 4Ko fiecare, fiecare pagină constituind o fereastră în spațiul de adrese virtual de 2^{28} octeți și poate fi independent legată de un segment oarecare în spațiul de adresă virtual.




Figura 3.32 Generare adresă virtuală

Pagina a 15-a în spațiul de 64Ko este rezervată pentru interacțiunea directă a programului din memoria locală cu K_{map} . În pagina a 15-a se definesc:

- 15 pseudoregistre - *registre ferestre* (window register). Ele definesc legătura între spațiul de adresare imediat al procesorului și elementele din spațiul virtual. Acest lucru se face "direct" prin intermediul capabilităților. Fiecare registru fereastră conține un index spre o capabilitate în structura listei de capabilități a procesului curent (în curs de execuție).

Un index către o listă de capabilități conține un câmp de 3 biți care selectează una din cele 8 liste de capabilități și un offset în lista de capabilități selectată.




Figura 3.33

Corespondența dintre pagini și segmentele din spațiul virtual se stabilește printr-o simplă scriere a unui index de capabilitate într-un registru fereastră din pagina 15.

Această operație de scriere în registrele ferestre și de legătură cu segmentele din spațiul virtual este sigură datorită faptului că un proces poate referi numai acele segmente pentru care el are asociate capabilități. Scrierea unui cuvânt într-un registru fereastră, automat activează K_{map} . K_{map} citește capabilitatea selectată prin câmpul corespunzător în registrul fereastră (această capabilitate e citită din memoria principală) și o plasează în memoria tampon de capabilitate a K_{map} . Apoi K_{map} își ajustează tabelele interne astfel încât referirile ulterioare la paginile respective vor fi dirijate către segmentul specificat de capabilitate prin numele acestuia. Dacă se întâmplă ca acest segment să fie local, K_{map} poate schimba registrul de realocare din Slocal punând bitul de spațiu pe zero (pentru a nu mai fi trimise referirile la segment către K_{map} ele făcându-se acum la viteza maximă). Din motive de cost-performanțe Slocal nu posedă un hardware mai complex pentru testarea limitei de segment, astfel că fără asistența lui K_{map} Slocal poate accesa doar segmente de 4K.

3.4.7.3 Translatarea adresei procesor în adresă virtuală




Figura 3.34 Translatare adresă procesor în adresă virtuală

Translatarea în adresa virtuală de 28 biți se face prin selectarea de către cei 4 biți mai semnificativi ai unui registru fereastră din cele 15 registre care conține un index către o capabilitate din liste de capabilitate (Figura 3.34).

Numele segmentului din capabilitatea selectată este concatenat cu cei 12 biți rămași din adresa procesor pentru a forma adresa de 28 biți. Bitul read/write este concatenat cu cei 2 biți de operație pentru a forma un cod de operație de 3 biți care va selecta și testa capabilitatea. Dacă operația nu este permisă se forțează o intrerupere de eroare.

3.4.7.4 Translatarea adresei virtuale în adresă fizică

Depinde de locul segmentului selectat în rețea și de tipul segmentului. Pentru operația de citire/scriere în același cluster translatarea se desfășoară astfel (Figura 3.35):




Figura 3.35 Translație adresă virtuală în adresă fizică

Numele segmentului este utilizat pentru selectarea descriptorului de segment corespunzător. Descriptorul de segment conține limita segmentului care va fi comparată cu offsetul din adresa virtuală și în cazul depășirii limitei se generează o întrerupere de eroare. Offsetul se adună cu adresa de bază a segmentului pentru a forma o adresă de 18 biți în spațiul de 256Kocteți al unui cluster.

Dacă adresa virtuală se referă la un segment din alt cluster numele segmentului este utilizat pentru accesul indirect la un descriptor. Referința indirectă indică în ce cluster este localizat segmentul după care K_{map} trimite adresa virtuală la acel cluster prin intermediul magistralei intercluster.

3.5 PROGRAMAREA SISTEMELOR MULTIPROCESOR

În multiprogramare sunt mai multe programe ce se execută cvasisimultan folosind același procesor.

Sistemul de operare în regim de multiprogramare se caracterizează prin schema de alocare și gestiune a resurselor, protecția memoriei și a datelor, rezolvarea structurilor de blocare prin prevenire, detectare, mecanismele de inițiere și terminare a taskurilor, planificare pentru execuție a taskurilor.

La sistemele de operare în multiprelucrare mai trebuie luate în considerare:

- tehnicile specifice de repartizare a resurselor la diferite procesoare;
- planificarea pentru execuție în sisteme multitasking, în sisteme multiprocesoare;
- creșterea fiabilității prin degradarea lentă în cazul defectării unor procesoare - sunt necesare scheme de reconfigurare (pentru creșterea fiabilității cât și pentru creșterea performanțelor)
- mecanismele pentru exploatarea paralelismului (care sunt pe de o parte la nivel sistem de operare și pe de alta la nivel de limbaje).

Performanțele sistemului de operare la sistemul multiprocesor mai depind de:

- schimbul de comunicație între procesoare;

- mecanismele de sincronizare între procesoare;
- strategii de utilizare a resurselor.

3.5.1 Tipuri de sisteme de operare pentru sisteme multiprocesor

3.5.1.1 Sisteme de operare de tip master-slave

În astfel de configurații există un procesor care este funcțional dedicat pentru a controla starea și funcționarea celorlalte procesoare

Caracteristici:

- rutinele executivului sistemului de operare se execută pe același procesor desemnat ca procesor master
- execuția concurentă a funcțiilor supervisorului și a programului utilizator
- supervisorul și rutinele aferente trebuie să fie reentrante
- controlul centralizat de către master simplifică problema conflictului accesului și utilizării resurselor comune
- structura este mai rigidă dar mai ușor de implementat
- sistemul are o sensibilitate la funcționarea defectuoasă a procesorului master
- sistemele slave trebuie prevăzute cu posibilitatea de a lansa rutine din sistemul de operare pentru a asigura menținerea integrității sistemului în cazul unor defecțiuni la master
- sunt adecvate structurilor dedicate în care sistemele slave au funcții (drepturi) mai reduse, în sisteme eterogene (în care funcțiile de control sunt alocate unui procesor cu performanțe mai ridicate).

3.5.1.2 Sisteme de operare distribuite

Se utilizează în general la structuri omogene sau în cazul structurilor distribuite eterogene cu cuplaj slab (de exemplu rețele locale).

Fiecare procesor din structură păstrează o copie a nucleului sistemului de operare. Partajarea resurselor se face în general la un nivel mai ridicat (de exemplu partajare de fișiere, structuri de date).

Principalele caracteristici:

- fiecare procesor își satisface propriile cerințe de resurse (memorie, I/O). Există un nucleu integrator care asigură caracterul de unicitate al sistemului de operare care poate să fie multiplicat în fiecare procesor sau poate să fie reentrant astfel încât să existe o singură copie executată de diferite procesoare
- structuri de date (de exemplu diferite tabele de alocare a resurselor) proprii dar există și structuri de date comune (de exemplu pentru cereri concurente de acces la resurse)
- toleranță la defectarea unor procesoare prin asigurarea reconfigurabilității sistemului în cazul apariției unor defecțiuni. Cu cât această reconfigurabilitate este mai mare, cu atât și redundanțele ce trebuie prevăzute sunt mai mari, funcția nucleului integrator privind sincronizarea funcționării procesoarelor constituie un "overhead" mai ridicat - afectează performanțele procesului.

3.5.1.3 Sistemul de operare cu supervisor flotant

Pentru o structură omogenă (procesoare de același tip universale astfel încât oricare din ele să poată executa funcțiile sistemului de operare).

Caracteristica principală - supervisorul migrează de la un procesor la altul, deși mai multe procesoare pot executa simultan rutine ale supervisorului. Supervisorul este în mare parte reentrant.

Pentru asigurarea revenirii într-o stare de defectare a procesorului supervisor la un moment dat este necesară prevederea unor informații de stare care să fie păstrate de către unul sau mai multe procesoare.

Funcția de master este transferată de la un procesor la altul după o schimbare de tip rulare prin rotație sau după o secvență oarecare în funcție de încărcarea procesoarelor la un moment dat.

Acest tip de sistem de operare permite o folosire mai eficientă a resurselor eliberate de procesoarele slave, schimbarea de priorități este flexibilă și poate fi aleasă în funcție de utilizarea în comun a unor resurse.

3.5.2 Sisteme de operare pentru Cm*

Există trei sisteme mai importante:

Smap

Medusa

StarOS

care pot fi executate și simultan pe calculator.

3.5.2.1 Specificații de proiectare

La dezvoltarea sistemului de operare pentru Cm* s-au avut în vedere două aspecte:

1. Realizarea unui mediu pentru scrierea și testarea software-ului orientat mașină este una din modalitățile de dezvoltare software pentru o mașină nouă. Astfel a fost realizat sistemul Cm*Host care este un sistem orientat pe gestiunea resurselor implementat pe un PDP11/10, conectat prin linii seriale la componentele sistemului Cm*.

2. Dezvoltarea sistemului de operare multiprocesor constând în principal din implementarea prin microprogramarea K_{map}-urilor a primitivelor sistemului de operare.

Funcțiile de bază ale sistemului Cm*Host sunt:

- **asigurarea securității datelor** (sistemul Host protejează sistemul Cm* împotriva utilizării neautorizate prin implementarea unui sistem de acces și contabilitate. Orice utilizare a unei resurse din Cm* înseamnă furnizarea unui număr de identificare și a unei parole)

- **protecția** - resursele sistemului Cm* sunt folosite concurent de către programele care rulează pe el la un moment dat. Datorită dimensiunilor sistemului rezultă că există situații când lucrează concurent mai multe proiecte sau chiar mai multe sisteme de operare. Această simultaneitate a funcționării lui Cm* este asigurată prin utilizarea unor seturi disjuncte de resurse și prin asigurarea unui sistem de protecție pentru decuplarea între ei a utilizatorilor sistemului.

- **controlul resurselor** - sistemul Cm*Host implementează diferite comenzi pentru controlul utilizării resurselor cum ar fi: încărcarea și lansarea în execuție a programelor, oprirea sau funcționarea pas cu pas individuală a unui procesor în vederea testării hard-soft, gestiunea bufferelor pentru comunicații inter-procesor, comunicațiile pe linii seriale între Host și resursele controlate de Cm*:

- **comunicații** - sistemul Cm*Host permite utilizatorului sistemului să monitorizeze ieșirile

simultane de la resursele sistemului Cm^* de exemplu dirijînd toate mesajele spre terminalul propriu al Host-ului, lucru foarte util pentru testarea funcţionării în regim de multiprelucrare.

3.5.2.2 Sistemul de operare StarOS

S-au proiectat mai multe sisteme de operare pentru Cm^* care diferă atât ca principii de bază cât şi ca implementare.

1° Convenţii de proiectare a sistemului StarOS

a) mesaje intercluster

Fiecare K_{map} este responsabil de controlul tuturor referinţelor la segmentele din clusterul propriu. Dacă un K_{map} dintr-un cluster de la distanţă trebuie să facă o referinţă acesta trebuie să trimită un mesaj spre K_{map} -ul ce conţine segmentul respectiv; K_{map} -ul local face toate translatările de adrese, testarea depăşirii limitelor etc. Una din problemele importante este *excluderea mutuală*. Deoarece excluderea mutuală în Cm^* se face prin descriptori de segment din memoria tampon de $1K \times 80$ biţi, aceşti descriptori trebuie să fie unici. Pentru a evita blocarea unui context din K_{map} nu poate alocă în mod exclusiv un descriptor de segment în memoria tampon şi apoi să aştepte un eveniment de la alt cluster. Mai mult K_{map} nu poate avea acces exclusiv la 2 descriptori simultan exceptând anumite situaţii speciale.

b) Contextul nr. 7 nu are voie să aştepte un eveniment intercluster -rezultă că astfel se garantează că există cel puţin un contex liber în fiecare cluster, evitând astfel apariţia unor situaţii de blocare. *Un context la care aşteaptă alt context nu poate aştepta un eveniment intercluster* (nu este permisă aşteptarea pe 3 nivele).

În configuraţiile curente toate K_{map} -urile sunt conectate la ambele magistrale intercluster; nu există situaţii de retransmitere a mesajelor.

2° Referinţele la memorie

Toate referinţele la segmentele din sistem se fac prin descriptori din memoria tampon. Dacă K_{map} doreşte mai multe accese la un segment trebuie să facă acces la descriptor de fiecare dată.

3° Alte considerente de implementare a limbajelor pentru Cm^*

Primitivele de bază ale sistemului sunt implementate în microcodul K_{map} . Pentru menţinerea consistenţei microprogramelor care sunt mari, un anumit concept este implementat în microprogram într-un singur loc (o singură dată).

Anumite rutine din memoria de comandă pot apela alte rutine care efectuează funcţiile dorite exceptând cazurile în care din motive de performanţe nu se permite imbricarea microsubrutinelor.

Dacă o rutină cere deblocarea unui descriptor (lock - blocare segment; unlock - deblocare segment) şi se detectează o eroare în timpul efectuării operaţiei descriptorul va fi deblocat (necondiţionat).

Constantele sunt furnizate prin încărcarea unor registre de constante. Din motive de performanţe unele sunt cablate.

4° Caracteristici ale sistemului de operare StarOS

StarOS este un sistem de operare orientat pe obiecte.

Fiecare obiect din sistem are un anumit tip iar comportamentul obiectului este determinat de funcţiile definite ca parte a tipului obiectului respectiv.

Obiectele pot conține indicatori (pointeri) protejași spre alte obiecte; obiectele pot fi compuse într-o structură arbitrară. Rezultatul referinței la un obiect nu depinde de locația unde se află acesta, de cine și când a fost creat obiectul sau dacă obiectul este referit de un program utilizator sau de un program sistem.

StarOS oferă un sistem puternic de comunicare între procese implementat prin transfer de mesaje. Mesajele pot fi date sau indicatori spre obiecte.

StarOS este construit pe baza a două clase de funcții:

- *o clasă formînd nucleul sistemului de operare* care este necesar pentru execuția oricărui program. Funcțiile nucleului sunt *sincrone* în sensul că un program care apelează o funcție a nucleului așteaptă până la terminarea ei. Fiecare funcție a nucleului este invocată printr-o anumită referire la memorie.
- *o clasă dată de setul de funcții asincrone* - ele pot fi apelate concurent cu continuarea execuției programului chemător, cu semnalizare la încheierea execuției funcției, dar aceste funcții pot fi apelate și sincron. (Obs: Funcțiile asincrone sunt invocate prin transmitere de mesaje).

Toate funcțiile definite de sistem sau de utilizator în afara funcțiilor nucleului sunt funcții asincrone.

O sarcină este dusă la îndeplinire prin crearea de către StarOS a unor subtaskuri denumite TASKFORCES care sunt colecții de procese care prin cooperare realizează sarcina respectivă.

StarOS însuși este un astfel de TASKFORCE.

Toate funcțiile necesare creării de noi subtaskuri sunt disponibile atât utilizatorului cât și lui StarOS.

Toate informațiile din sistemul StarOS (programe, date, procese, etc) sunt conținute în obiecte. Fiecare obiect este de un anumit tip și fiecărui tip *i* se asociază un set de funcții prin care se precizează modalitățile în care informațiile încapsulate într-un obiect sunt accesibile sau pot fi modificate. De exemplu: singurele operații permise asupra unui obiect de tip stivă sunt PUSH și POP. Asupra unui obiect de tip "cutie poștală" se pot executa numai funcțiile SEND și RECEIVE.

Nucleul StarOS implementează niște obiecte de tip REPREZENTARE care se utilizează pentru construirea altor structuri. Fiecare obiect de tip "reprezentare" este implementat ca un sector continuu localizat într-un Cm.

Nucleul implementează funcțiile specifice pentru aceste obiecte de tip reprezentare care la rândul lor sunt funcții sincrone. Atât StarOS cât și programele utilizatorului pot defini noi tipuri abstracte de obiecte. Realizarea fizică a fiecărui obiect abstract este un obiect specific unic de tip reprezentare.

Funcțiile specifice obiectelor de tip abstract sunt asincrone.

5° Apelarea unor funcții și adresarea capabilităților

Fiecare obiect are un nume unic prin care se localizează descriptorul obiectului. Descriptorul este o înregistrare dintr-un obiect de tip "directory" în care se specifică tipul de reprezentare, dimensiunea, tipul abstract (dacă este cazul) și locația fizică a obiectului descris. Orice referire la un obiect trebuie să specifice o capabilitate pentru acel obiect.

De fapt o capabilitate este numele obiectului.

Capabilitatea este o structură care conține numele efectiv al obiectului și o listă de drepturi sub forma unui vector binar pentru obiectul denumit cu numele respectiv. Fiecare drept din câmpul de drepturi dă posibilitatea de a invoca o funcție specifică tipului pentru acel obiect (Figura 3.36).




Figura 3.36 Indicarea unui obiect de către o capabilitate

Capabilitatea care indică un obiect oarecare ne duce la un director "rădăcină pentru clusterul C" în care vom găsi o descriere de un subdirector în clusterul "C" unde vom găsi un descriptor pentru obiectul $\langle C, D, N \rangle$

O capabilitate conține trei câmpuri:

- C - clusterul în care este conținut obiectul;
- D - arată directorul (subdirectorul) în care se găsește descriptorul pentru obiect;
- N - reprezintă indexul descriptorului în directorul rădăcină.

Singura adresă (singura modalitate) prin care se poate face acces la un obiect este capabilitatea. Capabilitățile stau la baza controlului tuturor autorităților (a tot ce este autorizat să se facă) din StarOS.

Ele sunt protejate prin furnizarea unor funcții specifice de manipulare a lor.

Capabilitățile nu sunt obiecte dar ele sunt conținute în obiecte.

Un proces este un tip de obiect care poate fi asignat unui procesor pentru execuție. Procesul are acces la obiectele desemnate (denumite) de capabilitățile memorate în obiectul proces și la obiectele denumite de capabilitățile memorate în orice obiect la care procesul are acces.

Exemplu (Figura 3.37):




Figura 3.37

Structura listelor de capabilitate și translatarea adreselor pentru accesul la segmente este cea realizată la structura hardware a lui Cm^* . Pentru gestiunea obiectelor s-a definit un modul din StarOS denumit OBJECT-MANAGER care efectuează:

- alocarea memoriei;
- întreținerea descriptorului în directorul obiecte.

Funcțiile acestuia sunt asincrone.

Există un alt modul în sistemul de operare denumit "Garbage Collector" (colector de spațiu disponibil). Acesta conlucrează cu nucleul StarOS și Object Manager având ca funcții:

- colectarea spațiului disponibil;
- adăugarea spațiului disponibil la cel deținut de Object Manager pentru reutilizare.

Nucleul sistemului de operare este implementat în microprogram prin mai multe clase de primitive definite corespunzător.

Primitive pentru alocarea resurselor

Există două primitive:

StartWait

EndWait

care asigură un context care cere o resursă de la sistem că nu va fi "distrus prin înfometare". (De exemplu dacă ar aștepta la un descriptor în starea blocat ("locked") aceasta ar duce la înfometarea procesului care așteaptă).

Fiecărei resurse sau grup de resurse pentru care un context intră în competiție i se asociază un cuvânt de sincronizare care menține starea contextului relativ la acea resursă. Un context care dorește să intre în competiție pentru o resursă cheamă procedura StartWait transmițându-i adresa din memoria RAM a cuvântului de sincronizare. Din StartWait se revine după ce determină că acest context poate concura pentru resursa dorită în condiții de siguranță fără a bloca alt context (Obs: toate operațiile se fac în K_{map}). Apoi contextul încearcă să obțină resursa apelând procedura SwapOut și intră în stare de așteptare până o obține. După ocuparea resursei cheamă procedura ENDWait transmițând din nou adresa cuvântului de sincronizare marcând faptul că acest context a ocupat *recent* resursa respectivă (pentru a nu permite ca un proces să ocupe de mai multe ori resursa în timp ce alte procese așteaptă fără a le fi atribuită resursa) (Figura 3.38).

Obs: în fiecare K_{map} este un astfel de nucleu.




Figura 3.38.

Un proces cu "00" nu a avut resursa recent și nici nu o dorește.

Când procesul intenționează/dorește să ocupe resursa trece în starea cu biții WAIT și TIME în starea 11 în care *"așteaptă resursa, dar nu de foarte mult timp"*. Tranzacția în starea 10 se face dacă nu există alte contexte cu biții 10. Starea cu biții 10 înseamnă că așteaptă *ocupare resursă de un timp mai îndelungat*. Starea 01 înseamnă că contextul a avut recent resursa și ajunge în această stare când contextul primește resursa.

Un context poate fi în una din următoarele stări:

- 00 - contextul nu a deținut recent resursa și nici nu dorește să o obțină;
- 01 - contextul a utilizat recent resursa și nu poate să o mai utilizeze până ce bitul TIME va trece în 0 marcând faptul că așteaptă de mult timp;
- 10 - contextul așteaptă de mult timp pentru ocuparea resursei;
- 11 - sistemul așteaptă de nu prea mult timp.

3.5.3 Programarea sistemelor multiprocesor

Resursele de calcul asigurate de un sistem multiprocesor influențează algoritmi proiectantului și structura programelor. Programele trebuie astfel structurate încât să utilizeze cât mai avantajos resursele oferite de sistem. Din acest punct de vedere programele diferă față de implementarea lor pe sisteme uniprocessor. De aceea tipul resurselor de calcul determină mediul în care se execută și se depunează programele.

Pentru programarea sistemelor multiprocesor trebuie ținut cont de următoarele aspecte:

1°. Prezența procesoarelor multiple sugerează opțiunea prelucrării paralele care lărgeste spațiul soluțiilor alternative la o problemă dată. Prezența procesoarelor multiple sugerează opțiunea prelucrării paralele care lărgeste spațiul soluțiilor alternative la o problemă dată. Este dificil de dezvoltat procedee generale de descompunere a problemelor pentru a obține soluții paralele. Exploatarea paralelismului se face în general prin soluții specifice atât clasei de probleme cât și resurselor necesare (disponibile). Există totuși strategii generale care pot fi urmărite de către programatorul ce dezvoltă aplicații paralele:

- *abordarea unei partiții* - aplicabilă la probleme în care toate datele urmează a fi prelucrate în aproximativ același mod și în care datele pot fi partiționate în segmente ce sunt prelucrate cvasiindependent. Același algoritm de prelucrare a datelor este executat pe mai multe procesoare, fiecare având acces la partea de date pe care o prelucrează. Dacă este necesar, se adaugă o *fază de postprocesare* cu un algoritm specific pentru a combina rezultatele din fiecare partiție (strategie asemănătoare cu SIMD) De exemplu, în aplicații grafice se împarte imaginea în cadrane iar fiecare procesor trebuie să recunoască imaginea din cadranul său urmînd apoi o postprocesare a rezultatelor obținute;

- *strategie pipe-line* - dedicarea unui procesor pentru fiecare funcție cerută, datele ce trebuie prelucrate fiind astfel structurate încât trec prin procesoare asemănător structurilor de calcul în BA.

Partiționarea și pipe-line-ul nu sunt singurele strategii de descompunere a unei probleme în subprobleme. Trebuie avut în vedere că descompuneri diferite duc deseori la cerințe diferite privind resursele necesare.

2°. Multiplicitatea modulelor de memorie primară și modul în care comunică procesoarele într-un sistem multiprocesor. Datele în memoria primară sunt accesibile de către fiecare procesor în mod direct prin *segmente partajate* sau printr-un mecanism de *comunicare a mesajelor* (Ex: comunicare prin cutie poștală) sau *printr-un program intermediar*.

Posibilitatea utilizării partajate a memoriei înseamnă că două procese pot comunica direct și eficient chiar dacă din motive de alocare a resurselor ele se execută pe procesoare separate. Dacă prin arhitectura sistemului o astfel de partajare nu este posibilă, programul trebuie adaptat pentru a folosi mecanismul de comunicare implementat în arhitectura respectivă.

În C_m^* , memoria principală deși omogenă ca adresabilitate este organizată într-o ierarhie de performanțe. Astfel, în paranteze apare costul relativ pentru a accesa fiecare nivel de memorie:

- memoria locală (într-un C_m) (1)
- memoria intracluster (3)
- memorie intercluster (8)

Presupunem că toate operațiile asupra unor segmente importante se fac avînd în vedere că segmentele respective se află simultan în memoria principală, această organizare ierarhică generează

probleme de plasare a segmentelor și de *asignare procese-procesoare*.

Un segment ar trebui să fie plasat în memorie și procesele să fie asignate procesoarelor astfel încât să minimizeze costul accesului la memorie și al prelucrării. De exemplu ar trebui ca 2 procese să fie multiplexate pe același Cm pentru ca fiecare să acceseze cu cost minim segmentele partajate în memoria locală a acelui Cm.

În Cm* cele trei nivele de ierarhizare a memoriei constituie dificultatea principală privind deciziile de plasare a segmentelor în memoria globală a sistemului.

Un sistem, care prin arhitectura sa permite separarea aspectelor privind comportarea funcțională a unui program și performanțele sale optime care se datoresc plasării optime a segmentelor, este posibil de optimizat. Pentru ca această optimizare să fie posibilă, modul în care un program numește un cuvânt nu trebuie să fie funcție de locul în care este plasat acel cuvânt. De exemplu, în Cm* programele se execută corect dar cu performanțe diferite dacă se ignoră plasarea segmentelor și asignarea procesoarelor, aceasta deoarece prin hardware se asigură un spațiu virtual de adresare omogen care acoperă toată memoria fizică. Un program ce se execută corect pe o configurație arbitrară se va executa fără nici o modificare, dacă se modifică configurația. Spre deosebire de aceasta, într-o arhitectură de tip rețea de procesoare plasarea și asignarea procesoarelor afectează comportarea funcțională la fel ca și performanțele, deoarece datele dintr-un nod pot fi inaccesibile dintr-un alt nod.

3°. Problema spațiului redus de adresare. Este generată de utilizarea unor procesoare cu cuvinte scurte. De exemplu LSI 11 din componenta lui Cm* adresează direct 64K pentru un proces dat la un moment dat. Dacă un procesor necesită mai mult de 64K este necesară o tehnică de *alterare a adresabilității* care se poate realiza fie prin *mutarea segmentului* fie prin *schimbarea mapării sau translatării adresei*. Costul dinamic al acestor operații este ridicat. O alternativă la aceste soluții este descompunerea programului astfel încât fiecare subprogram să necesite o memorie mai mică decât memoria adresabilă direct.

4°. Fiabilitatea unui sistem multiprocesor.

Probabilitatea unei căderi în sistem crește odată cu numărul de componente și de conexiuni în sistem. Există cel puțin două strategii pentru a reduce rata căderilor care duc la pierderea funcțională a unui procesor:

- reprojectarea și creșterea fiabilității fiecărui procesor;
- sistemul multiprocesor și software-ul asociat să fie astfel realizate încât să fie tolerante la căderile componentelor (Ex: dublarea componentelor individuale - prin soft adecvat se poate asigura testarea și diagnosticarea componentelor menținând funcționarea sistemului în condițiile de degradare lentă a performanțelor).

5°. Extensibilitatea arhitecturilor multiprocesor atât în ce privește extensia cu memoria secundară sau a posibilităților de interconectare.

De asemenea, anumite programe se pot executa numai pe un anumit procesor care are atașat echipament de I/O necesar.

În Cm* zonele tampon trebuie să fie plasate în memoria modulului la care este atașat echipamentul respectiv.

6°. Manipularea obiectelor.

Sarcina unui programator depinde de posibilitatea de a defini și manipula obiectele abstracte necesare.

De exemplu, atributele memoriei sistemului: programatorul crează obiecte de date de diferite dimensiuni având în vedere că este convenabil ca ele să poată să fie denumite, memorate independent. O memorie cu segmente de lungime variabilă permite conceptualizarea obiectelor de date, fiecare

obiect putând fi reprezentat compact într-un segment separat. El poate fi definit modificat sau chiar distrus independent de celelalte obiecte. Prin contrast, dacă arhitectura nu permite decât segmente de dimensiune fizică, programatorul trebuie să asigure împachetarea obiectelor mai mici într-un segment, respectiv partiționarea unui obiect în mai multe segmente. Împachetarea mai multor obiecte într-un segment trebuie să țină cont și de durata de viață a obiectelor. Necesitatea de a defini obiectele prin offset, în segmentele ce le implementează, crează dificultate pentru programator.

O altă simplificare a sarcinii programatorului, este ca sistemul de operare să-i furnizeze diferite tipuri de obiecte de date împreună cu operațiile asociate care definesc comportarea particulară a acelui obiect (de exemplu în limbajele orientate obiect există biblioteci de obiecte predefinite).

De asemenea, programatorul este protejat de diferite erori dacă el poate efectua numai operațiile asociate obiectului. La Cm^* există segmente care includ structuri de tip stivă care pot fi tratate doar ca stive și nu pot fi citite arbitrar de la o adresă oarecare, nici măcar citirea vârfului stivei printr-o operație simplă de citire. La Cm^* se implementează ideea că un program nu trebuie să aibă mai multe privilegii decât este strict necesar pentru a-și realiza funcțiile, interzicând operații, altfel legale asupra unor obiecte, care nu sunt necesare efectuării acelor funcții.

7°. Metodologie de dezvoltare software pentru sistemele multiprocesor. Obiectivul programatorului este construirea cu cost minim a unui software conform specificațiilor, eficiența într-o formă adecvată între inerii și dezvoltării ulterioare.

Comparând productivitatea proiectelor software, se constată dependența de complexitate astfel: măsurând numărul de instrucțiuni obiect documentate și depanate de un programator de nivel mediu ca o funcție de complexitate și de mărimea programului. Se constată că pentru programe mici (de aproximativ 5000 instrucțiuni) productivitatea era de 115 instrucțiuni/zi. Pentru programe mai mari de aproximativ 200.000 instrucțiuni productivitatea era de aproximativ 15 instrucțiuni/zi și de 3 instrucțiuni/zi pentru un sistem extrem de complex.

Mărimea unui program este doar un parametru care determină complexitatea lui dar ea nu este nici măcar dominantă. Se poate arăta că un program în timp real a cărui execuție depinde de evenimente interne și externe este de 3 ori mai costisitor decât un program de aceeași dimensiune neutilizat în timp real.

Au fost propuse mai multe metodologii de programare pentru software de dezvoltare de complexitate mai redusă. Toate recomandă:

- modularizare;
- partiționare soluții la problemă.

În principiu se urmărește minimizarea interdependenței între module și stabilirea exactă a acestor interdependențe. Unele metodologii impun ca toate programele să fie secvențiale reducând complexitatea, soluție netolerată pentru aplicațiile paralele pe sisteme multiprocesor. Soluțiile paralele sunt impuse de aplicații mari în constrângeri de timp care nu pot fi rezolvate pe sisteme uniprocessor.

O soluție paralelă pe un sistem multiprocesor e implementată ca un set de procese, fiecare proces implicând o secvență separată de execuție. Acest set de procese cooperează pentru a efectua un anumit task (în terminologie Cm^* setul de procese se numește "task force"). Membrii unui "task force" necesită mecanisme pentru partajarea datelor, sincronizare și comunicare într-o memorie deterministă.

3.5.4 Aspecte privind programarea lui CM^*

Nucleul $SO\ Cm^*$ (StarOS) gestionează un singur cluster Cm^* asigurând adresarea prin capabilitate, alocarea memoriei, declararea modulelor soft, gestiunea proceselor și a task force-urilor, transmisia mesajelor, multiplexarea procesoarelor (planificarea pentru execuție a proceselor), manipularea întreruperilor și a capcanelor. Nucleul StarOS este *distribuit* și orice funcție nucleu implementată în software poate fi executată pe orice procesor, adică fiecare procesor execută programele autonom.

Pentru a descrește timpul mediu de acces la memorie 8 Kocteți din codul nucleului cei mai des executați din StarOS sunt multiplicați în fiecare Cm.

Modulele soft pentru manipularea întreruperilor, a proceselor, comutarea proceselor și pentru comunicații între procese sunt de asemenea duplicate.

Un mod de calcul are două spații de adresare:

- nucleu (Kernel);
- utilizator.

Orice operații implementate de nucleul StarOS se execută în nucleu ca o măsură de protecție.

Referințele prin adresare directă la segmentele locale pot fi satisfăcute la nivelul modulului.

Referințele la distanță (referințe mapate) necesită asistența K_{map}.

Dacă un segment este local sau la distanță, acest lucru nu se reflectă în program. În Cm * o capabilitate este mărginită la un segment unic deoarece ea definește un descriptor de segment ce conține descrierea fizică a acelui segment (tip, mărime, cluster, Cm-ul, offsetul începutului de segment).

Astfel mutarea unui segment chiar dacă există capabilități multiple pentru acel segment necesită schimbarea descriptorului de segment și nu a capabilităților. Majoritatea operațiilor de manipulare a capabilităților sunt implementate în K_{map}. Parametrii capabilităților referitoare la aceste operații trebuie ținuti pentru eficiență într-o listă primară de capabilități sau cel mult în una secundară.

3.5.4.1 Operații cu capabilități și costurile lor

1°. Stergere capabilitate

- costul: 89 microsecunde;
- șterge o capabilitate dintr-o listă de capabilități, Clist;
- invocarea ei pornește și procesul de colectare a spațiului disponibil pentru a regăsi și trece în lista spațiului disponibil memoria alocată acelui segment, numai în condiții în care capabilitatea ștersă este unică pentru acel segment (în sensul că există și alte capabilități pentru acel segment)

2°. Copiază capabilitatea

- costul: 127 microsecunde;
- copiază o capabilitate dintr-o înregistrare a unei liste Clist într-o altă înregistrare a unei liste Clist.

3°. Transferă capabilitatea

- costul: 70 microsecunde;
- mută o capabilitate dintr-o locație a unei Clist în alta eliberând locația originală.

4°. Citește capabilitatea

- costul: 40 microsecunde;
- citește conținutul capabilității pentru a extrage informații ce se referă la segmentul de date.

5°. Citește/scrie cuvânt

- cost: 40 microsecunde;
- face acces la cuvinte individuale în segmente care nu necesită să fie direct adresabile, adică în segmente al căror nume nu este înscris într-un registru fereastră.

6°. Încarcă segment

- cost: 23 microsecunde;
- încarcă capabilitatea specificată pentru segmentul respectiv în registrul fereastră (ea activează

- un segment prin capabilitatea lui);
- operațiile arătate nu necesită ca segmentul să fie adresabil direct (numele său să fie încărcat într-un registru fereastră). Această primitivă este una din operațiile critice, mai ales atunci când este folosită pentru rezolvarea spațiului unic de adresare pe care îl are un Cm.

Este un exercițiu util să se facă o comparație între primitivele de lucru cu capabilități pentru CM* și primitivele similare ale lui 80386. să se compare costul acestor primitive cu operațiile de bază. Operațiile de manipulare a capabilităților prin microprograme la Cm* sunt comparabile cu operațiile elementare din punct de vedere cost, de exemplu o instrucțiune tipică MOV are un cost de aproximativ 8 microsecunde, dacă operațiile sunt în memoria locală Cm și aproximativ 15 microsecunde pentru operanți la distanță dar în același cluster. 80386 are registre interne de capabilități, dar 386 face și swaping între registre interne și memoria principală.

De exemplu: FADD are un cost de aprox. 58 microsecunde;

MUL are un cost de aprox. 31 microsecunde;

LOAD are un cost de aprox. 28 microsecunde.

3.5.4.2 Facilități de dezvoltare soft în StarOS

Un programator consideră programele din punct de vedere *static* (datele și codul specificate pentru a asigura anumite operații) și *dinamic* (în termenii execuției codului respectiv).

Construirea unui sistem de programe complex necesită modularizarea sau subîmpărțirea programelor respective în module. Este necesar să se definească foarte bine interfețele dintre module și este bine să se minimizeze comunicațiile între module.

Modulul este unitatea de specificare; prin modul se specifică un set de funcții care asigură un serviciu pe care-l pot folosi și alte module. Această idee a fost dezvoltată în continuare sub numele Client-Server: modulele care oferă servicii altor module, apelul făcându-se la un serviciu și nu la un modul.

Modulul în StarOS este unitatea de bază de construcție a programelor și pentru a executa funcții aferente unui modul este necesară prezența altor module de care acesta depinde.

Modulul este *unitatea de adaptare a soft-ului la cerințele utilizatorului*, înțelegând prin adaptare fie specificarea, codificarea respectiv instalarea unui serviciu nou sub forma unui modul nou sau modificări ale modulului existent. Se poate impune pentru adaptarea unui modul la o altă aplicație schimbarea implementării care se consideră neadecvată sau chiar a specificațiilor, caz în care este afectat numai un modul, sau schimbarea se poate reflecta în schimbarea specificațiilor funcționale ale modulului de unde rezultă schimbări în modulele de care acestea depind.

De asemenea, având ca bază de plecare modulul, se pot efectua planificarea resurselor și deciziile de alocare. Modulele pot fi privite ca grupând segmente pentru plasarea în memorie a acestora și asignarea proces-procesor.

Un modul constă dintr-o colecție de obiecte de date și cod. În cazul în care părțile de cod ce implementează funcțiile specifice modulului sunt interdependente, de exemplu funcția utilizează subrutine partajate, toate segmentele de cod din grupul pe care le grupează acest modul este bine să fie plasate în același modul de memorie, în memoria locală spre a fi executate de procesorul local.

Dacă un sistem software este dezvoltat ca o mulțime de module mici prin asignarea procesor-procese se poate face o echilibrare a încărcării procesoarelor atât ca memorie alocată cât și în ce privește execuția mai eficientă a funcțiilor.

StarOS este construit din module, existând module care definesc funcții pentru a crea noi module.

Modulele definite pot funcționa în spațiul utilizator sau în spațiul sistem. De exemplu, un încărcător binar ce funcționează în spațiul utilizator acceptă specificațiile segmentului de cod și date împreună cu specificațiile funcțiilor ce urmează a fi apelate și cheamă StarOS pentru a crea un modul obiect. Un modul obiect de acest gen este reprezentat de o listă de capabilități CList care conține

capabilități pentru segmente de cod și date care sunt globale tuturor apelurilor de funcții ale modulului ca și capabilitățile pentru acele module ale căror funcții pot fi invocate de către acest modul. În plus este creat un segment special de date care conține un vector de descriere a funcțiilor modulului și se plasează pentru el o capabilitate în CList. De asemenea pentru fiecare funcție există un descriptor care descrie punctele de intrare, numărul de parametri așteptați și dimensiunea stivei necesare în timpul execuției (Figura 3.39).





Figura 3.39.

Din punct de vedere *dinamic* în StarOS, unitatea de execuție este *procesul elementar* (environment) care este construit ca rezultatul unei apelări de funcții. Un astfel de proces elementar constă dintr-o listă primară de capabilități care definește spațiul numerelor de capabilitate și a informațiilor de stare a execuției. Această listă primară de capabilități (LPC) asignată procesului elementar conține o capabilitate pentru modulul ce implementează funcția dată, astfel asigurând accesul procesului elementar la toate segmentele globale modulului. Fiecare proces elementar are o stivă proprie de execuție și capabilități pentru segmentele transferate ca parametri la invocarea funcției.

Funcțiile dintr-un modul pot fi invocate prin mecanism CALL specific sistemelor cu multiprogramare dar uniprosesor, fie prin mecanism FORK oferit de nucleu.

CALL crează un proces elementar nou și suspendă procesul elementar care a apelat până când se execută un RETURN de la procesul elementar chemat.

FORK, față de CALL, crează un proces elementar care se execută concurrent cu creatorul său. Învocând o operație JOIN un proces elementar își poate anunța creatorul, care eventual îl așteaptă să se termine, că s-a terminat execuția.



După execuția unui RETURN sau JOIN acel proces elementar care le-a executat este distrus. Complexitatea acestor operații n-a permis implementarea lor în microcod în K_{map} .

Un proces StarOS este realizat ca o stivă de procese elementare legate prin CALL în afara primului proces. FORK crează primul proces elementar dintr-un proces descendent, astfel că un TaskForce este un arbore de procese legate prin JOIN.

În cadrul acestui sistem multiprosesor, un TaskForce operează pentru a îndeplini o anumită sarcină de prelucrare. Elementul de bază privind multiplexarea execuției nu este procesul, ci procesul elementar.

1° Asignarea procesoarelor la procese elementare

Procesul elementar este unitatea de execuție a unei funcții și deci trebuie făcută planificarea pentru execuție pentru a desemna procesorul sau procesoarele ce execută procesul elementar. Deoarece majoritatea referințelor la memorie se efectuează la segmentul de cod, un segment elementar în Cm^* se execută ineficient dacă codul său nu este local procesorului. Pentru a realiza aceasta, modulele StarOS înregistrează o valoare preferențială de memorie utilizată pentru planificarea pentru execuție care este inițializată astfel pentru a indica Cm -ul în care este rezident codul respectiv.

Procesele elementare sunt alocate pentru execuția procesoarelor folosind un mecanism de cozi de execuție (cozi de procese elementare). Astfel, când se crează un proces elementar i se asociază o coadă de execuție bazată pe adresa preferențială de memorie a modulului al cărui cod îl va executa procesul elementar creat.

Fiecărui procesor i se asociază o secvență de cozi de execuție. Pentru a lansa în execuție un proces elementar, procesorul buclează pe secvența sa de cozi de execuție pentru a scoate din fiecare coadă un proces elementar. Acest mecanism de planificare pentru execuție poate fi inițializat în mai multe moduri.

De exemplu fiecare procesor poate fi asociat cu o coadă de execuție proprie sau particulară și deci fiecare proces elementar se poate executa numai pe acel procesor. O alternativă constă în a asocia fiecărui procesor o coadă de execuție preferată și una secundară astfel că atunci când coada de execuție preferată devine goală va servi procesul elementar din coada secundară. Dacă se defectează un procesor și memoria lui rămâne intactă rămâne un alt procesor care va servi coada preferată a procesorului căzut în condițiile în care coada lui este goală.

2° Comunicație și sincronizare

StarOS implementează mai multe mecanisme de comunicație și sincronizare între membrii unui TaskForce. Principalele mecanisme sunt prin *partajare de cutii poștale și bazate pe partajarea segmentelor de tip citire scriere* (în genul semafoarelor).

În StarOS nu există un mijloc de a se asigura corectitudinea unei proceduri, deci a unui protocol. Datorită faptului că segmentele referite prin K_{map} pot fi de mărime variabilă, două procese elementare pot partaja minimum de informații de control necesare prin același mecanism ca și informația de date fără o risipă a spațiului de memorie.

De asemenea, un proces elementar poate fi limitat doar la operația de citire (read only) la un segment partajat prin restrângerea corespunzătoare a capabilităților la segmentul partajat.

Nucleul StarOS asigură operația de prelucrare a unor variabile cu valori întregi pentru sincronizare, variabile denumite **locks** (semafoare).

Operația indivizibilă DecrWord care ar fi echivalentul primitivei P (Wait) decrementează valoarea care precede decrementul este mai mare decât zero.

Operația indivizibilă Inc Word incrementează o valoare întreagă semafor.

Sincronizarea lui Cm^* se bazează pe funcțiile executate de către K_{map} . Având în vedere că orice referință mapată la un cuvânt implică K_{map} -ul din același cluster cu cuvântul referit. K_{map} -ul menține semaforul lui propriu pentru fiecare segment și el este responsabil de asigurarea indivizibilității operațiilor pentru semafoare.

Chiar dacă un K_{map} lucrează în regim de multiprogramare a cererilor, o cerere poate fi făcută indivizibilă deoarece cererile concurente care se referă la același segment vor fi supuse unui proces de excludere mutuală de către K_{map} . Astfel K_{map} folosește această tehnică pentru a asigura indivizibilitatea operațiilor Inc Word, Decr Word și manipulare de capabilitate, operații ce necesită 40 microsecunde fiind implementate în microcod.

O altă metodă de comunicație la StarOS o constituie cutiile poștale.

Cutiile poștale sunt segmente partajate iar accesul la acestea se face numai pe baza drepturilor de acces stabilite de capabilitățile ce descriu segmentele care formează cutiile poștale.

Următoarele funcții sunt primitive de acces la cutiile poștale:

- a) Conditional Send
- b) Conditional Receive

care se execută numai dacă:

pentru a: cutia poștală este goală;

pentru b: cutia poștală este plină

Alte două primitive sunt:

- Unconditional Send
- Unconditional Receive

care se termină totdeauna, iar nucleul sistemului de operare garantează efectuarea operațiilor, chiar dacă procesul elementar ce a cerut efectuarea comenzilor s-a blocat.

De fapt transmisia de mesaje este o transmitere de capacități rezultă că se pot transmite structuri arbitrare de mesaje.

Chiar și cozile de lucru pentru planificarea pentru execuție sunt accesate tot prin transmisia de mesaje. Dacă un procesor caută un nou proces elementar pentru execuție el execută un "Conditional Receive" și dacă coada respectivă nu este goală rezultă că va primi capacitatea prin care va face acces la procesul respectiv.

Accesul la cutiile poștale se face doar prin operații specifice prezentate. Nu este posibil ca un segment asociat unei cutii poștale să fie încărcat într-un registru fereastră pentru a fi scris/citit. Un proces elementar are acces la o cutie poștală doar dacă are dreptul de acces.

În mod curent operația de transmitere a mesajelor e implementată într-un modul soft care este multiplicat în fiecare modul calculator.

Procese elementare din spațiul utilizator invocă operații oferite de sistemul de operare prin niște "capcane" în spațiul nucleului (echivalentul INT din 8086).

Secvențele de cod care execută aceste întreruperi sunt în nucleu și la terminarea lor controlul este reîntors în spațiul utilizator, procesului elementar care a provocat întreruperea.

Există mai multe aplicații realizate pe acest nucleu:

- programe de QuickSort
- programe PDE (ecuații cu derivate parțiale)

3.5.4.3 Aplicații pentru CM*

Harpy (sistem de recunoaștere a vorbirii) - semnalele analogice de la traducătoarele vocale sunt digitizate și apoi se extrag așa zisele *gesturi vocale* (niște amprente vocale ale semnalului recepționat). După extragerea gesturilor vocale ele se compară cu niște amprente de referință independente de vorbitor și se generează vectori de probabilitate ca acestea să coincidă cu vectorii de referință.

Sistemul Harpy cunoaște sarcina ce trebuie îndeplinită, inclusiv o descriere gramaticală pentru proprietățile ce trebuie recunoscute.

Informația combinată, fonetică și gramaticală, este compilată într-o rețea în care nodurile sunt gesturile fonetice extrase iar arcele direcționate sunt ponderate și reprezintă probabilitatea ca un gest să urmeze altuia.

Paralelismul este exploatat prin algoritmi de căutare a drumului cu probabilitatea cea mai mare pentru recunoaștere, parcurgere care se face printr-o metodă euristică în paralel pe procesoarele existente în sistem.

Există un proces care face o preprocesare constând din extragerea vectorilor de probabilități.

Sistemul a fost implementat sub forma a trei tipuri de module program, modulul de legătură și comunicație (extrage un vector de probabilitate), modul de interfață și coordonare, modul master și modul slave care face căutare în graf.

Cuprins

4. CONTROLUL ACCESULUI PE MAGISTRALĂ	4-1
4.1 METODE DE CONTROL AL ACCESULUI PE MAGISTRALĂ	4-2
4.1.1 Unitate de comandă a accesului la magistrală prin înlănțuire serială	4-2
4.1.2 Unitate de comandă a accesului la magistrală prin interogare	4-3
4.1.3 Unitate de comandă a accesului la magistrală prin cereri independente	4-4
4.2 TEHNICI DE COMUNICAȚIE PE MAGISTRALĂ	4-5
4.2.1 Comunicații sincrone	4-6
4.2.2 Comunicații asincrone	4-6
4.2.2.1 Comunicații asincrone cu comandă într-un singur sens	4-6
4.2.2.2 Comunicații asincrone de tip întrebare - răspuns	4-7
4.3 MODALITĂȚI DE TRANSFER A DATELOR	4-10
4.4 EXEMPLU DE SISTEM MULTIPROCESOR CU MAGISTRALĂ UNICĂ MULTIPLEXATĂ ÎN TIMP	4-11
4.5 INTERCONECTAREA ÎN SISTEMELE CU RESURSE MULTIPLE	4-13
4.6 PERMUTĂRI FUNDAMENTALE	4-16
4.6.1 Permutarea de bază	4-16
4.6.1.1 Permutarea de bază $k_{inferior}$	4-17
4.6.1.2 Permutarea de bază $k_{superior}$	4-17
4.6.2 Permutarea cu intercalare perfectă	4-18
4.6.2.1 Permutarea cu intercalare perfectă $k_{inferior}$	4-19
4.6.2.2 Permutarea cu intercalare perfectă $k_{superior}$	4-19
4.6.3 Permutare cu negare bit	4-21
4.6.3.1 Permutarea fluture $k_{inferior}$	4-23
4.6.3.2 Permutarea fluture $k_{superior}$	4-24
4.6.4 Permutarea cu ordine inversă	4-24
4.6.4.1 Permutarea cu ordine inversă $k_{inferior}$	4-25
4.6.4.2 Permutarea cu ordine inversă $k_{superior}$	4-26
4.6.5 Permutarea cu incrementare modulo	4-26
4.6.5.1 Permutarea cu incrementare modulo $k_{inferior}$	4-27
4.6.5.2 Permutarea cu incrementare modulo $k_{superior}$	4-28
4.7 REȚELE DE COMUTARE IERARHICE	4-29
4.7.1 Rețele de comutare de tip DELTA	4-29
4.7.2 Performanțele rețelelor de comutare	4-32
4.7.2.1 Analiza rețelei de comutare de tip cross bar	4-33
4.7.2.2 Analiza unei rețele de tip DELTA $a^n \times b^n$	4-35

4. Controlul accesului pe magistrale

Obiective

4.1 Metode de control al accesului pe magistrale

Pentru asigurarea comunicațiilor pe magistrale în condițiile respectării celor trei reguli de transfer trebuie să fie prevăzute unități de control a accesului pe magistrală. Aceste unități pot să constituie module fizice separate sau pot să fie distribuite la nivelul modulelor conectate pe magistrală. Se obțin astfel două tipuri de magistrale :

- magistrale cu control centralizat;
- magistrale cu control distribuit.

Indiferent de modul de implementare, centralizat sau distribuit există trei metode principale de realizare a unităților de comandă pentru accesul la magistrale :

- unități de comandă cu control prin înlanțuire serială;
- unități de comandă cu control prin interogare;
- unități de comandă cu control prin cereri independente.

După modul în care participă la efectuarea transferurilor pe magistrală modulele unui sistem sunt de două tipuri :

- module "MASTER" care pot să inițieze și să controleze transferurile pe magistrală cu alte module;
- module "SLAVE" care pot doar să răspundă la cererile de transfer inițiate de modulele de tip "MASTER".

În continuare se vor considera magistrale care acceptă mai multe module MASTER, denumite magistrale multi - MASTER.

În schemele de principiu prezentate în continuare nu sunt prezentate liniile de date și adrese pentru simplificarea desenelor.

4.1.1 Unitate de comandă a accesului la magistrală prin înlanțuire serială

Schema de principiu pentru interconectarea modulelor unui calculator numeric printr-o magistrală cu control centralizat prin înlanțuire serială este prezentată în figura 4.1.




Figura 4.1 Control centralizat cu înlanțuire serială

Fiecare modul poate să lanseze o cerere de acces pe magistrală activând linia comună *cemag*. Dacă U_{cd} sesizează activarea liniei *cemag* în condițiile în care semnalul *mago* este dezactivat activează linia *magdisp* care merge prin înlanțuire serială la toate modulele. Un modul i care primește linia *magdisp* activată și nu dorește acces, deci are *cemag i* dezactivată, transmite mai departe *magdisp* activată. Primul modul j care sesizează trecerea în starea activă a semnalului *magdisp* și dorește acces, adică a activat *cemag j*, trimite mai departe *magdisp* dezactivată, activează linia comună *mago*, dezactivează linia *cemag j* și începe transferul. Activarea liniei *mago* menține activă linia *magdisp* până la dezactivarea liniei *mago* ca urmare a

terminării unui ciclu de transfer. În momentul în care Ucd sezează dezactivarea liniei *mago* va dezactiva semnalul *magdisp*, activând-o eventual dacă semnalul *cemag* este activ. Deci *mago* și *magdisp* sunt activate și dezactivate la fiecare ciclu de transfer.

Prin eliminarea liniei *mago* și conectarea liniei *cemag* la intrarea *magdisp* de la Modul 0 se obține schema cu control distribuit din figura 4.2.




Figura 4.2 Control distribuit cu înlanțuire serială

Un modul *i* activează linia *cemag i* numai dacă la intrarea sa *magdisp* este inactivă. Dacă modulul *j* a activat *cemag j* și primește la intrare *magdisp* activă, transmite mai departe *magdisp* dezactivată și începe transferul menținând activă *cemag j* până la terminarea ciclului de transfer. În perioada transferului numai modulele *j+1,...,n-1* având semnalul *magdisp* inactiv la intrare pot să genereze cereri de acces. Dezactivarea liniei *cemag j* dezactivează linia *magdisp* dacă nu mai există alte cereri *cemag j+1:n-1* active. Dacă există, primul modul după modulul *j* care are *cemag* activă va prelua controlul accesului la magistrală.

Se observă că la schema centralizată prioritățile sunt fixe. Modulul 0 are prioritatea cea mai mare iar modulul *n-1* cea mai mică. La schema distribuită prioritatea cea mai mare în ciclul următor o are modulul imediat următor celui care a controlat magistrala în ciclul curent. Schema de priorități este de tip rulare prin rotație (round robin).

Avantajele principale ale schemelor cu înlanțuire serială sunt:

- simplitate;
- cost scăzut;
- numărul liniilor de comandă nu depinde de numărul de module;
- extensibilitate;
- reconfigurabilitate.

Dezavantajul principal este inerent schemelor de tip "serial", la apariția unui defect, pe linia *magdisp* de exemplu schema nu mai funcționează. La schema centralizată prioritățile fiind fixe, trebuie avut în vedere că un modul aflat în apropierea Ucd care utilizează intens magistrala poate să blocheze modulele cu prioritate mai mică.

4.1.2 Unitate de comandă a accesului la magistrală prin interogare

Schema de principiu pentru controlul centralizat prin interogare este prezentată în figura 4.3.

Un modul *i* care dorește acces activează linia *cemag i*. La detectarea activării liniei *cemag*, dacă semnalul *mago* este dezactivat, unitatea de comandă pornește interogarea numărând pe liniile *conint* - contor de interogare.




Figura 4.3 Control centralizat prin interogare

Primul modul j care își detectează propria adresă pe liniile *conint*, activează linia *mago*, dezactivează linia *cemag j* iar unitatea de comandă sesizând activarea liniei *mago* oprește numărarea pe liniile *conint*. La terminarea ciclului de transfer curent modulul j dezactivează *mago* și concurența pentru ocuparea magistralei poate reîncepe. Ucd poate începe numărarea pe liniile *conint* pornind de la zero pentru a implementa o schemă cu priorități fixe sau continuând de la modulul $j+1$ pentru a realiza o schemă de priorități de tipul rulare prin rotație. Desigur că numărarea se poate executa într-o secvență oarecare pentru a se realiza scheme de priorități mai complicate. Schema este ușor de implementat dar numărul de linii de comandă este mare iar extensibilitatea este dificil de realizat.

Schema de control prin interogare de tip distribuit este prezentată în figura 4.4.




Figura 4.4 Control distribuit prin interogare

Fiecare modul trebuie să poată executa funcțiile unității de comandă. Inițial un modul oarecare execută controlul magistralei. Toate liniile de comandă sunt bidirecționale. Un modul care deține controlul magistralei la sfârșitul transferului examinează linia *cemag*. Dacă este activă pornește interogarea, într-o secvență corespunzătoare algoritmului de priorități ales. Fiecare modul care dorește să ocupe magistrala activează linia *cemag* numai dacă *mago* este inactivă și compară codul de pe liniile *conint* cu propria-i adresă. Când își recunoaște adresa pe liniile de interogare, activează linia *mago*, dezactivează linia *cemag* și începe transferul. La activarea liniei *mago* modulul care efectua interogarea oprește numărarea pe liniile *conint*. La terminarea transferului modulul respectiv preia funcția de control a accesului la magistrală în ciclul următor. Schema distribuită are avantajul unei degradări lente în cazul defectării unor module.

4.1.3 Unitate de comandă a accesului la magistrală prin cereri independente

Schema centralizată cu cereri independente este prezentată în figura 4.5.




Figura 4.5 Control distribuit cu cereri independente

Fiecare modul care dorește acces la magistrală activează linia *cemag* asociată. Unitatea de comandă analizează aceste cereri și pe baza unui algoritm de priorități prestabilit selectează modulul *i* cu prioritatea cea mai mare și activează linia *ceacc i* corespunzătoare. Modulul *i* recepționează *ceacc i* și în momentul în care *mago* este inactivă, activează linia *mago*, dezactivează linia *cemag i* și începe transferul. La terminarea ciclului de acces se dezactivează linia *mago* și începe un nou ciclu de acces la magistrală.

Schema distribuită este prezentată în figura 4.6.

Liniile *cemag* sunt bidirecționale. Fiecare modul care dorește să facă acces la magistrală activează linia *cemag* corespunzătoare și le testează pe celelalte. Dacă se identifică pe el ca fiind cu prioritatea cea mai mare când *mago* este inactivă, activează *mago*, dezactivează *cemag* și începe transferul. La terminarea transferului *mago* este dezactivată.

După ocuparea magistralei de către un modul MASTER începe un dialog între modulele implicate în transfer pentru a realiza comunicația efectivă pe magistrală.




Figura 4.6. Schema distribuită cu cereri independente

4.2 Tehnici de comunicație pe magistrală

După ocuparea magistralei comunicația efectivă între modulele implicate în transfer

poate să fie de următoarele tipuri:

- sincronă;
- asincronă;

4.2.1 Comunicații sincrone

Trebuie precizat că nu este vorba de comunicații sincrone la distanță între două calculatoare ci de comunicația pe magistrală între modulele unui calculator.

Un ciclu de transfer pe magistrală este divizat în intervale sincrone cu tactul unității de comandă. Unui modul i se poate asocia un astfel de interval (subciclu) în mod dedicat. Dacă un modul nu dorește transfer, intervalul asociat nu este utilizat.

Dacă fiecărui modul MASTER i se asociază în mod dedicat un subciclu, unitatea de comandă a accesului la magistrală trebuie doar să sincronizeze cererile de acces cu subciclul asociat.

De exemplu să considerăm un sistem multi MASTER cu terminal grafic incorporat în care memoria de ecran este în același spațiu de adrese cu memoria operativă, ciclul magistralei este împărțit în două subcicluri. Într-un subciclu au acces în mod concurent modulele MASTER iar în celălalt subciclu are acces interfața grafică pentru reîmprospătarea imaginii pe ecran.

Deci în cazul comunicației sincrone un ciclu magistrală durează întodeauna același număr de perioade de tact iar acțiunile în fiecare perioadă sunt bine determinate și sincrone cu tactul.

4.2.2 Comunicații asincrone

Comunicațiile asincrone apar atunci când două module implicate într-un transfer evoluează independent, cu generatoare de tact distincte, fără o corelare prealabilă a evoluției lor în timp.

După modul în care modulele schimbă între ele semnale de dialog pentru efectuarea corectă a transferurilor asincrone se disting două tipuri de comunicații asincrone :

- fără răspuns sau cu comandă într-un singur sens;
- de tip întrebare - răspuns.

4.2.2.1 Comunicații asincrone cu comandă într-un singur sens

Modulul care inițiază transferul trimite un semnal de comandă și consideră că celalt modul răspunde în mod corect. Este necesară cunoașterea foarte bună a comportării în timp a celor două module. La rândul lor comunicațiile asincrone fără răspuns pot să fie de două tipuri:

- controlul efectuat de modulul sursă;
- controlul efectuat de modulul destinație.

Comunicația cu controlul la sursă este prezentată în Fig.4.7




Figura 4.7 Comunicația asincronă cu control la sursă

În acest caz t_1 , t_2 și t_3 trebuie să fie bine precizate în funcție de caracteristicile magistralei și comportarea în timp a celor două module. Dezavantajul acestei tehnici de comunicație constă în faptul că nu este posibil controlul validității transferului la recepție.

Comunicația cu controlul la destinație este prezentată în figura 4.8.




Figura 4.8 Comunicația asincronă cu control la destinație

Modulul sursă primește *cedat* și activează datele pe magistrală, dar modulul destinație trebuie să știe valoarea intervalelor t_1 și t_2 ceea ce nu este foarte simplu pentru orice modul SLAVE posibil.

În cazul sistemelor cu structură eterogenă în care nu se cunosc bine vitezele relative ale modulelor MASTER și SLAVE se utilizează comunicația de tip întrebare-răspuns.

4.2.2.2 Comunicații asincrone de tip întrebare - răspuns

Prin utilizarea unui număr mai mare de linii de comandă se poate implementa un dialog mai sigur între cele două module care comunică conform schemei din figura 4.9.




Figura 4.9 Comunicația de tip întrebare răspuns

Prin activarea semnalului *gata* modulul destinație semnalează că este pregătit pentru a primi date. Modulul sursă văzând că *gata* este activ activează datele și semnalul *dadis*. Modulul destinație preia datele apoi activează semnalul *daac* pentru a comunica modulului sursă încheierea ciclului de transfer.

În funcție de modul în care se interconstrucionează cele trei semnale de dialog se obțin trei tehnici de comunicație asincronă de tip întrebare-răspuns:

- fără interblocaie;
- cu semiinterblocaie;
- cu interblocaie completă.

Să considerăm organigramele parțiale pentru unitățile de comandă și diagramele de timp prezentate în figura 4.10.




Figura 4.10 Comunicația asincronă de tip întrebare-răspuns fără interblocaie

Semnalele de ieșire sunt activate de către fiecare unitate de comandă pe durata unei perioade a tactului propriu presupunând că acest lucru este detectat de către cealaltă unitate care testează aceste semnale. Dacă perioadele semnalelor de tact ale celor două unități de comandă diferă iar registrele de stare sunt realizate cu elemente bistabile de tip D pot să apară următoarele situații de blocare:

a) $Tuc\ sursă < Tuc\ destinație$

UC destinație activează semnalul *gata* și trece în starea Q așteptând activarea semnalului *dadis*. UC sursă detectează activarea semnalului *gata*, activează *dadis* în starea J pe durata *Tuc sursă* și apoi trece în starea K unde așteaptă activarea lui *daac*. Este posibil ca semnalul *dadis* să nu fie detectat de către destinație ceea ce conduce la blocarea sistemului în stările K și Q.

Această situație se încadrează în

1° Comunicația de tip întrebare- răspuns fără interblocaie

Soluția este menținerea activată a semnalului *dadis* până ce este luat în considerare de către UC destinație. Organigramele și diagramele de timp sunt prezentate în figura 4.11.




Figura 4.11 Comunicație asincronă de tip întrebare-răspuns cu semiblocare

b) $Tuc\ sursă > Tuc\ destinație$

În acest caz este posibil ca UC sursa să nu sesizeze activarea semnalului *gata* și sistemul se blochează în stările I și Q sau sesizează activarea semnalului *gata* dar nu sesizează semnalul *daac*. Această restricție poate să conducă la blocarea temporară a modului sursă în starea I în timp ce modulul destinație preia aceleași date de mai multe ori.

Această situație se încadrează în

2° **Comunicația asincronă de tip întrebare-răspuns cu semiinterblocare**

Soluția corectă se obține prin interblocarea semnalelor *gata* și *daac*.

3° **Comunicația asincronă de tip întrebare-răspuns cu interblocare completă**

Organigramele și diagramele de timp sunt prezentate în figura 4.12.

Această schemă funcționează corect indiferent de vitezele relative ale celor două unități de comandă și poate fi utilizată într-o structura multi MASTER eterogenă.




Figura 4.12. Comunicația asincronă de tip întrebare-răspuns cu interblocare completă

Dacă funcțiile semnalelor *gata* și *daac* se reunesc într-un singur semnal se obține din Fig 4.9 o schemă de comunicație de tip întrebare-răspuns cu numai două semnale de dialog. Deasemenea schema din Fig.4.9 poate să fie generalizată pentru o comunicație MASTER-SLAVE indiferent dacă modulul MASTER este sursă sau destinație. Astfel modulul MASTER emite o cerere de transfer și informații privind sensul transferului, pe care le menține active până la primirea unui semnal de achitare transfer de la SLAVE. Modulul SLAVE menține activ semnalul de achitare transfer până la dezactivarea semnalului cerere transfer de către modulul MASTER.

4.3 Modalități de transfer a datelor

Utilizând o anumită metodă de control a accesului la magistrală, un modul MASTER ocupă magistrala și utilizând o tehnică de comunicație pe magistrală adecvată, intră în dialog cu modulul SLAVE pentru a efectua transferul efectiv al datelor.

Transferul de date efectiv se poate desfășura astfel :

- un singur cuvânt;
- un bloc de lungime fixă;
- un bloc de lungime variabilă;
- un singur cuvânt sau bloc de lungime fixă;
- un singur cuvânt sau bloc de lungime variabilă.

Alegerea unei modalități de transfer a datelor adecvată se face în funcție de caracteristicile magistralei, tehnica de comunicație pe magistrală, caracteristicile aplicațiilor, etc.

Dacă magistrala asigură o viteză de transfer suficient de mare pentru a asigura servirea multiplexată a tuturor cererilor de transfer se preferă transferul cuvânt cu cuvânt. Dacă însă există module critice cu un timp de așteptare limită mai mic decât ciclul magistralei trebuie aleasă o modalitate de transfer în blocuri de lungime fixă sau variabilă. În acest caz pe durata transferului întregului bloc magistrala este exclusiv alocată acestui transfer blocând alte

transferuri. Dacă această situație nu este tolerată de sistem soluția este prevederea unui număr mai mare de magistrale care să asigure transferuri concurente.

4.4 Exemplu de sistem multiprocesor cu magistrală unică multiplexată în timp

Sistemul are o structură modulară, împărțirea făcându-se pe criterii funcționale și constructive. Considerăm că modulele din structura sistemului sunt de două tipuri:

- module "MASTER" care pot să inițieze și să controleze execuția unui transfer de informații pe magistrală. Modulele din această categorie sunt de tip: UCP, DMA, canale de I/E, etc;
- module "SLAVE" care pot numai să răspundă la cererile de transfer din partea modulelor MASTER. Modulele din această categorie sunt de tip: memorii, interfețe de I/E, etc.

Fiecare modul este conectat la o magistrală numită magistrala sistemului. În funcție de complexitatea modulelor, în componența acestora poate să intre și o magistrală internă.

Rezultă că schema bloc a sistemului are structura prezentată în figura 4.13.




Figura 4.13. Schema bloc a sistemului multiprocesor

În figura 4.13. P1,..., Pn reprezintă module MASTER (UCP, DMA, canale de I/E), M1,..., Mk reprezintă module de memorie globală accesibile tuturor modulelor MASTER, iar I/E 1,..., I/E p reprezintă interfețe pentru echipamente periferice, iar IM i reprezintă interfețe de cuplare la magistrală.

Să considerăm că magistrala sistemului satisface următoarele cerințe:

- liniile de interconectare sunt pasive ;
- unitatea de comandă a magistralei utilizează metoda de control centralizat cu cereri independente;
- tehnica de comunicație pe magistrală este asincronă de tip întrebare răspuns cu interblocare completă;
- pe magistrală se poate transfera un bloc de câte un cuvânt sau blocuri de lungime variabilă. Cu alte cuvinte, magistrala poate să fie ocupată și eliberată pentru fiecare cuvânt care se transferă sau după ocuparea magistralei de către un modul MASTER acesta poate să păstreze controlul pentru transferul unui bloc de cuvinte, blocând accesul altor module MASTER la magistrală.

Fiecare modul de tip UC este dotat cu o serie de resurse locale (memorii, și interfețe de intrare/ieșire) reducându-se în acest mod interferențele pe magistrala sistemului și obținându-se

o creștere importantă a productivității sistemului. Un astfel de modul are o structură internă similară celei prezentate în Figura 4.14.




Figura 4.14. Structura internă a unui modul MASTER de tip UC

În figura 4.14 nu au mai fost reprezentate interfețele de cuplare a modulelor la magistrale.

Se observă că un modul UC conține resurse accesibile în mod exclusiv numite resurse private și resurse accesibile și celorlalte module din sistem numite resurse locale. În afara acestor resurse UCP are acces și la o serie de resurse globale prin intermediul magistralei sistemului. Existența magistralei private distincte de magistrala locală rezultă din necesitatea de a permite UCP să realizeze accese la anumite resurse în timp ce din exterior alte module MASTER fac acces la memoria locală. În acest mod accesul la resurse se realizează printr-o ierarhie de magistrale așa cum se arată în Figura 4.15.




Fig 4.15 Ierarhia de magistrale pentru un modul de tip UC

Accesul la resurse se face prin străpungerea nivelelor de magistrale respective în modul următor:

- UCP are acces la resursele private prin intermediul magistralei private. Acest acces se poate desfășura în paralel cu alte transferuri care au loc pe magistrala sistemului sau cu accesul dinspre magistrala sistemului la memoria locală;
- UCP poate să facă acces la memoria locală prin intermediul magistralei private și a magistralei locale în paralel cu transferurile care au loc pe magistrala sistemului;
- UCP poate să facă acces la memoria locală a altui modul de tip UC prin intermediul magistralei private, a magistralei locale proprii, a magistralei globale a sistemului și a

magistralei locale a modului respectiv.

Se observă că la memoria locală poate să facă acces atât UCP-ul cât și alte module MASTER prin intermediul magistralei sistemului, corespunzător memoria locală trebuie să fie biport.

Dacă UCP dorește să realizeze un transfer va genera o cerere de acces sub forma unor semnale de comandă. Pe baza acestor semnale de comandă și a adresei emise de către UCP unitatea de comandă a magistralei locale determină dacă transferul se referă la resurse locale, private sau globale.

- dacă accesul se referă la o resursă privată, atunci transferul se va efectua utilizând numai magistrala privată;
- dacă accesul se referă la o resursă locală, atunci unitatea de comandă a magistralei locale va determina momentul în care se poate efectua transferul;
- dacă transferul se referă la o resursă globală, atunci unitatea de comandă a accesului la magistrala sistemului va determina momentul de timp la care se poate efectua transferul care va avea loc prin cooperarea cu unitatea de comandă a magistralei locale.

În situația în care la o resursă apar cereri concurente (de la UC și de la magistrala sistemului) se va acorda prioritate accesului UCP.

4.5 Interconectarea în sistemele cu resurse multiple

În sistemele cu resurse multiple și arhitectură paralelă, SIMD sau MIMD un rol deosebit în stabilirea performanțelor îl ocupă modul de interconectare a resurselor.

În structurile cu arhitectură paralelă este necesar să se asigure comunicația între procesoare și accesul procesoarelor la module de memorie sau la module de intrare /ieșire. Comunicația trebuie să se desfășoare în așa fel încât fluxul de date și comenzi să asigure maximum de paralelism.

Conexiunile între procesoare, între procesoare și modulele de memorie sau modulele de intrare ieșire se realizează prin structuri de interconectare sau **rețele de comutare**.

Presupunând că este necesar să interconectăm N resurse de un anumit tip cu M resurse de un alt tip, asigurând maximum de conexiuni paralele, $\max(N, M)$, se poate concepe o rețea de interconectare care asigură un set de conexiuni între mulțimea de resurse de intrare și mulțimea resurselor de ieșire, Figura 4.16.




Figura 4.16 Rețea de comutare $N \times M$

- Considerând că pot avea loc interconectări care respectă regulile:
- o intrare poate fi conectată la oricare ieșire;

- o intrare poate fi conectată simultan la mai multe ieșiri;
- o ieșire poate fi conectată numai la o intrare la un moment dat;

Rețeaua de comutare trebuie să realizeze N^M corespondențe.

O rețea care asigură toate cele N^M conexiuni constituie o rețea de conectare generalizată (GCN - generalized connection network).

Dacă se stabilesc conexiunile astfel încât corespondența să fie bijectivă, rețeaua de conectare trebuie să realizeze $(\max(N,M))!$ corespondențe. O astfel de rețea este cunoscută sub numele de rețea de comutare (CN connection network).

O rețea de conectare GCN poate fi reprezentată ca un graf în care arcele conectează perechile de resurse.

Rețeaua de conectare generalizată GCN se poate realiza:

- stabilind legături directe între intrări și ieșiri (pe un singur nivel);
- prin utilizarea unor subrețele de dimensiuni reduse conectate ierarhic pe mai multe nivele;

În ambele situații trebuie să se aibă în vedere doi parametri:

- întârzierea prin GCN, definită ca numărul maxim de comutatoare elementare care asigură conexiunea intrare/ ieșire;
- numărul total de comutatoare elementare.

Pentru a proiecta o rețea de comutare se utilizează componenta de bază de tip cross-bar.

Un comutator elementar 2x2 de tip cross-bar asigură conexiunea intrărilor cu ieșirile în funcție de semnalele de comandă, Figura4.17:




Figura4.17 Comutator elementar 2x2

Un comutator elementar de tip cross-bar asigură următoarele conexiuni:

- legătura directă;
- legătura interschimbată;
- broadcast superior;
- broadcast inferior;

așa cum se arată în Figura4.18:




Figura4.18 Conexiuni asigurate de cross-bar

Unitatea de control a semnalelor de comandă trebuie să aibă în vedere ca o ieșire să fie conectată la o singură intrare la un moment dat.

Un comutator $N \times M$ de tip cross-bar asigură conectarea oricărei intrări I_i la oricare ieșire E_j are structura din Figura4.19.




Figura4.19 Comutator cross-bar $N \times M$

Așa cum am precizat, unitatea de comandă rejectează mai multe cereri la aceeași ieșire.

O rețea de comutare de tip cross bar $N \times M$, cu n intrări și m ieșiri, necesită un număr de $N \times M$ comutatoare elementare, iar întârzierea este 1.

Din punctul de vedere al timpului de comutare este cea mai eficientă posibilitate de conectare. Are însă dezavantaje în ceea ce privește numărul mare de comutatoare elementare și inflexibilitatea de dezvoltare ulterioară.

S-au dezvoltat rețele de comutare structurate pe mai multe nivele ierarhice, care reduc complexitatea în ceea ce privește numărul de comutatoare dar în schimb crește timpul de comutare.

Înainte de a dezvolta rețele de comutare ierarhizate pe mai multe nivele vom analiza permutările fundamentale, care stau la baza acestora, și care asigură comutarea în structurile paralele de tip SIMD cu o complexitate de $O(n \log n)$.

4.6 Permutări fundamentale

Presupunem că avem n resurse. O permutare specifică conexiunea între aceste resurse și se poate defini ca o funcție bijectivă pe o mulțime ordonată. Sunt cunoscute mai multe posibilități de a realiza permutările:

- permutare de bază (base line permutation);
- permutare cu intercalare perfectă (shuffle permutation);
- permutare cu negare bit (negate bit permutation);
- permutare fluture (butterfly);
- permutare cu ordine inversă (bit reversal permutation);
- permutare cu incrementare modulo (increment permutation);

Definirea acestora se poate face, așa cum a propus Flanders, pe baza reprezentării binare a adreselor resurselor din mulțime.

Să considerăm reprezentarea binară a unei adrese:

$$\text{ADR} = (a_n a_{n-1} \dots a_1 a_0)$$

4.6.1 Permutarea de bază

Permutarea de bază este realizată prin rotirea ciclică cu o poziție la dreapta, a reprezentării binare a adresei. Rezultatul deplasării constituie adresa resursei cu care se va interconecta.

Permutarea de bază se definește :

$$p_{\text{baza}}(\text{ADR}) = p_{\text{baza}}(a_n a_{n-1} \dots a_1 a_0) = (a_0 a_n \dots a_2 a_1)$$

Un exemplu de interconectare între resurse utilizând permutarea de bază se prezintă în Figura 4.20.

Permutarea de bază poate avea două forme în funcție de biții de adresă care participă la deplasarea ciclică.

Sunt definite două sub permutări :

- permutare de baza k_{inferior} (k -th sub base line permutation) în care participă, la deplasarea ciclică, cei mai puțini semnificativi k biți ai adresei;
- permutare de baza k_{superior} (k -th super base line permutation) în care participă, la deplasarea ciclică, cei mai semnificativi k biți ai adresei;




Figura 4.20 Permutare de bază

4.6.1.1 Permutarea de baza k_inferior

Această permutare se definește astfel:

$$p_baza_k_inf(ADR) = p_baza_k_inf(a_n a_{n-1} \dots a_{k+1} a_k a_{k-1} \dots a_1 a_0)$$

$$= (a_n a_{n-1} \dots a_{k+1} a_k a_0 a_{k-1} \dots a_2 a_1)$$

și implică numai cei mai puțin semnificativi k biți ai adresei sursă. Exemplu în Figura 4.21.




Figura 4.21 Permutare de bază (k inferior)

4.6.1.2 Permutarea de baza k_superior

Această permutare se definește astfel:

$$p_baza_k_sup(ADR) = p_baza_k_sup(a_n a_{n-1} \dots a_{n-k+2} a_{n-k+1} a_{n-k} \dots a_1 a_0)$$

$$= (a_{n-k+1} a_n \dots a_{n-k+2} a_{n-k} \dots a_1 a_0)$$

și implică numai cei mai semnificativi k biți ai adresei sursă. Exemplu în Figura 4.22.




Figura 4.22 Permutare de bază (k superior)

4.6.2 Permutarea cu intercalare perfectă

Permutarea cu intercalare perfectă este realizată prin rotirea ciclică cu o poziție la stânga, a reprezentării binare a adresei. Rezultatul deplasării constituie adresa resursei cu care se va interconecta.

Permutarea cu intercalare perfectă se definește :

$$p_int_perf(ADR) = p_int_perf(a_n a_{n-1} \dots a_1 a_0) = (a_{n-1} \dots a_0 a_n)$$

Un exemplu de interconectare între resurse utilizând permutarea cu intercalare perfectă se prezintă în Figura 4.23.




Figura 4.23 Permutare cu intercalare perfectă

Permutarea cu intercalare perfectă poate avea două forme în funcție de biții de adresă

care participă la deplasarea ciclică.

Sunt definite două sub permutări :

- permutare cu intercalare perfectă k_{inferior} (k -th sub shuffle permutation) în care participă, la deplasarea ciclică, cei mai puțin semnificativi k biți ai adresei;
- permutare cu intercalare perfectă k_{superior} (k -th super shuffle permutation) în care participă, la deplasarea ciclică, cei mai semnificativi k biți ai adresei;

4.6.2.1 Permutarea cu intercalare perfectă k_{inferior}

Această permutare se definește astfel:

$$\begin{aligned} p_{\text{int_perf_k_inf}}(\text{ADR}) &= \\ &= p_{\text{int_perf_k_inf}}(a_n a_{n-1} \dots a_{k+1} a_k a_{k-1} \dots a_1 a_0) \\ &= (a_n a_{n-1} \dots a_{k+1} a_k a_{k-2} a_{k-3} \dots a_1 a_0 a_{k-1}) \end{aligned}$$

și implică numai cei mai puțin semnificativi k biți ai adresei sursă. Exemplu în Figura 4.24.




Figura 4.24 Permutare cu intercalare perfectă (k inferior)

4.6.2.2 Permutarea cu intercalare perfectă k_{superior}

Această permutare se definește astfel:

$$\begin{aligned} p_{\text{int_perf_k_sup}}(\text{ADR}) &= \\ &= p_{\text{int_perf_k_sup}}(a_n a_{n-1} \dots a_{n-k+2} a_{n-k+1} a_{n-k} \dots a_1 a_0) \\ &= (a_{n-1} a_{n-2} \dots a_{n-k+2} a_{n-k+1} a_n a_{n-k} \dots a_1 a_0) \end{aligned}$$

și implică numai cei mai semnificativi k biți ai adresei sursă. Exemplu în Figura 4.25.

Pentru a asigura o permutare mai generală, care să fie utilizată în rețele de comutare, structurată pe nivele de tip delta se poate defini o intercalare perfectă de tip q .




Figura 4.25 Permutare cu intercalare perfectă (k superior)

Această permutare asigură o interconectare a $q \cdot c$ resurse și se definește astfel:

$$p_{\text{int_perf}}_{q \cdot c}(\text{ADR}) = q \cdot V_{\text{ADR}} = [V_{\text{ADR}} / c] \bmod q \cdot c$$

pentru $0 \leq V_{\text{ADR}} \leq q \cdot c - 1$

unde V_{ADR} reprezintă valoarea adresei.

Altfel spus:

$$p_{\text{int_perf}}_{q \cdot c}(\text{ADR}) = \begin{cases} q \cdot V_{\text{ADR}} \bmod (q \cdot c - 1) & \text{pentru } 0 \leq V_{\text{ADR}} \leq q \cdot c - 1 \\ V_{\text{ADR}} & \text{pentru } V_{\text{ADR}} \geq q \cdot c - 1 \end{cases}$$

Exemplu în Figura 4.26.




Figura 4.26 Permutare cu intercalare perfectă de tip qc

4.6.3 Permutare cu negare bit

Permutarea cu negare bit este realizată prin negarea bitului cel mai puțin semnificativ, din reprezentarea binară a adresei. Rezultatul negării constituie adresa resursei cu care se va interconecta.

Permutarea cu negare bit se definește :

$$p_neg(ADR) = p_neg(a_n a_{n-1} \dots a_1 a_0) = (a_n a_{n-1} \dots a_1 \overline{a_0})$$

Un exemplu de interconectare între resurse utilizând permutarea cu negare bit se prezintă în Figura 4.27.




Figura 4.27 Permutare cu negare bit

Permutarea cu negare bit poate avea o formă generalizată în care se neagă oricare din biții reprezentării binare a adresei.

Este definită o permutare k bit în care se inversează bitul k din reprezentarea binară a adresei resursei care se interconectează.

Această permutare se definește astfel:

$$\begin{aligned} p_{\text{neg}}(\text{ADR}) &= p_{\text{neg}}(a_n a_{n-1} \dots a_{k+1} a_k a_{k-1} \dots a_1 a_0) = \\ &= (a_n a_{n-1} \dots a_{k+1} \overline{a_k} a_{k-1} \dots a_1 a_0) \end{aligned}$$

Exemplu în Figura 4.28




Figura 4.28 Permutare cu negare de bit generalizată

4.7.4 Permutarea fluture

Permutarea fluture este realizată prin interschimbarea bitului cel mai puțin semnificativ al reprezentării binare a adresei cu bitul cel mai semnificativ. Rezultatul interschimbării constituie adresa resursei cu care se va interconecta.

Permutarea fluture se definește :

$$p_fluture(ADR) = p_fluture(a_n a_{n-1} \dots a_1 a_0) = (a_0 a_{n-1} \dots a_1 a_n)$$

Un exemplu de interconectare între resurse utilizând permutarea fluture se prezintă în Figura 4.29.




Figura 4.29 Permutare fluture

Permutarea fluture poate avea două forme în funcție de biții de adresă care participă la interschimbare.

Sunt definite două sub permutări :

- permutare fluture k_inferior (k-th sub butterfly permutation) în care participă, la interschimbare, bitul a_{k-1} și bitul a_0 ;
- permutare fluture k_superior (k-th super butterfly permutation) în care participă, la interschimbare, bitul a_n și bitul a_{n-k+1} .

4.6.3.1 Permutarea fluture k_inferior

Această permutare se definește astfel:

$$p_fluture_k_inf(ADR) = p_fluture_k_inf(a_n a_{n-1} \dots a_{k+1} a_k a_{k-1} \dots a_1 a_0)$$

$$= (a_n a_{n-1} \dots a_{k+1} a_k a_0 a_{k-2} \dots a_2 a_1 a_{k-1})$$

și implică numai cei mai puțin semnificativi k biți ai adresei sursă. Exemplu în Figura 4.30.




Figura 4.30 Permutare fluture (k inferior)

4.6.3.2 Permutarea fluture k_{superior}

Această permutare se definește astfel:

$$p_{\text{fluture_k_sup}}(\text{ADR}) = p_{\text{fluture_k_sup}}(a_n a_{n-1} \dots a_{n-k+2} a_{n-k+1} a_{n-k} \dots a_1 a_0)$$

$$= (a_{n-k+1} a_{n-1} \dots a_{n-k+2} a_n a_{n-k} \dots a_1 a_0)$$

și implică numai cei mai semnificativi k biți ai adresei sursă. Exemplu în Figura 4.31.




Figura 4.31 Permutare fluture (k superior)

4.6.4 Permutarea cu ordine inversă

Permutarea cu ordine inversă este realizată prin inversarea ordinii biților din reprezentarea binară a adresei. Rezultatul inversării ordinii constituie adresa resursei cu care se va interconecta.

Permutarea cu ordine inversă se definește :

$$4-24$$

$$p_ord_inv(ADR) = p_ord_inv(a_n a_{n-1} \dots a_1 a_0) = (a_0 a_1 \dots a_{n-1} a_n)$$

Un exemplu de interconectare între resurse utilizând permutarea cu ordine inversă se prezintă în Figura 4.32.




Figura 4.32 Permutare cu ordine inversă

Permutarea cu ordine inversă poate avea două forme în funcție de biții de adresă a căror ordine este inversată.

Sunt definite două sub permutări :

- permutare cu ordine inversă $k_inferior$ (k -th sub bit reversal permutation) în care participă, la inversarea ordinii, cei mai puțin semnificativi k biți ai adresei;
- permutare cu ordine inversă $k_superior$ (k -th super bit reversal permutation) în care participă, la inversarea ordinii, cei mai semnificativi k biți ai adresei;

4.6.4.1 Permutarea cu ordine inversă $k_inferior$

Această permutare se definește astfel:

$$p_ord_inv_k_inf(ADR) = p_ord_inv_k_inf(a_n a_{n-1} \dots a_{k+1} a_k a_{k-1} \dots a_1 a_0)$$

$$= (a_n a_{n-1} \dots a_{k+1} a_k a_0 a_1 \dots a_{k-2} a_{k-1})$$

și implică numai cei mai puțin semnificativi k biți ai adresei sursă. Exemplu în Figura 4.33.




Figura 4.33 Permutare cu ordine inversă (k inferior)

4.6.4.2 Permutarea cu ordine inversă k_superior

Această permutare se definește astfel:

$$p_ord_inv_k_sup(ADR) = p_ord_inv_k_sup(a_n a_{n-1} \dots a_{n-k+2} a_{n-k+1} a_{n-k} \dots a_1 a_0) \\ = (a_{n-k+1} a_{n-k+2} \dots a_{n-1} a_n a_{n-k} \dots a_1 a_0)$$

și implică numai cei mai semnificativi k biți ai adresei sursă. Exemplu în Figura 4.34.




Figura 4.34 Permutare cu ordine inversă (k superior)

4.6.5 Permutarea cu incrementare modulo

Permutarea cu incrementare modulo este realizată prin incrementarea modul 2^{n+1} , a

reprezentării binare a adresei. Rezultatul incrementării constituie adresa resursei cu care se va interconecta.

Permutarea cu incrementare modulo se definește :

$$p_inc_mod(ADR) = (V_{ADR} + 1) \bmod 2^{n+1}$$

Un exemplu de interconectare între resurse utilizând permutarea cu incrementare modulo se prezintă în Figura 4.35.




Figura 4.35 Permutare cu incrementare modulo

Permutarea cu incrementare modulo poate avea două forme în funcție de biții de adresa care participă la incrementare modulo. Sunt definite două sub permutări :

- permutare cu incrementare modulo $k_inferior$ (k -th sub increment modulo permutation) în care participă, la incrementare modulo , cei mai puțin semnificativi k biți ai adresei;
- permutare cu incrementare modulo $k_superior$ (k -th super increment modulo permutation) în care participă, la incrementare modulo, cei mai semnificativi k biți ai adresei;

4.6.5.1 Permutarea cu incrementare modulo $k_inferior$

Această permutare se definește astfel:

$$p_inc_mod_k_inf(ADR) = (V_{ADR} + 1) \bmod 2^k + [V_{ADR} / 2^k] \cdot 2^k$$
și implică numai cei mai puțin semnificativi k biți ai adresei sursă.
Exemplu în Figura 4.36.




Figura 4.36 Permutare cu incrementare modulo (k inferior)

4.6.5.2 Permutarea cu incrementare modulo k_{superior}

Această permutare se definește astfel:

$$p_{\text{inc_mod_k_sup}}(\text{ADR}) = (V_{\text{ADR}} + 2^{n-k}) \bmod 2^n$$

și implică numai cei mai semnificativi k biți ai adresei sursă. Exemplu în Figura 4.37.




Figura 4.37 Permutare cu incrementare modulo (k superior)

4.7 Rețele de comutare ierarhice

Beizer a propus o construcție de comutare ierarhică de complexitate $4n \log n - 2n$, în care rețeaua de comutare cu n intrări este sintetizată din 2 subrețele cu $n/2$ intrări plus $4n$ comutatoare elementare.

Această clasă de rețele de comutare, denumită și clasa de rețele de comutare de tip Benes, este bazată pe simularea unui cross bar de $n \times n$ cu două rețele cross bar de $n/2 \times n/2$, Figura 4.39.

Această simulare a fost utilizată pentru dezvoltarea a două tipuri de rețele de comutare.




Figura. 4.39 Rețea de comutare Beizer (Benes)

În Figura 4.40 se prezintă structura de comutare pentru o rețea ierarhică generalizată pentru 8×8 resurse.

4.7.1 Rețele de comutare de tip DELTA

Pentru a realiza un comutator ierarhic de tip DELTA cu a^n intrări și b^n ieșiri, se utilizează comutatoare de tip cross bar $a \times b$ și rețele de permutare de tip intercalare perfectă.

Rețeaua de tip DELTA se realizează pe n nivele ierarhice.




Figura. 4.40 Rețea de comutare 8x8 generalizată

Pe primul nivel se folosesc a^{n-1} rețele cross bar $a \times b$, și asigură conectarea a a^n intrări la $a^{n-1} \bullet b$ ieșiri. Aceasta implică să avem la nivelul următor (nivelul doi) $a^{n-1} \bullet b$ intrări fiind necesare $a^{n-2} \bullet b$ module cross bar. În general la nivelul i sunt utilizate $a^{n-i} \bullet b^{i-1}$ module cross bar de dimensiune $a \times b$.

Numărul total de module cross bar $a \times b$, necesar pentru implementarea rețelei de comutare de tip DELTA este:

$(a^n - n^n)(a-b)$ pentru $a \neq b$

$n \bullet b^{n-1}$ pentru $a = b$

În Figura 4.41 se prezintă schema generală a unui comutator de tip DELTA.




Figura4.41 Rețea DELTA $a^n \times b^n$

Dacă destinația este $D=(d_{n-1} d_{n-2} \dots d_1 d_0)_b$ unde $0 \leq d_i \leq b$, atunci cifrele de reprezentare a adresei destinație în baza b vor controla modulul cross bar a x b se pe nivelele ierarhice. Astfel cifra d_i controlează modulul de pe nivelul $(n-i)$. Funcția intercalării perfecte de tip a shuffle este de a conecta ieșirea unui nivel cu intrarea nivelului următor.

În Figura4.42 se prezintă un exemplu de rețea de comutare de tip DELTA, $4^2 \times 3^2$, care conectează 16 procesoare la 9 memorii, iar în Figura4.43 o rețea de interconectare a 8 procesoare cu 8 module de memorie realizată cu o rețea de tip DELTA $2^3 \times 2^3$.




Figura4.42 Exemplu de rețea de comutare de tip DELTA, $4^2 \times 3^2$




Figura 4.43 Rețea de interconectare a 8 procesoare cu 8 module de memorie realizată cu o rețea de tip DELTA $2^3 \times 2^3$

Se observă ca biții de reprezentare a destinației în baza b stabilesc modul de control al modulelor cross bar intermediare de pe nivelele rețelei. Astfel pentru conectarea oricărui procesor la modulul de memorie cu adresa 3, 011₂, la diverse momente de timp, în Figura4.43 primul nivel de comutatoare elementare asigură transferul spre ieșirea 0, al doilea nivel spre ieșirea 1, iar al treilea nivel spre ieșirea 1.

Sunt situații în care este necesară ca pe lângă o conectare a oricărui procesor de intrare la

oricare modul de memorie, să se realizeze o permutare identică adică în mod curent fiecare procesor i să fie cuplat la memoria i . Acest lucru este necesar atât pentru a considera o alocare cât de cât preferențială a unui modul de memorie la un procesor, cât și pentru procesul de testare/depanare. Această conexiune se realizează prin rețeaua de comutare din Figura 4.44 în care procesorul 1 se conectează preferențial cu modulul de memorie 1, procesorul 2 se conectează preferențial cu modulul de memorie 2, etc.




Figura 4.44

4.7.2 Performanțele rețelelor de comutare

Vom analiza performanțele unei rețele de comutare care asigură interconectarea a p procesoare și m memorii.

Analiza performanțelor se va face pe cele două implementări ale rețelei de comutare și anume: rețeaua de tip cross bar și rețeaua de tip DELTA. Analiza se va face în vederea stabilirii ratei de transfer cu memoria.

În cele ce urmează vom utiliza noțiunile:

- *rata de servire* : media cererilor de acces la memorie acceptate într-un ciclu;
- *ciclu de servire* : timpul necesar pentru o cerere de acces la memorie să se propage prin logica de comutare la care se adaugă timpul de acces efectiv la memorie și timpul de propagare inversă.

Pentru ambele tipuri de rețele de comutare vom considera aceleași presupuneri și anume:

- nu vom face deosebire între ciclul de citire și cel de scriere;
- fiecare procesor va genera cereri independente pentru un acces la un module de memorie. Se consideră că aceste cereri sunt uniform distribuite în cadrul tuturor modulelor de memorie;
- la începutul fiecărui ciclu fiecare procesor P generează o nouă cerere de acces cu probabilitatea r . Putem considera r media cererilor generate de fiecare procesor într-un ciclu;
- cererile neacceptate într-un ciclu sunt ignorate. Pentru simplificarea analizei presupunem că cererile de la ciclul următor sunt considerate independente de cele neacceptate în ciclul anterior (în realitate orice cerere neacceptată la un ciclu este menținută în ciclul următor);

4.7.2.1 Analiza rețelei de comutare de tip cross bar

Presupunem un comutator de tip cross bar ce asigură interconectarea a p procesoare cu m memorii, de dimensiune $p \times m$.

În rețeaua de comutare de tip cross bar se consideră că două cereri de acces sunt în conflict numai dacă se referă la același modul de memorie. Vom analiza mai degrabă conflictul la același modul de memorie decât conflictul de transfer prin rețeaua de comutare.

Fie :

r - probabilitatea ca un procesor să genereze o cerere de acces în cadrul unui ciclu;

$q(i)$ - probabilitatea ca i cereri să sosească în timpul unui ciclu;

În acest caz:

$$q(i) = C_p^i r^i (1-r)^{p-i} \quad (1)$$

$E(i)$ - numărul de cereri acceptate de rețeaua $p \times m$ în timpul unui ciclu, considerând că toate cererile au apărut în cadrul acestui ciclu.

Pentru evaluarea lui $E(i)$ ne bazăm pe faptul că i cereri independente pot fi deservite în m^i posibilități. Dacă presupunem că un modul nu este adresat, numărul de posibilități ar fi $(m-1)^i$

În acest fel $m^i - (m-1)^i$ este numărul de posibilități în care un modul oarecare este întotdeauna cerut.

Probabilitatea ca un modul oarecare să fie adresat este :

$$(m^i - (m-1)^i) / m^i$$

Pentru fiecare modul de memorie, dacă acesta este adresat de mai multe procesoare simultan, rețeaua de comutare va accepta o singură cerere la un moment dat. Astfel:

$$E(i) = ((m^i - (m-1)^i) / m^i) * m$$

Deci:

$$E(i) = (1 - ((m-1)/m)^i) * m \quad (2)$$

Rata de transfer cu memoria $B(p,m)$ este definită ca media numărului de cereri acceptate și se poate exprima astfel:

$$B(p,m) = \sum_{0 \leq i \leq p} E(i) \cdot q(i)$$

Forma simplificată este :

$$B(p,m) = m - m \cdot (1-r/m)^p \quad (3)$$

Probabilitatea de acceptare a unei cereri oarecare P_A este definită astfel:

$$P_A = B(p,m)/(r \cdot p) = m/(r \cdot m) - m/(r \cdot m) \cdot (1-r/m)^p \quad (4)$$

În stabilirea relației (4) s-a considerat că cererile sunt independente. În realitate o cerere rejectată la un anumit ciclu va fi transferată în ciclul următor mărind astfel rata de transfer.

Să analizăm ce se întâmplă în cazul în care numărul de resurse interconectate,

procesoare și memorii, crește foarte mult. Vom calcula limita când $m \rightarrow \infty$.

$$\lim_{m \rightarrow \infty} (1-r/m)^p = e^{-r \cdot p/m}$$

Pentru valori foarte mari ale lui p și m :

$$B(p,m) \approx m(1-e^{-r \cdot p/m}) \quad (5)$$

iar

$$P_A \approx m/(r \cdot p) \cdot (1-e^{-r \cdot p/m}) \quad (6)$$

Valorile exprimate de relațiile (5) și (6) sunt în limita unor erori de 1% dacă p și m sunt ≥ 30 , și în limita unor erori de 5% dacă p și m sunt ≥ 8 .

Pentru a analiza comportarea unui procesor vom utiliza un graf Marcov. Un procesor va avea două stări posibile:

- starea ACTIV (A), când cererea a fost acceptată;
- starea ASTEPTARE (W), când cererea a fost rejectată.

Fie :

q_A probabilitatea ca procesorul să fie în starea A

q_W probabilitatea ca procesorul să fie în starea W

P_A probabilitatea de a fi acceptată cererea, adică procesorul să treacă din starea W în starea A.

În acest caz putem defini :

$$q_A = P_A / (P_A + r \cdot (1-P_A))$$

$$q_W = 1 - q_A$$

Graful Marcov asociat comportării unui procesor este prezentat în Figura 4.45.




Figura 4.45 Graful Marcov pentru dinamica ratei de cereri r

S-a considerat că rata de cereri r este o mărime statică. În realitate rata de cereri r va fi definită mai precis dacă se iau în considerare și conflictele de acces. Modulele de memorie vor primi un număr de cereri r' care este mai mare decât r datorită conflictelor de acces.

În acest caz :

$$r' = r \cdot q_A + q_W = r / (r + P_A \cdot (1-r)) \quad (7)$$

$$P_A = m / (r \cdot p) \cdot (1 - (1 - r'/m)^p) \quad (8)$$

Relațiile (7) și (8) definesc un proces iterativ. Rata de transfer r' poate fi inițializată cu r pentru începutul procesului iterativ.

Putem considera ca P_A reprezintă o măsură a cererilor de acces nerezolvate. Dacă P_A are o valoare mare rezultă un număr redus de stări de așteptare.

Dacă considerăm \bar{w} media numărului de cicli de așteptare pentru o cerere, și presupunem că o cerere care este rejectată de i ori va aștepta i cicli putem defini :

$$\bar{w} = \sum_{i=1}^{\infty} i \cdot (1-P_A)^{i-1} \cdot P_A = (1-P_A)/P_A \quad (10)$$

În practică cererile care produc conflict de acces la un modul nu sunt rejectate ci sunt introduse într-o coadă de așteptare și servite pe baza unei discipline FIFO. Presupunerea cu rejecția s-a făcut numai pentru a simplifica modelul.

4.7.2.2 Analiza unei rețele de tip DELTA $a^n \times b^n$

Presupunem rețeaua de tip DELTA de dimensiune $a^n \times b^n$ realizată din module de tip cross bar $a \times b$. Cu această rețea de comutare interconectăm a^n procesoare la b^n module de memorie. Aplicăm rezultatele prezentate la rețeaua de tip cross bar în cadrul nivelelor ierarhice ale rețelei DELTA. Așa cum s-a arătat anterior fiecare nivel al rețelei DELTA este controlat de biții de reprezentare a adresei destinație codificată în baza b . De exemplu în cadrul unui nivel oarecare i , rețeaua cross bar respectivă utilizează biții d_{n-i} ai cererii și acest bit nu mai este utilizat de nici un alt nivel în cadrul rețelei. De asemenea nivelul curent i , nu va folosi nici un alt bit de adresa în afară de d_{n-i} . În acest fel cererile la orice modul $a \times b$ sunt independente și uniform distribuite.

Fiind dată rata de cereri r la fiecare intrare a din rețeaua de comutare $a \times b$, considerând $p=a$ și $m=b$, relația (3) devine:

$$B(a,b) = b - b \cdot (1-r/b)^a \quad (11)$$

Împărțind relația (11) cu numărul de ieșiri b , se obține rata de cereri la fiecare ieșire din rețeaua $a \times b$ curentă.

În acest fel pentru fiecare nivel intermediar a rețelei DELTA, rata de cereri pentru fiecare ieșire r_{out} este o funcție de rata de cereri la intrare r_{in} și este stabilită de relația:

$$r_{out} = 1 - (1 - r_{in} / b)^a$$

Rata de cereri la ieșirea unui nivel constituie rata de cereri de intrare la nivelul următor. În particular rata de cereri la ieșirea nivelului ultim n , determină rata de transfer a rețelei de tip DELTA.

Fie r_i rata de cereri la ieșirea unui nivel i . Rata de cereri $B(a^n, b^n)$ a unei rețele de tip DELTA generată de fiecare procesor este :

$$B(a^n, b^n) = b^n \cdot r_n$$

unde:

$$r_i = 1 - (1 - r_{i-1}/b)^a \quad \text{și} \quad r_0 = r$$

Probabilitatea ca o cerere să fie acceptată este :

$$P_A = b^n \bullet r_n / (a^n \bullet r) \quad (12)$$

Relațiile (4) și (12) specifice rețelelor de comutare de tip cross bar respectiv DELTA nu se pot compara direct. Vom considera un exemplu în care avem:

- pentru rețeaua de tip cross bar:
 - p x p crossbar, considerând p procesoare;
 - r=1 rata de cereri din partea fiecărui procesor.
- pentru rețeaua de tip DELTA, două cazuri:
 - a=2, b=2, $2^n \times 2^n$
 - a=4, b=4, $4^n \times 4^n$