






Calculatoare Numerice (2)

- Cursul 5 -


Memoria virtuală


Facultatea de Automatică și Calculatoare Universitatea Politehnica București


Comic of the Day


















THE DISTURBANCE RIPPLES
OUTWARD, CHANGING THE FLOW
OF THE EDDY CURRENTS
IN THE UPPER ATMOSPHERE.






THESE CAUSE MOMENTARY POCKETS
OF HIGHER-PRESSURE AIR TO FORM,

WHICH ACT AS LENSES THAT DEFLECT INCOMING COSMIC RAYS, FOCUSING THEM TO STRIKE THE DRIVE PLATTER AND FLIP THE DESIRED BIT.








http://xkcd.com/378/





Memoria Virtuală

- Programele fac referințe la adrese din memoria virtuală
 - movl (%ecx),%eax
 - Organizată conceptual ca un vector foarte mare de octeți
 - Fiecare octet are propria adresă
- De fapt, implementat ca o ierarhie de diferite tipuri de memorii
- Sistemul furnizează spații de adresă pentru fiecare proces
- Alocare: La compilare şi run-time
 - Unde trebuie stocate diferitele părți ale programului
 - Toată alocare se face într-un singur spațiu virtual de adresă
- Dar de ce avem memorie virtuală?
- De ce nu avem direct memorie fizică?






Problema 1:Unde încape totul?

Memorie fizică: Câțiva GigaBytes

Adrese pe 64 de biţi: 16 ExaByte (1EB = 1.000.000.000GB)




Şi sunt multe procese...





Problema 2: Memory Management

Memoria fizică (RAM)









Problema 3: Protecție

Memoria principală fizică



Problema 4: Partajarea memoriei

Memoria principală fizică







Soluție: Mapare

Memorie virtuală Process 1 Memorie fizică mapping Memorie virtuală Process n

- Fiecare proces primește un spațiu privat de memorie
- Rezolvă toate problemele anterioare



Spații de adresă

Spațiu liniar de adresă: Set ordonat și contiguu de adrese întregi ne-negative:

```
\{0, 1, 2, 3 \dots \}
```

Spaţiu virtual de adresă: Set de N = 2ⁿ adrese virtuale

```
{0, 1, 2, 3, ..., N-1}
```


Spaţiu fizic de adresă: Set de M = 2^m adrese fizice

```
{0, 1, 2, 3, ..., M-1}
```

- Distincție clară între date (bytes) și atributele acestora (adrese)
- Fiecare obiect poate avea acum adrese multiple
- Fiecare octet din memoria principală:
 o adresă fizică, una (sau mai multe) adrese virtuale




Sistem ce folosește adresarea fizică



•[Încă] folosite în sisteme "simple" cum sunt microcontrollerele (din mașini, lifturi, cuptoare cu microunde, telefoane mobile, rame foto digitale...)



Sistem cu adresare virtuală



- •Folosite în toate calculatoarele moderne (desktop, laptop, server)
- •Una din marile "invenții" ale computer science
- •MMU verifică cache-ul



De ce avem Virtual Memory (VM)?

- Utilizare eficientă a memoriei principale(RAM)
 - Folosește RAM-ul ca un cache pentru părți dintr-un spațiu virtual de adrese
 - Unele părți care nu sunt în cache sunt stocate pe disc
 - Restul de părți nealocate nu sunt stocate nicăieri
 - Ţine în memorie doar zonele active ale spaţiului virtual de adresă
 - Transferă datele înainte și înapoi după necesități
- Simplifică managementul memoriei pentru programatori
 - Fiecare proces primește același spațiu privat și liniar de adrese
- Izolează spațiile de adrese
 - Un proces nu poate modifica zona de memorie a altui proces
 - Pentru că operează în spații de memorie diferite
 - Utilizatorii nu pot accesa informații privilegiate
 - Spații diferite de adresă au diferite permisiuni



VM ca utilitar pentru caching

- Memorie virtuală: vector de N = 2ⁿ octeți
- gândiți-vă că vectorul (partea alocată din el) este stocat pe disc
- Memorie fizică principală (DRAM) = cache pentru memoria virtuală alocată
- Blocurile sunt denumite pagini; dimensiune = 2^p

Memoria fizică Unallocated VP 1 Cached Uncached Unallocated Cached Disk Uncached Cached VP 2n-p-1 Uncached Pagini virtuale (VP) Pagini fizice (PP) stocate pe disc stocate în DRAM



PP 0

PP 1

PP 2m-p-1


Empty

Empty

Empty



Ierarhia de memorii: Core 2 Duo



Organizarea cache DRAM

- Organizarea DRAM ca un cache este provocată de penalizările enorme pentru miss
 - DRAM este de aprox 10x mai lentă decât SRAM
 - Hard-disk este de 10,000x mai lent decât DRAM
 - Pentru primul octet, mai rapid pentru următorii


Consecințe

- Dimensiuni mari ale paginilor: de obicei 4-8 KB, câteodată 4 MB
- Complet-asociativ
 - Orice VP poate fi plasată în orice PP
 - Necesită o funcție "mare" de mapare diferit față de cache CPU
- Algoritmi de înlocuire foarte sofisticați și costisitori
 - Prea complicat de implementat în hardware
- Write-back în loc de write-through




Translatarea adreselor: Tabela de pagini

 Tabela de pagini este un vector de adrese ale paginilor virtuale (page table entries sau PTE) care stabileşte corespondenţa cu paginile fizice. În acest exemplu avem 8 pagini virtuale.






Translatarea adreselor cu Tabela de Pagini





Page Hit

• *Page hit:* referință la un cuvânt din VM care există în memoria fizică








Page Miss

 Page miss: referință la un cuvânt din VM care nu există în memoria fizică








Page Fault Handling


- Page miss cauzează un page fault (o excepție)
- Handler-ul de Page Fault selectează o victimă pentru a fi evacuată (aici VP 4)





Page Fault Handling


- Page miss cauzează un page fault (o excepție)
- Handler-ul de Page Fault selectează o victimă pentru a fi evacuată (aici VP 4)





Page Fault Handling

- Handler-ul de Page Fault selectează o victimă pentru a fi evacuată (aici VP 4)
- Instrucțiunea care a cauzat excepție este restartată: page hit!








De ce funcționează? Localitatea datelor

- Memoria virtuală funcționează din cauza localității
- În orice moment de timp, programele tind să acceseze un set de pagini virtuale active, numit și setul de lucru (working set)
 - Programele care au localitate temporală bună, vor avea și seturi de lucru mai mici
- Dacă (working set size < main memory size)
 - Performanță bună pentru un proces după compulsory miss
- Dacă (SUM(working set sizes) > main memory size)
 - Thrashing: Degradarea performanței când facem swap la pagini (le copiem) în continuu din memoria virtuală în fizică și invers



VM ca suport pentru Memory Management


- Idee de bază: fiecare proces are propriul spațiu de adrese virtuale
 - Poate să "vadă" memoria ca un spațiu liniar
 - Funcția de mapare împrăștie adresele prin memoria fizică
 - O mapare bine aleasă simplifică alocarea și managementul memoriei





VM ca suport pentru Memory Management

- Alocarea memoriei
 - Fiecare pagină virtuală poate fi mapată în orice pagină fizică
 - O pagină virtuală poate fi stocată în pagini fizice diferite la momente diferite de timp
- Partajarea de cod și de date între procese
 - Maparea paginilor virtuale la aceeași pagină fizică (aici: PP 6)





Simplifică Linking și Loading

Linking

- Fiecare program are un spațiu virtual de adrese similar
- Codul, stiva și bibliotecile partajate încep întotdeauna de la aceleași adrese


0x40000000

0xc0000000

Loading


- execve() alocă pagini virtuale pentru secțiunile.text și .data
- = creează PTE-uri marcate invalid
- Secțiunile .text și .data sunt copiate, pagină cu pagină, la cererea sistemului de memorie virtuală

0x08048000




VM ca utilitar pentru protecția memoriei

- Extinde PTE cu biţi pentru permisiuni
- Page fault handler verifică acești biți înainte de remapare
- Dacă sunt corupți, trimite SIGSEGV (segmentation fault)






Translatarea adreselor: Page Hit



- 1) Procesorul trimite adresa virtuală la MMU
- 2-3) MMU face fetch la PTE din tabela de pagini în memorie
- 4) MMU trimite adresa fizică la cache/memorie
- 5) Cache/memoria trimite cuvântul de date la procesor



Translatarea adreselor: Page Fault



- 2-3) MMU face fetch la PTE din tabela de pagini în memorie
- 4) Valid bit este zero, MMU declanșează page fault exception
- 5) Handler-ul identifică victima (și, dacă e "murdară", o paginează pe disc)
- 6) Handler-ul aduce o nouă pagină și actualizează PTE în memorie
- 7) Handler-ul face return la procesul original, restartând instrucțiunea care a generat excepția






Facilitarea tranzacțiilor prin TLB

- Page table entries (PTEs) sunt stocate în cache L1 ca orice alt cuvânt din memorie
 - PTE-urile pot fi invalidate din cache ca orice alte referințe la date
 - PTE hit în L1 tot necesită o întârziere de 1 (sau 2) cicli
- Soluție: Translation Lookaside Buffer (TLB)
 - Cache hardware de mici dimensiuni în MMU
 - Mapează numerele de pagini virtuale la numere corespunzătoare de pagini fizice
 - Conține tabele de pagini întregi pentru un număr mic de pagini



TLB Hit




TLB hit elimină necesitatea unui acces la memorie





TLB Miss



TLB miss produce un acces suplimentar la memorie (pentru a aduce un PTE)

Din fericire, TLB miss sunt rare







Exemplu simplu

Adresare

- Adrese virtuale pe 14-biţi
- Adrese fizice pe 12-biţi
- Page size = 64 bytes







Exemplu de tabelă de pagini

Doar primele 16 intrări (din 256)


VPN	PPN	Valid
00	28	1
01	_	0
02	33	1
03	02	1
04	_	0
05	16	1
06	_	0
07	_	0

VPN	PPN	Valid
08	13	1
09	17	1
0A	09	1
OB	_	0
0C	_	0
0D	2D	1
0E	11	1
OF	0D	1



Sistem simplu de memorie cu TLB

- 16 intrări
- 4-way associative




Set	Tag	PPN	Valid									
0	03	_	0	09	0D	1	00	_	0	07	02	1
1	03	2D	1	02	_	0	04	_	0	0A	_	0
2	02	_	0	08	_	0	06	_	0	03	_	0
3	07	_	0	03	0D	1	0A	34	1	02	_	0





Cache pentru sistemul simplu de memorie

- 16 linii, 4 octeți per bloc
- Adresare fizică
- Mapat direct




ldx	Tag	Valid	В0	B1	B2	В3
0	19	1	99	11	23	11
1	15	0	1	-	1	_
2	1B	1	00	02	04	08
3	36	0	1	1	ı	_
4	32	1	43	6D	8F	09
5	0D	1	36	72	F0	1D
6	31	0	-	_	_	_
7	16	1	11	C2	DF	03

Idx	Tag	Valid	В0	B1	B2	В3
8	24	1	3A	00	51	89
9	2D	0	_	_	_	_
Α	2D	1	93	15	DA	3B
В	OB	0	-	_	_	-
С	12	0	-	-	_	_
D	16	1	04	96	34	15
E	13	1	83	77	1B	D3
F	14	0	-	-	-	_





Exemplu de translatare de adrese





Alt exemplu

Adresă virtuală: 0x0B8F ——— TLBT ——— TLBI → 11 1 1 **VPN VPO** VPN <u>0x2</u>E TLBI <u>2</u> TLBT <u>0x0B</u> TLB Hit? N Page Fault? Y PPN: **TBD** Adresa fizică 11 10

Hit? ___

– PPN


CO

----- PPO -

Byte: _____

Alocarea paginilor virtuale

- Exemplu: alocarea VP 5
- Kernel-ul alocă VP 5 pe disc şi pointează PTE 5 spre ea








Translatarea adreselor:

putting it all together





Politici de înlocuire a paginilor

Least-recently used (LRU)

Implementată prin menținerea unei stive

Pagir	ni →	Α	В	Α	F	В	Е	Α
LRU	stack							
MRU	D	Α	В	Α	F	В	Ε	Α
	В	D	Α	В	Α	F	В	Ε
	Ε	В	D	D	В	Α	F	В
LRU	С	Ε	Ε	Ε	D	D	Α	F



Memoria principală și memoria de masă

Definim setul de lucru al unui proces (working set), W(t, x): Setul de pagini accesat de ultimele x instrucțiuni la timpul t


Localitatea datelor asigură faptul că setul de lucru se modifică lent



Variația în dimensiune a setului de lucru pentru un program



Impactul politicii de înlocuire asupra performanței



Rata de page fault în funcție de numărul de pagini locate și de politica de înlocuire a paginilor




Memoria virtuală - concluzii

- Memoria virtuală mărește capacitatea
- Avem un subset de pagini virtuale în memoria fizică
- Tabela de pagini mapează paginile virtuale pe pagini fizice translatare de adrese
- TLB mărește viteza cu care se fac translațiile adreselor
- Tabele de pagini diferite pentru programe diferite asigură protecția memoriei



lerarhia memoriilor - concluzii







Sistemul de memorii - rezumat

L1/L2 Cache

- Există numai pentru a accelera execuția
- Comportamentul este invizibil programatorului de aplicații și (unei mari părți a) sistemului de operare
- Implementate în întregime în hardware

Memoria virtuală

- Este fundamentul multor funcții ale SO
 - Process creation, task switching, protection
- Software
 - Alocă/partajează memoria fizică între procese
 - Construiește tabele care urmăresc tipul memoriei, sursele, partajarea
 - Exception handling. Completează tabelele de mapare
- Hardware
 - Translatează adresele virtuale via tabelele de mapare, impune permisiuni
 - Acelerează maparea prin intermediul TLB



Acknowledgements

- These slides contain material developed and copyright by:
 - Arvind (MIT)
 - Krste Asanovic (MIT/UCB)
 - Joel Emer (Intel/MIT)
 - James Hoe (CMU)
 - John Kubiatowicz (UCB)
 - David Patterson (UCB)
- MIT material derived from course 6.823
- UCB material derived from course CS252

