

Haute École de Bruxelles-Brabant École Supérieure d'Informatique Bachelor en Informatique

Microprocesseurs et Systèmes d'exploitation - Q2 Examen de seconde session

| Nom: Prénom: Groupe: |
|----------------------|
|----------------------|

Directives

- L'examen est composé de deux parties.
- Répondez sur des feuilles séparées ; un papier ministre pour chaque partie de l'examen.
- Il est conseillé de lire l'entièreté de l'énoncé d'une question avant d'y répondre.
- Indiquez clairement sur CHAQUE FEUILLE que vous utilisez, votre nom, prénom, votre groupe, et l'intitulé de l'examen.
- N'oubliez pas d'entourer l'acronyme de votre professeur de Microprocesseurs.
- Vous rendrez toutes les feuilles utilisées.
- Vous devez utiliser un stylo à bille noir ou bleu ou un porte-plume pour vos réponses. (Pas de crayon, ni de rouge.)
- Vous pouvez répondre aux questions dans l'ordre de votre choix. Veuillez à bien identifier la question en début de réponse.
- Vous ne pouvez vous aider d'aucune note de cours pour répondre à cet examen.
- L'utilisation de la calculatrice est strictement interdite.
- Vous disposez de 1h30 + 1h00 pour deux parties de l'examen, soit une durée totale de 2h30.

PARTIE 1: Systèmes d'exploitation (20 pts)

- Q. 1 (2 pts) Que veut dire LBA? Que représente cette valeur?
- **Q. 2** $(1\,pt)$ Pour quelle raison les systèmes de fichiers que nous utilisons couramment comme FAT, EXT, NTFS utilisent-ils de l'allocation par Blocs?
- ${f Q.~3}~(2\,pts)$ Dans quel secteur du disque et à quelle position de ce secteur se trouve le byte 2048 d'un fichier qui commence au secteur 3000 dans un système de fichiers utilisant de l'allocation contiguë et des secteurs de taille 512 bytes?

Q. 4 (8 pts)

Dessiner de manière détaillée un système de fichiers FAT32 utilisant une taille de blocs de 1024 bytes. Ce dernier contient deux répertoires /REP1 et /REP2 ainsi que deux fichiers /F1 et /REP2/F2 ayant comme taille respectivement 1 byte et 5000 bytes.

Q. 5 (7 pts)

Soit une partition de taille 128 GiB et utilisant des bolcs de taille 2 KiB.

- a) Peut-on la formater en FAT32?
- b) Quelle taille aurait la Table d'index dans ce cas?

Justifiez vos réponses.

PARTIE 2: Microprocesseurs (20 pts)

Q. 6 $(6 \, pts)$ Co-processeur mathématique.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

- a) Définissez la pile du coprocesseur mathématique. Que contient-elle et comment est-elle organisée?
- b) Ecrivez les instructions assembleur qui permettent de calculer la racine carrée du déterminant (delta) d'une équation du second degré à coefficients réels $(ax^2 + bx + c = 0)$ et de stocker le résultat entier dans la variable racinedelta de 8 octets.

Les coefficients réels a, b et c de taille 8 octets chacun sont initialisés respectivement à 2.0, 5.0 et 4.0

Dans votre code, on doit retrouver éventuellement les sections : .data, .rodata, .bss, .text

Rappel: $delta = b^2 - 4ac$

$\mathbf{Q.7} \; (6 \, pts)$ Codage des instructions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

En vous aidant de la documentation fournie en annexe et en expliquant toute votre démarche, traduisez en langage machine (hexadécimal) les instructions assembleur suivantes :

MOV R13, 0x1234 DEC R13 ADD R9, [R13 + 8 * R15 + 0x9BA]

Q. 8 (8 pts) Interruptions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

- a) Qu'est-ce qu'une interruption?
- b) Quelles sont les différentes actions qui doivent être exécutées par le processeur lorsqu'une interruption a été signalée, identifée et prête à être executée.
 - Quelles sont les différentes actions qui doivent être exécutées par le processeur lorsque l'interruption se termine?
- c) Quel est le rôle de la table des interruptions? Quelle est sa localisation en mémoire ainsi que sa structure en mode réel et en mode protégé?

Documentation

Les codes binaires des différents registres

| AL, AX, EAX, RAX, R8L, R8W, R8D, R8 | 000 | AH, SP, ESP, RSP, R12L, R12W, R12D, R12 | 100 |
|---|-----|---|-----|
| CL, CX, ECX, RCX, R9L, R9W, R9D, R9 | 001 | CH, BP, EBP, RBP, R13L, R13W, R13D, R13 | 101 |
| DL, DX, EDX, RDX, R10L, R10W, R10D, R10 | 010 | DH, SI, ESI, RSI, R14L, R14W, R14D, R14 | 110 |
| BL, BX, EBX, RBX, R11L, R11W, R11D, R11 | 011 | BH, DI, EDI, RDI, R15L, R15W, R15D, R15 | 111 |


La structure du byte ModR/M



| Adressage | Exemple | ModR/M |
|------------------|-----------------|--------|
| registre | RAX | 1 1 |
| indirect | [RAX] | 0 0 |
| indirect + court | [RAX+10] | 0 1 |
| indirect + long | [RAX+800] | |
| direct | [adresse] | |
| indirect indexé | [RAX+4*RBX] | |
| indexé + court | [RAX+4*RBX+10] | |
| indexé + long | [RAX+4*RBX+800] | |

La structure du byte SIB

- Utilisé en complément à $\mathrm{ModR/M}$
- Pour les modes d'adressages indexés $(B+S\times I)$



 \boldsymbol{S} : facteur multiplicatif (scale)

$$2^{i} \Rightarrow 00 = 1 \times, 01 = 2 \times, 10 = 4 \times, 11 = 8 \times$$

 $m{I}\,:$ registre d'index $m{B}\,:$ registre de base

La structure du préfixe REX

| 0 1 | 0 | 0 | W | R | X | В |
|-------|---|---|---|---|---|---|
|-------|---|---|---|---|---|---|

Quelques opcodes

MOV — Move

| Opcode | Instruction | Op/En | 64-Bit Mode | Compat/Leg Mode | Description |
|-------------------|-------------------------|-------|-------------|-----------------|--|
| 88 /r | MOV r/m8,r8 | MR | Valid | Valid | Move $r8$ to $r/m8$. |
| REX + 88 /r | MOV r/m8***;r8*** | MR | Valid | N.E. | Move r8 to r/m8. |
| 89 /r | MOV r/m16,r16 | MR | Valid | Valid | Move r16 to r/m16. |
| 89 /r | MOV r/m32,r32 | MR | Valid | Valid | Move r32 to r/m32. |
| REX.W + 89 /r | MOV r/m64,r64 | MR | Valid | N.E. | Move r64 to r/m64. |
| 8A /r | MOV r8,r/m8 | RM | Valid | Valid | Move $r/m8$ to $r8$. |
| REX + 8A/r | MOV r8***,r/m8*** | RM | Valid | N.E. | Move $r/m8$ to $r8$. |
| 8B /r | MOV r16,r/m16 | RM | Valid | Valid | Move $r/ml\delta$ to $rl\delta$. |
| 8B /r | MOV r32,r/m32 | RM | Valid | Valid | Move r/m32 to r32. |
| REX.W + 8B/r | MOV r64,r/m64 | RM | Valid | N.E. | Move r/m64 to r64. |
| 8C /r | MOV r/m16,Sreg** | MR | Valid | Valid | Move segment register to r/m16. |
| REX.W + 8C /r | MOV r16/r32/m16, Sreg** | MR | Valid | Valid | Move zero extended 16-bit segment register to r16/r32/r64/m16. |
| REX.W + 8C/r | MOV r64/m16, Sreg** | MR | Valid | Valid | Move zero extended 16-bit segment register to r64/m16. |
| 8E /r | MOV Sreg,r/m16** | RM | Valid | Valid | Move $r/m16$ to segment register. |
| REX.W + 8E/r | MOV Sreg,r/m64** | RM | Valid | Valid | Move lower 16 bits of r/m64 to segment register. |
| A0 | MOV AL,moffs8* | FD | Valid | Valid | Move byte at (seg:offset) to AL. |
| REX.W + A0 | MOV AL,moffs8* | FD | Valid | N.E. | Move byte at (offset) to AL. |
| A1 | MOV AX,moffs16* | FD | Valid | Valid | Move word at (seg:offset) to AX. |
| A1 | MOV EAX,moffs32* | FD | Valid | Valid | Move doubleword at (seg:offset) to EAX. |
| REX.W + A1 | MOV RAX,moffs64* | FD | Valid | N.E. | Move quadword at (offset) to RAX. |
| A2 | MOV moffs8,AL | TD | Valid | Valid | Move AL to (seg:offset). |
| REX.W + A2 | MOV moffs8***,AL | TD | Valid | N.E. | Move AL to (offset). |
| A3 | MOV moffs16*,AX | TD | Valid | Valid | Move AX to (seg:offset). |
| A3 | MOV moffs32*,EAX | TD | Valid | Valid | Move EAX to (seg:offset). |
| REX.W + A3 | MOV moffs64*,RAX | TD | Valid | N.E. | Move RAX to (offset). |
| B0+ rb ib | MOV r8, imm8 | OI | Valid | Valid | Move imm8 to r8. |
| REX + B0+ rb ib | MOV r8***, imm8 | OI | Valid | N.E. | Move imm8 to r8. |
| B8+ rw iw | MOV r16, imm16 | OI | Valid | Valid | Move imm16 to r16. |
| B8+ rd id | MOV r32, imm32 | OI | Valid | Valid | Move imm32 to r32. |
| REX.W + B8+ rd io | MOV r64, imm64 | OI | Valid | N.E. | Move imm64 to r64. |
| C6 /0 ib | MOV r/m8, imm8 | MI | Valid | Valid | Move imm8 to r/m8. |
| REX + C6 /0 ib | MOV r/m8***, imm8 | MI | Valid | N.E. | Move imm8 to r/m8. |
| C7 /0 iw | MOV r/m16, imm16 | MI | Valid | Valid | Move imm16 to r/m16. |
| C7 /0 id | MOV r/m32, imm32 | MI | Valid | Valid | Move imm32 to r/m32. |
| REX.W + C7 /0 id | MOV r/m64, imm32 | MI | Valid | N.E. | Move imm32 sign extended to 64-bits to r/m64. |

^{*} The moffs 8, moffs 16, moffs 16, moffs 16 moffs 32 and moffs 64 operands specify a simple of fise treative to the segment base, where 8, 16, 32 and 64 refer to the size of the data. The address-size attribute of the instruction determines the size of the offset, either 16, 32 or 64 bits.

Instruction Operand Encoding

| Op/En | Operand 1 | Operand 2 | Operand 3 | Operand 4 |
|-------|-----------------|---------------|-----------|-----------|
| MR | ModRM:r/m (w) | ModRM:reg (r) | NA | NA |
| RM | ModRM:reg (w) | ModRM:r/m (r) | NA | NA |
| FD | AL/AX/EAX/RAX | Moffs | NA | NA |
| TD | Moffs (w) | AL/AX/EAX/RAX | NA | NA |
| OI | opcode + rd (w) | imm8/16/32/64 | NA | NA |
| MI | ModRM:r/m (w) | imm8/16/32/64 | NA | NA |

^{**} In 32-bit mode, the assembler may insert the 16-bit operand-size prefix with this instruction (see the following "Description" section for further information).

^{***}In 64-bit mode, $r/m\delta$ can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

DEC — Decrement by 1

| Opcode | Instruction | Op/En | 64-Bit Mode | Compat/Leg Mode | Description |
|---------------|-------------|-------|-------------|-----------------|-----------------------|
| FE /1 | DEC r/m8 | M | Valid | Valid | Decrement r/m8 by 1. |
| REX + FE /1 | DEC r/m8* | M | Valid | N.E. | Decrement r/m8 by 1. |
| FF /1 | DEC r/m16 | M | Valid | Valid | Decrement r/m16 by 1. |
| FF /1 | DEC r/m32 | M | Valid | Valid | Decrement r/m32 by 1. |
| REX.W + FF /1 | DEC r/m64 | M | Valid | N.E. | Decrement r/m64 by 1. |
| 48+rw | DEC r16 | О | N.E. | Valid | Decrement r16 by 1. |
| 48+rd | DEC r32 | О | N.E. | Valid | Decrement r32 by 1. |

 $[*] In 64-bit mode, r/m \\ 8 cannot be encoded to access the following by teregisters if a REX prefix is used: AH, BH, CH, DH.$

Instruction Operand Encoding

| Op/En | Operand 1 | Operand 2 | Operand 3 | Operand 4 |
|-------|--------------------|-----------|-----------|-----------|
| M | ModRM:r/m (r, w) | NA | NA | NA |
| 0 | opcode + rd (r, w) | NA | NA | NA |

ADD — Add

| Opcode | Instruction | Op/En | 64-bit Mode | Compat/Leg Mode | Description |
|------------------|------------------|-------|-------------|-----------------|--|
| 04 ib | ADD AL, imm8 | I | Valid | Valid | Add imm8 to AL. |
| 05 iw | ADD AX, imm16 | I | Valid | Valid | Add imm16 to AX. |
| 05 id | ADD EAX, imm32 | I | Valid | Valid | Add imm32 to EAX. |
| REX.W + 05 id | ADD RAX, imm32 | I | Valid | N.E. | Add imm32 sign-extended to 64-bits to RAX. |
| 80 /0 ib | ADD r/m8, imm8 | MI | Valid | Valid | Add imm8 to r/m8. |
| REX + 80 /0 ib | ADD r/m8*, imm8 | MI | Valid | N.E. | Add sign-extended imm8 to r/m8. |
| 81 /0 iw | ADD r/m16, imm16 | MI | Valid | Valid | Add $imm16$ to $r/m16$. |
| 81 /0 id | ADD r/m32, imm32 | MI | Valid | Valid | Add imm32 to r/m32. |
| REX.W + 81 /0 id | ADD r/m64, imm32 | MI | Valid | N.E. | Add imm32 sign-extended to 64-bits to r/m64. |
| 83 /0 ib | ADD r/m16, imm8 | MI | Valid | Valid | Add sign-extended imm8 to r/m16. |
| 83 /0 ib | ADD r/m32, imm8 | MI | Valid | Valid | Add sign-extended imm8 to r/m32. |
| REX.W + 83 /0 ib | ADD r/m64, imm8 | MI | Valid | N.E. | Add sign-extended imm8 to r/m64. |
| 00 /r | ADD r/m8, r8 | MR | Valid | Valid | Add $r8$ to $r/m8$. |
| REX + 00 /r | ADD r/m8*, r8* | MR | Valid | N.E. | Add r8 to r/m8. |
| 01 /r | ADD r/m16, r16 | MR | Valid | Valid | Add rl6 to r/ml6. |
| 01 /r | ADD r/m32, r32 | MR | Valid | Valid | Add r32 to r/m32. |
| REX.W + 01 /r | ADD r/m64, r64 | MR | Valid | N.E. | Add r64 to r/m64. |
| 02 /r | ADD r8, r/m8 | RM | Valid | Valid | Add r/m8 to r8. |
| REX + 02 /r | ADD r8*, r/m8* | RM | Valid | N.E. | Add r/m8 to r8. |
| 03 /r | ADD r16, r/m16 | RM | Valid | Valid | Add r/m16 to r16. |
| 03 /r | ADD r32, r/m32 | RM | Valid | Valid | Add r/m32 to r32. |
| REX.W + 03 /r | ADD r64, r/m64 | RM | Valid | N.E. | Add r/m64 to r64. |

^{*}In 64-bit mode, r/m8 can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

Instruction Operand Encoding

| Op/En | Operand 1 | Operand 2 | Operand 3 | Operand 4 |
|-------|------------------|---------------|-----------|-----------|
| RM | ModRM:reg (r, w) | ModRM:r/m (r) | NA | NA |
| MR | ModRM:r/m (r, w) | ModRM:reg (r) | NA | NA |
| MI | ModRM:r/m (r, w) | imm8/16/32 | NA | NA |
| I | AL/AX/EAX/RAX | imm8/16/32 | NA | NA |