

Haute École de Bruxelles-Brabant École Supérieure d'Informatique Bachelor en Informatique

# Microprocesseurs et Systèmes d'exploitation - Q2 Examen de première session

Nom:	Prénom:	Groupe:
------	---------	---------

#### **Directives**

- L'examen est composé de deux parties.
- Répondez sur des feuilles séparées; un papier ministre pour chaque partie de l'examen.
- Il est conseillé de lire l'entièreté de l'énoncé d'une question avant d'y répondre.
- Indiquez clairement sur CHAQUE FEUILLE que vous utilisez, votre nom, prénom, votre groupe, et l'intitulé de l'examen.
- N'oubliez pas d'entourer l'acronyme de votre professeur de Microprocesseurs.
- Vous rendrez toutes les feuilles utilisées.
- Vous devez utiliser un stylo à bille noir ou bleu ou un porte-plume pour vos réponses. (Pas de crayon, ni de rouge.)
- Vous pouvez répondre aux questions dans l'ordre de votre choix. Veuillez à bien identifier la question en début de réponse.
- Vous ne pouvez vous aider d'aucune note de cours pour répondre à cet examen.
- L'utilisation de la calculatrice est strictement interdite.
- Vous disposez de 1h30 + 1h00 pour deux parties de l'examen, soit une durée totale de 2h30.

#### PARTIE 1 : Systèmes d'exploitation (20 pts)

#### **Q. 1** (8 pts)

Dessinez dans les détails un système de fichiers FAT16 (VFAT) dont on a défini comme taille de cluster 4Kib et contenant :

- a) un répertoire /premier;
- b) un répertoire /premier/deuxieme;
- c) un fichier /premier/deuxieme/UnFichierAuNomLong contenant 10000 bytes;
- d) un fichier /premier contenant 1 seul byte.

#### **Q.** 2 (5 pts)

Soit un système de fichiers ext avec des blocs de taille 4KiB. Quelle taille a le plus grand fichier que l'on peut représenter dans ce système de fichiers? Justifiez votre réponse.

#### **Q. 3** (4 pts)

Dans un système de fichiers ext expliquez comment on peut trouver le nom d'un fichier en ne connaissant que le numéro d'un bloc qu'il utilise.

**Q. 4** (3 pts) Quel est le rôle de l'ordonnanceur?

#### PARTIE 2 : Microprocesseurs (20 pts)

#### ${f Q.~5}~(10\,pts)$ Fonctionnement du microprocesseur.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

Expliquez de manière claire et précise, en vous appuyant sur des schémas bien annotés d'une machine simplifiée, comment le processus représenté par l'extrait de code assembleur ci-dessous est exécuté par le microprocesseur.

ADD EAX, 0x7B donc le code machine en hexadécimal est 83 CO 7B.

L'explication partira du chargement du programme en mémoire centrale jusqu'à la fin de l'exécution de l'instruction. Indiquez chaque fois les cycles en cours, les étapes en cours ainsi que les valeurs exactes des registres impliqués. Supposez également qu'au démarrage du processus proprement dit (à la fin du chargement du programme en mémoire), l'instruction se trouve à l'adresse 0x1122, le registre eax contient 0x1a, et le contenu des autres registres est inconnu.

#### Q. 6 (6 pts) Codage des instructions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

En vous aidant de la documentation fournie en annexe et en expliquant toute votre démarche, traduisez en langage machine (binaire et hexadécimal) l'instruction assembleur suivante :

MOV RAX, [RBX + 2 \* RCX + 4] infinte\_loop: INC RAX

JMP infinte\_loop

#### **Q.** 7 (4 pts) Architecture avec ou sans pipeline.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

À partir d'un code source (un programme) contenant exactement 5 instructions, expliquez tout en faisant une comparaison, comment ce code (ce programme) est exécuté,

- a) sur un microprocesseur doté d'une architecture pipeline;
- b) et sur un microprocesseur sans architecture pipeline.

Explicitez le nombre cycles processeur nécessaires pour terminer l'exécution de ce code (ce programme) par chacun de ces microprocesseurs.

#### Documentation

#### Les codes binaires des différents registres

AL, AX, EAX, RAX, R8L, R8W, R8D, R8	000	AH, SP, ESP, RSP, R12L, R12W, R12D, R12	100
CL, CX, ECX, RCX, R9L, R9W, R9D, R9	001	CH, BP, EBP, RBP, R13L, R13W, R13D, R13	101
DL, DX, EDX, RDX, R10L, R10W, R10D, R10	010	DH, SI, ESI, RSI, R14L, R14W, R14D, R14	110
BL, BX, EBX, RBX, R11L, R11W, R11D, R11	011	BH, DI, EDI, RDI, R15L, R15W, R15D, R15	111


#### La structure du byte ModR/M



Adressage	Exemple	ModR/M
registre	RAX	1 1
indirect	[RAX]	0 0
indirect + court	[RAX+10]	0 1
indirect + long	[RAX+800]	
direct	[adresse]	
indirect indexé	[RAX+4*RBX]	
indexé + court	[RAX+4*RBX+10]	$\begin{array}{ c c c c c c c c c c c c c c c c c c c$
indexé + long	[RAX+4*RBX+800]	

#### La structure du byte SIB

- Utilisé en complément à  $\mathrm{ModR/M}$
- Pour les modes d'adressages indexés  $(B+S\times I)$



 $\boldsymbol{S}$  : facteur multiplicatif (scale)

$$2^{i} \Rightarrow 00 = 1 \times, 01 = 2 \times, 10 = 4 \times, 11 = 8 \times$$

 $m{I}\,:$  registre d'index  $m{B}\,:$  registre de base

#### La structure du préfixe REX

0   1	0	0	W	R	X	В
-------	---	---	---	---	---	---

#### Quelques opcodes

### MOV — Move

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
88 /r	MOV r/m8,r8	MR	Valid	Valid	Move $r8$ to $r/m8$ .
REX + 88 /r	MOV r/m8***;r8***	MR	Valid	N.E.	Move r8 to r/m8.
89 /r	MOV r/m16,r16	MR	Valid	Valid	Move r16 to r/m16.
89 /r	MOV r/m32,r32	MR	Valid	Valid	Move r32 to r/m32.
REX.W + 89 /r	MOV r/m64,r64	MR	Valid	N.E.	Move r64 to r/m64.
8A /r	MOV r8,r/m8	RM	Valid	Valid	Move $r/m8$ to $r8$ .
REX + 8A/r	MOV r8***,r/m8***	RM	Valid	N.E.	Move $r/m8$ to $r8$ .
8B /r	MOV r16,r/m16	RM	Valid	Valid	Move $r/ml\delta$ to $rl\delta$ .
8B /r	MOV r32,r/m32	RM	Valid	Valid	Move r/m32 to r32.
REX.W + 8B/r	MOV r64,r/m64	RM	Valid	N.E.	Move r/m64 to r64.
8C /r	MOV r/m16,Sreg**	MR	Valid	Valid	Move segment register to r/m16.
REX.W + 8C /r	MOV r16/r32/m16, Sreg**	MR	Valid	Valid	Move zero extended 16-bit segment register to r16/r32/r64/m16.
REX.W + 8C/r	MOV r64/m16, Sreg**	MR	Valid	Valid	Move zero extended 16-bit segment register to r64/m16.
8E /r	MOV Sreg,r/m16**	RM	Valid	Valid	Move $r/m16$ to segment register.
REX.W + 8E/r	MOV Sreg,r/m64**	RM	Valid	Valid	Move lower 16 bits of r/m64 to segment register.
A0	MOV AL,moffs8*	FD	Valid	Valid	Move byte at (seg:offset) to AL.
REX.W + A0	MOV AL,moffs8*	FD	Valid	N.E.	Move byte at (offset) to AL.
A1	MOV AX,moffs16*	FD	Valid	Valid	Move word at (seg:offset) to AX.
A1	MOV EAX,moffs32*	FD	Valid	Valid	Move doubleword at (seg:offset) to EAX.
REX.W + A1	MOV RAX,moffs64*	FD	Valid	N.E.	Move quadword at (offset) to RAX.
A2	MOV moffs8,AL	TD	Valid	Valid	Move AL to (seg:offset).
REX.W + A2	MOV moffs8***,AL	TD	Valid	N.E.	Move AL to (offset).
A3	MOV moffs16*,AX	TD	Valid	Valid	Move AX to (seg:offset).
A3	MOV moffs32*,EAX	TD	Valid	Valid	Move EAX to (seg:offset).
REX.W + A3	MOV moffs64*,RAX	TD	Valid	N.E.	Move RAX to (offset).
B0+ rb ib	MOV r8, imm8	OI	Valid	Valid	Move imm8 to r8.
REX + B0+ rb ib	MOV r8***, imm8	OI	Valid	N.E.	Move imm8 to r8.
B8+ rw iw	MOV r16, imm16	OI	Valid	Valid	Move imm16 to r16.
B8+ rd id	MOV r32, imm32	OI	Valid	Valid	Move imm32 to r32.
REX.W + B8+ rd io	MOV r64, imm64	OI	Valid	N.E.	Move imm64 to r64.
C6 /0 ib	MOV r/m8, imm8	MI	Valid	Valid	Move imm8 to r/m8.
REX + C6 /0 ib	MOV r/m8***, imm8	MI	Valid	N.E.	Move imm8 to r/m8.
C7 /0 iw	MOV r/m16, imm16	MI	Valid	Valid	Move imm16 to r/m16.
C7 /0 id	MOV r/m32, imm32	MI	Valid	Valid	Move imm32 to r/m32.
REX.W + C7 /0 id	MOV r/m64, imm32	MI	Valid	N.E.	Move imm32 sign extended to 64-bits to r/m64.

<sup>\*</sup> The moffs 8, moffs 16, moffs 16, moffs 16 moffs 32 and moffs 64 operands specify a simple of fise treative to the segment base, where 8, 16, 32 and 64 refer to the size of the data. The address-size attribute of the instruction determines the size of the offset, either 16, 32 or 64 bits.

#### Instruction Operand Encoding

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
MR	ModRM:r/m (w)	ModRM:reg (r)	NA	NA
RM	ModRM:reg (w)	ModRM:r/m (r)	NA	NA
FD	AL/AX/EAX/RAX	Moffs	NA	NA
TD	Moffs (w)	AL/AX/EAX/RAX	NA	NA
OI	opcode + rd (w)	imm8/16/32/64	NA	NA
MI	ModRM:r/m (w)	imm8/16/32/64	NA	NA

<sup>\*\*</sup> In 32-bit mode, the assembler may insert the 16-bit operand-size prefix with this instruction (see the following "Description" section for further information).

<sup>\*\*\*</sup>In 64-bit mode,  $r/m\delta$  can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

# INC — Increment by 1

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
FE /0	INC r/m8	M	Valid	Valid	Increment r/m byte by 1.
REX + FE / 0	INC r/m8*	M	Valid	N.E.	Increment r/m byte by 1.
FF /0	INC r/m16	M	Valid	Valid	Increment r/m word by 1.
FF /0	INC r/m32	M	Valid	Valid	Increment $r/m$ doubleword by 1.
REX.W + FF / 0	INC r/m64	M	Valid	N.E.	Increment $r/m$ quadword by 1.
40+ rw**	INC r16	0	N.E.	Valid	Increment word register by 1.
40+ rd	INC r32	0	N.E.	Valid	Increment doubleword register by 1

<sup>\*</sup> In 64-bit mode, r/m \$ cannot be encoded to access the following by teregisters if a REX prefix is used: AH, BH, CH, DH.

# Instruction Operand Encoding

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
M	ModRM:r/m (r, w)	NA	NA	NA
0	opcode + rd (r, w)	NA	NA	NA

# JMP — Jump

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
EB cb	JMP rel8	D	Valid	Valid	Jump short, RIP = RIP + 8-bit displacement sign extended to 64-bits
Е9 сw	JMP rel16	D	N.S.	Valid	Jump near, relative, displacement relative to next instruction. Not supported in 64-bit mode.
E9 cd	JMP rel32	D	Valid	Valid	Jump near, relative, RIP = RIP + 32-bit displacement sign extended to 64-bits
FF /4	JMP r/ml6	M	N.S.	Valid	Jump near, absolute indirect, address = zero-extended $r/m16$ . Not supported in 64-bit mode.
FF /4	JMP r/m32	M	N.S.	Valid	Jump near, absolute indirect, address given in $r/m32$ . Not supported in 64-bit mode.
FF /4	JMP r/m64	M	Valid	N.E.	Jump near, absolute indirect, RIP = 64-Bit offset from register or memory
EA cd	JMP ptr16:16	D	Inv.	Valid	Jump far, absolute, address given in operand
EA cp	JMP ptr16:32	D	Inv.	Valid	Jump far, absolute, address given in operand
FF /5	JMP m16:16	D	Valid	Valid	Jump far, absolute indirect, address given in m16:16
FF /5	JMP m16:32	D	Valid	Valid	Jump far, absolute indirect, address given in m16:32.
REX.W + FF /5	JMP m16:64	D	Valid	N.E.	Jump far, absolute indirect, address given in m16:64.

### Instruction Operand Encoding

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
D	Offset	NA	NA	NA
M	ModRM:r/m (r)	NA	NA	NA

<sup>\*\*</sup> 40H through 47H are REX prefixes in 64-bit mode.

# ADD - Add

Opcode	Instruction	Op/En	64-bit Mode	Compat/Leg Mode	Description	
04 ib	ADD AL, imm8	I	Valid	Valid	Add imm8 to AL.	
05 iw	ADD AX, imm16	I	Valid	Valid	Add imm16 to AX.	
05 id	ADD EAX, imm32	I	Valid	Valid	Add imm32 to EAX.	
REX.W + 05 id	ADD RAX, imm32	I	Valid	N.E.	Add imm32 sign-extended to 64-bits to RAX.	
80 /0 ib	ADD r/m8, imm8	MI	Valid	Valid	Add imm8 to r/m8.	
REX + 80 /0 ib	ADD r/m8*, imm8	MI	Valid	N.E.	Add sign-extended imm8 to r/m8.	
81 /0 iw	ADD r/m16, imm16	MI	Valid	Valid	Add imm16 to r/m16.	
81 /0 id	ADD r/m32, imm32	MI	Valid	Valid	Add imm32 to r/m32.	
REX.W + 81 /0 id	ADD r/m64, imm32	MI	Valid	N.E.	Add imm32 sign-extended to 64-bits to r/m64	
83 /0 ib	ADD r/m16, imm8	MI	Valid	Valid	Add sign-extended imm8 to r/m16.	
83 /0 ib	ADD r/m32, imm8	MI	Valid	Valid	Add sign-extended imm8 to r/m32.	
REX.W + 83 /0 ib	ADD r/m64, imm8	MI	Valid	N.E.	Add sign-extended imm8 to r/m64.	
00 /r	ADD r/m8, r8	MR	Valid	Valid	Add r8 to r/m8.	
REX + 00 /r	ADD r/m8*, r8*	MR	Valid	N.E.	Add r8 to r/m8.	
01 /r	ADD r/m16, r16	MR	Valid	Valid	Add r16 to r/m16.	
01 /r	ADD r/m32, r32	MR	Valid	Valid	Add r32 to r/m32.	
REX.W + 01 /r	ADD r/m64, r64	MR	Valid	N.E.	Add r64 to r/m64.	
02 /r	ADD r8, r/m8	RM	Valid	Valid	Add r/m8 to r8.	
REX + 02 /r	ADD r8*, r/m8*	RM	Valid	N.E.	Add r/m8 to r8.	
03 /r	ADD r16, r/m16	RM	Valid	Valid	Add r/m16 to r16.	
03 /r	ADD r32, r/m32	RM	Valid	Valid	Add r/m32 to r32.	
REX.W + 03 /r	ADD r64, r/m64	RM	Valid	N.E.	Add r/m64 to r64.	

<sup>\*</sup>In 64-bit mode, r/m8 can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

### Instruction Operand Encoding

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
RM	ModRM:reg (r, w)	ModRM:r/m (r)	NA	NA
MR	ModRM:r/m (r, w)	ModRM:reg (r)	NA	NA
MI	ModRM:r/m (r, w)	imm8/16/32	NA	NA
I	AL/AX/EAX/RAX	imm8/16/32	NA	NA