

Microprocesseurs et Systèmes d'exploitation - Q2**Examen de première session**

Nom:

Prénom:

Groupe:

Directives

- L'examen est composé de **deux** parties.
- Répondez sur des feuilles séparées ; un papier ministre pour chaque partie de l'examen.
- Il est conseillé de lire l'entièreté de l'énoncé d'une question avant d'y répondre.
- Indiquez clairement sur **CHAQUE FEUILLE** que vous utilisez, votre nom, prénom, votre groupe, et l'intitulé de l'examen.
- N'oubliez pas d'entourer l'acronyme de votre professeur de Microprocesseurs.
- Vous rendrez toutes les feuilles utilisées.
- Vous devez utiliser un stylo à bille noir ou bleu ou un porte-plume pour vos réponses. (Pas de crayon, ni de rouge.)
- Vous pouvez répondre aux questions dans l'ordre de votre choix. Veuillez à bien identifier la question en début de réponse.
- Vous ne pouvez vous aider d'aucune note de cours pour répondre à cet examen.
- L'utilisation de la calculatrice est strictement interdite.
- Vous disposez de 1h pour chacune des parties de l'examen, soit une durée totale de **2h00**.

PARTIE 1 : Systèmes d'exploitation (20 pts)

Q. 1 (6 pts)

Soit un système de fichiers **EXT**. Soit l'appel système **read** qui transfère **n** bytes en RAM depuis un fichier.

- a) À quoi correspond le premier paramètre de l'appel système **read** et comment obtient-on sa valeur ?
- b) Quelles informations (métadonnées du système et du fichier) sont nécessaires à l'appel système **read** pour localiser les bytes à transférer depuis le disque ?
- c) Où se trouvent ces informations (métadonnées) ?

Q. 2 (8 pts)

Soit un système de fichiers **ext** utilisant des blocs de 1Kib. Ce dernier contient deux répertoires **/premier** et **/premier/deuxieme** ainsi qu'un fichier **/premier/deuxieme/monfichier** de taille 4000 bytes.

- a) Dessinez de manière détaillée le contenu de ce système de fichiers après l'exécution des commandes suivantes :

```
cd /premier  
ln -s deuxieme/monfichier Lien
```
- b) Quelle taille a le fichier **Lien** ?
- c) Quels changements surviennent dans votre représentation si on exécute maintenant la commande :

```
rm monfichier
```

Q. 3 (2 pts)

Dans un système de fichiers en allocation contiguë avec des secteurs de 2048 bytes. Localisez le byte 8500 d'un fichier qui démarre au secteur 10.

Q. 4 (4 pts)

- a) Décrivez la technique de détection-reprise dans le cadre de la problématique des interblocages.
- b) Comment détecter ?
- c) Comment reprendre ?
- d) Quel comportement a le système d'exploitation Linux vis à vis de cette problématique.
- e) Justifiez le choix de linux.

PARTIE 2 : Microprocesseurs (20 pts)

Q. 5 (10pts) Interruptions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

- a) Qu'est-ce qu'une interruption ?
- b) Comment est-elle signalée, identifiée avant d'être prise en charge par le microprocesseur ?
- c) Donnez et expliquez les différentes actions à réaliser par le processeur avant le traitement d'une interruption. Quelles sont les différentes actions à réaliser par le processeur lorsqu'il termine le traitement d'une interruption ?
- d) Quel est le rôle de la table des interruptions ? Quelle est sa localisation en mémoire ainsi que sa structure en mode réel et en mode protégé ?
- e) Exécuter une interruption revient à exécuter son code. Où se trouve le code de l'interruption n°i en mode réel et en mode protégé ?

Q. 6 (4pts) Démarrage de l'ordinateur.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

- a) Qu'est-ce que le BIOS ? Quelle est sa localisation en mémoire ?
- b) Quelles sont les différentes actions effectuées par le BIOS dès son démarrage ?

Q. 7 (6pts) Codage des instructions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

En vous aidant de la documentation fournie en annexe et en expliquant toute votre démarche, traduisez en langage machine (binaire et hexadécimal) l'instruction assembleur suivante :


```
add r9, [rsi + 1025]
```

Documentation

Les codes binaires des différents registres

AL, AX, EAX, RAX, R8L, R8W, R8D, R8	000	AH, SP, ESP, RSP, R12L, R12W, R12D, R12	100
CL, CX, ECX, RCX, R9L, R9W, R9D, R9	001	CH, BP, EBP, RBP, R13L, R13W, R13D, R13	101
DL, DX, EDX, RDX, R10L, R10W, R10D, R10	010	DH, SI, ESI, RSI, R14L, R14W, R14D, R14	110
BL, BX, EBX, RBX, R11L, R11W, R11D, R11	011	BH, DI, EDI, RDI, R15L, R15W, R15D, R15	111


La structure du byte ModR/M



Adressage	Exemple	ModR/M							
registre	RAX	1	1						
indirect	[RAX]	0	0						
indirect + court	[RAX+10]	0	1						
indirect + long	[RAX+800]	1	0						
direct	[adresse]	0	0				1	0	1
indirect indexé	[RAX+4*RBX]	0	0				1	0	0
indexé + court	[RAX+4*RBX+10]	0	1				1	0	0
indexé + long	[RAX+4*RBX+800]	1	0				1	0	0

La structure du byte SIB

- Utilisé en complément à ModR/M
- Pour les modes d'adressages indexés
($B + S \times I$)



S : facteur multiplicatif (scale)

$$2^i \Rightarrow 00 = 1\times, 01 = 2\times, 10 = 4\times, 11 = 8\times$$

I : registre d'index

B : registre de base

La structure du préfixe REX

0	1	0	0	W	R	X	B
---	---	---	---	---	---	---	---

Quelques opcodes

ADD — Add

Opcode	Instruction	Op/En	64-bit Mode	Compat/Leg Mode	Description
04 <i>ib</i>	ADD AL, <i>imm8</i>	I	Valid	Valid	Add <i>imm8</i> to AL.
05 <i>iv</i>	ADD AX, <i>imm16</i>	I	Valid	Valid	Add <i>imm16</i> to AX.
05 <i>id</i>	ADD EAX, <i>imm32</i>	I	Valid	Valid	Add <i>imm32</i> to EAX.
REX.W + 05 <i>id</i>	ADD RAX, <i>imm32</i>	I	Valid	N.E.	Add <i>imm32</i> sign-extended to 64-bits to RAX.
80 0 <i>ib</i>	ADD <i>r/m8</i> , <i>imm8</i>	MI	Valid	Valid	Add <i>imm8</i> to <i>r/m8</i> .
REX + 80 0 <i>ib</i>	ADD <i>r/m8*</i> , <i>imm8</i>	MI	Valid	N.E.	Add sign-extended <i>imm8</i> to <i>r/m8</i> .
81 0 <i>iv</i>	ADD <i>r/m16</i> , <i>imm16</i>	MI	Valid	Valid	Add <i>imm16</i> to <i>r/m16</i> .
81 0 <i>id</i>	ADD <i>r/m32</i> , <i>imm32</i>	MI	Valid	Valid	Add <i>imm32</i> to <i>r/m32</i> .
REX.W + 81 0 <i>id</i>	ADD <i>r/m64</i> , <i>imm32</i>	MI	Valid	N.E.	Add <i>imm32</i> sign-extended to 64-bits to <i>r/m64</i> .
83 0 <i>ib</i>	ADD <i>r/m16</i> , <i>imm8</i>	MI	Valid	Valid	Add sign-extended <i>imm8</i> to <i>r/m16</i> .
83 0 <i>ib</i>	ADD <i>r/m32</i> , <i>imm8</i>	MI	Valid	Valid	Add sign-extended <i>imm8</i> to <i>r/m32</i> .
REX.W + 83 0 <i>ib</i>	ADD <i>r/m64</i> , <i>imm8</i>	MI	Valid	N.E.	Add sign-extended <i>imm8</i> to <i>r/m64</i> .
00 / <i>r</i>	ADD <i>r/m8</i> , <i>r8</i>	MR	Valid	Valid	Add <i>r8</i> to <i>r/m8</i> .
REX + 00 / <i>r</i>	ADD <i>r/m8*</i> , <i>r8*</i>	MR	Valid	N.E.	Add <i>r8</i> to <i>r/m8</i> .
01 / <i>r</i>	ADD <i>r/m16</i> , <i>r16</i>	MR	Valid	Valid	Add <i>r16</i> to <i>r/m16</i> .
01 / <i>r</i>	ADD <i>r/m32</i> , <i>r32</i>	MR	Valid	Valid	Add <i>r32</i> to <i>r/m32</i> .
REX.W + 01 / <i>r</i>	ADD <i>r/m64</i> , <i>r64</i>	MR	Valid	N.E.	Add <i>r64</i> to <i>r/m64</i> .
02 / <i>r</i>	ADD <i>r8</i> , <i>r/m8</i>	RM	Valid	Valid	Add <i>r/m8</i> to <i>r8</i> .
REX + 02 / <i>r</i>	ADD <i>r8*</i> , <i>r/m8*</i>	RM	Valid	N.E.	Add <i>r/m8</i> to <i>r8</i> .
03 / <i>r</i>	ADD <i>r16</i> , <i>r/m16</i>	RM	Valid	Valid	Add <i>r/m16</i> to <i>r16</i> .
03 / <i>r</i>	ADD <i>r32</i> , <i>r/m32</i>	RM	Valid	Valid	Add <i>r/m32</i> to <i>r32</i> .
REX.W + 03 / <i>r</i>	ADD <i>r64</i> , <i>r/m64</i>	RM	Valid	N.E.	Add <i>r/m64</i> to <i>r64</i> .

*In 64-bit mode, *r/m8* can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

Instruction Operand Encoding ¶

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
RM	ModRM.reg (r, w)	ModRM.r/m (r)	NA	NA
MR	ModRM.r/m (r, w)	ModRM.reg (r)	NA	NA
MI	ModRM.r/m (r, w)	<i>imm8/16/32</i>	NA	NA
I	AL/AX/EAX/RAX	<i>imm8/16/32</i>	NA	NA

MOV — Move

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
88 / <i>r</i>	MOV <i>r/m8</i> , <i>r8</i>	MR	Valid	Valid	Move <i>r8</i> to <i>r/m8</i> .
REX + 88 / <i>r</i>	MOV <i>r/m8*</i> , <i>r8*</i>	MR	Valid	N.E.	Move <i>r8</i> to <i>r/m8</i> .
89 / <i>r</i>	MOV <i>r/m16</i> , <i>r16</i>	MR	Valid	Valid	Move <i>r16</i> to <i>r/m16</i> .
89 / <i>r</i>	MOV <i>r/m32</i> , <i>r32</i>	MR	Valid	Valid	Move <i>r32</i> to <i>r/m32</i> .
REX.W + 89 / <i>r</i>	MOV <i>r/m64</i> , <i>r64</i>	MR	Valid	N.E.	Move <i>r64</i> to <i>r/m64</i> .
8A / <i>r</i>	MOV <i>r8</i> , <i>r/m8</i>	RM	Valid	Valid	Move <i>r/m8</i> to <i>r8</i> .
REX + 8A / <i>r</i>	MOV <i>r8*</i> , <i>r/m8*</i>	RM	Valid	N.E.	Move <i>r/m8</i> to <i>r8</i> .
8B / <i>r</i>	MOV <i>r16</i> , <i>r/m16</i>	RM	Valid	Valid	Move <i>r/m16</i> to <i>r16</i> .
8B / <i>r</i>	MOV <i>r32</i> , <i>r/m32</i>	RM	Valid	Valid	Move <i>r/m32</i> to <i>r32</i> .
REX.W + 8B / <i>r</i>	MOV <i>r64</i> , <i>r/m64</i>	RM	Valid	N.E.	Move <i>r/m64</i> to <i>r64</i> .
8C / <i>r</i>	MOV <i>r/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move segment register to <i>r/m16</i> .
REX.W + 8C / <i>r</i>	MOV <i>r16/r32/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move zero extended 16-bit segment register to <i>r16/r32/r64/m16</i> .
REX.W + 8C / <i>r</i>	MOV <i>r64/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move zero extended 16-bit segment register to <i>r64/m16</i> .
8E / <i>r</i>	MOV <i>Sreg</i> , <i>r/m16*</i>	RM	Valid	Valid	Move <i>r/m16</i> to segment register.
REX.W + 8E / <i>r</i>	MOV <i>Sreg</i> , <i>r/m64*</i>	RM	Valid	Valid	Move lower 16 bits of <i>r/m64</i> to segment register.
A0	MOV AL, <i>offset8*</i>	FD	Valid	Valid	Move byte at (<i>seg:offset</i>) to AL.
REX.W + A0	MOV AL, <i>offset8*</i>	FD	Valid	N.E.	Move byte at (<i>offset</i>) to AL.
A1	MOV AX, <i>offset16*</i>	FD	Valid	Valid	Move word at (<i>seg:offset</i>) to AX.
A1	MOV EAX, <i>offset32*</i>	FD	Valid	Valid	Move doubleword at (<i>seg:offset</i>) to EAX.
REX.W + A1	MOV RAX, <i>offset64*</i>	FD	Valid	N.E.	Move quadword at (<i>offset</i>) to RAX.
A2	MOV <i>offset8</i> , AL	TD	Valid	Valid	Move AL to (<i>seg:offset</i>).
REX.W + A2	MOV <i>offset8*</i> , AL	TD	Valid	N.E.	Move AL to (<i>offset</i>).
A3	MOV <i>offset16*</i> , AX	TD	Valid	Valid	Move AX to (<i>seg:offset</i>).
A3	MOV <i>offset32*</i> , EAX	TD	Valid	Valid	Move EAX to (<i>seg:offset</i>).
REX.W + A3	MOV <i>offset64*</i> , RAX	TD	Valid	N.E.	Move RAX to (<i>offset</i>).
B0+ <i>r8</i> <i>ib</i>	MOV <i>r8</i> , <i>imm8</i>	OI	Valid	Valid	Move <i>imm8</i> to <i>r8</i> .
REX + B0+ <i>r8</i> <i>ib</i>	MOV <i>r8*</i> , <i>imm8</i>	OI	Valid	N.E.	Move <i>imm8</i> to <i>r8</i> .
B8+ <i>rw</i> <i>iv</i>	MOV <i>r16</i> , <i>imm16</i>	OI	Valid	Valid	Move <i>imm16</i> to <i>r16</i> .
B8+ <i>rd</i> <i>id</i>	MOV <i>r32</i> , <i>imm32</i>	OI	Valid	Valid	Move <i>imm32</i> to <i>r32</i> .
REX.W + B8+ <i>rd</i> <i>io</i>	MOV <i>r64</i> , <i>imm64</i>	OI	Valid	N.E.	Move <i>imm64</i> to <i>r64</i> .
C6 0 <i>ib</i>	MOV <i>r/m8</i> , <i>imm8</i>	MI	Valid	Valid	Move <i>imm8</i> to <i>r/m8</i> .
REX + C6 0 <i>ib</i>	MOV <i>r/m8*</i> , <i>imm8</i>	MI	Valid	N.E.	Move <i>imm8</i> to <i>r/m8</i> .
C7 0 <i>iv</i>	MOV <i>r/m16</i> , <i>imm16</i>	MI	Valid	Valid	Move <i>imm16</i> to <i>r/m16</i> .
C7 0 <i>id</i>	MOV <i>r/m32</i> , <i>imm32</i>	MI	Valid	Valid	Move <i>imm32</i> to <i>r/m32</i> .
REX.W + C7 0 <i>id</i>	MOV <i>r/m64</i> , <i>imm32</i>	MI	Valid	N.E.	Move <i>imm32</i> sign extended to 64-bits to <i>r/m64</i> .

* The *offset16*, *offset32* and *offset64* operands specify *segment:offset:relative to this segment base*, where *16*, *32* and *64* refer to the size of the data. The address-size attribute of the instruction determines the size of the offset, either 16, 32 or 64 bits.

** In 32-bit mode, the assembler may insert the 16-bit operand-size prefix with this instruction (see the following “Description” section for further information).

***In 64-bit mode, *r/m8* can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

Instruction Operand Encoding ¶

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
MR	ModRM.r/m (w)	ModRM.reg (r)	NA	NA
RM	ModRM.reg (w)	ModRM.r/m (r)	NA	NA
FD	AL/AX/EAX/RAX	<i>offset8</i>	NA	NA
TD	<i>Mod8</i> (w)	AL/AX/EAX/RAX	NA	NA
OI	<i>opcode + rd</i> (w)	<i>imm8/16/32/64</i>	NA	NA
MI	ModRM.r/m (w)	<i>imm8/16/32/64</i>	NA	NA