

**Microprocesseurs et Systèmes d'exploitation - Q2**  
**Examen de seconde session**

Nom:

Prénom:

Groupe:

**Directives**

- L'examen est composé de **deux** parties.
- Répondez sur des feuilles séparées ; un papier ministre pour chaque partie de l'examen.
- Il est conseillé de lire l'entièreté de l'énoncé d'une question avant d'y répondre.
- Indiquez clairement sur **CHAQUE FEUILLE** que vous utilisez, votre nom, prénom, votre groupe, et l'intitulé de l'examen.
- N'oubliez pas d'entourer l'acronyme de votre professeur de Microprocesseurs.
- Vous rendrez toutes les feuilles utilisées.
- Vous devez utiliser un stylo à bille noir ou bleu ou un porte-plume pour vos réponses. (Pas de crayon, ni de rouge.)
- Vous pouvez répondre aux questions dans l'ordre de votre choix. Veuillez à bien identifier la question en début de réponse.
- Vous ne pouvez vous aider d'aucune note de cours pour répondre à cet examen.
- L'utilisation de la calculatrice est strictement interdite.
- Vous disposez de **1h30** pour la **PARTIE 1** et de **1h00** pour la **PARTIE 2** de l'examen, soit une durée totale de **2h30**.

## **PARTIE 1 : Systèmes d'exploitation (20 pts)**

### **Q. 1 (6 pts)**

- a) Expliquez le déroulement d'une demande de lecture en Multiprogrammation.
- b) Quels "bouts de code" ou programmes présents en RAM sont impliqués dans ce déroulement ?
- c) Que fait le code de l'Appel système read ?

### **Q. 2 (4 pts)**

Soit un ordonnanceur qui utilise 0,25 ms pour le changement de contexte. Soient 40 processus présents dont un élu. Le quantum est fixé à 20 ms.

Combien de temps un processus doit attendre le CPU si l'ordonnanceur utilise une gestion circulaire (chacun son tour : tourniquet) ?

### **Q. 3 (8 pts)**

Soit un système de fichiers ext quelconque avec des blocs de 1KiB.

Soit la suite de commandes suivantes :

```
cd /  
mkdir jardin  
cd jardin  
ls -lR /bin > brouette; crée le fichier brouette contenant 8773 caractères  
ln -s brouette cheval  
ln brouette charrue  
ln brouette chevre  
rm brouette
```

Détaillez dans un dessin le contenu de la partie de système de fichiers que vous pouvez deviner de la suite de commandes ci-dessus.

Vous choisirez les numéros de blocs/inodes obligatoirement parmi les numéros suivants : 2 56 66 76 86 96 11 21 31 41 51 61 71 81 91

### **Q. 4 (2 pts)**

Soit un système de fichiers en allocation contigüe et des secteurs de 2048 bytes.

Localiser le byte 15020 (numéro secteur et décalage) dans ce système de fichiers.

## PARTIE 2 : Microprocesseurs (20 pts)

### Q. 5 (10pts) Cycles du processeur.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

Expliquez de manière claire et précise, en vous appuyant sur des schémas bien annotés d'une machine simplifiée, comment le processus représenté par l'extrait de code assembleur ci-dessous est exécuté par le microprocesseur.

```
add r9, rax
```

Code machine (en hexadécimal) correspondant à l'instruction :

```
49 01 C1
```

L'explication partira du chargement du programme en mémoire centrale jusqu'à la fin de l'exécution de l'instruction. Indiquez chaque fois les cycles en cours, les étapes en cours ainsi que les valeurs exactes des registres impliqués.

Supposez également qu'au démarrage du processus proprement dit (à la fin du chargement du programme en mémoire), l'instruction `add r9, rax` se trouve à l'adresse `0x112233445566778F`, le registre `r9` contient `0x6A`, le registre `rax` contient `0x2F` et le contenu des autres registres est inconnu.

### Q. 6 (4pts) Adressage.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

Définissez les notions d'adresse physique et d'adresse logique. Expliquez le passage de l'adresse logique à l'adresse physique. Distinguez le fonctionnement en mode réel et en mode protégé.

### Q. 7 (6pts) Codage des instructions.

Supposez que l'on travaille sur un système à microprocesseurs 64 bits de la famille x86.

En vous aidant de la documentation fournie en annexe et en expliquant toute votre démarche, traduisez en langage machine (hexadécimal) l'instruction assembleur suivante :


```
add rsi, [4 * rdi + rbx + 100]
```

## Documentation

### Les codes binaires des différents registres

AL, AX, EAX, RAX, R8L, R8W, R8D, R8	000	AH, SP, ESP, RSP, R12L, R12W, R12D, R12	100
CL, CX, ECX, RCX, R9L, R9W, R9D, R9	001	CH, BP, EBP, RBP, R13L, R13W, R13D, R13	101
DL, DX, EDX, RDX, R10L, R10W, R10D, R10	010	DH, SI, ESI, RSI, R14L, R14W, R14D, R14	110
BL, BX, EBX, RBX, R11L, R11W, R11D, R11	011	BH, DI, EDI, RDI, R15L, R15W, R15D, R15	111


### La structure du byte ModR/M



Adressage	Exemple	ModR/M							
registre	RAX	1	1						
indirect	[RAX]	0	0						
indirect + court	[RAX+10]	0	1						
indirect + long	[RAX+800]	1	0						
direct	[adresse]	0	0				1	0	1
indirect indexé	[RAX+4*RBX]	0	0				1	0	0
indexé + court	[RAX+4*RBX+10]	0	1				1	0	0
indexé + long	[RAX+4*RBX+800]	1	0				1	0	0

### La structure du byte SIB

- Utilisé en complément à ModR/M
- Pour les modes d'adressages indexés  
( $B + S \times I$ )



$S$  : facteur multiplicatif (scale)

$$2^i \Rightarrow 00 = 1\times, 01 = 2\times, 10 = 4\times, 11 = 8\times$$

$I$  : registre d'index

$B$  : registre de base

### La structure du préfixe REX

0	1	0	0	W	R	X	B
---	---	---	---	---	---	---	---

Quelques opcodes

ADD — Add

Opcode	Instruction	Op/En	64-bit Mode	Compat/Leg Mode	Description
04 <i>ib</i>	ADD AL, <i>imm8</i>	I	Valid	Valid	Add <i>imm8</i> to AL.
05 <i>iv</i>	ADD AX, <i>imm16</i>	I	Valid	Valid	Add <i>imm16</i> to AX.
05 <i>id</i>	ADD EAX, <i>imm32</i>	I	Valid	Valid	Add <i>imm32</i> to EAX.
REX.W + 05 <i>id</i>	ADD RAX, <i>imm32</i>	I	Valid	N.E.	Add <i>imm32</i> sign-extended to 64-bits to RAX.
80 0 <i>ib</i>	ADD <i>r/m8</i> , <i>imm8</i>	MI	Valid	Valid	Add <i>imm8</i> to <i>r/m8</i> .
REX + 80 0 <i>ib</i>	ADD <i>r/m8*</i> , <i>imm8</i>	MI	Valid	N.E.	Add sign-extended <i>imm8</i> to <i>r/m8</i> .
81 0 <i>iv</i>	ADD <i>r/m16</i> , <i>imm16</i>	MI	Valid	Valid	Add <i>imm16</i> to <i>r/m16</i> .
81 0 <i>id</i>	ADD <i>r/m32</i> , <i>imm32</i>	MI	Valid	Valid	Add <i>imm32</i> to <i>r/m32</i> .
REX.W + 81 0 <i>id</i>	ADD <i>r/m64</i> , <i>imm32</i>	MI	Valid	N.E.	Add <i>imm32</i> sign-extended to 64-bits to <i>r/m64</i> .
83 0 <i>ib</i>	ADD <i>r/m16</i> , <i>imm8</i>	MI	Valid	Valid	Add sign-extended <i>imm8</i> to <i>r/m16</i> .
83 0 <i>ib</i>	ADD <i>r/m32</i> , <i>imm8</i>	MI	Valid	Valid	Add sign-extended <i>imm8</i> to <i>r/m32</i> .
REX.W + 83 0 <i>ib</i>	ADD <i>r/m64</i> , <i>imm8</i>	MI	Valid	N.E.	Add sign-extended <i>imm8</i> to <i>r/m64</i> .
00 <i>/r</i>	ADD <i>r/m8</i> , <i>r8</i>	MR	Valid	Valid	Add <i>r8</i> to <i>r/m8</i> .
REX + 00 <i>/r</i>	ADD <i>r/m8*</i> , <i>r8*</i>	MR	Valid	N.E.	Add <i>r8</i> to <i>r/m8</i> .
01 <i>/r</i>	ADD <i>r/m16</i> , <i>r16</i>	MR	Valid	Valid	Add <i>r16</i> to <i>r/m16</i> .
01 <i>/r</i>	ADD <i>r/m32</i> , <i>r32</i>	MR	Valid	Valid	Add <i>r32</i> to <i>r/m32</i> .
REX.W + 01 <i>/r</i>	ADD <i>r/m64</i> , <i>r64</i>	MR	Valid	N.E.	Add <i>r64</i> to <i>r/m64</i> .
02 <i>/r</i>	ADD <i>r8</i> , <i>r/m8</i>	RM	Valid	Valid	Add <i>r/m8</i> to <i>r8</i> .
REX + 02 <i>/r</i>	ADD <i>r8*</i> , <i>r/m8*</i>	RM	Valid	N.E.	Add <i>r/m8</i> to <i>r8</i> .
03 <i>/r</i>	ADD <i>r16</i> , <i>r/m16</i>	RM	Valid	Valid	Add <i>r/m16</i> to <i>r16</i> .
03 <i>/r</i>	ADD <i>r32</i> , <i>r/m32</i>	RM	Valid	Valid	Add <i>r/m32</i> to <i>r32</i> .
REX.W + 03 <i>/r</i>	ADD <i>r64</i> , <i>r/m64</i>	RM	Valid	N.E.	Add <i>r/m64</i> to <i>r64</i> .

\*In 64-bit mode, *r/m8* can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

Instruction Operand Encoding ¶

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
RM	ModRM.reg (r, w)	ModRM.r/m (r)	NA	NA
MR	ModRM.r/m (r, w)	ModRM.reg (r)	NA	NA
MI	ModRM.r/m (r, w)	<i>imm8/16/32</i>	NA	NA
I	AL/AX/EAX/RAX	<i>imm8/16/32</i>	NA	NA

MOV — Move

Opcode	Instruction	Op/En	64-Bit Mode	Compat/Leg Mode	Description
S8 <i>/r</i>	MOV <i>r/m8</i> , <i>r8</i>	MR	Valid	Valid	Move <i>r8</i> to <i>r/m8</i> .
REX + S8 <i>/r</i>	MOV <i>r/m8*</i> , <i>r8*</i>	MR	Valid	N.E.	Move <i>r8</i> to <i>r/m8</i> .
S9 <i>/r</i>	MOV <i>r/m16</i> , <i>r16</i>	MR	Valid	Valid	Move <i>r16</i> to <i>r/m16</i> .
S9 <i>/r</i>	MOV <i>r/m32</i> , <i>r32</i>	MR	Valid	Valid	Move <i>r32</i> to <i>r/m32</i> .
REX.W + S9 <i>/r</i>	MOV <i>r/m64</i> , <i>r64</i>	MR	Valid	N.E.	Move <i>r64</i> to <i>r/m64</i> .
SA <i>/r</i>	MOV <i>r8</i> , <i>r/m8</i>	RM	Valid	Valid	Move <i>r/m8</i> to <i>r8</i> .
REX + SA <i>/r</i>	MOV <i>r8*</i> , <i>r/m8*</i>	RM	Valid	N.E.	Move <i>r/m8</i> to <i>r8</i> .
S8 <i>/r</i>	MOV <i>r16</i> , <i>r/m16</i>	RM	Valid	Valid	Move <i>r/m16</i> to <i>r16</i> .
S8 <i>/r</i>	MOV <i>r32</i> , <i>r/m32</i>	RM	Valid	Valid	Move <i>r/m32</i> to <i>r32</i> .
REX.W + S8 <i>/r</i>	MOV <i>r64</i> , <i>r/m64</i>	RM	Valid	N.E.	Move <i>r/m64</i> to <i>r64</i> .
8C <i>/r</i>	MOV <i>r/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move segment register to <i>r/m16</i> .
REX.W + 8C <i>/r</i>	MOV <i>r16/r32/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move zero extended 16-bit segment register to <i>r16/r32/r64/m16</i> .
REX.W + 8C <i>/r</i>	MOV <i>r64/m16</i> , <i>Sreg*</i>	MR	Valid	Valid	Move zero extended 16-bit segment register to <i>r64/m16</i> .
SE <i>/r</i>	MOV <i>Sreg</i> , <i>r/m16*</i>	RM	Valid	Valid	Move <i>r/m16</i> to segment register.
REX.W + SE <i>/r</i>	MOV <i>Sreg</i> , <i>r/m64*</i>	RM	Valid	Valid	Move lower 16 bits of <i>r/m64</i> to segment register.
A0	MOV AL, <i>offset8*</i>	FD	Valid	Valid	Move byte at ( <i>seg:offset</i> ) to AL.
REX.W + A0	MOV AL, <i>offset8*</i>	FD	Valid	N.E.	Move byte at ( <i>offset</i> ) to AL.
A1	MOV AX, <i>offset16*</i>	FD	Valid	Valid	Move word at ( <i>seg:offset</i> ) to AX.
A1	MOV EAX, <i>offset32*</i>	FD	Valid	Valid	Move doubleword at ( <i>seg:offset</i> ) to EAX.
REX.W + A1	MOV RAX, <i>offset64*</i>	FD	Valid	N.E.	Move quadword at ( <i>offset</i> ) to RAX.
A2	MOV <i>offset8</i> , AL	TD	Valid	Valid	Move AL to ( <i>seg:offset</i> ).
REX.W + A2	MOV <i>offset8*</i> , AL	TD	Valid	N.E.	Move AL to ( <i>offset</i> ).
A3	MOV <i>offset16*</i> , AX	TD	Valid	Valid	Move AX to ( <i>seg:offset</i> ).
A3	MOV <i>offset32*</i> , EAX	TD	Valid	Valid	Move EAX to ( <i>seg:offset</i> ).
REX.W + A3	MOV <i>offset64*</i> , RAX	TD	Valid	N.E.	Move RAX to ( <i>offset</i> ).
B0+ <i>r8</i> <i>ib</i>	MOV <i>r8</i> , <i>imm8</i>	OI	Valid	Valid	Move <i>imm8</i> to <i>r8</i> .
REX + B0+ <i>r8</i> <i>ib</i>	MOV <i>r8*</i> , <i>imm8</i>	OI	Valid	N.E.	Move <i>imm8</i> to <i>r8</i> .
B8+ <i>rw</i> <i>iv</i>	MOV <i>r16</i> , <i>imm16</i>	OI	Valid	Valid	Move <i>imm16</i> to <i>r16</i> .
B8+ <i>rd</i> <i>id</i>	MOV <i>r32</i> , <i>imm32</i>	OI	Valid	Valid	Move <i>imm32</i> to <i>r32</i> .
REX.W + B8+ <i>rd</i> <i>io</i>	MOV <i>r64</i> , <i>imm64</i>	OI	Valid	N.E.	Move <i>imm64</i> to <i>r64</i> .
C6 0 <i>ib</i>	MOV <i>r/m8</i> , <i>imm8</i>	MI	Valid	Valid	Move <i>imm8</i> to <i>r/m8</i> .
REX + C6 0 <i>ib</i>	MOV <i>r/m8*</i> , <i>imm8</i>	MI	Valid	N.E.	Move <i>imm8</i> to <i>r/m8</i> .
C7 0 <i>iv</i>	MOV <i>r/m16</i> , <i>imm16</i>	MI	Valid	Valid	Move <i>imm16</i> to <i>r/m16</i> .
C7 0 <i>id</i>	MOV <i>r/m32</i> , <i>imm32</i>	MI	Valid	Valid	Move <i>imm32</i> to <i>r/m32</i> .
REX.W + C7 0 <i>id</i>	MOV <i>r/m64</i> , <i>imm32</i>	MI	Valid	N.E.	Move <i>imm32</i> sign extended to 64-bits to <i>r/m64</i> .

\* The *offset16*, *offset32* and *offset64* operands specify *segment:offset:relative to this segment base*, where *16*, *32* and *64* refer to the size of the data. The address-size attribute of the instruction determines the size of the offset, either 16, 32 or 64 bits.

\*\* In 32-bit mode, the assembler may insert the 16-bit operand-size prefix with this instruction (see the following “Description” section for further information).

\*\*\*In 64-bit mode, *r/m8* can not be encoded to access the following byte registers if a REX prefix is used: AH, BH, CH, DH.

Instruction Operand Encoding ¶

Op/En	Operand 1	Operand 2	Operand 3	Operand 4
MR	ModRM.r/m (w)	ModRM.reg (r)	NA	NA
RM	ModRM.reg (w)	ModRM.r/m (r)	NA	NA
FD	AL/AX/EAX/RAX	<i>offset8</i>	NA	NA
TD	<i>Mod8</i> (w)	AL/AX/EAX/RAX	NA	NA
OI	<i>opcode + rd</i> (w)	<i>imm8/16/32/64</i>	NA	NA
MI	ModRM.r/m (w)	<i>imm8/16/32/64</i>	NA	NA