CIU9872B_01(1.1)_EXT

芯片用户使用手册

V1.1

仅用于东信开发使用

北京中电华大电子设计有限责任公司
CEC Huada Electronic Design Co.,Ltd

2026 年 3 月

声　明

本手册的版权属北京中电华大电子设计有限责任公司所有。任何未经授权对本手册进行复印、印刷、出版发行的行为，都将被视为是对北京中电华大电子设计有限责任公司版权的侵害。北京中电华大电子设计有限责任公司保留对此行为诉诸法律的权力。

北京中电华大电子设计有限责任公司保留未经通知用户对本手册内容进行修改的权利。虽然我们已经核对本手册的内容，但是差错有时候难以完全避免，所以，我们会对手册的内容进行定期的审查，并在下一版的文件中作必要的修改。建议您在最终设计前从华大电子获取本文档的最新版本。

仅用于东信开发使用

变更记录

版本	修改描述	日期
V0.1	1、 首次发布	2024-08-23
V0.2	1、 删除第 5 章紧耦合 IP 中，关于 Cache 的描述 2、 5.3.2.1 更新安全扩展单元控制寄存器（SECR）位段说明 3、 8.1.2.1 更新寄存器表格前的文字说明，删除 IO 默认使能的描述 12.2 更新复位章节寄存器总表中 SYSMODULERST1 寄存器的偏移地址 4、 6.4.2.1 对 SYSCACON 寄存器 bit27 补充说明	2025-02-28
V0.3	1、 修改产品型号	2025-05-07
V1.0	1、升级版本到 V1.0	2025-11-22
V1.1	1、 更新 8.1.2 IOCTRL 寄存器章节 IO 编号信息 2、 6.4.2.1 更新 Cache RAM 无效说明 3、 更新第 7 章算法功能描述 4、 更新 8.3.3.2、8.3.3.3 章节寄存器描述 5、 更新 12.1.2.1 硬复位描述	2025-03-17

仅用于东信开发使用

引　言

[芯片介绍]

CIU9872B_01(1.1)_EXT 芯片采用 32-bit 玄铁 CPU 处理器，支持 AMBA 总线，支持超级用户模式和普通用户模式两种运行状态，实现了存储器映射的 EMMU 模块，多种防 SPA/DPA/DFA 攻击的安全属性设置、多种可设置的低功耗模式。芯片系统时钟为最高时钟为 88MHz，具有 20KB SRAM、4KB Icache/DCache、620KB NVM，21 个中断源和 4 个可配置的中断优先级。芯片串口支持 ISO7816-3 规范中 T=0/T=1 两种传输协议，可支持正、反向约定以及奇偶校验方式。芯片支持 8 个 GPIO 接口，7816 接口可复用为 GPIO 接口。芯片支持硬件 CRC32 校验、硬件 PKE 协处理器、DES 协处理器、AES 协处理器以及符合 AIS31-P2 标准的硬件随机数发生器。存储器安全管理机制可对算法提供高安全级别的保护。芯片具备 Watchdog、高低电压检测（VD）、高低频率检测（FD）、高低温度检测(TD)、光检测(LD)、电压毛刺检测器(GD)、电磁辐射检测器（EMD）、存储器数据加密、地址加扰等一系列的安全措施，具有较高的安全性。

[编写目的]

本手册适用于针对 CIU9872B_01(1.1)_EXT 芯片的应用软件开发人员，通过阅读本手册，开发人员能够掌握芯片硬件结构、CPU 特点、芯片各种工作模式、寻址方式和指令集、存储器组织结构、中断向量控制器、EMMU、各接口使用方式、Timer0/1/2、Watchdog、AES、DES、CRC32、PKE、随机数发生器、时钟、复位系统等模块以及芯片的安全保护机制，便于开发人员进行相应的软件开发。

[各章节内容介绍]

1　芯片简介

简单介绍芯片的硬件、安全特性。

2　引脚信息

给出芯片的模块封装和管芯压点信息。

3　芯片系统框图

给出芯片系统框图和模块简要说明。

仅用于芯信开发使用

4 CPU

详细介绍芯片 CPU 核，数据类型、数据存储格式、各工作模式、寄存器组织和异常中断等信息。

5 紧耦合 IP

描述向量中断控制器、安全扩展单元、功耗管理单元。

6 存储器组织

描述芯片的 EMMU 等内容。介绍芯片存储器结构以及 RAM、NVM(特指 NVM)的地址范围和操作方法。

7 算法协处理器

介绍芯片 AES、DES、PKE、CRC32 的特点及使用方法。

8 通讯接口

介绍 GPIO、SCI 特点及相关寄存器和使用方法。

9 DMA

介绍了芯片 DMA 的特点、相关寄存器和使用方法。

10 定时器

介绍芯片定时器 CTIM、Timer0/1/2、WDT 的特点、相关寄存器、功能描述及使用方法。

11 随机数发生器

介绍了芯片随机数发生器的特点、相关寄存器和使用方法。

12 复位系统

介绍了芯片的各种复位源和相关寄存器。

13 时钟系统

详细介绍芯片的时钟系统、相关寄存器和配置方法。

14 省电模式

介绍了芯片的各种省电模式和相关寄存器。

15 安全

仅用于东信开发使用

介绍了芯片的安全措施、安全传感器、SPA/DPA/FA/DFA 防护设计、存储器和总线保护、寄存器备份校验、自检、随机数保护机制及相关寄存器。

16 固件

简单介绍芯片管理程序和芯片 API 程序的功能及接口。

17 寄存器

描述芯片的 AHB 和 APB 相关寄存器的名称、地址、功能和使用权限。

18 电特性

介绍了芯片的 AC、DC 特性。

仅用于东信开发使用

术语、定义及缩略语

以下规定适用于本手册：

AHB 总线	Advanced High performance Bus，AMBA 片上总线中的高性能的系统总线，主要用于高性能模块(如 CPU、DMA 和 DSP 等)之间的连接。
APB 总线	Advanced Peripheral Bus，AMBA 片上总线中的外围总线，主要用于低带宽的周边外设之间的连接，如：串口、I2C 等。
AMBA 总线	Advanced Microcontroller Bus Architecture，该总线规范是 ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，是一个开放标准。
BE	Big-endian，大端模式。
Block	NVM 中块单位定义，为 32 个页。
CRC	Cyclic Redundancy Check，中文名称为循环冗余校验。它是一类重要的线性分组码，编码和解码方法简单，检错和纠错能力强。
CACHE	高速缓冲存储器
DPA	Differential Power Analysis，是一种利用指令的电流变化来分析密码算法和密码的方法，具有更强的攻击性和解密效率，它的的原理是：当芯片在执行不同的指令进行各种运算时，对应的功率消耗也相应变化。通过使用特殊的电子测量仪和数学统计技术，来检测和分析这些变化，从而得到芯片中的特定关键信息。
FA	Fault Attack，故障攻击，通过注入激光，电压毛刺等引起芯片误动作，利用错误结果进行攻击。
DFA	Differential Fault Attack，差分故障攻击，通过多次注入激光，电压毛刺等引起芯片误动作，分析多次错误结果，利用错误结果的差异获得密钥的攻击。
EMMU	Enhanced Memory Management Unit，增强型内存管理单元。
FIFO	First In First Out，先进先出。
FD	Frequency Detect sensor，频率检测传感器。
GD	Glitch Detect sensor，毛刺检测传感器。
GPIO	Gereral Programable Input Output，通用可编程输入输出口。
HCLK	AHB 总线时钟。
HE	High Endurance，高可靠性。
LD	Light Detect sensor，光检测传感器。
LE	Little-endian，小端模式。
MPU	Memory Proctection Unit，内存保护单元。

仅用于软件开发使用

Page	NVM 存储器的一页。
PCLK	APB 总线时钟。
POR	Power On Reset，上电复位。
PMU	Power Management Unit，功耗管理单元
RO	Read-Only，只读。
WO	Write-Only，只写。
PKE	公钥算法引擎。
SPA	Simple Power Analysis，简单功耗分析，通过直接观察功耗曲线，获得密码运算的加解密操作，运算位置等信息，进行攻击
TD	Temperature Detect sensor，温度检测传感器。
TOT	Total Failure，总失败检测。
VD	Voltage Detect sensor，电压检测传感器
WDT	Watchdog Timer，看门狗定时器。
NVIC	Nested Vectored Interrupt Controller 嵌套向量中断控制器
MPB	Map Block
NVM	Non Volatile Memory

仅用于东信开发使用

目录

1 芯片简介 1
1.1 硬件特性 1
1.2 安全特性 3
2 引脚信息 4
2.1 管脚定义 4
3 芯片系统框图 5
4 CPU 5
4.1 概述 5
4.2 编程模型 7
4.2.1 编程模式 7
4.2.2 堆栈 8
4.2.3 通用寄存器组（GPR） 8
4.2.4 控制及状态寄存器（CR） 9
4.2.5 程序签名机制 13
4.3 存储模型 13
4.3.1 数据格式 13
4.3.2 访问类型 15
4.4 异常处理 15
4.4.1 概述 15
4.4.2 异常处理过程 16
4.4.3 异常向量表 16
4.4.4 异常类型 17
4.4.5 异常优先级 19
4.5 内存保护单元 19
4.5.1 概述 19
4.5.2 控制寄存器说明 20
4.5.3 内存访问处理 22
4.5.4 内存保护单元设置 23
5 紧耦合 IP 23
5.1 内核定时器（CTIM） 23
5.2 向量中断控制器（VIC） 23
5.2.1 中断概述 23
5.2.2 中断状态位 25
5.2.3 中断优先级 26

仅用于东信开发使用

5.2.4 中断处理过程.....26
5.2.5 中断嵌套.....28
5.2.6 中断操作步骤.....30
5.2.7 中断控制寄存器.....30
5.3 安全扩展单元（SEU）.....38
5.3.1 安全机制.....38
5.3.2 安全控制寄存器.....38
5.4 功耗管理单元（PMU）.....39
5.4.1 功耗控制寄存器.....39
6 存储器组织.....40
6.1 存储器映射.....40
6.2 存储器管理单元.....43
6.2.1 存储区访问权限.....43
6.2.2 寄存器列表.....1
6.3 NVR 区存储结构.....3
6.3.1 工厂码区.....3
6.3.2 用户参数区.....4
6.4 CACHE 接口.....7
6.4.1 概述.....7
6.4.2 寄存器说明.....8
6.4.3 使用说明.....14
6.5 NVM 接口.....15
6.5.1 概述.....15
6.5.2 寄存器说明.....15
6.5.3 使用说明.....16
6.6 RAM 接口.....16
6.6.1 概述.....16
7 算法协处理器.....16
7.1 DES.....16
7.1.1 概述.....16
7.1.2 使用说明.....17
7.2 AES.....17
7.2.1 概述.....17
7.2.2 使用说明.....17
7.3 PKE.....17
7.3.1 概述.....17

仅用于东信开发使用

7.3.2 使用说明 17
7.4 CRC 17
7.4.1 概述 17
7.4.2 寄存器说明 18
7.4.3 使用说明 21
7.5 随机屏蔽绕线 24
7.5.1 概述 24
7.5.2 寄存器说明 24
7.5.3 使用说明 26
8 通讯接口 28
8.1 I/O 控制 28
8.1.1 概述 28
8.1.2 寄存器说明 28
8.1.3 使用说明 34
8.2 GPIO 35
8.2.1 概述 35
8.2.2 寄存器说明 35
8.2.3 使用说明 38
8.3 7816 接口 38
8.3.1 概述 38
8.3.2 时序说明 40
8.3.3 寄存器说明 42
8.3.4 使用说明 50
9 DMA 57
9.1 概述 57
9.2 寄存器说明 58
9.2.1 DMAC_CR，DMAC 控制寄存器 59
9.2.2 DMAC_CAx(x=0~3)，DMA 通道 x 配置 A 寄存器 61
9.2.3 DMAC_CBx(x=0~3)，DMA 通道 x 配置 B 寄存器 62
9.2.4 DMAC_SAx(x=0~3)，DMAC 通道 x 源地址寄存器 65
9.2.5 DMAC_DAx(x=0~3)，DMA 通道 x 目标地址寄存器 65
9.2.6 寄存器设置注意事项 65
9.3 使用说明 66
9.3.1 软件分块复制数据(块传输模式) 66
9.3.2 软件触发一次批量复制数据(突发传输模式) 66
9.3.3 接收指定大小的数据包(请求传输模式) 66

仅用于东信开发使用

10 定时器 67
10.1 CTIM 67
10.1.1 概述 67
10.1.2 寄存器说明 67
10.1.3 使用说明 69
10.2 TIMER0/1/2 70
10.2.1 概述 70
10.2.2 寄存器说明 70
10.2.3 使用说明 73
10.3 WDT 74
10.3.1 概述 74
10.3.2 寄存器说明 75
10.3.3 使用说明 76
11 随机数发生器 77
11.1 概述 77
11.2 使用说明 77
12 复位系统 77
12.1 概述 77
12.1.1 AON 域复位 78
12.1.2 Main 域复位 78
12.2 寄存器说明 78
12.2.1 外部接口状态寄存器（SYSINFST） 79
12.2.2 复位标志寄存器（SYSRSTFLAG） 80
12.2.3 复位源配置寄存器（SYSRSTCFG） 81
12.2.4 中断清除控制寄存器（SYSINTCLR） 83
12.2.5 中断源寄存器（SYSINTSRC） 83
12.2.6 中断源屏蔽寄存器（SYSINTMASK） 84
12.2.7 VD 电压检测标志寄存器（SYSVDFLAG） 84
12.2.8 模块复位寄存器 0（SYSMODULERST0） 85
12.2.9 模块复位寄存器 1（SYSMODULERST1） 85
12.2.10 寄存器复位配置寄存器（SYSREGRSTREQ） 85
12.2.11 传感器配置寄存器（SYSSNRCFG） 86
13 时钟系统 86
13.1 概述 86
13.2 寄存器说明 87
13.3 使用说明 91

仅用于乐信开发使用

14 省电模式 92
14.1 概述 92
14.1.1 正常工作模式（Normal Mode） 92
14.1.2 CPUHold 模式 92
14.1.3 Standby 模式 92
14.1.4 StopClock 模式 92
14.1.5 Powerdown 模式 92
14.2 寄存器说明 92
14.2.1 CPU HOLD 控制寄存器（SYSCPUHLDCON） 93
14.2.2 功耗模式控制寄存器（SYSPMDCON） 94
14.2.3 standby 唤醒配置寄存器（SYSSTDWKPCFG） 94
14.2.4 standby 唤醒控制寄存器（SYSSTDWKPCON） 94
14.2.5 standby 唤醒状态寄存器 1（SYSSTDWKPSTATUS1） 95
14.2.6 standby 唤醒状态寄存器 2（SYSSTDWKPSTATUS2） 96
14.2.7 powerdown 唤醒控制寄存器（SYSPWDWKPCON） 96
14.2.8 powerdown 唤醒状态寄存器（SYSPDWKPSTATUS） 96
14.3 功耗管理软件操作流程 97
15 安全 97
15.1 概述 97
15.2 寄存器说明 97
15.2.1 系统控制访问保护寄存器（SECREGPRT） 98
15.2.2 软件自检错误设置寄存器（SECSWCES） 98
15.2.3 安全自检寄存器（SECAUTOCHK） 100
15.2.4 运算时钟随机停止控制寄存器（SECRNDSTOP） 101
15.2.5 硬件置位安全复位标志寄存器（SECHWRSTFLG） 101
15.2.6 软件置位安全复位标志寄存器（SECSWRSTFLG） 103
16 固件 104
16.1 芯片管理程序 104
16.2 芯片 API 程序 104
17 寄存器 104
17.1 寄存器列表符号定义 104
18 电特性 105
18.1 推荐工作条件 105
18.2 功耗特性 106
18.3 直流特性（DC CHARACTERISTICS） 107

仅用于东信开发使用

表目录

表 2-1 管脚定义 4
表 4-1 处理器状态寄存器（PSR，CR<0, 0>） 9
表 4-2 向量基址寄存器（VBR，CR<1, 0>） 11
表 4-3 不同位宽 CPU 访问与总线数据的关系表 14
表 4-4 异常向量分配 16
表 4-5 异常优先级 19
表 4-6 CPU 内存保护设置 21
表 4-7 保护区大小配置和其对基址要求 22
表 4-8 中断源分配 23
表 4-9 VIC 控制寄存器列表 30
表 4-10 中断使能设置寄存器（VIC_ISER） 31
表 4-11 中断使能清除寄存器（VIC_ICER） 32
表 4-12 中断等待设置寄存器（VIC_ISPR） 32
表 4-13 中断等待清除寄存器（VIC_ICPR） 33
表 4-14 中断响应状态寄存器（VIC_IABR） 33
表 4-15 中断优先级设置寄存器 VIC_IPR0 34
表 4-16 中断优先级设置寄存器 VIC_IPR1 34
表 4-17 中断优先级设置寄存器 VIC_IPR2 34
表 4-18 中断优先级设置寄存器 VIC_IPR3 35
表 4-19 中断优先级设置寄存器 VIC_IPR4 35
表 4-20 中断优先级设置寄存器 VIC_IPR5 36
表 4-21 中断状态寄存器（VIC_ISR） 36
表 4-22 中断优先级阈值寄存器（VIC_IPTR） 36
表 4-23 低功耗唤醒设置寄存器（VIC_IWER） 37
表 4-24 低功耗唤醒清除寄存器（VIC_IWDR） 37
表 4-25 SEU 控制寄存器列表 38
表 4-26 安全扩展单元控制寄存器（SECR） 38
表 4-27 PMU 控制寄存器列表 39
表 4-28 功耗控制寄存器（PCR） 40
表 6-1 EMMU 寄存器列表 1
表 6-2 EMMU 控制寄存器（SYSEMMUCON） 1
表 6-3 安全算法数据区控制寄存器（SYSEMMUSD） 1
表 6-4 安全算法数据区起始地址寄存器（SYSSDSTADDR） 2
表 6-5 用户功能寄存器 1（SYSUSERFUNC1） 2
表 6-6 用户功能寄存器 2（SYSUSERFUNC2） 2

仅用于乐信开发使用

表 6-7 开关标记寄存器 1（SYSSWITCHTAG1） 3
表 6-8 开关标记寄存器 2（SYSSWITCHTAG2） 3
表 6-9 开关标记寄存器 3（SYSSWITCHTAG3） 3
表 6-10 开关标记寄存器 4（SYSSWITCHTAG4） 3
表 6-11 工厂码区结构 3
表 6-12 用户参数区结构 4
表 6-13 Cache 寄存器列表 8
表 6-14 Cache 控制寄存器（SYSCACON） 9
表 6-15 Cacheline 无效寄存器（SYSCALINV） 11
表 6-16 Cache 缓冲区 0 MASK 寄存器（SYSCAMASK0） 12
表 6-17 Cache 缓冲区 0 基址寄存器（SYSCAAREA0） 12
表 6-18 Cache 缓冲区 1MASK 寄存器（SYSCAMASK1） 13
表 6-19 Cache 缓冲区 1 基址寄存器（SYSCAAREA1） 13
表 6-20 Cache 缓冲区 2MASK 寄存器（SYSCAMASK2） 13
表 6-21 Cache 缓冲区 2 基址寄存器（SYSCAAREA2） 14
表 6-22 Cache 缓冲区 3MASK 寄存器（SYSCAMASK3） 14
表 6-23 Cache 缓冲区 3 基址寄存器（SYSCAAREA3） 14
表 6-24 NVM 寄存器列表 15
表 6-25 NVM 数据错误地址寄存器（SYSNVMDEADDR） 15
表 6-26 NVM 数据错误寄存器（SYSNVMDE） 16
表 6-27 RAM 逻辑地址和大小说明 16
表 7-1 CRC 寄存器列表 18
表 7-2 CRCCTRL 寄存器（CRCCTRL） 18
表 7-3 CRCRESULT 寄存器（CRCRESULT） 20
表 7-4 CRCFLAG 寄存器（CRCFLAG） 21
表 7-5 CRC32DATA 寄存器(CRCDATA) 21
表 7-11 随机屏蔽绕线寄存器列表 24
表 7-12 报警寄存器（RND_ERR） 25
表 7-13 随机数存储寄存器（RND_NUM） 25
表 7-14 自检寄存器（RND_CHECK） 25
表 8-1 IO 控制寄存器列表 28
表 8-2 IOCTRL IO 使能寄存器（IOCTRLEN） 29
表 8-3 IOCTRL 开漏控制寄存器（IOCTRLOD） 29
表 8-4 IOCTRL 驱动配置寄存器（IOCTRLDS） 29
表 8-5 IOCTRL 下拉使能寄存器（IOCTRLPDEN） 29
表 8-6 IOCTRL 上拉使能寄存器（IOCTRLPUEN） 30

仅用于客户开发使用

表 8-7 IOCTRL 硬件切换滤波使能寄存器（IOCTRLAUTO） 30
表 8-8 IOCTRL 复用配置寄存器（IOCTRLAF） 30
表 8-9 数字滤毛刺使能寄存器（IODGFEN） 31
表 8-10 数字滤毛刺配置寄存器（IODGFCFG） 31
表 8-11 模拟滤毛刺使能寄存器（IOCGFEN） 32
表 8-12 模拟滤毛刺配置寄存器（IOCGFCFG） 32
表 8-13 IOCTRL 信号源选择寄存器（IOCTRLSEL） 33
表 8-14 各 IO 配置与复用关系说明 34
表 8-15 GPIO 寄存器列表 35
表 8-16 GPIO 数据寄存器（GPIODATA） 36
表 8-17 GPIO 数据方向寄存器（GPIODIR） 36
表 8-18 GPIO 中断敏感条件寄存器（GPIOIS） 36
表 8-19 GPIO 中断双沿触发寄存器（GPIOIBE） 37
表 8-20 GPIO 中断事件寄存器（GPIOIEV） 37
表 8-21 GPIO 中断屏蔽寄存器（GPIOIE） 37
表 8-22 GPIO 原始中断状态寄存器（GPIORIS） 37
表 8-23 GPIO 中断掩码状态寄存器（GPIOMIS） 38
表 8-24 GPIO 中断清除控制寄存器（GPIOIC） 38
表 8-25 SCI 寄存器列表 42
表 8-26 SCI 数据缓冲区寄存器（SCISBUF） 42
表 8-27 SCI 控制寄存器（SCISCON） 43
表 8-28 SCI 状态寄存器（SCISSR） 45
表 8-29 ETU 设置寄存器（SCISCNT） 47
表 8-30 发送 FIFO 控制寄存器（SCITXFCR） 48
表 8-31 接收 FIFO 控制寄存器（SCIRXFCR） 48
表 8-32 自动发 60H 控制寄存器（SCIS60CON） 49
表 8-33 SCI DMA 控制寄存器（SCIDMACR） 49
表 9-1 DMAC_CR 寄存器（DMAC_CR） 59
表 9-2 DMA 通道 x 配置 A 寄存器（DMAC_CA[0~3]） 61
表 9-3 DMA 通道 x 配置 B 寄存器（DMAC_CB[0~3]） 62
表 9-4 DMAC_SAx 寄存器（DMAC_SA[0~3]） 65
表 9-5 DMAC_Dax 目标地址寄存器（DMAC_DA[0~3]） 65
表 10-1 CTIM 寄存器列表 67
表 10-2 CTIM 控制和状态寄存器（CORET_CSR） 67
表 10-3 CTIM 重装值寄存器（CORET_RVR） 68
表 10-4 CTIM 当前值寄存器（CORET_CVR） 68

仅用于东信开发使用

表 10-5 CTIM 校准值寄存器（CORET_CALIB） 69
表 10-6 Timer 寄存器列表 70
表 10-7 Timer 初值寄存器（Timer[0~2]Load） 71
表 10-8 Timer 当前计数值寄存器（Timer[0~2]Value） 71
表 10-9 Timer 控制寄存器（Timer[0~2]Control） 71
表 10-10 Timer 中断状态寄存器（Timer[0~2]IS） 72
表 10-11 Timer 中断源说明 73
表 10-12 WDT 寄存器列表 75
表 10-13 WDT 控制寄存器（WDTControl） 76
表 10-14 WDT 中断状态寄存器（WDTIS） 76
表 10-15 WDT 中断源列表 76
表 12-1 RSTMU 控制寄存器列表 78
表 12-2 外部接口状态寄存器（SYSINFST） 79
表 12-3 复位标志寄存器（SYSRSTFLAG） 80
表 12-4 复位源配置寄存器（SYSRSTCFG） 81
表 12-5 中断清除控制寄存器（SYSINTCLR） 83
表 12-6 中断源寄存器（SYSINTSRC） 83
表 12-7 中断源屏蔽寄存器（SYSINTMASK） 84
表 12-8 VD 电压检测标志寄存器（SYSVDFLAG） 84
表 12-9 软复位寄存器 0（SYSMODULERST0） 85
表 12-10 软复位寄存器 1（SYSMODULERST1） 85
表 12-11 寄存器复位配置寄存器（SYSREGRSTREQ） 85
表 12-9 传感器配置寄存器（SYSSNRCFG） 86
表 13-1 时钟系统寄存器列表 87
表 13-3 AHB1 时钟使能寄存器（SYSAHB1CLKEN） 87
表 13-4 AHB2 时钟使能寄存器（SYSAHB2CLKEN） 88
表 13-5 APB 时钟使能寄存器（SYSAPBCLKEN） 88
表 13-6 AHB1 时钟关闭寄存器（SYSAHB1CLKCLR） 89
表 13-7 AHB2 时钟关闭寄存器（SYSAHB2CLKCLR） 90
表 13-8 APB 时钟关闭寄存器（SYSAPBCLKCLR） 90
表 13-14 Timer2 控制寄存器（SYSCLKTIM2） 91
表 14-1PMU 寄存器列表 92
表 14-2 CPU HOLD 控制寄存器（SYSCPUHLDCON ） 93
表 14-3 功耗模式控制寄存器（SYSPMDCON） 94
表 14-4 standby 唤醒配置寄存器（SYSSTDWKPCFG） 94
表 14-5 唤醒控制寄存器（SYSSTDWKPCON） 95

仅用于物信开发使用

表 14-6 standby 唤醒状态寄存器 1（SYSSTDWKPSTATUS1） 95
表 14-7 standby 唤醒状态寄存器 2（SYSSTDWKPSTATUS2） 96
表 14-8 powerdown 唤醒控制寄存器（SYSPWDWKPCON ） 96
表 14-9 powerdown 唤醒状态寄存器（SYSPDWKPSTATUS） 96
表 15-1 SEC 寄存器列表 97
表 15-8 系统控制访问保护寄存器（SECREGPRT） 98
表 15-9 软件自检错误设置寄存器（SECSWCES） 98
表 15-10 安全自检寄存器（SECAUTOCHK） 100
表 15-11 运算时钟随机停止控制寄存器（SECRNDSTOP） 101
表 15-13 硬件置位安全复位标志寄存器（SECHWRSTFLG） 101
表 15-12 软件置位安全复位标志寄存器（SECSWRSTFLG） 103
表 17-1 寄存器列表符号说明 104
表 18-1 推荐工作条件 105
表 18-2 ISO7816 工作条件 105
表 18-3 SPI/I2C 工作条件 106
表 18-4 平均功耗 106
表 18-5 ISO7816 RST DC 特性 107
表 18-6 ISO7816 CLK DC 特性 107
表 18-7 ISO7816 IO DC 特性 107

图目录

图 3-1 芯片总体框图 5
图 4-1 CPU 结构 6
图 4-2 编程模型 7
图 4-3 CPU 正常工作模式切换 8
图 4-4 异常向量表偏移示意 12
图 4-5 大小端数据存储 14
图 4-6 寄存器数据结构 15
图 4-7 异常向量表索引过程 17
图 4-8 内存保护单元表项 20
图 4-9 中断状态示意 25
图 4-10 中断处理过程 27
图 4-11 中断嵌套优先级示例 28
图 4-12 中断嵌套时机条件示例 30
图 6-1 Memory Map 43
图 7-1 CRC32CTRL 配置说明 20

仅用于东信开发使用

图 7-2 CRC 编码操作流程图 22
图 7-3 CRC 校验操作流程图 24
图 7-4 自检使用流程图 26
图 7-5 正常工作使用流程图 27
图 8-1 GPIO 使用流程 38
图 8-2 系统示意图 39
图 8-3 串口发送时序（T=0，1 个保护位，且发送无奇偶校验错） 40
图 8-4 串口发送时序（T=1，1 个保护位） 40
图 8-5 串口发送时序（T=0，2 个保护位，无奇偶校验错） 41
图 8-6 串口发送时序（T=1，2 个保护位，无奇偶校验错） 41
图 8-7 串口接收时序（T=0，接收无奇偶校验错） 41
图 8-8 串口接收时序（T=0，接收奇偶校验错） 41
图 8-9 串口接收时序（T=1） 42
图 8-10 采用查询方式发送数据的流程图（T=0） 51
图 8-11 采用查询方式发送数据的流程图（T=1） 52
图 8-12 采用中断方式接收数据的流程图 53
图 8-13 采用查询方式接收一字节数据的流程图 54
图 8-14 自动发 0x60 流程图 55
图 8-15 自动返 ATR 首字节流程图 56
图 8-16 系统 Standby 进入和退出流程图 57
图 10-1 Timer 使用流程 74
图 10-2 WDT 使用流程 77

注 1：如果表、图很少可以不用体现表图目录，删除即可。

注 2：文中所以蓝色字体为说明性文字，编写实际文件时需要删除此类说明文字。

仅用于华信开发使用

1 芯片简介

CIU9872B_01(1.1)_EXT 芯片采用了玄铁 CPU 处理器和 AMBA 总线结构设计。

1.1 硬件特性

- CPU
  - 采用 32-bit 玄铁 RISC 系列国产核 CPU
  - 大端模式
  - RISC 精简指令集
  - 支持超级用户模式和普通用户模式两种运行状态
  - 具有多种防 SPA/DPA 攻击安全属性
  - 低功耗设计
  - 向量中断控制器
  - 寄存器奇偶校验
  - 21 个中断源
  - 优先级可配置
  - 支持 MPU 功能
- 总线结构
  - AHB 总线：符合 AMBA AHB 协议，用于挂接系统交互频繁、数据吞吐量大、性能要求高的外设模块，包括存储器系统、系统控制模块、AES、DES、PKE、CRC 等
  - APB 总线：符合 AMBA APB 协议，用于挂接与系统交互次数较少、数据量小、性能要求低的模块，包括 7816、RNG、Timer0/1/2、WDT、 GPIO 等
- 存储器
  - RAM
    - 系统 RAM：20KB
    - Icache/ DCache：4KB
  - NVM
    - User NVM 区：620KB（Common Flash 372KB，HE Flash 248KB）
    - Page Size 为 512B
    - 用户参数区：512B
    - 擦写次数 100K，HE Flash 热点区域支持 500K，数据保持 25 年
  - 7816 接口
    - 符合“ISO7816-3”规范要求
    - 符合“ETSI TS 102 221”规范要求
    - 支持 T＝0/1 协议

仅用于芯信开发使用

- 支持 8～2048 分频比
- 支持硬件自动发 60H
- 支持硬件自动发送 ATR 首字节（3B/3FH）
- 支持 16B 数据缓冲和 CRC 校验
- 支持正反向约定可配置
- 奇偶校验方式可配置
- 支持 7816 接口时钟频率 1~10MHz

- GPIO 接口
  - GPIO 端口缺省为输入状态，内部上拉
  - 每个 GPIO 都可根据需要配置成输入或输出
  - 当配置为输入时，写 GPIO 被忽略，读 GPIO 直接读入管脚数据
  - 当配置为输出时，写 GPIO 相当于写端口寄存器，通过端口寄存器将数据输出到管脚上
  - 当配置为输入时可以作为外部中断源，支持沿触发和电平触发两种中断方式
  - 中断使能可配置；
- PKE 协处理器
  - 支持 192~4096 位模乘、模加、模减、正数比较运算
  - 支持 192~4096 位乘法
  - 支持 192~4096 位模逆
  - 支持 192~521 位点加、倍点、点乘运算
- AES 协处理器
  - AES 算法加解密运算，支持 ECB 模式
  - 配合软件库，支持 CBC/CFB/OFB/CCM/GCM/CTR 模式运算
  - 支持 128/192/256 密钥长度
- DES 协处理器
  - 支持 DES/3DES　ECB/CBC 模式运算
  - 硬件 DES/3DES 算法支持 2-KEY 方式
- CRC32 校验协处理器
  - 可实现 16/32 位 CRC 计算
  - 16 位采用生成多项式：$X^{16}+X^{12}+X^5+1$
  - 32 位采用生成多项式：
    $x^{32}+x^{26}+x^{23}+x^{22}+x^{16}+x^{12}+x^{11}+x^{10}+x^8+x^7+x^5+x^4+x^2+x+1$
- 时钟系统
  - 系统时钟最高 88MHz
  - APB 总线时钟可配置为系统时钟的 1 或 2 分频

仅用于东信开发使用

- 外设模块的时钟可单独关闭，以降低功耗
- 协处理器时钟可单独配置

- 复位系统
  - 硬复位：
    - 上电复位
    - 管脚复位
    - 7816 接口复位
    - 寄存器复位
    - VD/TD/FD/LD/GD/EMD 检测异常复位
    - 其他安全复位
  - 软复位：
    - 指令复位
    - WDT 复位
- 低功耗系统
  - 正常工作模式
  - CPU Hold 模式
  - Standby 模式
  - StopClk 模式
  - Power Down 模式
- 工作范围
  - 接触工作电压： 1.62~5.5V
  - 接触外部时钟：1MHz~10MHz
  - 工作温度：消费级产品-25℃~85℃，工业级产品-40℃~105℃
  - ESD：6KV（HBM）

仅用于东信开发使用

1.2 安全特性

- 采用 32 位玄铁 CPU 安全处理器内核
- 支持超级用户和普通用户两种模式
- 支持存储器访问权限保护机制
- 电压检测/温度检测/频率检测/光检测/电压毛刺检测/电磁检测等安全传感器
- 复位毛刺过滤/时钟毛刺过滤
- 有源屏蔽层
- AES 硬件协处理器的专用硬件防 DPA/SPA 设计
- DES/3DES 硬件协处理器的专用硬件防 DPA/SPA 设计

- ECC 算法防 SPA/DPA/DFA 设计
- 存储器地址与数据加扰
- 存储器数据加密
- 存储器完整性保护校验
- 达到 AIS20[2011]/PTG.2（AIS31）标准的真随机数发生器
- 达到 AIS20[2011]/DRG.3 标准的伪随机数发生器
- 安全防护措施专用随机数
- 自检功能

2 引脚信息

2.1 管脚定义

表 2-1 管脚定义

Pin	管脚名	缺省	特性	描述
1	VCC	-	电源	系统电源
2	GND	-	地	系统地
3	7816_RST（IO0）	PU OFF/ PD ON	I	7816 接口复位信号，低电平有效，缺省内部下拉（当检测到 7816 接口后，下拉电阻自动断开）
			I/O	复用 1（双向）：GPIO0
				复用 2：芯片复位
4	7816_CLK（IO1）	PU OFF/ PD ON	I	7816 接口时钟信号，缺省内部下拉
			I/O	复用 1（双向）：GPIO1
			I	复用 2 JTAG CLK
5	7816_IO（IO2）	PU ON/ PD OFF	I/O	7816 接口数据信号，缺省内部上拉，软件可控制上/下拉电阻使能
			I/O	复用 1（双向）：GPIO2
			O	复用 2：JTAG IO
6	IO3	PU OFF/ PD OFF	I/O	缺省功能为 GPIO3，缺省输入输出断开，无上下拉；
7	IO4	PU OFF/ PD OFF	I/O	缺省功能为 GPIO4，缺省输入输出断开，无上下拉；
8	IO5	PU OFF/ PD OFF	I/O	缺省功能为 GPIO5，缺省输入输出断开，无上下拉；
9	IO6	PU OFF/ PD OFF	I/O	缺省功能为 GPIO6，缺省输入输出断开，无上下拉；
10	IO7	PU OFF/	I/O	缺省功能为 GPIO7，缺省输入输出断开，无上下拉；

仅用于华信开发使用

		PD OFF		

3 芯片系统框图




图 3-1 芯片总体框图

CIU9872B_01(1.1)_EXT 芯片以玄铁 RISC 国产核 CPU 为内核，提供 7816 和 GPIO 接口，提供硬件 DES/3DES、AES、PKE 协处理器，提供 CRC、TIMER、WDT、随机数发生器等多种外设模块。芯片提供灵活的存储器管理、安全管理机制，支持异常及事件等多种中断机制，提供了多种复位方式和时钟配置方式，并支持多种节电模式。

4 CPU

4.1 概述

芯片采用了玄铁 RISC 系列国产核 CPU，该 CPU 基于 16/32 位混合编码的 RISC 指令架构，实现了两级流水，支持一条 AMBA 总线，内置中断控制器、定时器、安全配置单元等，兼具低成本、低功耗、高性能和高安全的特点。

仅用于华大信息开发使用




图 4-1 CPU 结构

CPU 基于 16/32 位混合编码的 RISC 指令集，但指令宽度对用户透明，用户只需按照统一的格式进行编程，编译器会根据实际情况选用 16 或 32 位指令，既充分发挥了 32 位指令的性能优势，也利用了 16 位指令的代码密度优势。

CPU 为两级流水单发射结构，包括指令提取与译码（IF）、指令执行与退休（EX）两级，一个时钟周期至多发射一条指令，前一条指令未完成时，后续指令不会发射到执行单元。此流水线结构下，大多数指令执行仅需一个时钟周期，且可实现无延时的分支跳转，仅少数指令需要多个时钟周期。

CPU 提供了一条外部总线：AHB。总线符合 AMBA 3 AHB-Lite 协议，支持访问指令和数据。此外，CPU 通过内部总线矩阵单元（BMU）管理系统总线接口与内部的紧耦合 IP（TCIP）接口。

仅用于软件开发使用

4.2 编程模型




图 4-2 编程模型

4.2.1 编程模式

正常工作时分为两种工作模式，超级用户模式（Supervisor Mode）和普通用户模式（User Mode）。CPU 处于哪种工作模式由 PSR 寄存器中的 S 位决定：当 S 位为 1 时，CPU 工作于超级用户模式；当 S 位为 0 时，CPU 工作于普通用户模式。当 CPU 工作在超级用户模式时，可以通过将 PSR 的 S 位设为 0 进入普通用户模式；当 CPU 工作在普通用户模式时，通过引发异常进入超级用户模式。

CPU 复位时处于超级用户模式下。

仅用于东信开发使用




图 4-3 CPU 正常工作模式切换

两种模式下操作权限不同，区别主要体现在对寄存器的访问和特权指令的使用两个方面。普通用户模式用于运行用户程序，只允许访问那些指定给普通用户模式的寄存器；超级用户模式用于运行系统程序，可以访问所有的寄存器和使用特权指令，通过控制寄存器来进行超级用户操作。普通用户程序因此可以避免接触特权信息，而操作系统通过协调与普通用户程序的行为为普通用户程序提供管理和服务。

4.2.2 堆栈

普通用户模式和超级用户模式的堆栈指针（SP）独立。在普通用户模式下，只能访问普通用户自身的 SP；在超级用户模式下，不仅可以访问超级用户自身的 SP，还可以访问普通用户的 SP。对堆栈指针的访问均通过索引 R14 进行。

4.2.3 通用寄存器组（GPR）

通用寄存器组可在普通用户模式与超级用户模式下访问。

4.2.3.1 通用寄存器（R0~R15）

16 个 32 位通用寄存器 R0~R15。其中，R14 用作堆栈指针，R15 用作链接寄存器。

4.2.3.2 堆栈指针寄存器（SP）

堆栈指针 SP 通过寄存器 R14 进行索引，普通用户模式下，通过 R14 访问的是普通用户的 SP，超级用户模式下，通过 R14 访问的是超级用户的 SP。

特别地，普通用户的 SP 被映射为控制寄存器 CR<14, 1>，如果在超级用户模式下想访问普通用户的 SP，可通过 MFCR/MTCR 指令访问 CR<14, 1>来进行。

4.2.3.3 链接寄存器（LR）

R15 表示链接寄存器 LR，超级用户模式和普通用户模式共享 LR。

4.2.3.4 程序计数器（PC）

PC 包含了当前执行指令的地址。在指令执行和异常处理期间，CPU 会根据程序运行的情况自动调整 PC 值。

注意，PC 的最低位一直为零。

4.2.3.5 条件码/进位标志位（C）

条件码/进位标志位即 PSR 寄存器的最低位 C，反映某次操作的结果。C 位可以作为比较指令的结果被明确设置，也可以作为一些算术或逻辑指令的结果被不确定地设置，另外，

仅用于芯信开发使用

一些特殊的指令如 XTRB[0-3]等也会影响该位的值。

需要指出的是，C 位是 PSR 中唯一能在普通用户模式下访问的数据位。

4.2.4 控制及状态寄存器（CR）

控制及状态寄存器仅可在超级用户模式下访问，在普通用户模式下访问将产生特权违反异常。

4.2.4.1 处理器状态寄存器（PSR，CR<0, 0>）

PSR 被映射为控制寄存器 CR<0, 0>。

PSR 存储了当前处理器的状态和控制信息，包括 C 位、异常和中断控制以及其他一些控制位。在超级用户模式下，软件可以访问 PSR。

表 4-1 处理器状态寄存器（PSR，CR<0, 0>）

位置	名称	属性	复位值	功能
31	S	RW	1	用户模式设置位 0：CPU 工作在普通用户模式 1：CPU 工作在超级用户模式 复位和进入异常时 S 位由硬件置 1
29:27	-	-	0	保留
26	INS_CNT_EN	RW	0	指令计数使能位 0：指令计数机制不使能 1：指令计数机制使能
25	SIGN_STRONG	RW	0	签名模式控制位 0：使用颗粒度校验模式 1：使用完全校验模式
24	SIGN_EN	RW	0	签名使能位 0：程序签名不使能 1：程序签名使能
23:16	VEC	RW	0	异常向量号 用于异常发生时计算异常服务程序的入口地址： PC=[VEC×4+VBR]
15:10	-	-	0	保留
9	MM 注	RW	0	非对齐异常掩盖位 0：读取或存储的地址非对齐时，将产生非对齐异常，即异常不被掩盖 1：读取或存储的地址非对齐时，不产生非对齐异常，CPU 使用该非对齐地址对存储器进行非对齐访问，非对齐访问方式参见后文注

仅用于华信开发使用

				注：在任何情况下，只要多周期内存访问指令（如 STM、LDM、PUSH、POP、NIE、NIR、IPUSH、IPOP 等）发生地址非对齐，处理器都要响应非对齐异常
8	EE	RW	0	异常有效控制位 0：异常无效，此时除了中断异常之外（EE 为 0 时即便 IE 为 1 也不响应中断异常）的任何异常一旦发生，都会被 CPU 认为是不可恢复的异常 1：异常有效，所有的异常都会正常地响应（使用 EPSR 与 EPC 等影子寄存器） 进入异常服务程序时 EE 被自动清 0 注：用户程序欲使能异常处理时，需先设置 EE 为 1，否则发生异常时会进入不可恢复异常
7	IC	RW	0	中断控制位 0：中断只能在指令之间被响应 1：中断可在多周期指令执行完前被响应 注：受 IC 控制（可被打断）的多周期指令包括 LDM、STM、LDQ、STQ、PUSH、POP、IPUSH、IPOP、MULT；不受 IC 控制（不可被打断）的多周期指令包括 NIE、NIR、STOP/WAIT/DOZE（流水线未清空时）、LOAD/STORE（MM 为 1 且地址未对齐时）
6	IE	RW	0	中断有效控制位 0：中断无效 1：中断有效 进入异常服务程序时 IE 被自动清 0 注：如 EE 为 0，当 IE 为 1 时 CPU 不会响应中断
5:3	-	-	0	保留
2	BM	RW	0	二进制代码转译模式控制位 0：CPU 工作在非二进制代码转译模式（正常工作模式） 1：CPU 工作在二进制代码转译模式 BM 为 1 时将影响 LD/ST/BPUSH/BPOP 等指令的执行
1	-	-	0	保留
0	C	RW	0	条件码/进位标志位

注：非对齐的具体操作实现如下：

1) 地址为 1、2、3 的 word 读访问会在总线上出现两次 word 读操作，地址分别为 0 和 4。

2) 地址为 1 的 half word 读访问，会出现一次 word 读操作，地址为 0。

仅用于华大电子开发使用

3) 地址为 3 的 half word 读访问，会出现两次 word 读操作，地址为 0 和 4。

4) 地址为 1 的 word 写操作会在总线上出现地址为 1 的 byte 写，地址为 2 的 half word 写，地址为 4 的 byte 写。

5) 地址为 2 的 word 写操作会在总线上出现地址为 2 的 halfword 写，地址为 4 的 half word 写。

6) 地址为 3 的 word 写操作会在总线上出现地址为 3 的 byte 写，地址为 4 的 half word 写，地址为 6 的 byte 写。

7) 地址为 1 的 half word 写操作会在总线上出现地址为 1 的 byte 写，地址为 2 的 byte 写。

8) 地址为 3 的 half word 写操作会在总线上出现地址为 3 的 byte 写，地址为 4 的 byte 写。

一般地，PSR 可以通过以下方式更新：

- 异常响应更新 PSR

更新 PSR 是异常响应的一部分，异常发生时将更新 PSR 中的 S、VEC、IE、EE 位，对这些位的改动优先于异常服务程序向量入口地址的取址。

- RTE 指令更新 PSR

更新 PSR 作为 RTE 指令执行的一部分，可能会改变 PSR 中的所有位。其中对 S、IE、EE、BM 的改动优先于对返回 PC 的取址，对 VEC、MM、IC 和 C 位的改动优先于程序返回后第一条指令的执行。

- MTCR 指令更新 PSR

若目标寄存器是 CR<0, 0>的话，更新 PSR 将作为 MTCR 指令执行的一部分。此时可能会改变 PSR 中所有位的值，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

- PSRCLR、PSRSET 指令更新 PSR

更新 PSR 是 PSRCLR 和 PSRSET 指令执行的一部分，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

- BMCLR、BMSET 指令更新 PSR

BMCLR、BMSET 指令将更新 PSR 中的 BM 位，紧接着的指令、异常事件和中断响应将会采用新的 PSR 值。

4.2.4.2 向量基址寄存器（VBR，CR<1, 0>）

VBR 被映射为控制寄存器 CR<1, 0>。

VBR 用于保存异常向量表的基址。该寄存器包含 22 个高位有效位，10 个保留位（其值为 0）。复位时，VBR 为 0x00000000。

表 4-2 向量基址寄存器（VBR，CR<1, 0>）

位置	名称	属性	复位值	功能
31:10	VECTOR BASE	RW	0	异常向量表基址
9:0	-	-	0	保留

仅用于芯信开发使用




图 4-4 异常向量表偏移示意

复位时，VBR 值为 0，表示异常向量表位于零起始地址处。初始化阶段，程序可将异常向量表重定位至某处，并在 VBR 中保存向量表的基址，从而实现向量表的偏移。但是注意，偏移向量表必须以 1KB 为边界，即 VBR 的低 10 位必须为 0。

发生异常时，异常向量号位于 PSR.VEC 中，结合向量表偏移基址 VBR，则异常服务程序的入口地址自 VEC×4+VBR 处获取。复位时 VEC 和 VBR 均为 0，因此复位异常的入口地址固定从 0 地址处获取。

4.2.4.3 异常处理器状态寄存器（EPSR，CR<2, 0>）

EPSR 被映射为控制寄存器 CR<2, 0>。

EPSR 用于异常发生时保存之前的 PSR 值，详见异常处理。

4.2.4.4 异常程序计数器（EPC，CR<4, 0>）

EPC 被映射为控制寄存器 CR<4, 0>。

EPC 用于异常发生时保存之前的 PC 值，详见异常处理。

4.2.4.5 产品序号寄存器（CPUID，CR<13, 0>）

CPUID 被映射为控制寄存器 CR<13, 0>。

4.2.4.6 软复位控制寄存器（SRCR，CR<31, 0>）

SRCR 用以实现 CPU 指令软复位功能，通过 MTCR 指令向该寄存器中写入特定值（本芯片为 0xABCD1234）即可实现 CPU 软复位。

正常工作时，只有当处于超级用户模式且异常被使能（PSR.EE 为 1）时才能执行软复

位指令；调试运行时，只要异常被使能，即可执行软复位指令。

软复位会复位所有通用寄存器、控制寄存器，并使 CPU 向外发起一个软件复位标识信号。完成复位过程后，CPU 进入复位异常处理程序（即异常向量号为零的异常服务程序）。如果是调试模式下执行软复位，则软复位后保持在调试模式，但在退出调试模式后自动进入复位异常处理器程序。

读 SRCR 返回 0，另外，对 SRCR 写入除软复位对应的特定值之外的其他值将不产生任何效果。

4.2.5 程序签名机制

程序签名是为了防止程序被恶意攻击而篡改指令编码或者跳转目标地址的软硬件结合的安全机制。

程序签名对代码密度和程序效率有一定影响，程序编写时可针对关键部分采用签名机制。采用程序签名时，需要分别用一条指令来标记程序签名的开始和结束。在代码进行编译时，编译器就会自动在这段代码中插入开始或者结束签名的指令。

程序签名分为两种模式：完全校验模式和颗粒度校验模式。完全校验模式是所有跳转指令都必须作校验的安全度较高的模式；颗粒度校验模式是为了较少代码密度而只在部分跳转指令作校验的模式。两种模式通过 PSR 寄存器中的签名模式控制位控制。

4.3 存储模型

4.3.1 数据格式

本芯片中，CPU 存储数据处理为大端模式，低字节放在高地址中，如下图示意。

仅用于东信开发使用




图 4-5 大小端数据存储

不同位宽下的 CPU 访问与总线数据间的关系如下表所示，其中 R 为 GPR。

表 4-3 不同位宽 CPU 访问与总线数据的关系表

HSIZE [1:0]	HADDR [1:0]	大小端	HxDATA [31:24]	HxDATA [23:16]	HxDATA [15:8]	HxDATA [7:0]
00	00	-	-	-	-	R[7:0]
00	01	-	-	-	R[7:0]	-
00	10	-	-	R[7:0]	-	-
00	11	-	R[7:0]	-	-	-
01	00	LE	-	-	R[15:8]	R[7:0]
01	00	BE	-	-	R[7:0]	R[15:8]
01	10	LE	R[15:8]	R[7:0]	-	-
01	10	BE	R[7:0]	R[15:8]	-	-
10	00	LE	R[31:24]	R[23:16]	R[15:8]	R[7:0]
10	00	BE	R[7:0]	R[15:8]	R[23:16]	R[31:24]

支持标准补码的 2 进制整数。每个指令操作数的长度可以明确地编码在程序中（LOAD/STORE 指令），也可以隐含在指令操作中（index operation, byte extraction）。通常，

指令接收 32 位操作数，产生 32 位结果。




图 4-6 寄存器数据结构

4.3.2 访问类型

总线操作支持 32 位、16 位半字以及 8 位字节数据类型。

访问外部设备时，除 PKEDATA 外，其他寄存器只允许 32 位访问，非 32 位访问将产生访问错误异常。PKEDATA 支持 8 位、16 位、32 位访问。

访问 TCIP 相关接口时只能进行 32 位访问，非 32 位访问将造成不可预期的错误。

RAM 支持 8、16、32 位读写。

NVM 支持 8、16、32 位读，只支持 32 位写，8、16 位写操作将产生访问错误异常。

4.4 异常处理

4.4.1 概述

CPU 将复位、CPU 内部异常、外部中断等统称为异常。引起 CPU 内部异常的事件包括：非对齐错误、非法指令、特权违反、BKPT 和 TRAP 指令异常等；引起异常的外部事件包括：复位、读写访问错误、外部请求中断等。

发生异常时，CPU 保存当前指令运行的状态，通过异常向量表获取异常服务程序的入口，然后进入异常处理程序，在退出异常处理程序时恢复异常处理前的状态。

异常可在指令流水线的各个阶段被识别，并使后面的指令不改变 CPU 的状态。异常在指令的边界上被处理（对于中断异常，可通过配置 PSR.IC 决定是否可打断多周期指令），即 CPU 在指令退休时响应中断，并在 EPC 中保存退出异常处理时下一条被执行的指令的地址。考虑到执行性能，CPU 根据异常识别时的指令是否完成决定 EPC 存储哪一条指令的地址。例如，对于外部中断，如 PSR.IC=0，则被中断的指令将正常退休并改变 CPU 的状态，它的下一条指令的地址（PC+2，如当前指令是 16 位；PC+4，如当前指令是 32 位）将被保存在 EPC 中作为中断返回时指令的入口。对于外部中断，如 PSR.IC=1，且当前执行的指令是 LDM/STM/LDQ/STQ/PUSH/POP/IPUSH/IPOP/MULT 多周期指令，则当前指令将被打断，其地址被保存至 EPC 中，CPU 从中断返回时重新执行该条指令。对于访问错误指令，因为当前指令不能完成，它将异常退休且不改变 CPU 的状态，这条访问错误地址指令的地址将被保存 EPC 中，CPU 从中断返回时重新执行这条访问错误指令。

仅用于东信开发使用

4.4.2 异常处理过程

异常按以下步骤处理：

第一步，CPU 保存 PSR 和 PC 到影子寄存器 EPSR 和 EPC 中。

第二步，包括 4 个同时发生的子步骤：

- 将 PSR 的 S 位置 1，使 CPU 进入超级用户模式。
- 将 PSR 中的异常向量号 VEC 域更新为当前发生的异常向量号，以标识异常类别以及支持共享异常服务的情况。CPU 根据具体异常获得异常向量号。对于向量中断，异常向量号由外部中断控制器提供；对于其它的异常，CPU 根据内部逻辑决定异常向量号。
- 将 PSR 中的异常使能位 EE 清零，禁止异常响应。EE 位为零时发生的异常（中断异常除外，EE 为零时中断异常不响应）将导致不可恢复的错误异常，即 EE 位被清零后 CPU 只能处理不可恢复的错误异常。不可恢复的错误异常发生时，EPSR 和 EPC 也会被更新。
- 将 PSR 中的中断使能位 IE 清零，禁止响应中断。

第三步，CPU 计算异常服务程序的第一条指令的地址并将控制权转交给异常服务程序。CPU 从 VEC×4+VBR 所指向的异常向量表处读取异常服务程序的入口地址，将此地址装载入 PC（PC 的最低位始终是 0，与异常向量表中取得的异常程序入口地址的最低位无关）。自此，CPU 开始执行异常服务程序。

当异常服务程序执行完毕时，CPU 通过执行 RTE 指令从异常服务程序返回。RTE 指令利用保存在 EPSR 和 EPC 寄存器中的上下文从异常服务程序中返回。

注：对于支持中断嵌套的中断服务程序，通过 NIR 指令从中断服务程序返回，详见 5.2 节 VIC。

4.4.3 异常向量表

异常发生时，CPU 通过异常向量表获取异常服务程序的入口。CPU 支持 256 字节的向量表，包含 64 个异常向量。前 30 号向量用作 CPU 内部定义的异常向量，第 31 号向量留给软件用于指向系统描述符的指针，后 32 个向量用于外部设备。每个异常分配一个 6 位的向量号，CPU 响应异常请求时锁存此向量。

CPU 异常向量分配如下表所示。

表 4-4 异常向量分配

向量号	向量偏移	向量分配
0	0x00	复位异常
1	0x04	非对齐访问异常
2	0x08	访问错误异常
3	0x0C	保留
4	0x10	非法指令异常
5	0x14	特权违反异常

仅用于华大信息开发使用

6	0x18	保留
7	0x1C	断点异常（BKPT）
8	0x20	不可恢复错误异常
9~15	0x24~0x3C	保留
16~19	0x40~0x4C	陷阱异常（TRAP #0~3）
20~30	0x50~0x78	保留
31	0x7C	系统描述符指针
32~63	0x80~0xFC	外部中断 IRQ0~IRQ31，详见 VIC

异常向量表的基址由 VBR 寄存器定义。复位时 VBR 为 0，且复位向量偏移为 0（PSR 中 VEC 为 0），因此复位异常的向量入口始终位于零地址处。一旦完成复位初始化，则可以通过 VBR 寄存器将异常向量表定位至其他区域。

复位异常及其他异常的异常向量表索引过程如下图示意。




图 4-7 异常向量表索引过程

4.4.4 异常类型

4.4.4.1 复位异常（向量偏移 0x00）

复位异常是所有异常中优先级最高的，用于系统初始化和发生重大故障后恢复系统。复位会中止 CPU 的所有操作，被中止的操作不可恢复。

复位异常设置 PSR.S 为 1 使 CPU 工作在超级用户模式，将 PSR.IE 和 PSR.EE 清零以禁止异常和中断响应。同时 VBR 也被清零，异常向量表的基准地址即为全零，复位异常的向量号为 0x0，因此 CPU 从异常向量表中以偏移地址 0x0 读取异常向量入口地址，将其装载入 PC，从而控制权转向复位异常处理程序。

仅用于东信开发使用

4.4.4.2 非对齐访问异常（向量偏移 0x04）

CPU 试图进行非对齐地址访问时会发生地址非对齐访问异常，EPC 指向试图进行非对齐访问的指令。通过设置 PSR.MM=1，此异常可以被屏蔽，CPU 会忽略对数据的对齐检查，而使用该非对齐地址对存储器进行非对齐访问。

CPU 的非对齐访问异常只可能发生在数据访问上。在任何情况下，如果拆分数据访问指令（如 LDM、STM、PUSH、POP、NIE、NIR、IPUSH、IPOP 等）发生地址非对齐，CPU 都要响应非对齐访问异常。

4.4.4.3 访问错误异常（向量偏移 0x08）

当外部总线接口返回访问错误信号时（TCIP 寄存器访问违反、访问未定义空间等），CPU 内部将产生访问错误异常，EPC 指向该错误访问的指令。

4.4.4.4 非法指令异常（向量偏移 0x10）

CPU 译码时如果发现了没有实现的指令，该指令不会被执行而进入非法指令异常处理，EPC 指向该非法指令。

4.4.4.5 特权违反异常（向量偏移 0x14）

为了保护系统安全，一些指令被授予了特权，它们只能在超级用户模式下被执行，如果试图在普通用户模式下执行这些特权指令将产生特权违反异常。特权指令包括：MFCR、MTCR、PSRSET、PSRCLR、RTE、STOP、WAIT、DOZE。

CPU 发现特权违反时，在执行该指令前进行异常处理。EPC 指向该特权指令。

4.4.4.6 断点异常（向量偏移 0x1C）

CPU 提供了断点指令 BKPT，为其分配了断点异常向量，（在 HAD 的控制和状态寄存器 CSR 的 FDB 位为 0 时）当执行 BKPT 指令时进入断点异常处理，EPC 指向该指令。

4.4.4.7 不可恢复错误异常（向量偏移 0x20）

当 PSR 中 EE 位为零时，除复位异常和中断异常外的其他异常会产生不可恢复的异常，因为这时用于异常恢复的信息（EPS 和 EPSR）可能由于不可恢复的错误而被改写。

由于软件在 PSR 中 EE 为零时应该已排除了异常事件发生的可能，此不可恢复错误异常一般意味着有系统错误。在不可恢复错误异常的服务程序中，引起不可恢复错误异常的异常类型是不确定的。

4.4.4.8 陷阱异常（向量偏移 0x40~0x4C）

TRAP #n 指令将产生陷阱异常，可用于用户程序的系统调用，发生陷阱异常时，EPC 指向 TRAP 指令。

4.4.4.9 中断异常（向量偏移 0x80~0xFC）

CPU 通过向量中断控制器（VIC）来管理外部中断。当外部设备需要向 CPU 请求服务或发送所需信息时，可向 VIC 发出中断请求 IRQ0~IRQ31，VIC 根据中断源的情况向内部处理器提供中断请求和相应的中断向量号。

默认情况下（PSR.IC=0），中断在指令的边界被响应，如果设置 PSR.IC=1，则在多周期指令（LDM/STM/PUSH/POP/IPUSH/IPOP）执行的过程中中断可以将其打断，从而缩短

仅用于无信开发使用

中断响应延时。多周期指令 NIE 不可响应中断，NIR 只在指令执行的末尾响应中断，不能被中断打断。

发生中断异常时，EPC 指向被打断的指令。

关于中断异常的更多信息参见 10.3 向量中断控制器（VIC）。

4.4.5 异常优先级

根据异常的特性和被处理的先后关系，CPU 把将异常的优先级分为 5 级，1 代表最高优先级，5 代表最低优先级，值得注意的是，在第 4、5 优先级里，几个异常共享一个优先级，因为它们具有互斥性。

复位异常比较特殊，其具有最高优先级，发生时立即响应。

在 CPU 中，多个异常可以同时发生，此时拥有最高优先级的异常最先被处理，CPU 在异常返回后，重新执行产生异常的指令时，其余的异常可以重现。

如 PSR 的 EE 位被清零，当异常发生时，处理器处理的是不可恢复错误异常。

表 4-5 异常优先级

优先级	异常	特征
1	复位异常	CPU 中止所有程序运行，初始化系统
2	非对齐访问异常	在相关的指令退休后，CPU 保存上下文并处理异常
3	中断异常	如果 PSR.IC=0，中断在指令退休后被响应 如果 PSR.IC=1，中断在多周期指令完成之前被响应
4	不可恢复错误异常 访问错误异常	在相关的指令退休后，CPU 保存上下文并处理异常
5	非法指令异常 特权违反异常 陷阱异常 断点异常	在相关的指令退休后，CPU 保存上下文并处理异常

4.4.5.1 异常发生时的调试请求处理

如果在异常发生的同时 CPU 接收到了调试请求信号，先进入调试模式，CPU 退出调试模式后，产生异常的指令重新被执行。

4.5 内存保护单元

4.5.1 概述

在受保护的系统中，主要有两类资源的访问需要被监视：存储器系统和外围设备。内存保护单元负责对存储器系统（包括外围设备）的访问合法性进行检查，其主要功能包括：

1）判定当前工作模式下 CPU 是否具备对内存地址的读/写访问权限。

2）获取该访问地址的附加属性，包括安全属性，是否可执行等。

内存保护单元支持 N 个表项（N 为 1~4 可配置），可对 N 个区域的访问权限和属性

仅用于芯信息使用

进行设置。每个表项通过 0-7 的号码来标识和索引。内存保护单元的表项内容如下：




图 4-8 内存保护单元表项

其中：

EN：表示该区域是否生效；

Base Address：表示该区域的起始地址；

Size：表示该区域的大小；

S：表示该区域的安全属性；

NX：表示该区域取指的可执行性；

AP：表示该区域的访问权限；

4.5.2 控制寄存器说明

4.5.2.1 内存保护配置寄存器（CCR）

内存保护配置寄存器用来配置内存保护区，Endian 模式，以及系统和处理器的时钟比。

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reset	0															
	0															

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0		BE_V2	0		SCK			BE	0					MP	
Reset	0		0	0		-			-	0					0	

BE_V2-V2 版本大小端：

当 BE_V2 为 0 时，非 V2 版本大小端；

当 BE_V2 为 1 时，V2 版本大小端；

该位与 BE 一起决定处理器具体工作的大小端模式，该位仅在 BE 为 1 时起作用；

BE_V2 在 power on reset 时被配置且不能在之后改变，CPU 上有对应引脚引出。

SCK-系统和处理器的时钟比：

该位用来表示系统和处理器的时钟比，其计算公式为：时钟比＝ SCK ＋ 1，CPU 上有对应引脚引出。SCK

在 power on reset 时被配置且不能在之后改变。

该域目前没有任何功能，只供软件查询。

BE-Endian 模式：

当 BE 为 0 时，小端；

当 BE 为 1 时，大端；

BE 在 power on reset 时被配置且不能在之后改变，CPU 上有对应引脚引出。

MP-内存保护设置位：

MP 用来设置 MPU 是否有效，如下表：

仅用于东信开发使用

表 4-6 CPU 内存保护设置

MP	功能
00	MPU 无效
01	MPU 有效

4.5.2.2 访问权限配置寄存器（CAPR）

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	S7	S6	S5	S4	S3	S2	S1	S0	AP7		AP6		AP5		AP4	
Reset	0	0	0	0	0	0	0	0	0		0		0		0	

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	AP3		AP2		AP1		AP0		NX7	NX6	NX5	NX4	NX3	NX2	NX1	NX0
Reset	0		0		0		0		0	0	0	0	0	0	0	0

NX0~NX3 为不可执行属性设置位：

当 NX 为 0 时，该区为可执行区；当 NX 为 1 时，该区为不可执行区。

注：当处理器取指访问到不可执行的区域时，会出现访问错误异常。NX4~NX7 为无效位段，配置结果无效。

S0~S3-安全属性设置位（S4~S7 为无效位段，配置结果无效）：

- 当 S 为 0 时，该区为非安全区；
- 当 S 为 1 时，该区为安全区。

AP0~AP7-访问权限设置位（AP4~AP7 为无效位段，配置结果无效）：

AP	超级用户权限	普通用户权限
00	不可访问	不可访问
01	读写	不可访问
10	读写	只读
11	读写	读写

4.5.2.3 保护区控制寄存器（PACR）

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	Base Address															
Reset	-															

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	Base Address									0	Size					E
Reset	-									0	-					0

E-保护区有效设置：

当 E 为 0 时，保护区无效；

当 E 为 1 时，保护区有效。

Base Address-保护区地址的高位：

该寄存器指出了保护区地址的高位，但写入的基地址必须与设置的页面大小对齐，例如设置页面大小为 8M，CR<20,0>[22:7] 必须为 0，各页面的具体要求见下表 。

Size-保护区大小：

仅用于物信开发使用

保护区大小从 1KB 到 4GB，它可以通过公式：保护区大小＝ 2^（Size+1）计算得到。因此 Size 可设置的范围为 00110 到 11111，其它一些值都会造成不可预测的结果。


表 4-7 保护区大小配置和其对基址要求

Size	保护区大小	对基地址低位的要求
00000—00101	保留	-
00110	-	-
00111	-	-
01000	-	-
01001	1KB	CR<20,0>.bit[9:7]=0
01010	2KB	CR<20,0>.bit[10:7]=0
01011	4KB	CR<20,0>.bit[11:7]=0
01100	8KB	CR<20,0>.bit[12:7]=0
01101	16KB	CR<20,0>.bit[13:7] =0
01110	32KB	CR<20,0>.bit[14:7] =0
01111	64KB	CR<20,0>.bit[15:7] =0
10000	128KB	CR<20,0>.bit[16:7] =0
10001	256KB	CR<20,0>.bit[17:7] =0
10010	512KB	CR<20,0>.bit[18:7] =0
10011	1MB	CR<20,0>.bit[19:7] =0
10100	2MB	CR<20,0>.bit[20:7] =0
10101	4MB	CR<20,0>.bit[21:7] =0
10110	8MB	CR<20,0>.bit[22:7] =0
10111	16MB	CR<20,0>.bit[23:7] =0
11000	32MB	CR<20,0>.bit[24:7] =0
11001	64MB	CR<20,0>.bit[25:7] =0
11010	128MB	CR<20,0>.bit[26:7] =0
11011	256MB	CR<20,0>.bit[27:7] =0
11100	512MB	CR<20,0>.bit[28:7] =0
11101	1GB	CR<20,0>.bit[29:7] =0
11110	2GB	CR<20,0>.bit[30:7] =0
11111	4GB	CR<20,0>.bit[31:7] =0

仅用于东信开发使用

4.5.2.4 保护区选择寄存器（PRSR）

用来选择当前操作的保护区。



RID-保护区索引值：

RID 表示所选择的对应的保护区，如 000 表示第 0 保护区。

4.5.3 内存访问处理

当 MPU 被使能后，在内存访问信号产生时，MPU 会检查当前访问的地址是否在这些

保护区内：

如果访问的地址不在这些区中的任何一个，此内存访问会中途停止；

如果访问的地址在这些区中的一个或多个内，此访问被已使能的最高索引区（7 为最高，0 为最低）所控制。

4.5.4 内存保护单元设置

在 MPU 有效之前，至少有一个区被指定以及它相应的 NX、S 和 AP 也必须被设置。此外，这个让 MPU 有效的指令必须在指令地址访问有效的范围之内，即此指令所在的区域不可以在 MPU 中设置为拒绝访问。若不这么做，将会导致不可预测的结果。

保护区大小必须是 2 的幂，能从 1KB 到 4GB。起始地址必须与区大小对齐，比如：8KB 大小的保护区，起始地址可以是 32’h12346000，但是 16KB 大小的保护区，起始地址就不可以为这个值，可以是 32’h12344000。

5 紧耦合 IP

CPU 通过紧耦合 IP（TCIP）总线接口管理内部紧耦合 IP，包括向量中断控制器（VIC）、安全扩展单元（SEU）、内核定时器（CTIM）、功耗管理单元（PMU）等。

紧耦合 IP 通过 TCIP 与 CPU 相连，无需通过系统总线访问，支持单个 CPU 时钟周期的紧耦合 IP 访问。紧耦合 IP 与其他系统 IP 共享统一的内存地址空间，通过传输指令（LOAD）和存储指令（STORE）进行寄存器的访问与控制。

紧耦合 IP 除了通过 TCIP 接口与 CPU 发生通信，还以直接相连的方式与 CPU 进行功能交互。其中，VIC 将仲裁之后的中断信息传送给 CPU 并接受 CPU 的中断响应信号；PMU 直接对两级流水线进行控制以调整处理器功耗。

紧耦合 IP 的所有控制寄存器都是 32 位的寄存器，因此只能通过以 word 为单位进行访问，任何以 halfword 或者 byte 为单位的访问都将造成不可预期的错误。紧耦合 IP 寄存器只支持小端格式。所有对紧耦合 IP 寄存器的访问均需在超级用户模式下才可进行，在普通用户模式下访问会产生访问错误异常。

仅用于信息开发使用

5.1 内核定时器（CTIM）

CPU 提供一个 24 位的内部定时器，详见 10.1CTIM。

5.2 向量中断控制器（VIC）

5.2.1 中断概述

VIC 为 CPU 内嵌的向量中断控制器，本芯片配置为支持 21 个中断源，即 IRQ0~IRQ20，如下表所示。

表 4-8 中断源分配

中断源	向量号	向量偏移	类型	部件	描述

IRQ0	32	0x80	系统控制部件中断	Timer0	Timer0 溢出中断
IRQ1	33	0x84		Timer1	Timer1 溢出中断
IRQ2	34	0x88		WDT	WDT 溢出中断
IRQ3	35	0x8C		NVM	NVM 擦写结束中断
IRQ4	36	0x90		EMMU	NVM 数据错误中断
IRQ5	37	0x94		SECRST	安全传感器复位中断
IRQ6	38	0x98		RNG1	随机数准备完成中断
IRQ7	39	0x9C		DMA	DMA 中断
IRQ8	40	0xA0	外部接口中断	SCI(7816)	7816 复位中断
IRQ9	41	0xA4			7816 发送结束中断
IRQ10	42	0xA8			7816 接收结束中断
IRQ11	43	0xAC			7816 缓冲区溢出中断
IRQ12	44	0xB0		GPIO	GPIO 中断
IRQ13	45	0xB4		-	保留
IRQ14	46	0xB8		-	保留
IRQ15	47	0xBC		-	保留
IRQ16	48	0xC0		-	保留
IRQ17	49	0xC4		-	保留
IRQ18	50	0xC8		-	保留
IRQ19	51	0xCC	计时器中断	Timer2	Timer2 溢出中断
IRQ20	52	0xD0		CTIM	CTIM 溢出中断

注：7816 复位中断在 Standby 期间不会丢失。

软件可对每个中断源进行优先级编程，每个优先级采用 2 位表示，共四级优先级，数值越小优先级越高，0 为最高优先级。中断在处理的过程中支持优先级的动态调整，通过设置优先级阈值寄存器以较小的硬件代价支持了中断优先级的反转。

本芯片配置 VIC 只接受电平形式的中断请求，脉冲形式的中断请求（如 GPIO 的可选配置）会在芯片内处理成电平形式的请求信号提供给 VIC。

VIC 支持中断嵌套。当 CPU 正在处理一个中断的同时来了一个更高优先级的中断请求，CPU 将中断当前中断服务程序的处理，响应该更高优先级的中断请求。在更高优先级的中断请求处理结束时，CPU 返回被打断的中断服务程序继续执行。VIC 允许高优先级的中断请求抢占低优先级的中断请求，但不允许同级别或者低优先级的中断抢占，保证了中断响应的实时性。

对 VIC 的控制通过相应的控制寄存器进行，控制寄存器的格式固定为小端格式。所有的中断控制器寄存器只能通过字方式访问，以非字方式访问这些寄存器会造成不可预期的结果。

仅用于东信开发使用

5.2.2 中断状态位

VIC 为每个中断源标记 2 种状态，分别为：

Pending：表征是否存在等待 CPU 处理的中断请求

0：表征无等待的中断请求

1：表征有等待的中断请求

Active：表征是否存在 CPU 已经响应但还没处理完成的中断请求

0：表征该中断请求没有被 CPU 响应

1：表征该中断请求已经被 CPU 响应但还没处理完成

Pending 位的设置条件：

中断请求信号置高，且 Active 为低或者 CPU 正在退出该中断服务程序

软件设置 VIC_ISPR

Pending 位的清除条件：

CPU 响应该中断请求

软件清除 VIC_ICPR

Active 位的设置条件：

CPU 响应该中断请求

Active 位清除条件：

CPU 退出该中断服务程序




图 4-9 中断状态示意

当 VIC 采样到外设的中断请求信号的高电平后，设置中断等待状态位，然后请求 CPU 响应。CPU 响应后，在中断服务程序中应当清除外设的中断请求信号，否则当中断退出时会重新请求 CPU 响应。外设可以根据这一特点，常置中断信号直到不再需要中断处理程序处理为止。

另外，VIC 支持软件中断。软件可通过设置中断等待设置寄存器 VIC_ISPR，置高相应的中断等待状态位，向 CPU 发出中断请求。

当 CPU 响应中断请求后，VIC 会自动清除等待状态位。也可以通过清除寄存器 VIC_ICPR 清除相应中断的等待状态位。但如果中断请求信号持续为高，无法通过设置 VIC_ICPR 的方式清除等待状态位。

注意：由于 APB 总线访问性能比 AHB 总线低，APB 外设中断清除需要花费多个时钟周期。为了避免 CPU 从中断服务程序返回后中断信号未及时清除，而导致 CPU 再次进入中断，建议进入中断服务程序后首先进行中断清除，或者保证写中断清除寄存器与退出中

仅用于华信开发使用

断服务程序指令之间至少间隔 4 个指令周期。

5.2.3 中断优先级

VIC 通过中断优先级设置寄存器（VIC_IPR0~VIC_IPR3）为每个中断源提供 4 个优先级设置，优先级号越小，优先级越高。当软件没有设置优先级寄存器时，所有中断源优先级默认为最高优先级——0。

当多个中断处于 Pending 状态时，VIC 根据中断的优先级号仲裁出优先级最高的中断请求提交给 CPU 处理。例如，IRQ0 和 IRQ1 同时处于 Pending 状态，如果 IRQ1 的优先级号小于 IRQ0，那么 IRQ1 的优先级高于 IRQ0，因此 IRQ1 先提交给 CPU 处理。


当多个 Pending 的中断拥有相同的优先级号时，根据中断源号决定中断提交的顺序，中断源号越小，越先提交给 CPU 处理。例如，IRQ0 和 IRQ1 的优先级号相同，IRQ0 的中断源号小于 IRQ1，因此 IRQ0 先提交给 CPU 处理。

5.2.4 中断处理过程

当 PSR 的 EE 位和 IE 位均为 1 时，CPU 可以响应并处理中断请求。

根据中断服务程序是否支持中断嵌套，中断处理过程分为两种：普通中断，支持中断嵌套的中断。两种处理的过程及其软硬件划分如下图所示。

仅用于东信开发使用



仅用于东信开发使用

图 4-10 中断处理过程

注意，对于支持中断嵌套的中断，中断现场的保存需在 ISR 的开头执行 NIE、IPUSH 指令，中断现场的恢复和退出需在 ISR 的结尾执行 IPOP、NIR 指令。对于普通中断，中断现场的恢复和退出通过 RTE 指令进行。

5.2.5 中断嵌套

VIC 支持中断嵌套功能，在中断处理的过程中允许更高优先级的中断抢占，从而提高中断响应的实时性。当存在多级中断嵌套时，由于条件变化需要改变被嵌套中断的优先级，例如低优先级中断响应时间达到最大限制，软件可通过设置中断优先级阈值寄存器，提高中断抢占的优先级条件，使被嵌套的低优先级中断能得到及时响应。

5.2.5.1 中断嵌套优先级条件

中断抢占的优先级条件可分为两种，如下所示：

当中断优先级阈值未使能时，中断抢占的优先级必须高于当前 CPU 正在处理的中断的优先级；同级优先级不能进行抢占；

当中断优先级阈值使能时，中断抢占的优先级不仅要高于当前 CPU 正在处理的中断优先级，而且要高于中断优先级阈值寄存器设置的阈值。

VIC 支持中断优先级的动态调整，当被嵌套的中断优先级需要调高或者调低时，在设置中断优先级设置寄存器的同时设置中断优先级阈值寄存器。

下图给出了中断抢占的示例。中断优先级设置为：IRQ0<IRQ1<IRQ2<IRQ3；中断源请求产生的顺序为：IRQ0>IRQ1>IRQ2>IRQ3。CPU 首先响应了 IRQ0，在 IRQ0 中断服务程序执行的过程中，来了更高优先级的 IRQ1，因此 IRQ0 被抢占，CPU 开始执行 IRQ1 的中断服务程序。同样，IRQ2 对 IRQ1 进行了抢占，并设置了中断优先级阈值寄存器（IPTR.VECTTHRESHOLD=IRQ0，IPTR.PRIOTHRESHOLD=0，IPTR.EN=1）。当 IRQ3 到来时，尽管优先级高于 IRQ2，但没有高于 IPTR，因此 IRQ3 无法抢占 IRQ2。IRQ3 在 IRQ0 的中断服务程序执行结束，清除了 IPTR.EN 后，才得到 CPU 响应。




图 4-11 中断嵌套优先级示例

5.2.5.2 中断嵌套时机条件

中断抢占在满足优先级的条件下，还需要判断当前中断响应的阶段。中断响应的过程和嵌套相关的主要分为以下几个阶段：1）EPSR、EPC、PSR 的更新和异常入口地址的读取；2）NIE 指令；3）IPUSH 指令；4）中断事务；5）IPOP 指令；6）NIR 指令。

为了保证中断嵌套现场的保存和恢复，CPU 在以下阶段不能被中断打断：

中断响应之后更新 EPSR、EPC、PSR 和获取异常入口地址的过程中

NIE 指令执行过程中，且包括指令退休

PSR.IC 位关闭，IPUSH 和 IPOP 指令执行过程中，不包括指令退休

NIR 指令执行过程中，不包括指令退休

CPU 在以下阶段可安全可靠地响应新的中断：

正常程序的执行过程中，在中断响应之前

IPUSH、IPOP 指令退休时

PSR.IC 位打开，IPUSH、IPOP 指令执行过程中

NIR 指令退休时

中断事务处理的过程中

在 PSR.IC 位打开时，IPUSH 和 IPOP 指令在执行的过程中可响应中断，因此中断返回时需要重新执行该指令。对于 IPUSH 或 IPOP 指令在退休时响应中断的情况，在中断退出时直接执行 IPUSH/IPOP 的下一条指令，不需要重新执行 IPUSH/IPOP 指令本身。NIR 指令执行过程中不可被中断打断，但在退休时可响应中断，如果中断打在 NIR 指令上，CPU 在 NIR 指令退休时，直接将 NIR 的返回地址压入堆栈，在中断退出时返回 NIR 的目标地址。

下图给出了 IRQ0/IRQ1/IRQ2/IRQ3 中断嵌套的过程。在 IRQ0 被 CPU 响应后，产生了更高优先级的 IRQ1，当 PSR.IC 打开时，在执行到 IPUSH 指令时响应 IRQ1。IRQ2 在 IRQ1 处理中断事务时产生，因此可立即被 CPU 响应。IRQ3 在 IRQ2 执行 NIR 指令时产生，在 NIR 指令退休时响应 IRQ3。当 IRQ3 处理完退出中断服务程序时，直接返回到 IRQ1 被 IRQ2 打断的点。当 IRQ1 返回 IRQ0 时，需要重新执行 IPUSH 指令。

仅用于东信开发使用




图 4-12 中断嵌套时机条件示例

5.2.6 中断操作步骤

VIC 采样外部中断源请求，进行中断优先级仲裁，选出最高优先级的中断请求 CPU 之前，必须按以下步骤配置 VIC 寄存器：

首先设置 VIC_IPR0~7，给每个中断配置合适的优先级；

然后设置 VIC_ISER，使能相应的中断。

另外，VIC 支持软件设置 VIC_ISPR 产生中断请求，同样在 VIC_ISPR 设置之前必须按上述步骤配置中断优先级和中断使能位。

注意：CPU 响应 VIC 发送的中断请求之前需要使能 PSR.IE/EE，否则 CPU 无法响应中断。

对于 Standby 唤醒中断，在使用前，必须先设置 VIC_IWER[14]，使能低功耗唤醒，否则 VIC 无法采样低功耗唤醒请求。

对于其他中断，在使用前，必须先设置 VIC_ISER 的相应位，使能对应的中断。

5.2.7 中断控制寄存器

除下述中断控制寄存器外，PSR、VBR 也影响中断行为，详见异常处理。

表 4-9 VIC 控制寄存器列表

地址	名称	属性	宽度	复位值	功能	访问	复位

						权限	条件
0xE000E100	VIC_ISER	RW	32	0x0000_0000	中断使能设置寄存器	P	S
0xE000E140	VIC_IWER	RW	32	0x0000_0000	低功耗唤醒设置寄存器	P	S
0xE000E180	VIC_ICER	RW	32	0x0000_0000	中断使能清除寄存器	P	S
0xE000E1C0	VIC_IWDR	RW	32	0x0000_0000	低功耗唤醒清除寄存器	P	S
0xE000E200	VIC_ISPR	RW	32	0x0000_0000	中断等待设置寄存器	P	S
0xE000E280	VIC_ICPR	RW	32	0x0000_0000	中断等待清除寄存器	P	S
0xE000E300	VIC_IABR	RW	32	0x0000_0000	中断响应状态寄存器	P	S
0xE000E400	VIC_IPR0	RW	32	0x0000_0000	中断优先级设置寄存器0	P	S
0xE000E404	VIC_IPR1	RW	32	0x0000_0000	中断优先级设置寄存器1	P	S
0xE000E408	VIC_IPR2	RW	32	0x0000_0000	中断优先级设置寄存器2	P	S
0xE000E40C	VIC_IPR3	RW	32	0x0000_0000	中断优先级设置寄存器3	P	S
0xE000E410	VIC_IPR4	RW	32	0x0000_0000	中断优先级设置寄存器4	P	S
0xE000E414	VIC_IPR5	RW	32	0x0000_0000	中断优先级设置寄存器5	P	S
0xE000EC00	VIC_ISR	RO	32	0x0000_0000	中断状态寄存器	P	S
0xE000EC04	VIC_IPTR	RW	32	0x0000_0000	中断优先级阈值寄存器	P	S

5.2.7.1 中断使能设置寄存器（VIC_ISER）

表 4-10 中断使能设置寄存器（VIC_ISER）

位置	名称	属性	复位值	功能

仅用于乐信开发使用

31:21	-	-	-	保留
20:0	SETENA	RW	0	设置中断使能，读取中断的使能状态，每一个位对应相同编号的中断源。 读操作： 0，对应中断未使能 1，对应中断已使能 写操作： 0，无效 1，使能对应中断

如果一个等待的中断已使能，中断控制器会根据其优先级激活该中断。如果一个中断未使能，该中断即使处于等待状态，中断控制器也不会激活该中断。

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

5.2.7.2 中断使能清除寄存器（VIC_ICER）

表 4-11 中断使能清除寄存器（VIC_ICER）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	CLRENA	RW	0	清除中断使能，读取中断的使能状态，每一个位对应相同编号的中断源。 读操作： 0，对应中断未使能 1，对应中断已使能 写操作： 0，无效 1，清除使能对应中断

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

5.2.7.3 中断等待设置寄存器（VIC_ISPR）

表 4-12 中断等待设置寄存器（VIC_ISPR）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	SETPEND	RW	0	更改一个或多个中断到等待状态，读取中断的等待状态，每一个位对应相同编号的中断源。

仅用于物信开发使用

				读操作： 0，对应中断未处于等待状态 1，对应中断处于等待状态 写操作： 0，无效 1，更改对应中断到等待状态

对某个处于等待状态的中断进行等待设置，将不会影响该中断的等待状态；对某个未使能的中断进行等待设置，则该中断的状态会变为等待。

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

5.2.7.4 中断等待清除寄存器（VIC_ICPR）

表 4-13 中断等待清除寄存器（VIC_ICPR）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	CLRPEND	RW	0	清除一个或多个中断的等待状态，读取中断的等待状态，每一个位对应相同编号的中断源。 读操作： 0，对应中断未处于等待状态 1，对应中断处于等待状态 写操作： 0，无效 1，清除对应中断的等待状态

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

5.2.7.5 中断响应状态寄存器（VIC_IABR）

VIC_IABR 用于指示各个中断当前的 Active 状态。

表 4-14 中断响应状态寄存器（VIC_IABR）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	Active	RW	0	指示某中断源是否已被 CPU 响应但还没处理完。 读操作： 0，对应中断没有被 CPU 响应 1，对应中断已经被 CPU 响应但还没处理完

仅用于华信开发使用

				写操作：写 0 清除中断的 Active 状态（软件不可对该寄存器写 1，否则会导致不可预期的错误）。

5.2.7.6 中断优先级设置寄存器（VIC_IPR0~VIC_IPR5）

每个 VIC_IPRn（n=0~3）提供 4 个中断源的优先级设置，这些寄存器只支持字访问。

中断控制器根据优先级值决定中断优先级，优先级值越小，优先级越高。如果优先级相同，则根据中断源号决定优先级顺序，号码越小，优先级越高。

表 4-15 中断优先级设置寄存器 VIC_IPR0

位置	名称	属性	复位值	功能
31:30	PRI_3	RW	0	IRQ3 的优先级，值越小优先级越高
29:24	-	-	-	保留
23:22	PRI_2	RW	0	IRQ2 的优先级，值越小优先级越高
21:16	-	-	-	保留
15:14	PRI_1	RW	0	IRQ1 的优先级，值越小优先级越高
13:8	-	-	-	保留
7:6	PRI_0	RW	0	IRQ0 的优先级，值越小优先级越高
5:0	-	-	-	保留

表 4-16 中断优先级设置寄存器 VIC_IPR1

位置	名称	属性	复位值	功能
31:30	PRI_7	RW	0	IRQ7 的优先级，值越小优先级越高
29:24	-	-	-	保留
23:22	PRI_6	RW	0	IRQ6 的优先级，值越小优先级越高
21:16	-	-	-	保留
15:14	PRI_5	RW	0	IRQ5 的优先级，值越小优先级越高
13:8	-	-	-	保留
7:6	PRI_4	RW	0	IRQ4 的优先级，值越小优先级越高
5:0	-	-	-	保留

表 4-17 中断优先级设置寄存器 VIC_IPR2

位置	名称	属性	复位值	功能
31:30	PRI_11	RW	0	IRQ11 的优先级，值越小优先级越高

仅用于华大电子开发使用

29:24	-	-	-	保留
23:22	PRI_10	RW	0	IRQ10 的优先级，值越小优先级越高
21:16	-	-	-	保留
15:14	PRI_9	RW	0	IRQ9 的优先级，值越小优先级越高
13:8	-	-	-	保留
7:6	PRI_9	RW	0	IRQ8 的优先级，值越小优先级越高
5:0	-	-	-	保留

表 4-18 中断优先级设置寄存器 VIC_IPR3

位置	名称	属性	复位值	功能
31:30	PRI_15	RW	0	IRQ15 的优先级，值越小优先级越高
29:24	-	-	-	保留
23:22	PRI_14	RW	0	IRQ14 的优先级，值越小优先级越高
21:16	-	-	-	保留
15:14	PRI_13	RW	0	IRQ13 的优先级，值越小优先级越高
13:8	-	-	-	保留
7:6	PRI_12	RW	0	IRQ12 的优先级，值越小优先级越高
5:0	-	-	-	保留

表 4-19 中断优先级设置寄存器 VIC_IPR4

位置	名称	属性	复位值	功能
31:30	PRI_19	RW	0	IRQ19 的优先级，值越小优先级越高
29:24	-	-	-	保留
23:22	PRI_18	RW	0	IRQ18 的优先级，值越小优先级越高
21:16	-	-	-	保留
15:14	PRI_17	RW	0	IRQ17 的优先级，值越小优先级越高
13:8	-	-	-	保留
7:6	PRI_16	RW	0	IRQ16 的优先级，值越小优先级越高
5:0	-	-	-	保留

仅用于客户开发使用

表 4-20 中断优先级设置寄存器 VIC_IPR5

位置	名称	属性	复位值	功能
31:30	-	-	-	保留
29:24	-	-	-	保留
23:22	-	-	-	保留
21:16	-	-	-	保留
15:14	-	-	-	保留
13:8	-	-	-	保留
7:6	PRI_20	RW	0	IRQ20 的优先级，值越小优先级越高
5:0	-	-	-	保留

5.2.7.7 中断状态寄存器（VIC_ISR）

表 4-21 中断状态寄存器（VIC_ISR）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:12	VECTPENDING	RO	0	指示当前等待的中断优先级最高的中断向量号
11:9	-	-	-	保留
8:0	VECACTIVE	RO	0	指示 CPU 当前正在处理的中断向量号

5.2.7.8 中断优先级阈值寄存器（VIC_IPTR）

VIC_IPTR 定义了当前等待的中断请求能够发起中断抢占的优先级临界值。等待的中断请求的优先级必须高于 VIC_IPTR 定义的优先级阈值，才能发起中断抢占请求。

表 4-22 中断优先级阈值寄存器（VIC_IPTR）

位置	名称	属性	复位值	功能
31	EN	RW	0	中断优先级阈值有效位： 0：中断抢占不需要优先级高于阈值 1：中断抢占需要优先级高于阈值
30:16	-	-	-	保留
15:8	VECTTHRESHOLD	RW	0	指示优先级阈值对应的中断向量号。当 VIC 发现 CPU 从 VECTTHRESHOLD 对应的中断服务程序退出时，会硬件清除中断优先级阈值有效位
7:6	PRIOTHRESHOLD	RW	0	指示中断抢占的优先级阈值
5:0	-	-	-	保留

仅用于公信开发使用

5.2.7.9 低功耗唤醒设置寄存器（VIC_IWER）

注意：本芯片从低功耗状态唤醒采用异步请求唤醒的方式，不通过中断的唤醒使能进行，即，本寄存器设置无效，对各中断应只设置中断使能。

表 4-23 低功耗唤醒设置寄存器（VIC_IWER）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	SETWEN	RW	0	设置中断低功耗唤醒使能，读取中断低功耗唤醒的使能状态，每一个位对应相同编号的中断源。 读操作： 0，对应中断的低功耗唤醒功能未使能 1，对应中断的低功耗唤醒功能已使能 写操作： 0，无效 1，使能对应中断的低功耗唤醒功能

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

5.2.7.10 低功耗唤醒清除寄存器（VIC_IWDR）

表 4-24 低功耗唤醒清除寄存器（VIC_IWDR）

位置	名称	属性	复位值	功能
31:21	-	-	-	保留
20:0	CLRWEN	RW	0	清除中断低功耗唤醒使能，读取中断低功耗唤醒的使能状态，每一个位对应相同编号的中断源。 读操作： 0，对应中断的低功耗唤醒功能未使能 1，对应中断的低功耗唤醒功能已使能 写操作： 0，无效 1，清除使能对应中断的低功耗唤醒功能

该寄存器 bit[24:21]可读写，但不对应控制任何中断信号，写入结果不影响 IRQ0~IRQ20 使用。

仅用于客户开发使用

5.3 安全扩展单元（SEU）

5.3.1 安全机制

CPU 支持一系列可配置的安全机制，这些安全机制耦合在 CPU 核内流水线、总线接口单元和片上存储器内，能够提升 CPU 在时间攻击、功耗分析攻击、错误注入和缓冲区溢出等主要攻击手段下的防护能力。

5.3.2 安全控制寄存器

安全控制寄存器地址空间为 0xE000EFA0~0xE000EFAF，通过 LOAD/STORE 指令进行访问，对这些寄存器的访问均需在超级用户模式下进行，如在普通用户模式下访问会产生访问错误异常。

表 4-25 SEU 控制寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
0xE000EFA0	SECR	RW	32	0x0000_0000	安全扩展单元控制寄存器	P	S
0xE000EFA4 ~ 0xE000EFAF	-	-	-	-	保留	-	-

5.3.2.1 安全扩展单元控制寄存器（SECR）

表 4-26 安全扩展单元控制寄存器（SECR）

位置	名称	属性	复位值	功能
31:25	-	-	-	保留
24：20	POL_FREQ	RW	0	插入极性间隔长度控制位 在配置数据通路极性翻转功能后，处理器根据该配置值控制每个内部数据极性变化的频率。该配置值表示在两个极性变化之间最大的间隔周期。处理起会在最大范围内随机选择极性变化的间隔。
19:16	INS_LEN	RW	0	插入间隔长度控制位 在配置随机执行周期/硬件随机指令安全机制后，处理器将根据该控制位所指示的值来控制每次插入空白间隔/随机指令的周期数。该控制位表示允许插入空白间隔/随机指令周期的最大值。处理器将在该最大值范围之内随机选择插入的周期数。
15:13	-	-	-	保留

仅用于华信开发使用

12	POL	RW	0	数据通路极性翻转使能位 0：数据通路极性翻转未使能 1：数据通路极性翻转使能
11	FB	RW	0	分支执行周期一致化使能位 0：分支执行周期一致化未使能 1：分支执行周期一致化使能
10	-	-	-	保留
9	-	-	-	保留
8	-	-	-	保留
7	-	-	-	保留
6	-	-	-	保留
5	-	-	-	保留
4	HRII	RW	0	硬件随机指令使能位 0：硬件随机指令未使能 1：硬件随机指令使能
3:0	INS_FREQ	RW	0	插入间隔频度控制位 在配置随机执行周期/硬件随机指令安全机制后，处理器将根据该控制位所指示的值来控制插入空白间隔/随机指令的频率。该控制位表示两次插入间允许执行指令数量的最大值。处理器将在该最大值范围之内随机选择两次插入间间隔的指令数。

5.4 功耗管理单元（PMU）

CPU 内嵌 PMU 对峰值功耗和平均功耗进行一定管理。

5.4.1 功耗控制寄存器

功耗控制寄存器地址空间为 0xE000EF90~0xE000EF9F，通过 LOAD/STORE 指令进行访问，对这些寄存器的访问均需在超级用户模式下进行，如在普通用户模式下访问会产生访问错误异常。

表 4-27 PMU 控制寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
0xE000EF90	PCR	RW	32	0x0000_0010	功耗控制寄存器	P	S
0xE000EF94~	-	-	-	-	保留	-	-

0xE000EF9F							

5.4.1.1 功耗控制寄存器（PCR）

PCR 由 1bit 峰值功耗限制使能位、1bit 平均功耗限制使能位和 5bit 平均功耗限制强度标识组成。一旦控制峰值功耗或者平均功耗的使能位有效，PMU 会根据控制寄存器的配置状态对 CPU 的峰值功耗和平均功耗进行限制管理。

表 4-28 功耗控制寄存器（PCR）

位置	名称	属性	复位值	功能
31	PKPWR_LMT_EN	RW	0	峰值功耗限制使能位 0：峰值功耗限制不使能 1：峰值功耗限制使能
30	BUS_PKPWR_LMT_EN	RW	0	总线峰值功耗限制使能位 0：运行双总线同时进行读写访问 1：任一时刻只允许一条总线进行读写访问
29	-	-	-	保留
28:16	-	-	-	保留
15	AVPWR_LMT_EN	RW	0	平均功耗限制使能位 0：平均功耗限制不使能 1：平均功耗限制使能
14:5	-	-	-	保留
4:0	AVPWR_LEVEL	RW	5'h10	平均功耗限制强度标识

仅用于乐鑫开发使用

6 存储器组织

6.1 存储器映射

CIU9872B_01(1.1)_EXT 芯片内部集成的存储器包括 RAM 和 FLASH，各存储器均具有完整性校验功能，实际位宽为 32bit 数据位加 4bit 校验位。除工厂码区通过软件进行完整性校验外，其他存储区域的校验均由硬件实现。软件在操作各存储区域时，可完全按照不带校验位的存储器操作，因此，如无特别说明，本文后续描述的存储器大小均不包括校验位。


芯片内部集成 620KB FLASH（额外包括 2KB NVR 区、0.25KB NVR Configuration 区）、20KB SYSRAM。

FLASH 包括以下存储区：

- User Flash 区：620KB
- NVR 区包括以下区域：

- 用户参数区：512B，用于存放用户自定义数据。
- 工厂码区：512B，用于存放产品的工厂码等。

仅用于东信开发使用


Device（256MB）
TCIP（256MB）
External Device（1GB）
External RAM（1GB）
Device（0.5GB）
SRAM（0.5GB）
CODE（0.5GB）
Reserved（256MB）
TCIP BUS 256MB
Reserved（1GB）
Reserved（1GB）
Reserved
Reserved
AHB外设
Reserved
APB外设
Reserved
Primary SRAM 20KB
Reserved
工厂码区 256B
Reserved
用户参数区 512B
Reserved
Extra Common Flash 16KB
HEFlash 248KB
安全算法数据区 2KB
Common Flash 356KB
0xFFFF_FFFF
0xF000_0000
0xE000_0000
0xA000_0000
0x6000_0000
0x4004_0000
0x4000_0000
0x2000_0000
0x1FFF_FE00
0x1FFF_8000
0x1FF0_0000
0x0004_8000
0x0000_0000

仅用于东信开发使用

图 6-1 Memory Map

注：从 0x1FF0_0000 开始的 16KB extra common flash 空间，不支持配置为 Flash 只读区和可 Cache 区域。

6.2 存储器管理单元

为了增强系统的安全性能，芯片中增加了 EMMU 模块，用于实现存储器映射，对用户程序进行权限管理等功能。

6.2.1 存储区访问权限

各种程序对存储器各部分的访问权限定义如下：

仅用于东信开发使用

	用户程序 （UserFLASH 和系统 RAM）	
	Supervisor	User
工厂码数据区	R	不可访问
用户参数区	R/W	R/W
HE FLASH 区	R/W/E	R/W/E
Common FLASH 区	R/W/E	R/W/E
System RAM	R/W/E	R/W/E

权限注释：

- R：读权限
- W：写权限
- E：执行权限
- X：不可访问，表示不具备任何权限

注 1：CPU 访问未定义的存储空间将产生 HardFault。

注 2：工厂码数据区、用户参数区不可以存放 Code。

注 3：用户程序可运行在超级用户模式和普通用户模式。

仅用于东信开发使用

6.2.2 寄存器列表

表 6-1 EMMU 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位
0x4008101C	SYSEMMUCON	RW	32	0x0000_0000	EMMU 控制寄存器	P*	S
0x40081024	SYSEMMUSD	RW	32	0x0000_0000	安全算法数据区控制寄存器	P*	S
0x4008102C	SYSSDSTADDR	RW	32	0x0000_0000	安全算法数据区起始地址寄存器	P*	S
0x40081068	SYSUSERFUNC1	RW	32	0x0000_0000	用户功能寄存器 1	P*	H
0x4008106C	SYSUSERFUNC2	RW	32	0x0000_0000	用户功能寄存器 2	P*	H
0x40081070	SYSSWITCHTAG1	RW	32	0x0000_0000	开关标记寄存器 1	P*	S
0x40081074	SYSSWITCHTAG2	RW	32	0x0000_0000	开关标记寄存器 2	P*	S
0x40081078	SYSSWITCHTAG3	RW	32	0x0000_0000	开关标记寄存器 3	P*	S
0x4008107C	SYSSWITCHTAG4	RW	32	0x0000_0000	开关标记寄存器 4	P*	S

注：EMMUBase=0x40081000

6.2.2.1 EMMU 控制寄存器（SYSEMMUCON）

表 6-2 EMMU 控制寄存器（SYSEMMUCON）

位置	名称	属性	复位值	说明
31:9	-	-	-	保留
8	RAMEXEN	RW	0	系统 RAM 执行程序使能： 1：允许系统 RAM 执行程序 0：不允许系统 RAM 执行程序
7:3	-	-	-	保留
2	NVMRD_DIS_OFF	RW	0	NVMRD_DIS 功能使能位 1：NVMRD_DIS 控制位不起作用 0：NVMRD_DIS 控制位起作用
1	NVMRD_DIS	RW	0	禁止 CPU 读取 NVM 数据（包含 NVR） 1：禁止 CPU 读取 NVM 数据，CPU 读取 NVM 数据产生 hardfault 0：CPU 正常读取 NVM 数据
0	-	-	-	保留

6.2.2.2 安全算法数据区控制寄存器（SYSEMMUSD）

表 6-3 安全算法数据区控制寄存器（SYSEMMUSD）

位置	名称	属性	复位值	说明

仅用于华信开发使用

31:16	SDEN_Key	WO	-	SDEN 改写密钥 为避免用户误写 SDEN，要求软件改写 SDEN 时，需保证同时写入 SDEN_Key=0x8756，否则写 SDEN 无效。
15:5	-	-	-	保留
4	SDEN	RW	0	安全算法数据区使能控制 0：安全算法数据区无效，其权限与用户 NVM 程序权限一致 1：安全算法数据区生效
3:0	-	-	-	保留

6.2.2.3 安全算法数据区起始地址寄存器（SYSSDSTADDR）

表 6-4 安全算法数据区起始地址寄存器（SYSSDSTADDR）

位置	名称	属性	复位值	说明
31:20	-	-	-	保留
19:11	SDSTADDR	RW	0	安全算法数据区的起始地址为{12'h0，SDSTADDR，11'h0}。安全算法数据区大小为 2KB。
10:0	-	-	-	保留

注意，安全算法数据区起始地址写入值应在配置的用户区顶地址 2KB 以下，否则硬件屏蔽该配置值。

6.2.2.4 用户功能寄存器（SYSUSERFUNC1~2）

允许 CMS 和用户程序可读可写，用于提供软件实现特殊功能设计。

表 6-5 用户功能寄存器 1（SYSUSERFUNC1）

位置	名称	属性	复位值	说明
31:0	USERFUNC1	RW	32'h0000_0000	用户功能寄存器 1

表 6-6 用户功能寄存器 2（SYSUSERFUNC2）

位置	名称	属性	复位值	说明
31:0	USERFUNC2	RW	32'h0000_0000	用户功能寄存器 2

6.2.2.5 开关标记寄存器（SYSSWITCHTAG1~4）

允许 CMS 和用户程序可读可写，用于提供软件实现增强稳定性设计。

仅用于东信开发使用

表 6-7 开关标记寄存器 1（SYSSWITCHTAG1）

位置	名称	属性	复位值	说明
31:0	SWITCHTAG1	RW	32'h0000_0000	开关标记寄存器 1

表 6-8 开关标记寄存器 2（SYSSWITCHTAG2）

位置	名称	属性	复位值	说明
31:0	SWITCHTAG2	RW	32'h0000_0000	开关标记寄存器 2

表 6-9 开关标记寄存器 3（SYSSWITCHTAG3）

位置	名称	属性	复位值	说明
31:0	SWITCHTAG3	RW	32'h0000_0000	开关标记寄存器 3

表 6-10 开关标记寄存器 4（SYSSWITCHTAG4）

位置	名称	属性	复位值	说明
31:0	SWITCHTAG4	RW	32'h0000_0000	开关标记寄存器 4

仅用于东信开发使用

6.3 NVR 区存储结构

NVM 提供了额外的 2KB NVR 存储区，即 4 个 Page，用于存放工厂码和用户参数。

6.3.1 工厂码区

表 6-11 工厂码区结构

偏移地址*	定义	说明
28H	UID0	UID0 编码
29H	UID1	UID1 编码
2AH	UID2	UID2 编码
2BH	UID3	UID3 编码
2CH	UID0	UID0 编码
2DH	UID1	UID1 编码

2EH	UID2	UID2 编码
2FH	UID3	UID3 编码
30H	UID4	UID4 编码
31H	UID5	UID5 编码
32H	UID6	UID6 编码
33H	UID7	UID7 编码
34H	UID8	UID8 编码
35H	UID9	UID9 编码

说明：

28H~2BH 地址的 UID0~UID3，对应一级防冲突使用的 UID 信息；

2CH~32H 地址的 UID0~UID6，对应二级防冲突使用的 UID 信息；

2CH~35H 地址的 UID0~UID9，对应三级防冲突使用的 UID 信息；

6.3.2 用户参数区

表 6-12 用户参数区结构

偏移地址*	定义	说明
00H	CSSF	卡片状态切换标识 ‘0xB639A527’： 下载态 其他值：用户态 注：在永久用户态下，该标识无效，卡片不可回到下载态。
01H		
02H		
03H		
04H	USSI	用户状态切换标识 ‘0xC74AB638’：用户调试态（L0 级用户态） ‘0xD85BC749’：暂时用户态（L1 级用户态） ‘0xE96CD85A’：永久用户态（L2 级用户态） 其他值：L2 级用户态 用户修改此标志，升级时，不立即生效，下次上电生效； 用户修改此标志，L1 降级为 L0 时，不立即生效，下次上电期间固件擦除普通用户区后再生效此标志。
05H		
06~07H		

仅用于东信开发使用

20H	-	保留
21H	-	
22H	-	
23H	-	
24H	-	保留
25H	-	
26H	-	
27H	-	
28H	-	保留
29H	-	
2AH	-	
2BH	-	
2CH	-	保留
2DH	-	
2EH	-	
2FH	-	
30H	-	保留
31H	-	
32H	-	
33H	-	
34H	-	保留
35H	-	
36H	-	
37H	-	
38H	-	保留
39H	-	
3AH	-	
3BH	-	
3C~72H	-	保留
73H	FlsROSize	定义 User Flash 只读区容量，以 4KB 为单位 User Flash 只读区容量 = FlsROSize*4KB FlsROSize 不可超过 Common Flash 容量

仅用于东信开发使用

74H	FlsROKey[31:24]	User Flash 只读区写使能 KEY 仅当取值为 0xA51E9724 时，由 FlsROSize 标识的 User Flash 只读区可擦写，否则擦写该区域将引起访问错误异常
75H	FlsROKey[23:16]	
76H	FlsROKey[15:8]	
77H	FlsROKey[7:0]	
78~7FH	RFU	保留字节
80H	-	保留
81H		
82H		
83H		
84H		
85H		
86H		
87H		
88H		
89H		
8AH		
8BH		
8CH		
8DH		
8EH		
8FH		
90H		
91H	-	保留
92~97H	-	保留
98H	-	保留
99H	-	保留
9AH	-	保留
9BH	-	保留
9C~10FH	RFU	保留字节
110~113H	IOCTRL IO 使能寄存器	IOCTRL IO 使能寄存器（IOCTRLEN）

仅用于东信开发使用

	（IOCTRLEN）	
114~117H	IOCTRL 开漏控制寄存器（IOCTRLOD）	IOCTRL 开漏控制寄存器（IOCTRLOD）
118~11BH	IOCTRL 驱动配置寄存器（IOCTRLDS）	IOCTRL 驱动配置寄存器（IOCTRLDS）
11C~11FH	IOCTRL 下拉使能寄存器（IOCTRLPDEN）	IOCTRL 下拉使能寄存器（IOCTRLPDEN）
120~123H	IOCTRL 上拉使能寄存器（IOCTRLPUEN）	IOCTRL 上拉使能寄存器（IOCTRLPUEN）
124~127H	IOCTRL 复用配置寄存器（IOCTRLAF）	IOCTRL 复用配置寄存器（IOCTRLAF）
128H	下载接口使能控制	下载接口使能控制，bit4 代表 7816 接口是否使能
129H	接口出厂状态	Boot loader 使用
12AH	TYA 接口解调灵敏度配置	TYA 接口解调灵敏度参数： bit[7:6]：848Kbps 对应参数 bit[5:4]：424Kbps 对应参数 bit[3:2]：212Kbps 对应参数 bit[1:0]：106Kbps 对应参数
12BH	TYB 接口解调灵敏度配置	TYB 接口解调灵敏度参数： bit[7:6]：848Kbps 对应参数 bit[5:4]：424Kbps 对应参数 bit[3:2]：212Kbps 对应参数 bit[1:0]：106Kbps 对应参数
12CH~12FH	IO 模拟滤波档位配置参数	IO 模拟滤波配置寄存器（IOCGFCFG）
130H~133H	传感器配置寄存器	传感器配置寄存器（SYSSNRCFG）
134H~1FFH	-	保留

仅用于东信开发使用

6.4 Cache 接口

6.4.1 概述

Cache 位于 CPU 和主存储器之间，是一个容量小但非常快的存储器，保存最近用到的存储器数据的拷贝。对于程序员来说是透明的。利用程序的时间和空间局部性原理，使绝大多数对主存的访问能够从 Cache 中获取数据，从而提高 CPU 的工作速度。

功能特性：

- CacheSize：4KB
- 支持指令 Cache 与数据 Cache
- Cache 地址范围可配置
- 支持整个 cache 无效
- 支持单个 cacheline 无效
- 支持存储器数据加解密
- 支持存储器地址加扰
- 支持存储器数据完整性校验

6.4.2 寄存器说明

表 6-13 Cache 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
Cache base + 0x00	SYSCACON	RW	32	0x0000_0000	Cache 控制寄存器	P*	S
Cache base + 0x04	SYSCALINV	RW	32	0x0000_0000	Cacheline 无效寄存器	P*	S
Cache base + 0x08	SYSCAMASK0	RW	32	0x0000_0000	Cache 缓冲区 0MASK 寄存器	P*	S
Cache base + 0x0C	SYSCAAREA0	RW	32	0x0000_0000	Cache 缓冲区 0 基址寄存器	P*	S
Cache base + 0x10	SYSCAMASK1	RW	32	0x0000_0000	Cache 缓冲区 1MASK 寄存器	P*	S
Cache base + 0x14	SYSCAAREA1	RW	32	0x0000_0000	Cache 缓冲区 1 基址寄存器	P*	S
Cache base + 0x18	SYSCAMASK2	RW	32	0x0000_0000	Cache 缓冲区 2MASK 寄存器	P*	S
Cache base + 0x1C	SYSCAAREA2	RW	32	0x0000_0000	Cache 缓冲区 2 基址寄存器	P*	S
Cache base + 0x20	SYSCAMASK3	RW	32	0x0000_0000	Cache 缓冲区 3MASK 寄存器	P*	S
Cache base + 0x24	SYSCAAREA3	RW	32	0x0000_0000	Cache 缓冲区 3 基址寄存器	P*	S

仅用于东信开发使用

注：CACHEBase=0x40085000

6.4.2.1 Cache 控制寄存器（SYSCACON）

cache 支持 4 个缓冲区，可分别使能，最小 Size 为 1KB。

表 6-14 Cache 控制寄存器（SYSCACON）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28	CA_EN	RW	0	Cache 使能 1：使能 0：禁止 只有在 CA_INV_ALL 为 0 时才能写入 1。
27	CA_DMEN	RW	0	Cache 直接映射使能 1：使能 0：禁止 注：配置该功能使能或禁止的操作需在 CA_EN=0 时进行
26	CA_VLD_CLR	WO	0	Cache valid 信息清除 写 1：无效 tagvld 写 0：不起作用 Cache tag valid 信息保存在寄存器中，单周期即可完成整个 cache 的无效操作。tag ram 和 dataram 数据不变。
25	CA_DATA_INV	RW	0	数据区无效设置位。 当 CA_DATA_INV 为 1 时，INV_ALL 过程中，数据区将被一起无效。
24	CA_INV_ALL	RW	0	整个 Cache 无效设置位。 写 1：无效整个 Cache 写 0：不起作用 读该寄存器，返回 Cache 无效操作的状态 返回 0：完成 返回 1：busy 使能 Cache 之前需要无效整个 Cache，否则有可能导致不可预测的错误。 只能在 Cache 不使能（CA_EN=0）时，无效整个 Cache。

仅用于东信开发使用

23:12	-	-	-	保留
11:10	CA_PROT_A3	RW	0	Cache 缓冲区 3 的 Cache 类型（指令/数据）选择 2'd0：指令 2’d1：数据 2’d2：指令和数据 2’d3：保留
9:8	CA_PROT_A2	RW	0	Cache 缓冲区 2 的 Cache 类型（指令/数据）选择 2'd0：指令 2’d1：数据 2’d2：指令和数据 2’d3：保留
7:6	CA_PROT_A1	RW	0	Cache 缓冲区 1 的 Cache 类型（指令/数据）选择 2'd0：指令 2’d1：数据 2’d2：指令和数据 2’d3：保留
5:4	CA_PROT_A0	RW	0	Cache 缓冲区 0 的 Cache 类型（指令/数据）选择 2'd0：指令 2’d1：数据 2’d2：指令和数据 2’d3：保留
3	CA_A3EN	RW	0	Cache 缓冲区 3 使能 1：使能 0：禁止
2	CA_A2EN	RW	0	Cache 缓冲区 2 使能 1：使能 0：禁止
1	CA_A1EN	RW	0	Cache 缓冲区 1 使能 1：使能 0：禁止
0	CA_A0EN	RW	0	Cache 缓冲区 0 使能

仅用于乐信开发使用

				1：使能 0：禁止

无效整个 cache 可以通过 3 种方式实现：

1）设置 CA_VLD_CLR 为 1，单周期完成，清除 cache 模块内部的 128bit tagvld 寄存器，tagram 和 dataram 数据不变；

2）设置 CA_INV_ALL=1，CA_DATA_INV=0，128 周期完成，清除 tagram，dataram 数据不变，tagvld 寄存器为全 1；

3）设置 CA_INV_ALL=1，CA_DATA_INV=1，512 周期完成，清除 tagram 和 dataram 数据（全 0），tagvld 寄存器为全 1。

6.4.2.2 Cacheline 无效寄存器（SYSCALINV）

表 6-15 Cacheline 无效寄存器（SYSCALINV）

位	名称	属性	复位值	说明
31:4	CA_INV_ADDR	RW	28'h0_0000	无效选中的缓存行（CA_INV_ONE=1）时，CA_INV_ADDR 表示需要被无效的行地址，无效数据地址为 {CA_INV_ADDR， 4'h0}~ {CA_INV_ADDR， 4'hF} 无效选中的缓存页（CA_INV_PAGE=1）时，CA_INV_ADDR 表示需要被无效的页地址，无效数据地址为 {CA_INV_ADDR[31:9]， 9'h0}~ {CA_INV_ADDR[31:9]， 9'h1FF}
3:2	-	-	-	保留
1	CA_INV_PAGE	RW	0	无效选中的缓存页设置位。 写 1：无效选中的缓存页 写 0：不起作用 读该寄存器，返回 cache 无效操作的状态 返回 0：完成 返回 1：busy
0	CA_INV_ONE	RW	0	无效选中的缓存行设置位。 写 1：无效选中的缓存行 写 0：不起作用 CA_INV_PAGE 和 CA_INV_ONE 同时写 1，或 CA_INV_PAGE=1 时，写 CA_INV_ONE

仅用于东信开发使用

				无效。 读该寄存器，返回 cache 无效操作的状态 返回 0：完成 返回 1：busy

6.4.2.3 Cache 缓冲区 0MASK 寄存器（SYSCAMASK0）

表 6-16 Cache 缓冲区 0 MASK 寄存器（SYSCAMASK0）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_MSK0	RW	19'h0000	定义 cache 缓冲区 0 的地址 mask
9:0	-	-	-	保留

6.4.2.4 Cache 缓冲区 0 基址寄存器（SYSCAAREA0）

表 6-17 Cache 缓冲区 0 基址寄存器（SYSCAAREA0）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_AREA0	RW	19'h0_0000	定义 cache 缓冲区 0 地址的 bit[28:10]，bit[31:29]固定为 3'h0 The cache area satisfies below equation CpuAdr[28:10] | CA_MSK0 == CA_AREA0 | CA_MSK0 与 CA_MSK0 配合设置缓冲区 0 的起始位置和 Size： CA_MSK0=19'h0_0000：起始地址为{3'h0, CA_AREA0[18:0], 10'h000}，Size=1KB CA_MSK0=19'h0_0001：起始地址为{3'h0, CA_AREA0[18:1], 11'h000}，Size=2KB CA_MSK0=19'h0_0003：起始地址为{3'h0, CA_AREA0[18:2], 12'h000}，Size=4KB CA_MSK0=19'h0_0007：起始地址为{3'h0, CA_AREA0[18:3], 13'h0000}，Size=8KB CA_MSK0=19'h0_000F：起始地址为{3'h0, CA_AREA0[18:4], 14'h0000}，Size=16KB CA_MSK0=19'h0_001F：起始地址为{3'h0, CA_AREA0[18:5], 15'h0000}，Size=32KB 以此类推

仅用于芯片开发使用

				CA_MSK0=19'h3_FFFF：起始地址为{3'h0, CA_AREA0[18], 28'h000_0000}，Size=256MB CA_MSK0=19'h7_FFFF：起始地址为{32'h0000_0000}，Size=512MB CA_MSK0 设置为其他值时，cache 缓冲区 0 是不连续的，不建议使用。
9:0	-	-	-	保留

6.4.2.5 Cache 缓冲区 1MASK 寄存器（SYSCAMASK1）

表 6-18 Cache 缓冲区 1MASK 寄存器（SYSCAMASK1）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_MSK1	RW	19'h0_0000	定义 cache 缓冲区 1 的地址 mask
9:0	-	-	-	保留

6.4.2.6 Cache 缓冲区 1 基址寄存器（SYSCAAREA1）

表 6-19 Cache 缓冲区 1 基址寄存器（SYSCAAREA1）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_AREA1	RW	19'h0_0000	定义 cache 缓冲区 1 地址的 bit[28:10]，bit[31:29]固定为 3'h0 The cache area satisfies below equation CpuAdr[28:10] | CA_MSK1 == CA_AREA1 | CA_MSK1 使用方法同 SYSCAMASK0 和 SYSCAAREA0
9:0	-	-	-	保留

6.4.2.7 Cache 缓冲区 2MASK 寄存器（SYSCAMASK1）

表 6-20 Cache 缓冲区 2MASK 寄存器（SYSCAMASK2）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_MSK2	RW	19'h0_0000	定义 cache 缓冲区 2 的地址 mask
9:0	-	-	-	保留

仅用于未经开发使用

6.4.2.8 Cache 缓冲区 2 基址寄存器（SYSCAAREA2）

表 6-21 Cache 缓冲区 2 基址寄存器（SYSCAAREA2）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_AREA2	RW	19'h0_0000	定义 cache 缓冲区 1 地址的 bit[28:10]，bit[31:29]固定为 3'h0 The cache area satisfies below equation CpuAdr[28:10] | CA_MSK2 == CA_AREA2 | CA_MSK2 使用方法同 SYSCAMASK0 和 SYSCAAREA0
9:0	-	-	-	保留

6.4.2.9 Cache 缓冲区 3MASK 寄存器（SYSCAMASK3）

表 6-22 Cache 缓冲区 3MASK 寄存器（SYSCAMASK3）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_MSK3	RW	19'h0_0000	定义 cache 缓冲区 3 的地址 mask
9:0	-	-	-	保留

6.4.2.10 Cache 缓冲区 3 基址寄存器（SYSCAAREA3）

表 6-23 Cache 缓冲区 3 基址寄存器（SYSCAAREA3）

位	名称	属性	复位值	说明
31:29	-	-	-	保留
28:10	CA_AREA3	RW	19'h0_0000	定义 cache 缓冲区 3 地址的 bit[28:10]，bit[31:29]固定为 3'h0 The cache area satisfies below equation CpuAdr[28:10] | CA_MSK3 == CA_AREA3 | CA_MSK3 使用方法同 SYSCAMASK0 和 SYSCAAREA0
9:0	-	-	-	保留

6.4.3 使用说明

6.4.3.1 使能 Cache

1）Cache 缓冲区设置：通过 SYSCAMASK0/1 和 SYSCAAREA0/1 设置 1 个或 2 个缓冲区间。

仅用于华信开发使用

2）无效整个 Cache，可选用两种方式：

- 设置 SYSCACON. CA_INV_ALL=1，SYSCACON. CA_DATA_INV =0，等待无效操作完成 SYSCACON. CA_INV_ALL=0，清除 TAGVLD 寄存器和 TAGRAM，需要 128 个系统时钟周期；
- 设置 SYSCACON. CA_INV_ALL=1，SYSCACON. CA_DATA_INV =0，等待无效操作完成 SYSCACON. CA_INV_ALL=0，清除 TAGVLD 寄存器、TAGRAM 和 DATARAM，需要 512 个系统时钟周期；

3）等待无效操作完成：等待 SYSCACON. CA_INV_ALL=0

4）使能 Cache 缓冲区：设置 SYSCACON. CA_A0EN=1

5）使能 Cache：设置 SYSCACON.CA_EN=1

6.5 NVM 接口

6.5.1 概述

片上 NVM 是存储区为 620KB 的 FLASH（2KB NVR），用于存储代码和数据。

- 页大小（Page Size）： 512B
- 块大小（Block Size）： 32 pages
- NVR 区： 2KB

6.5.2 寄存器说明

表 6-24 NVM 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
NVMCTRLBase +0x54	SYSNVMDEADDR	RW	32	0x0000_0000	NVM 读数据错误地址寄存器	P*	S
NVMCTRLBase +0x100	SYSNVMDE	RW	32	0x0000_0000	NVM 读数据错误寄存器	P*	S

注：NVMCTRLBase=0x40081800

6.5.2.1 NVM 数据错误地址寄存器（SYSNVMDEADDR）

表 6-25 NVM 数据错误地址寄存器（SYSNVMDEADDR）

位置	名称	属性	复位值	功能
31:0	NVMDEADDR	RW	0	NVM 数据错误地址，硬件或软件写入，软件读该寄存器后硬件自动清 0。 CPU 或 CACHE 从 NVM 中进行数据访问时，如果发生了

仅用于华信开发使用

				EDC 校验错误，则将出错地址记录到该寄存器。软件在检测到读 NVM 数据错误标志时，可以通过读该寄存器获取 EDC 校验错误的地址信息。

6.5.2.2 NVM 数据错误寄存器（SYSNVMDE）

表 6-26 NVM 数据错误寄存器（SYSNVMDE）

位置	名称	属性	复位值	功能
31:1	-	-	-	保留
0	NVMDE	RW	0	NVM 数据错误标志，硬件置 1，允许软件置 1 和清 0。CPU 或 CACHE 从 NVM 中取数据时，如果发生了 EDC 校验错误，则 NVMDE 置 1，同时产生中断。

6.5.3 使用说明

NVM 的相关操作请参见《CIU9872B_01(1.1)_芯片函数库用户使用手册》

6.6 RAM 接口

6.6.1 概述

芯片各 RAM 大小和逻辑地址如下表所示：

表 6-27 RAM 逻辑地址和大小说明

	名称	大小	逻辑地址	说明
通用 RAM	SYS RAM	20KB	0x2000_0000~0x2000_4FFF	单口 RAM，系统使用

SYSRAM 支持 8/16/32 位的读写操作。

SYSRAM 带有完整性校验信息，在访问时会进行 C4 校验，如校验出错，则置位 SECHWRSTFLG.EMMUC4RST，当 SYSCFGREG4.EMMUC4RSTEN 使能时，校验错误会产生系统复位。

注意，完整性校验信息在每次写入时生成，对 RAM 若进行非写即读的操作将产生校验错误。

7 算法协处理器

7.1 DES

7.1.1 概述

芯片集成 DES 硬件协处理器，主要特性如下：

- 支持 2-KEY 方式
- 支持 ECB/CBC 模式 DES/TDES 加解密运算，CBC 模式初值可配

仅用于东信开发使用

7.1.2 使用说明

具体使用方法见《CIU9872B_01(1.1)芯片函数库用户使用手册》。

7.2 AES

7.2.1 概述

芯片集成 AES 硬件协处理器，主要特性如下

AES 模块具体功能如下：

- 支持 ECB 模式
- 支持 128/192/256 密钥长度

7.2.2 使用说明

具体使用方法见《CIU9872B_01(1.1)芯片函数库用户使用手册》。

7.3 PKE

7.3.1 概述

功能特性：

- 支持 192~4096 位模乘、模加、模减、正数比较运算
- 支持 192~4096 位乘法
- 支持 192~4096 位模逆
- 支持 192~521 位点加、倍点、点乘运算

7.3.2 使用说明

具体使用方法见《CIU9872B_01(1.1)芯片函数库用户使用手册》。

7.4 CRC

7.4.1 概述

CRC 模块可实现 16/32 位 CRC（Cyclic Redundancy Code）计算功能，分别使用生成多项式：

x16+x12+x5+1（CRC16-CCITT，0x1021）


x32+x26+x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1（CRC32，0x04c1_1db7），


该多项式基于 ISO/IEC 13239 标准。提供 AHB 总线接口，可用于 32 位平台。

CRC 主要的应用包括：

- 编码模式，对输入数据流计算 CRC32 编码值；
- 校验模式，对尾部携带 CRC32 编码值的输入数据流进行校验，给出校验结果。

仅用于东信开发使用





功能特性：

- 支持 CRC32 和 CRC16-CCITT 的编码和校验
- 可实现 8 位、16 位或 32 位并行 CRC 计算；
- CRC 计算初值可通过 CRCRESULT 寄存器配置为任意值；

7.4.2 寄存器说明

表 7-1 CRC 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
CRCbase +0x00	CRCCTRL	RW	32	0x00000000	CRC 控制寄存器	U	S
CRCbase +0x04	CRCRESULT	RW	32	0xffffffff	CRC 结果寄存器	U	S
CRCbase +0x08	CRCFLAG	RW	32	0x00000000	CRC 标志寄存器	U	S
CRCbase +0x0C	CRCDATA	RW	32	0x00000000	CRC 数据寄存器	U	S

注：CRC32base = 0x40074000

7.4.2.1 CRC 控制寄存器（CRCCTRL）

本寄存器用于配置 CRC 多项式、输入输出颠倒模式、输入输出取反模式等参数。

表 7-2 CRCCTRL 寄存器（CRCCTRL）

位置	名称	属性	复位值	功能
31:7	-	-	-	保留，写入无效，读出为 0。
6	SWAPOUT	RW	1'b0	CRC 输出数据大小端转换 0：输出数据大小端不变 1：输出数据大小端转换
5	SWAPIN	RW	1'b0	CRC 输入数据大小端转换

仅用于客户开发使用

				0：输入数据大小端不变 1：输入数据大小端转换
4	REFOUT	RW	1'b0	CRC 输出结果位顺序高低颠倒控制 0：输出结果位顺序不颠倒 1：输出结果位顺序高低颠倒输出（非字节内）
3	XOROUT	RW	1'b0	CRC 输出结果按位取反 0：输出结果不取反 1：输出结果按位取反
2	REFIN	RW	1'b0	CRC 输入数据字节内位顺序高低颠倒控制 0：输入数据字节内位顺序不取反 1：输入数据字节内位顺序取反
1	XORIN	RW	1'b0	CRC 输入数据按位取反 0：输入数据不取反 1：输入数据按位取反
0	CRCPOLY	RW	1'b0	CRC 生成多项式选择 0：CRC32 1：CRC16-CCITT

注：1.增加 REFIN、REFOUT 控制位是为了满足不同的串行通讯协议。

关于 CRCCTRL 配置值的功能说明，请见如下示意图。图中 CTLREG 表示控制寄存器 CRCCTRL，DATAREG 表示数据寄存器 CRCDATA。

仅用于华信开发使用




图 7-1 CRC32CTRL 配置说明

7.4.2.2 CRC 结果寄存器（CRCRESULT）

本寄存器用于配置 CRC 运算的初值，以及读取 CRC 的编码结果。

表 7-3 CRCRESULT 寄存器（CRCRESULT）

位置	名称	属性	复位值	功能
31:0	CRC32SUM	RW	32'hffff_ffff	CRC32 结果和初始值复用位，写 CRC32SUM 可配置 CRC32 的初始值，读 CRC32SUM 为 CRC32 的编码值 CRC16-CCITT 结果和初始值复用位，写 CRC16SUM 可配置 CRC16 的初始值，读 CRC16SUM 为 CRC16 的编码值

在 CRC32 模式下：

位置	名称	属性	复位值	功能

仅用于东信开发使用

31:0	CRC32SUM	RW	32'hffff_ffff	CRC32 结果和初始值复用位，写 CRC32SUM 可配置 CRC32 的初始值，读 CRC32SUM 为 CRC32 的编码值

在 CRC16-CCITT 模式下：

位置	名称	属性	复位值	功能
31:16	-	-	-	保留，写入无效，读出为 16'hffff。
15:0	CRC16SUM	RW	16'hffff	CRC16-CCITT 结果和初始值复用位，写 CRC16SUM 可配置 CRC16 的初始值，读 CRC16SUM 为 CRC16 的编码值

7.4.2.3 CRC 标志寄存器（CRCFLAG）

本寄存器为 CRC32 校验结果标识寄存器。

表 7-4 CRCFLAG 寄存器（CRCFLAG）

位置	名称	属性	复位值	功能
31:1	-	-	-	保留，写入无效，读出为 0。
0	FLAG	RO	1'b0	CRC32/CRC16-CCITT 的校验结果

7.4.2.4 CRC 数据寄存器（CRCDATA）

本寄存器为 CRC32 数据寄存器，用于存储 CRC32 编码或校验的输入数据流。

表 7-5 CRC32DATA 寄存器(CRCDATA)

位置	名称	属性	复位值	功能
31:0	CRCDATA	RW	32'h0	CRC32/CRC16-CCITT 的输入数据（待编码或待校验）

7.4.3 使用说明

7.4.3.1 CRC 编码

CRC 编码产生就是要对一串数据进行运算，产生 16/32 位的 CRC 编码结果，不同多项式下的寄存器初始化配置值参考概述。

具体操作流程如下：

1) 配置控制模式。

根据 I 类数据要求，设置 CRC 控制寄存器 CRCCTRL。

仅用于东信开发使用

2) 配置初始值。

CRC16-CCITT 模式下(CRCPOLY=1):

将 16 位初始值写入到 CRC32 结果寄存器 CRCRESULT[15:0]中。

CRC32 模式下(CRCPOLY=0):

将 32 位初始值写入到 CRC 结果寄存器 CRCRESULT[31:0]中。

3) 配置待编码数据。

将需要运算的数据依次写入 CRC 数据寄存器，每次写操作对应输入 1 个数据（8 位，16 位或 32 位）。

比如，对于 8 字节长的一串输入消息 M = 64'h00_01_02_03_04_05_06_07，可按照 32'h00_01_02_03、16'h04_05、8'h06、8'h07 的自然顺序，分四次输入。

4) 读取 CRC 编码结果

在将所有需要运算的数据写入 CRC 数据寄存器后，读取 CRC 结果寄存器 CRC32RESULT 即可获得 16/32 位 CRC 编码。

另外，在数据输入的过程中可以随时通过端口信号 hsize 来改变数据输入的方式（8 位，16 位还是 32 位），这样当一串数据长度不是 32 位的整数倍时，可以灵活输入。

CRC 的编码操作流程图如下图所示：




图 7-2 CRC 编码操作流程图

仅用于东信开发使用

7.4.3.2 CRC 校验

CRC 校验就是要对一串数据以及 16/32 位 CRC 编码进行判断，检验其是否正确。从算法原理来讲，CRC 校验有两种方式：

方式一是软硬件结合方式，硬件只负责计算 CRC 值，由软件进行 CRC 值的比对，据此判断校验成功与否。具体地，接收方取出前 m 比特的信息位，然后按照发送方同样的方法计算 CRC 的值 R'(x)与收到的值比较，相同则传输过程没有出现错误；不同则判断传输过程中发生错误。

方式二是纯硬件计算的方式，软件写入待校验数据后只需读取校验结果即可。即接收方使用和发送方同样的电路，计算收到的 n 比特 C(x)码字的校验值，若与固定值相同则传输过程没有出现错误；不同则判断传输过程中发生错误。

显然利用本 CRC 模块的编码模式就能实现上述方式一的 CRC 校验，这里不再赘述。为进一步节省软件开销，加快处理速度，本 CRC 模块还扩展支持了上述方式二的 CRC 校验，详细使用说明如下：

CRC 校验的操作与前面 CRC 编码产生的操作极为类似，不同多项式下的寄存器初始化配置值参考本文档的“第 4 章功能概述”。主要差异体现在下面的第 4~6 步：

1) 配置控制模式。

根据 I 类数据要求，设置 CRC 控制寄存器 CRCCTRL。

2) 配置初始值。

CRC16(CRCPOLY=1):

将 16 位初始值写入到 CRC 结果寄存器 CRCRESULT[15:0]中。

CRC32(CRCPOLY=0):

将 32 位初始值写入到 CRC 结果寄存器 CRCRESULT[31:0]中。

3）配置待校验数据

将所有需要运算的消息 M 写入 CRC 数据寄存器 CRCDATA（可按照 8 位，16 位或 32 位格式写）。

4）配置控制模式

根据 II 类数据要求，设置 CRC 控制寄存器 CRCCTRL。

5）配置 CRC 编码值

写入 16/32 位的 CRC 编码值到 CRC 数据寄存器 CRCDATA。

6）读取校验结果

间隔一个周期后，读取 CRC 标志寄存器 CRCFLAG，如果为 1 则表示校验成功，为 0 则表示校验失败。

同样，在数据输入过程中可以随时通过端口信号 hsize 来指示数据输入的方式（8 位，16 位还是 32 位）。

仅用于东信开发使用




图 7-3 CRC 校验操作流程图

仅用于东信开发使用

7.5 随机屏蔽绕线

7.5.1 概述

随机屏蔽绕线模块实现通过软件启动检查，对屏蔽绕线信号的状态进行判断。

7.5.2 寄存器说明

表 7-6 随机屏蔽绕线寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
0x4007A000 + 0x10	RND_ERR	RW	32	32'h0	随机屏蔽绕线报警寄存器	U	S
0x4007A000 + 0x14	RND_NUM	WO	32	32’h0	随机屏蔽绕线随机数存储寄存器	U	S
0x4007A000 + 0x18	RND_CHECk	RW	32	32'h0	随机屏蔽绕线自检寄存器	U	S

7.5.2.1 报警寄存器（RND_ERR）

该寄存器用于读取随机屏蔽绕线检测结果的报警信号。

表 7-7 报警寄存器（RND_ERR）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7	ht_err	RO	0	随机屏蔽线历史报警信号，计数结束后可读 1 表示随机屏蔽线加载随机数后存在报警状态； 0 表示随机屏蔽线加载随机数后未存在报警状态；
6	rt_err	RO	0	随机屏蔽线实时报警信号，计数结束后可读 1 表示随机屏蔽线当前发生报警； 0 表示随机屏蔽线当前未发生报警；
5:1	-	-	-	保留，用于后续拓展
0	clear	WO	0	写 1 清空随机屏蔽线历史报警信号

注：建议 clear 清除后至少隔一个周期再读 ht_err，防止读结果的不确定性（在随机屏蔽线被切断后，clear 清除后连读 ht_err 可能会读到高也可能会读到低）

7.5.2.2 随机数存储寄存器（RND_NUM）

该寄存器用于存储写入的随机数，并输出到随机屏蔽线。

表 7-8 随机数存储寄存器（RND_NUM）

位置	名称	属性	复位值	功能
31:4	-	-	-	保留
3:0	rnd_num	WO	4'h0	用于存储写入的随机数

7.5.2.3 自检寄存器（RND_CHECK）

该寄存器用于开启和关闭随机屏蔽绕线的自检。


表 7-9 自检寄存器（RND_CHECK）

位置	名称	属性	复位值	功能
31:1	-	-	-	保留
0	rnd_check	WR	1'h0	随机屏蔽线自检开关 1 表示随机屏蔽线当前为自检模式； 0 表示随机屏蔽线当前为正常检测模式；

仅用于华信开发使用

7.5.3 使用说明

7.5.3.1 自检流程




仅用于华信开发使用

图 7-4 自检使用流程图

说明：

1) 如流程图所示，使用该模块前写 clear 清空报警信号，写 rnd_check=1 开启自检
2) 写 RND_NUM=4'b1010，等待 10us 以上，读取 RND_ERR
3) 判断 err 信号是否为 1，若不为 1 则自检结果为错误，检查结束并进行复位，若为 1 则继续自检
4) 写 RND_NUM=4'b0101，等待 10us 以上，写 clear 清空报警信号，读取 RND_ERR（建议 clear 清除后至少隔一个周期再读 ht_err，防止读结果的不确定性。在随机屏蔽线被切断后，clear 清除后连读 ht_err 可能会读到高也可能会读到低）
5) 判断 err 信号是否为 1，若不为 1 则自检结果为错误，检查结束并进行复位，若为 1 则自检通过，随后写 rnd_check=0 关闭自检，写 clear 清空报警信号。

7.5.3.2 正常工作流程



仅用于乐鑫开发使用

图 7-5 正常工作使用流程图

说明：

1) 写 RND_NUM=num（任意值），等待 10us 以上，读取 RND_ERR
2) 判断 err 信号是否为 0，若不为 0 则结果为错误，检查结束并进行复位，若为 0 则继续检查
3) 写 RND_NUM=~num(num 相反值)，等待 10us 以上，读取 RND_ERR
4) 判断 err 信号是否为 0，若不为 0 则结果为错误，检查结束并进行复位，若为 0 则检查通过，随后写 RND_NUM=4'b0，结束检查。

8 通讯接口

8.1 I/O 控制

8.1.1 概述

IOCTRL 模块实现了接口 IO 的属性配置，提供 32 位 SFR 总线接口。本模块主要特征如下：

- 支持 IO 驱动能力可配置
- 支持 IO 输入上拉/下拉电阻可配置
- 支持 IO PAD 开漏/推挽控制可配置
- 支持 IO 复用功能配置
- 支持接口 IO 数字滤毛刺能力可配置
- 支持接口 IO 模拟滤毛刺能力可配置

8.1.2 寄存器说明

表 8-1 IO 控制寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
IOCTRLbase+0x00	IOCTRLEN	RW	32	0x00000007	IOCTRL IO 使能寄存器	P*	S
IOCTRLbase+0x04	IOCTRLOD	RW	32	0x00000000	IOCTRL 开漏控制寄存器	P*	S
IOCTRLbase+0x08	IOCTRLDS	RW	32	0x00000000	IOCTRL 驱动配置寄存器	P*	S
IOCTRLbase+0x0C	IOCTRLPDEN	RW	32	0x00000003	IOCTRL 下拉使能寄存器	P*	S
IOCTRLbase+0x10	IOCTRLPUEN	RW	32	0x00000004	IOCTRL 上拉使能寄存器	P*	S
IOCTRLbase+0x14	IOCTRLAUTO	RW	32	0x00000001	IOCTRL 硬件切换滤波使能寄存器	P*	S
IOCTRLbase+0x18	IOCTRLAF	RW	32	0x00000000	IOCTRL 复用配置寄存器	P*	H
IOCTRLbase+0x1C	IODGFEN	RW	32	0x00000000	数字滤毛刺使能寄存器	P*	S
IOCTRLbase+0x20	IODGFCFG	RW	32	0x00000000	数字滤毛刺配置寄存器	P*	S
IOCTRLbase+0x24	IOCGFEN	RW	32	0x000000FF	模拟滤毛刺使能寄存器	P*	S
IOCTRLbase+0x28	IOCGFCFG	RW	32	0x00000000	模拟滤毛刺配置寄存器	P*	S
IOCTRLbase+0x2C	IOCTRLSEL	RW	32	0x00000000	IOCTRL 信号源选择寄存器	P*	S

注：IOCTRLbase = 0x40088000

8.1.2.1 IOCTRL IO 使能寄存器（IOCTRLEN）

通过配置此寄存器将相应 IO 配置为使能/非使能，对应配置 IO0~IO7 的使能配置。IO 不使能时，相应 IO 的控制信号均为 0。

仅用于华大开发使用

表 8-2 IOCTRL IO 使能寄存器（IOCTRLEN）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	EN	RW	8'h07	IOx 管脚使能配置：复位状态仅使能 7816 1：相应管脚为使能 0：相应管脚为非使能

8.1.2.2 IOCTRL 开漏控制寄存器（IOCTRLOD）

所有 IO 默认为推挽模式，通过配置此寄存器将相应 IO 配置为开漏模式，对应配置 IO0~IO7 的开漏配置。

表 8-3 IOCTRL 开漏控制寄存器（IOCTRLOD）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	OD	RW	8'h0	IOx 管脚开漏配置： 1：相应管脚为开漏模式 0：相应管脚为推挽模式

8.1.2.3 IOCTRL 驱动配置寄存器（IOCTRLDS）

所有 IO 的驱动能力分为大驱动和小驱动，通过配置此寄存器设置相应管脚的驱动能力，对应配置 IO0~IO7 的驱动。

表 8-4 IOCTRL 驱动配置寄存器（IOCTRLDS）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	DS	RW	8'h0	设置 IOx 管脚驱动能力： 1：相应管脚为大驱动 0：相应管脚为小驱动

8.1.2.4 IOCTRL 下拉使能寄存器（IOCTRLPDEN）

IO 输入有上拉/下拉电阻可配置功能，通过配置此寄存器设置相应管脚的下拉功能，对应配置 IO0~IO7 的下拉使能。输出时建议配置为断开下拉电阻，以降低漏电。

表 8-5 IOCTRL 下拉使能寄存器（IOCTRLPDEN）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	PDEN	RW	8'h3	IOx 管脚下拉电阻使能位： 1：相应管脚输入下拉电阻连接 0：相应管脚输入下拉电阻断开

8.1.2.5 IOCTRL 上拉使能寄存器（IOCTRLPUEN）

IO 输入有上拉/下拉电阻可配置功能，通过配置此寄存器设置相应管脚的上拉功能，

仅用于嵌信开发使用

对应配置 IO0~IO7 的上拉使能。输出时建议配置为断开上拉电阻，以降低漏电。

表 8-6 IOCTRL 上拉使能寄存器（IOCTRLPUEN）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	PUEN	RW	8'h04	IOx 管脚上拉电阻使能位： 1：相应管脚输入上拉电阻连接 0：相应管脚输入上拉电阻断开

注：上拉使能与下拉使能寄存器不可同时被使能，硬件保证使能其中一个时，另一个被清零。

8.1.2.6 IOCTRL 硬件切换滤波使能寄存器（IOCTRLAUTO）

表 8-7 IOCTRL 硬件切换滤波使能寄存器（IOCTRLAUTO）

位	名称	属性	复位值	说明
31:1	-	-	-	保留
0	AUTO	RW	1'h1	硬件切换滤波使能位： 1：相应管脚硬件切换滤波使能 0：相应管脚硬件切换滤波不使能

8.1.2.7 IOCTRL 复用配置寄存器（IOCTRLAF）

软复位仅复位 IO3~IO7 复用关系。

表 8-8 IOCTRL 复用配置寄存器（IOCTRLAF）

位	名称	属性	复位值	说明
31:20	-	-	-	保留
19:17	IO7_AF	RW	3'h0	IO7 复用功能配置： 3'b000：GPIO7 3'b110：GPIO7 3'b111：GPIO7
16:14	IO6_AF	RW	3'h0	IO6 复用功能配置： 3'b000：GPIO6 3'b110：GPIO6 3'b111：GPIO6
13:11	IO5_AF	RW	3'h0	IO5 复用功能配置： 3'b000：GPIO5 3'b110：GPIO5 3'b111：GPIO5
10:8	IO4_AF	RW	3'h0	IO4 复用功能配置：

仅用于芯信开发使用

				3’b000：GPIO4 3’b110：GPIO4 3’b111：GPIO4
7:6	IO3_AF	RW	2’h0	IO3 复用功能配置： 2’bx0：GPIO3
5:4	IO2_AF	RW	2’h0	IO2 复用功能配置： 2’b00：7816_IO 2’b10：JTAG_IO
3:2	IO1_AF	RW	2’h0	IO1 复用功能配置： 2’b00：7816_CLK 2’b01：GPIO1 2’b10：JTAG_CLK
1:0	IO0_AF	RW	2’h0	IO0 复用功能配置： 2’b00：7816_RST 2’b01：GPIO0 2’b10：外部管脚复位 2’b11：7816_RST

8.1.2.8 数字滤毛刺使能寄存器（IODGFEN）

表 8-9 数字滤毛刺使能寄存器（IODGFEN）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	DGFEN	RW	8’h0	IOx 管脚输入数字滤毛刺功能使能设置： 1：相应管脚输入数字滤毛刺功能开启 0：相应管脚输入数字滤毛刺功能关闭

注 1：数字滤波功能需结合 IODGFEN 和 IODGFCFG 寄存器使用，开启对应 IO 的数字滤波使能后，配置所需的滤波档位。模拟滤波同样需结合使能与配置寄存器使用。

注 2：模拟滤波不能与数字滤波叠加生效，建议工作期间根据需求选择滤波，以提高健壮性。

注 3：7816 通信期间（SCI_BUSY 为高），不可配置此寄存器。

注 4：在 Standby 期间，hosc 关闭，数字滤毛刺不可用。如果已经配置数字滤波，必须在进 Standby 前软件将数字滤毛刺使能关掉，或者在进 Standby 前使能 auto 配置。否则，系统不能唤醒退出 Standby。

8.1.2.9 数字滤毛刺配置寄存器（IODGFCFG）

表 8-10 数字滤毛刺配置寄存器（IODGFCFG）

位	名称	属性	复位值	说明
31:24	-	-	-	保留

仅用于芯信开发使用

23:21	DGFCFG7	RW	3'h0	IO7 管脚数字滤毛刺配置，说明同 DGFCFG0
20:18	DGFCFG6	RW	3'h0	IO6 管脚数字滤毛刺配置，说明同 DGFCFG0
17:15	DGFCFG5	RW	3'h0	IO5 管脚数字滤毛刺配置，说明同 DGFCFG0
14:12	DGFCFG4	RW	3'h0	IO4 管脚数字滤毛刺配置，说明同 DGFCFG0
11:9	DGFCFG3	RW	3'h0	IO3 管脚数字滤毛刺配置，说明同 DGFCFG0
8:6	DGFCFG2	RW	3'h0	IO2 管脚数字滤毛刺配置，说明同 DGFCFG0
5:3	DGFCFG1	RW	3'h0	IO1 管脚数字滤毛刺配置，说明同 DGFCFG0
2:0	DGFCFG0	RW	3'h0	0：无滤毛刺能力 1：小于 10.33ns 一定滤掉，大于 25.25ns 一定滤不掉 2：小于 20.66ns 一定滤掉，大于 37.88ns 一定滤不掉 3：小于 30.99ns 一定滤掉，大于 50.51ns 一定滤不掉 4：小于 41.32ns 一定滤掉，大于 63.13ns 一定滤不掉 5：小于 51.65ns 一定滤掉，大于 75.76ns 一定滤不掉 6：小于 61.98ns 一定滤掉，大于 88.38ns 一定滤不掉 7：小于 72.31ns 一定滤掉，大于 101.01ns 一定滤不掉

8.1.2.10 模拟滤毛刺使能寄存器（IOCGFEN）

表 8-11 模拟滤毛刺使能寄存器（IOCGFEN）

位	名称	属性	复位值	说明
31:8	-	-	-	保留
7:0	CGFEN0	RW	8'hFF	IOx 管脚输入模拟滤毛刺功能使能设置： 1：相应管脚输入模拟滤毛刺功能开启 0：相应管脚输入模拟滤毛刺功能关闭

注 1：模拟滤波功能需结合 IOCGFEN 和 IOCGFCFG 寄存器使用，开启对应 IO 的模拟滤波使能后，配置所需的滤波档位。数字滤波同样需结合使能与配置寄存器使用。

注 2：模拟滤波不能与数字滤波叠加生效，建议工作期间根据需求选择滤波，以提高健壮性。

注 3：7816 通信期间（SCI_BUSY 为高），不可配置此寄存器。

8.1.2.11 模拟滤毛刺配置寄存器（IOCGFCFG）

表 8-12 模拟滤毛刺配置寄存器（IOCGFCFG）

位	名称	属性	复位值	说明
31:16	-	-	-	保留
15:14	CGFCFG7	RW	2'h0	IO7 模拟滤毛刺配置说明，同 CGFCFG0
13:12	CGFCFG6	RW	2'h0	IO6 模拟滤毛刺配置说明，同 CGFCFG0
11:10	CGFCFG5	RW	2'h0	IO5 模拟滤毛刺配置说明，同 CGFCFG0
9:8	CGFCFG4	RW	2'h0	IO4 模拟滤毛刺配置说明，同 CGFCFG0

仅用于华大开发使用

7:6	CGFCFG3	RW	2'h0	IO3 模拟滤毛刺配置说明，同 CGFCFG0
5:4	CGFCFG2	RW	2'h0	IO2 模拟滤毛刺配置说明，同 CGFCFG0
3:2	CGFCFG1	RW	2'h0	IO1 模拟滤毛刺能力配置位： 2'b00：4~10ns 2'b01：16~32ns 2'b10：20~40ns 2'b11：50~100ns
1:0	CGFCFG0	RW	2'h0	IO0 模拟滤毛刺能力配置位： 2'b00：2~10ns 2'b01：4~20ns 2'b10：16~52ns 2'b11：50~150ns

8.1.2.12 IOCTRL 信号源选择寄存器（IOCTRLSEL）

表 8-13 IOCTRL 信号源选择寄存器（IOCTRLSEL）

位	名称	属性	复位值	说明
31:16	-	-	-	保留
15:14	IO7_SEL	RW	2'h0	IO7 信号源选择配置说明，同 IO0_SEL
13:12	IO6_SEL	RW	2'h0	IO6 信号源选择配置说明，同 IO0_SEL
11:10	IO5_SEL	RW	2'h0	IO5 信号源选择配置说明，同 IO0_SEL
9:8	IO4_SEL	RW	2'h0	IO4 信号源选择配置说明，同 IO0_SEL
7:6	IO3_SEL	RW	2'h0	IO3 信号源选择配置说明，同 IO0_SEL
5:4	IO2_SEL	RW	2'h0	IO2 信号源选择配置说明，同 IO0_SEL
3:2	IO1_SEL	RW	2'h0	IO1 信号源选择配置说明，同 IO0_SEL(该位对 7816_CLK 无效，数字滤波使能时，选择数字滤波输出，数字滤波不使能时，根据模拟滤波是否使能选择模拟滤波或 IO 直接输入信号)
1:0	IO0_SEL	RW	2'h0	IO0 信号源选择配置位： 2'b00：选择模拟滤毛刺输出作为信号源 2'b01：选择数字滤毛刺输出作为信号源 2'b10：选择不滤毛刺的信号作为信号源 2'b11：选择不滤毛刺的信号作为信号源

注 1：模拟滤波不能与数字滤波叠加生效，建议工作期间根据需求选择滤波，以提高健壮性。

注 2：接口通信期间，不可配置此寄存器。

仅用于华信开发使用

8.1.2.13 寄存器使用建议说明

（1） IO 不使能，相应配置不生效，但可正常读写。

（2） 建议先配置其余寄存器，再打开 IO 使能寄存器。

（3） 上拉使能与下拉使能寄存器不可同时被使能，硬件保证使能其中一个时，另一个被清零。

（4） 建议软件在进 Standby 前将 7816 接口相关 IO 数字滤毛刺关掉，退出 standby 后可根据需要开启。

（5） AUTO 模式仅对 7816_CLK 进退 stdby 生效，若 AUTO 为关，stdby 期间要求软件把数字滤波关掉，模拟滤波用户根据需求进行配置，若考虑功耗影响，可将模拟滤波配置为关闭，若不考虑功耗影响，可保持模拟滤波打开状态。

（6） 接口通信期间，不可配置模拟、数字滤波使能寄存器以及信号源选择寄存器。

（7） 模拟滤波不能与数字滤波叠加生效，建议工作期间根据需求选择滤波，以提高健壮性。

（8） 模拟滤波功能需结合 IOCGFEN 和 IOCGFCFG 寄存器使用，配置所需的滤波档位后，再开启对应 IO 的模拟滤波使能。数字滤波同样需结合使能与配置寄存器使用。

（9） 建议根据配置 IOCGFEN 的不同值，配置顺序不同。若配置使能：先开启 CGF 然后切换信号为模拟滤毛刺输出。若配置不使能：先将信号切换至不滤毛刺输出信号然后关闭 CGF。

（10）建议在配置滤波挡位前关掉滤波使能，配置完成后再打开使能；其次数字滤波输出选择不滤波时建议直接关掉数字滤波使能，挡位不建议配置为 0。

（11）建议不要将不同 IO 复用成同一功能，若配置为同一功能，IO 生效有优先级，IO4>IO5>IO6>IO7。

（12）注意模拟滤波和数字滤波挡位配置要根据当前时钟频率选择合适的挡位，挡位不合适可能会使滤波切换不成功，导致最终输出 7816_CLK 不正确，从而引起后续错误。

（13）在使用 7816 接口时，配置系统进 stdby 前，确保软件关闭了数字和模拟滤波使能，或开启硬件切换滤波功能（IOCTRLAUTO.bit0）

8.1.3 使用说明

表 8-14 各 IO 配置与复用关系说明

寄存器 IO 号	管脚名	缺省 PU/PD	上电默认	其他复用
IO0	7816_RST	PD(SCI 接口检测后断开)	7816_RST	GPIO0、外部管脚复位
IO1	7816_CLK	PD	7816_CLK	GPIO1、JTAG_CLK
IO2	7816_IO	PU	7816_IO	GPIO2、JTAG_IO、
IO3	GP3	无上下拉	GPIO3	

仅用于华大信息安全使用

IO4	GP4	无上下拉	GPIO4	
IO5	GP5	无上下拉	GPIO5	
IO6	GP6	无上下拉	GPIO6	
IO7	GP7	无上下拉	GPIO7	

8.2 GPIO

8.2.1 概述

芯片中集成了 GPIO 模块，能够提供 8 个 GPIO 管脚。主要特征如下：

- GPIOx 外部中断信号，合并为 GPIO_INT，接入到中断控制器
- GPIO 端口缺省为输入状态，内部上拉
- 每个 GPIO 都可根据需要配置成输入或输出
- 当配置为输入时，写 GPIO 被忽略，读 GPIO 直接读入管脚数据
- 当配置为输出时，写 GPIO 相当于写端口寄存器，通过端口寄存器将数据输出到管脚上，读 GPIO 时读入的是端口寄存器的值（上次写入的值）
- 当配置为输入时可以作为外部中断源，支持沿触发和电平触发两种中断方式

8.2.2 寄存器说明

表 8-15 GPIO 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
GPIOBase+0x00	GPIODATA	RW	32	0x0000_0000	GPIO 数据寄存器	U	S
GPIOBase+0x04	GPIODIR	RW	32	0x0000_0000	GPIO 数据方向寄存器	U	S
GPIOBase+0x08	GPIOIS	RW	32	0x0000_0000	GPIO 中断敏感条件寄存器	U	S
GPIOBase+0x0C	GPIOIBE	RW	32	0x0000_0000	GPIO 中断双沿触发寄存器	U	S
GPIOBase+0x10	GPIOIEV	RW	32	0x0000_0000	GPIO 中断事件寄存器	U	S
GPIOBase+0x14	GPIOIE	RW	32	0x0000_0000	GPIO 中断屏蔽寄存器	U	S
GPIOBase+0x18	GPIORIS	RO	32	0x0000_0000	GPIO 原始中断	U	S

仅用于华信开发使用

					状态寄存器		
GPIOBase+0x1C	GPIOMIS	RO	32	0x0000_0000	GPIO 中断掩码状态寄存器	U	S
GPIOBase+0x20	GPIOIC	WO	32	0x0000_0000	GPIO 中断清除控制寄存器	U	S

注：GPIObase = 0x40017000

8.2.2.1 GPIO 数据寄存器（GPIODATA）

如果相应的管脚在 GPIODIR 寄存器中配置为输出，则写入 GPIODATA 寄存器的值被传输到 GPOUT 管脚。

对于输出管脚，读 GPIODATA 将返回上一次写入的值；对于输入管脚，读 GPIODATA 将返回相应 GPIO 的值。

表 8-16 GPIO 数据寄存器（GPIODATA）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Data	RW	8'h0	读 GPIO 的输入数据，写入 GPIO 的输出数据

8.2.2.2 GPIO 数据方向寄存器（GPIODIR）

表 8-17 GPIO 数据方向寄存器（GPIODIR）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	DataDir	RW	8'h0	设置 GPIO 管脚方向 0：相应位为输入管脚 1：相应位为输出管脚

8.2.2.3 GPIO 中断敏感条件寄存器（GPIOIS）

表 8-18 GPIO 中断敏感条件寄存器（GPIOIS）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt Sense	RW	8'h0	配置中断敏感条件 0：相应位为沿检测 1：相应位为电平检测

仅用于开发使用

8.2.2.4 GPIO 中断双沿触发寄存器（GPIOIBE）

表 8-19 GPIO 中断双沿触发寄存器（GPIOIBE）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt both edges	RW	8'h0	0：相应位为单沿触发中断，由 GPIOIEV 寄存器相应位确定是上升沿/下降沿触发 1：相应位为双沿触发中断，即上升沿和下降沿都会触发中断

8.2.2.5 GPIO 中断事件寄存器（GPIOIEV）

表 8-20 GPIO 中断事件寄存器（GPIOIEV）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt Event	RW	8'h0	0：相应位为下降沿/低电平触发中断 1：相应位为上升沿/高电平触发中断

8.2.2.6 GPIO 中断屏蔽寄存器（GPIOIE）

表 8-21 GPIO 中断屏蔽寄存器（GPIOIE）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt mask	RW	8'h0	0：相应位为中断禁止 1：相应位为中断使能

8.2.2.7 GPIO 原始中断状态寄存器（GPIORIS）

表 8-22 GPIO 原始中断状态寄存器（GPIORIS）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Raw Interrupt Status	RO	8'h0	0：没有检测到中断触发条件 1：检测到中断触发条件（原始中断，掩码之前）

仅用于客户开发使用

8.2.2.8 GPIO 中断掩码状态寄存器（GPIOMIS）

表 8-23 GPIO 中断掩码状态寄存器（GPIOMIS）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt mask	RO	8'h0	相应管脚掩码后的中断状态

8.2.2.9 GPIO 中断清除控制寄存器（GPIOIC）

表 8-24 GPIO 中断清除控制寄存器（GPIOIC）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	Interrupt clear	WO	8'h0	写 0：没有影响 写 1：清除沿检测结果

8.2.3 使用说明




图 8-1 GPIO 使用流程

8.3 7816 接口

8.3.1 概述

串口是接触式智能卡与外部的通讯接口，串口 IP 完成相应的协议处理，实现符合 7816 标准的数据通讯。

仅用于华信开发使用




图 8-2 系统示意图

功能特性

- 支持 DMA 接口
- 串口支持串口时钟为 1～10MHz，分频比为 8～2048 下的 7816－3 标准通讯方式，支持 T＝0/1；
- 串口发送
  - T＝0 时，数据帧长度为 11/12 ETU 可配置；
  - T＝1 时，数据帧长度为 11/12 ETU 可配置；
  - T＝0 发送出错时，硬件自动重发，重发次数 0/3/4/5 次可配置；
  - 字符发送时，在 N 个 ETU 时进行状态变换；
- 串口接收（T＝0）；
  - 串口发转收时，在最后一个字符的 11 ETU 后可以开始接收；
  - 串口连续接收时，若接收的数据正确则在 11 ETU 后可以接收下一字符；
  - 串口连续接收时，若接收的数据出错，则在 10.5 ETU 处拉低 IO 至 11.75 ETU，并在 12 ETU 后可以接收下一字符；
  - 字符接收时，在 N.5 个 ETU 时进行数据采样。采样时采用多次采样取多数的方式；
- 串口接收（T＝1）；
  - 串口发转收时，在最后一个字符的 10.5 ETU 后可以开始接收；
  - 串口连续接收时，在 10.5 ETU 后可以开始接收下一数据；
  - 串口接收出错不要求重发，但是要给出奇偶校验出错标志；
  - 字符接收时，在 N.5 个 ETU 时进行数据采样。采样时采用多次采样取多数的方式；
- 串口定时功能：
  - 串口提供 ETU 时钟供系统实现对 ETU 的计数；

仅用于研发开发使用

- 串口提供 1 ETU 计时功能；
- 串口支持正相，反相约定可配置，并可配置奇偶校验方式；
- 串口中断；
  - 串口提供发送结束中断（TI）、接收结束中断（RI）和溢出中断（OE）；
  - 发送结束中断、接收结束中断由软件清除；
  - 接收结束中断（RI）触发条件可配置；
- 串口发送数据和接收数据缓冲区的宽度为 8bit，深度为 16 Byte；
- 串口可支持开漏 IO 和带上拉的三态双向 IO，提供双向 IO PAD 的控制信号；
- 串口支持自动发 0x60 功能，最大等待时间 WT 可以配置；
- 串口支持自动返 ATR 首字节，可配置为 3B/3F。

8.3.2 时序说明

8.3.2.1 7816 接口时序

下图中均假设发送时为发送最后一字节数据，接收时为正好接收到 water_level 个字节的数据。如果发送的不是最后一字节数据（即发送完后发送 FIFO 不为空）或接收时没有接收到 water_level 个字节的数据，那么 TI 和 RI 均不会被置为有效。串口 IP 输出的中断信号 tx_int 和 rx_int 的时序与 TI 和 RI 的时序完全相同。




图 8-3 串口发送时序（T＝0，1 个保护位，且发送无奇偶校验错）




图 8-4 串口发送时序（T＝1，1 个保护位）

仅用于东信平台使用




图 8-5 串口发送时序（T＝0，2 个保护位，无奇偶校验错）




图 8-6 串口发送时序（T＝1，2 个保护位，无奇偶校验错）




图 8-7 串口接收时序（T＝0，接收无奇偶校验错）

下图所示为接收奇偶校验出错时的时序图。当接收奇偶校验出错时，10.5ETU 时串口将输入输出端口 I/O 拉低，直至 11.75ETU。




图 8-8 串口接收时序（T＝0，接收奇偶校验错）

仅用于东信开发使用




图 8-9 串口接收时序（T=1）

8.3.3 寄存器说明

表 8-25 SCI 寄存器列表

地址	名称	属性	宽度	复位值	描述	访问权限	复位条件
SCIbase + 0x00	SCISBUF	R/W	32	0x0000_0000	SCI Data Buffer	U	S
SCIbase + 0x04	SCISCON	R/W	32	0x0000_0310	SCI Control Register	U	S
SCIbase + 0x08	SCISSR	R/W	32	0x0000_0000	SCI Status Register	U	S
SCIbase + 0x0c	SCISCNT	R/W	32	0x0000_0973	ETU Cycle Register	U	S
SCIbase + 0x10	SCITXFCR	R/W	32	0x0000_0000	Transmit FIFO Control Register	U	S
SCIbase + 0x14	SCIRXFCR	R/W	32	0x0000_0000	Receive FIFO Control Register	U	S
SCIbase + 0x1C	SCIS60CON	R/W	32	0x0000_0000	Send 60H Control Register	U	S
SCIbase + 0x20	SCIDMACR	RW	32	0x0000_0000	SCI DMA 控制	U	S

注：SCIbase = 0x40008000

8.3.3.1 SCI 数据缓冲区寄存器（SCISBUF）

表 8-26 SCI 数据缓冲区寄存器（SCISBUF）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7:0	sbuf	RW	8'h00	串口数据缓冲区（SCI Data Buffer）

仅用于乐福开发使用

				串口发送 FIFO 和串口接收 FIFO 共用串口数据缓冲区的地址，对此地址进行写操作时，写入数据会被写入到串口的发送 FIFO，对此地址进行读操作时，将从串口的接收 FIFO 中读出数据；对此地址的读写操作都会导致发送 FIFO 和接收 FIFO 的状态发生变化，关于 FIFO 状态与 FIFO 操作的限制见 TXFCR 和 RXFCR 的说明；

8.3.3.2 SCI 控制寄存器（SCISCON）

表 8-27 SCI 控制寄存器（SCISCON）

位置	名称	属性	复位值	功能
31:14	-	-	-	保留
13	vote_sel	RW	0	判决方式选择 vote_sel（vote select） Robusten!=0 且 Scnt>16 时根据 vote_sel 值选择采样判决方式， vote_sel=0：选择 8 判 6 的判决方式; vote_sel=1：选择 8 判 7 的判决方式;
12	Robusten	RW	0	健壮性使能 Robusten（Robust enable） Robusten=0：关闭健壮性使能，默认选择 3 判 2 的接口采样判决方式； Robusten=1：开启健壮性使能，使能后不同判决方式的选择参考 vote_sel 配置
11	RTS	RW	0	重发字节选择 RTS（ReTransmission Select） RTS=0：重发次数达到设定的最大重发次数，清零 PE 后，发送当前字节 RTS=1：重发次数达到设定的最大重发次数，清零 PE 后，发送下一字节
10	SAFB	RW	0	发送 ATR 首字节使能位（Sending Atr First Byte enable, SAFB） SAFB=1: 使能硬件在 7816 接口发生复位时自动返 ATR 首字节 SAFB=0: 禁止硬件在 7816 接口发生复位时自动返 ATR 首字节

仅用于东信中发使用

9:8	AWTS	RW	2’b11	返 ATR 首字节等待时间（Atr Waiting Time Selection, AWTS） AWTS = 2'b00: 1024 个 7816_clk; AWTS = 2'b01: 2048 个 7816_clk; AWTS = 2'b10: 4096 个 7816_clk; AWTS = 2'b11: 8192 个 7816_clk;
7	-	-	-	保留
6	SE	RW	0	串口工作使能 （SCI Enable） SE＝1: 使能串口；SE＝0: 禁止串口； 当 SE＝0 时，串口内部收发状态机被复位；接收 FIFO 和发送 FIFO 被清空，接收和发送 FIFO 的空满标志会发生相应变化，同时 1ETU 计数功能也被禁止，输出的 etu_clk 也恒为 0；
5	PS	RW	0	协议选择（Protocol Select） PS＝1: T＝1； PS＝0: T＝0；
4	EGB	RW	1	额外保护位配置（Extra Guard Bit Control） 此位控制保护位的个数。 当选择 T＝0 时： EGB＝1: 字符长度为 12 ETU，即 2 个保护位； EGB＝0: 字符长度为 11 ETU，即 1 个保护位； 当选择 T＝1 时： EGB＝1: 字符长度为 12 ETU，即 2 个保护位； EGB＝0: 字符长度为 11 ETU，即 1 个保护位；
3	IVC	RW	0	反相约定控制（Inverse Convention Control） IVC＝1: 选择反相约定模式，ATR 首字节为 8'h3F； IVC＝0: 选择正相约定模式，ATR 首字节为 8'h3B；
2	Parity	RW	0	数据奇偶校验选择（Data Parity Select）

仅用于东信开发使用

				Parity＝1: 数据采用奇校验； Parity＝0: 数据采用偶校验；
1:0	RCNT	RW	2’b00	自动重发数（Auto Retry Limit） 在 T＝0 模式下，当串口发送一个字符失败时，会自动重发失败的字符，设置自动重发数可以控制串口自动重发的次数，当串口重发一个字符的次数达到所设置的值时，串口停止发送，并设置相应的状态位来表示当前的错误。 ‘00’：自动重发数为 0，即不进行自动重发； ‘01’：自动重发数为 3； ‘10’：自动重发数为 4； ‘11’：自动重发数为 5；

8.3.3.3 SCI 状态寄存器（SCISSR）

表 8-28 SCI 状态寄存器（SCISSR）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7	VE	RW	0	判决出错标志位（vote error） T＝0 时，若接收数据的采样判决出错，则串口会拉低 IO 请求重发，此时接收的错误数据不会写入接收 FIFO，VE，PE，RI 等相关标志位也不会发生改变； T＝1 时，接收数据的采样判决出错时，VE 被置为 1，此时 VE 表示接收数据采样判决出错； 此状态位由硬件置 1，软件清 0
6	SETU	RW	0	ETU 计数状态位（ETU Count Status） SETU＝1: 1 ETU 计数启动； SETU＝0: 1 ETU 计数结束； 此状态位由软件置 1，硬件清 0；当软件置 1 以后，串口内部计数器启动，1 ETU 之后，硬件自动将此状态位清 0；

仅用于东信开发使用

5	TB	RO	0	发送忙状态位（in Transmission mode and Busy） TB＝1: 串口当前正在发送数据； TB＝0: 串口当前没有发送数据；
4	TI	RW	0	发送中断标志（Transmit Interrupt） TI＝1: 表示发送结束，TI 在以下情况会被置位： 1. T＝0/1 时，发送 FIFO 空，所有数据均成功发送； 2. T＝0 时，重发次数达到所设置的值，发送被迫中止，此时发送 FIFO 非空； 此状态位由硬件置 1，软件清 0；
3	RB	RO	0	接收忙状态位（in Reception mode and Busy） RB＝1: 串口当前正在接收数据； RB＝0: 串口当前没有接收数据；
2	RI	RW	0	接收中断标志（Receive Interrupt） RI＝1: 表示接收结束。RI 在以下情况会被置位： 1.T＝0 时，当串口接收到一字节奇偶校验正确的数据且 FIFO 状态满足中断触发条件（见寄存器位 water_level 的说明），RI 被置 1； 2. T＝1 时，当串口接收到一字节数据（无论奇偶校验正确与否）且 FIFO 状态满足中断触发条件（见寄存器位 water_level 的说明），RI 被置 1； 3. T＝0/1 时，改变 water_level 设置导致 FIFO 状态满足中断触发条件（见寄存器位 water_level 的说明），RI 被置 1； 此状态位由硬件置 1，软件清 0；
1	PE	RW	0	奇偶校验出错（Parity Error） PE＝1: 表示奇偶校验出错，PE 在以下情况会被置位： 1. T＝0 时，发送数据出错且重发次数已达到自动重发数时，PE 被置为 1，此时 PE 表示发

仅用于东信平台使用

				送数据的奇偶校验位出错；此时若不清空发送 FIFO，而直接清零 PE，则串口开始继续发送之前未发送成功的数据； 2. T＝1 时，接收数据奇偶校验错时，PE 被置为 1，此时 PE 表示接收奇偶校验错误； 此状态位由硬件置 1，软件清 0；
0	OE	RW	0	接收缓冲区溢出中断标志 （Receive Buffer Overflow Interrupt） OE＝1: 表示缓冲区溢出，OE 在以下情况会被置位： 1. T＝0 时，当接收缓冲区满时又接收到一字节奇偶校验正确的数据，此时 OE 被置为 1，同时串口会拉低 IO，表示发送方奇偶校验错，让发送方重发数据； 2. T＝1 时，当接收缓冲区满时又接收到一字节数据（无论接收奇偶校验是否正确），此时 OE 被置为 1； 此状态位由硬件置 1，软件清 0；

8.3.3.4 ETU 设置寄存器（SCISCNT）

表 8-29 ETU 设置寄存器（SCISCNT）

位置	名称	属性	复位值	功能
31:20	-	-	-	保留
19:11	DI	RW	10’h1	波特率调整整数（baut rate adjustment integer）编码。
10:0	scnt	RW	11’h173	ETU 周期数设置 scnt 用于设置串口的时钟分频比； 串口 1 ETU 所对应的时钟数为 scnt＋1； scnt 允许设置的值为 7～2047；

注意：串口时钟分频比等于所设置的 scnt＋1；

自动发 0x60 最大等待时间 WT 计算方法：

$$WT（ETU）= \begin{cases} 7680 \times Di, 当\ WTC = 0 \\ 8640 \times Di, 当\ WTC = 1 \end{cases}$$

仅用于华大信创发展使用

注：当从 I/O 接口测量两次发 0x60 的间隔时，会有误差。误差小于等于 3 个 ETU。

8.3.3.5 发送 FIFO 控制寄存器（SCITXFCR）

表 8-30 发送 FIFO 控制寄存器（SCITXFCR）

位置	名称	属性	复位值	功能
31:2	-	-	-	保留
1	tx_ full	RO	0	当 tx_fifo_full＝1 时，表示发送 FIFO 满，此时不能向发送 FIFO 中写入数据； 当 tx_fifo_full＝0 时，表示可以向发送 FIFO 中写入数据；
0	flush_tx_fifo	RW	0	清空发送 FIFO 控制位；软件置位，硬件清零；软件应保证此位被清零（即清空操作结束）以后才对发送 FIFO 进行其它操作；

8.3.3.6 接收 FIFO 控制寄存器（SCIRXFCR）

表 8-31 接收 FIFO 控制寄存器（SCIRXFCR）

位置	名称	属性	复位值	功能
31:12	-	-	-	保留
11:8	water_level	RW	0	接收 FIFO 水位设置（Receive FIFO Water Level） 0：N 个字节 1：1 个字节 2：2 个字节 ..... N-1：N-1 个字节 water_level 可配置的范围为 0~N-1，其中 N={1'b1,{`LSCI_RX_FAW{1'b0}}}。 water_level 设置与接收结束中断关系如下： ‘0’：当接收到一个字符使接收 FIFO 为满（N 个字节），则置位 RI，触发接收结束中断；

仅用于华信开发使用

				‘1’ ~ ‘N-1’ ：当接收到一个字符或更改 water_level 值后，接收 FIFO 中的数据字节数大于等于 water_level 值，则置位 RI，触发接收结束中断；
7:2	-	-	-	保留
1	rx_notempty	RO	0	当 rx_notempty＝0 时，表示接收 FIFO 为空，此时不能读接收 FIFO。 当 rx_notempty＝1 时，表示接收 FIFO 非空；
0	flush_rx_fifo	RW	0	清空接收 FIFO 控制位；软件置位，硬件清零； 软件应保证此位被清零（即清空操作结束）以后才对接收 FIFO 进行其它操作；

8.3.3.7 自动发 0x60 控制寄存器（SCIS60CON）

表 8-32 自动发 60H 控制寄存器（SCIS60CON）

位置	名称	属性	复位值	功能
31:2	-	-	-	保留
1	WTC	RW	0	WT 系数选择位（Waiting Time Coefficient selection） WTC=0：WT 的系数为 0.8； WTC=1：WT 的系数为 0.9；
0	SWB	RW	0	Send Waiting Byte 硬件自动发“60H”使能位 “1”表示开始对外部时钟（clk）进行计数。在达到当前所设定的 MaxWorkWaitTime（最大工作等待时间）后，串口自动发送“60H”，然后重新进行计数，再重新发送“60H”，一直到 SWB 被软件清“0”，才停止自动发“60H”。

8.3.3.8 SCI DMA 控制柜寄存器（SCIDMACR）

表 8-33 SCI DMA 控制寄存器（SCIDMACR）

位置	名称	属性	复位值	功能
31:2	-	-	-	保留
1	TDMAE	RW	1’b0	发送 DMA 使能。高有效
0	RDMAE	RW	1’b0	接收 DMA 使能。高有效

仅用于软件开发使用

8.3.4 使用说明

CPU 对串口的配置、通过串口进行数据的收发都是通过对串口的相关寄存器的访问来完成的。

8.3.4.1 配置串口

在配置串口相关参数之前，必须确认串口没有处于数据接收或是发送忙状态。对正处于数据收发忙状态的串口进行配置可能会导致串口进入无法预料的错误状态。

串口通信波特率的配置方式为：

配置 SCNT 寄存器的 DI（bit[19:11]）和 scnt（bit[10:0]）。此种配置方式可以兼容以往版本的串口程序。需要注意的是，输出的 etu_clk 可能会出现毛刺。

配置串口使能 SE 时，由于硬件上 SE 经过两组同步器，所以软件写 SE 到读出有效 SE 有一定延迟；操作中配置 SE 后，需读出的 SE 值与配置的值一致时配置操作才生效。

8.3.4.2 发送数据

在串口使能的情况下，CPU 对数据缓冲区寄存器的写操作会将数据写入串口的发送 FIFO，此时自动启动串口的发送功能。

串口会按照所配置的协议类型（T＝0 或 T＝1）、所设置的时钟分频比、所选择的约定方式（正相或反相约定）及其它相关设置来将数据发送出去。

在 T＝0 的情况下，串口在发送后会检查发送是否出错，如果出错则根据重发次数的设置来进行自动的重发。当一个字符成功发送之后，则从发送 FIFO 中取出下一字节的数据进行发送。如果此时发送 FIFO 为空，则触发发送结束中断，并自动转到接收状态。

当串口处于发送忙状态时，只要发送 FIFO 不为满状态，CPU 都可写入要发送的数据。当 FIFO 满之后，CPU 则不能再写入数据。

当串口处于接收忙状态时，CPU 不能写入发送数据，虽然串口并不会马上启动数据的发送，但是当前字符的接收结束后，串口会马上开始数据的发送，此时如果还有字符继续发送到串口，则会造成串口 IO 上的电平冲突。

因此要求在操作串口时，只有在确定对方发送的数据已经全部完成之后，再开始写入要发送的数据开始进行发送，避免出现串口 IO 上冲突的情况。

仅用于软件开发使用




图 8-10 采用查询方式发送数据的流程图（T＝0）

仅用于乐信开发使用




图 8-11 采用查询方式发送数据的流程图（T＝1）

仅用于乐鑫开发使用

8.3.4.3 接收数据

当串口不处于发送忙的状态时，均处于准备接收状态。在此状态下，串口会检测串口 IO 上电平的变化，当检测到一个有效的开始位时，则自动开始字符的接收。T＝0 模式下，如果接收出现奇偶校验错或接收 FIFO 满时，则串口自动拉低 IO 请求发送方重发数据。在 T＝1 模式下，当出现接收奇偶校验错或是接收 FIFO 满时，则设置相应的错误标志，由 CPU 来进行相应的处理。

注意：串口在数据接收时，除可以接收满足协议要求的数据帧外，还可以兼容处理一部分保护位短于协议标准的数据帧，详细可见“12.31 主要特性”一节；




图 8-12 采用中断方式接收数据的流程图

仅用于东信开发使用




图 8-13 采用查询方式接收一字节数据的流程图

8.3.4.4 串口自动发 0x60

串口支持自动发 0x60 功能。软件需要配置 SCNT 寄存器的 DI，WT 系数（WTC），出错重发次数（RCNT[1:0]），串口使能(SE)，以及使能自动发 0x60（SWB）。

当需要停止发 0x60 时，需要清零 SWB 寄存器位。

仅用于乐信开发使用




图 8-14 自动发 0x60 流程图

注：在进入自动发 0x60 流程前，软件需确认已经配置 SCNT（DI）及 SCON（WTC，RCNT，SE）寄存器。与 HSCI08 相比 0x60 发送成功后不会产生 TI 中断，而当发送失败后会产生 TI 中断及 PE 标志。

8.3.4.5 串口自动返 ATR 首字节

串口支持自动返 ATR 首字节功能。软件需要在系统初始时配置等待时间（SCON.AWTS）、自动返 ATR 首字节使能(SCON.SAFB)、正反向控制(SCON.IVC)、重发字节选择（SCON.RTS）及串口使能(SCON.SE)寄存器。

在硬件检测到 7816 复位后，1）如果自动返 ATR 使能位有效，则向 FIFO 写待发送数据（3B/3F），同时开始等待时间计时，当达到所设置的等待时间时启动发送 ATR 首字节；2）如果自动返 ATR 使能位无效，开始等待时间计时，一旦软件配置自动返 ATR 使能位有效，则立刻向 FIFO 写待发送数据（3B/3F）。当达到所设置的等待时间时启动发送 ATR 首

仅用于东信开发使用

字节。软件在 7816 复位中断处理程序中向 FIFO 写 ATR 的其他字节，然后可以退出中断程序。

注：应用中，如果使用硬件自动返 ATR 首字节功能，应该将 7816 复位设置为中断。

流程图如下。




图 8-15 自动返 ATR 首字节流程图

注：发送 ATR 首字节成功后不会产生 TI 中断，而当发送失败后会产生 TI 中断及 PE 标志。

仅用于华大信息开发使用

8.3.4.6 系统进出 Standby




图 8-16 系统 Standby 进入和退出流程图

如上图所示，系统接收发送完成以后，需查询 RB 和 rx_empty，当 rx_empty 为 1，并且 RB 为 0 时系统可以设置进入 Standby。在硬件唤醒信号（recv_act）有效后，系统退出 Standby，进行数据的接收或发送。

9 DMA

9.1 概述

DMA 控制器可为高速数据搬移提供 4 个 DMA 通道。每个通道的数据传输可由外设或 CPU 触发。

功能特性：

- 4 个 DMA 通道
- 硬件触发与软件触发

仅用于东信开发使用

- 专用请求信号(DREQ)分配给特定信道
- 软件请求(写寄存器)

- 传输模式
  - 块传输模式：每次触发传输 1 个块的数据
  - 突发传输模式：每次触发传输所有数据
  - 需求传输模式：数据依次连续传输，直至请求结束，停止发送数据
- 8、16、32bit 传输位宽
- 配有 16 个 FIFO 以实现 4、8、16 突发数据传输
- 对源地址和目标地址，可实现自动增量式寻址或固定寻址
- 完成后重新加载计数寄存器、源地址寄存器和目标地址寄存器
- 两种信道优先级方案：固定寻址优先或循环寻址优先

中断请求：

每个 DMA 通道都有独立的中断输出连接到“嵌套向量中断控制器”。

DMA 传输请求信号：

DMAC 提供两种类型的请求触发器。分别是：软件请求、直接请求(DREQ)。

- 通过将 1 写入相应信道的寄存器位，完成软件请求发送
- 直接请求(DREQ)是来源于专用资源的请求。一个直接请求被分配到一个信道。

在 CIU9872B_01(1.1)项目中，直接请求接口分配如下图所示：

Designated DMA Channel	Label	DMA Factors
Channel 0/1	DREQ[0:1]	RX/TX （SCI）
Channel 2/3	DREQ[2:3]	RX/TX （SCI）

9.2 寄存器说明

表 9-1 DMA 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
DMA Base+0x00	DMAC_CR	RW	32	0x4000_0000	DMAC 控制 寄存器	P*	S
DMA Base+0x10	DMAC_CA0	RW	32	0x0E00_0000	DMAC 通道 0 配置 A 寄存器	P*	S
DMA Base+0x14	DMAC_CB0	RW	32	0x0000_0000	DMAC 通道 0 配置 B 寄存器	P*	S
DMA	DMAC_SA0	RW	32	0x0000_0000	DMAC 通道 0 源地址	P*	S

仅用于华大信息开发使用

Base+0x18					寄存器		
DMA Base+0x1C	DMAC_DA0	RW	32	0x0000_0000	DMAC 通道 0 目标地址 寄存器	P*	S
DMA Base+0x20	DMAC_CA1	RW	32	0x0E00_0000	DMAC 通道 1 配置 A 寄存器	P*	S
DMA Base+0x24	DMAC_CB1	RW	32	0x0000_0000	DMAC 通道 1 配置 B 寄存器	P*	S
DMA Base+0x28	DMAC_SA1	RW	32	0x0000_0000	DMAC 通道 1 源地址 寄存器	P*	S
DMA Base+0x2C	DMAC_DA1	RW	32	0x0000_0000	DMAC 通道 1 目标地址 寄存器	P*	S
DMA Base+0x30	DMAC_CA2	RW	32	0x0E00_0000	DMAC 通道 2 配置 A 寄存器	P*	S
DMA Base+0x34	DMAC_CB2	RW	32	0x0000_0000	DMAC 通道 2 配置 B 寄存器	P*	S
DMA Base+0x38	DMAC_SA2	RW	32	0x0000_0000	DMAC 通道 2 源地址 寄存器	P*	S
DMA Base+0x3C	DMAC_DA2	RW	32	0x0000_0000	DMAC 通道 2 目标地址 寄存器	P*	S
DMA Base+0x40	DMAC_CA3	RW	32	0x0E00_0000	DMAC 通道 3 配置 A 寄存器	P*	S
DMA Base+0x44	DMAC_CB3	RW	32	0x0000_0000	DMAC 通道 3 配置 B 寄存器	P*	S
DMA Base+0x48	DMAC_SA3	RW	32	0x0000_0000	DMAC 通道 3 源地址 寄存器	P*	S
DMA Base+0x4C	DMAC_DA3	RW	32	0x0000_0000	DMAC 通道 3 目标地址 寄存器	P*	S

注：DMABase = 0x4008A000

9.2.1 DMAC_CR，DMAC 控制寄存器

表 9-1 DMAC_CR 寄存器（DMAC_CR）

位置	名称	属性	复位值	功能
31	DE	RW	0	DMA Control Enable 0：所有 DMA 通道禁用 1：所有 DMA 通道使能

仅用于东信开发使用

				在 DMA 传输过程中，DE 从 1 变为 0 时，DMA 控制器将会被停在当前 DMA 传输的“传输间隙”处。 传输间隙：传输模式不同，传输间隙也不同(由 DMAC_CB.MS 决定) 块模式：一个块数据传输完成时(参见 DMAC_CAx：一个块数据的定义) 突发模式：正常传输没有传输间隙。但是，由于 DE 从 1 到 0 变换，在一个块数据传输完成时，强制停止是被允许的。 需求模式：在选定的 DMA 触发信号无效时，产生传输间隙。
30	DS	RO	1	DMA Controller Operation Status 0：DMA 控制正在运行 1：DMA 控制被停止或被禁用
29	-	-	-	保留
28	PR	RW	0	DMA Channel Priority 0：固定优先级 1：循环优先级 当多个 DMA 请求同时发生时，DMA 控制器总是首先为优先级高的通道服务。 固定优先级：DMA 通道优先级按以下顺序固定。CH0>CH1>CH2>CH3 循环优先级：DMA 通道的优先级是循环的。
27:12	-	-	-	保留
11:8	CL	RW	0	DMA Channel Select 通道选择寄存器，其中[1:0]对应通道 0 和 1 的配置，[3:2]对应通道 2 和 3 的配置。 2’b00: 保留 2’b11: SCI
7:4				保留
3:0	AI	RO	0	All Channel Interrupt 所有通道中断输出寄存器，[3:0]分别对应通道 3~0。 0：无中断请求输出； 1：输出正常传输完成或异常传输错误中断； 正常传输完成：输出 DMAC_CBx.CI，对应场景见 DMAC_CBx.CI 配置寄存器描述； 异常传输错误：输出 DMAC_CBx.EI，对应场景见 DMAC_CBx.EI 配置寄存器描述； 该寄存器为只读寄存器，开放给软件查询使用。清除该中断需重置

仅用于无信开发使用

				对应通道的 DMAC_CB.SS 为 3'b000 实现。

9.2.2 DMAC_CAx(x=0~3)，DMA 通道 x 配置 A 寄存器

表 9-2 DMA 通道 x 配置 A 寄存器（DMAC_CA[0~3]）

位置	名称	属性	复位值	功能
31	EB	RW	0	Channel Enable 0：DMA 通道禁用 1：DMA 通道启用 当检测到选定的触发事件时，DMA 传输开始。
30	PB	RW	0	Channel Pause 0：恢复 DMA 通道传输 1：暂停 DMA 通道传输
29	ST	RW	0	Software Trigger 0：禁用软件触发请求 1：使能软件触发请求
28:24	IS	RW	0x0E	Trigger Input Selet 0x00：软件触发 0x0E：DREQ 高电平 或 上升沿 0x0F：DREQ 低电平 或 下降沿 其它值：无效
23:20	BT	RW	0	Transfer Beat Type 传输类型： 0x0：Normal(同 Single) 0x8：Single 0x9：INCR 0xB：INCR4 0xD：INCR8 其它值：无效 (1)Single 或 Normal(正常传输类型) 当 DMA 通道可用时，DMA 控制器执行以下读/写顺序，直至 BC=0 读(SA)->写(DA)->读(SA+1)->写(DA+1)->…… (2)INCR 或 INCRx 或 WRAPx(突发传输类型) DMA 控制器执行以下读/写顺序 读(SA)-> 读(SA+1)->……读(SA+x) -> 写(DA)-> 写(DA+1)->……写(DA+x)

仅用于芯信开发使用

				x=4,8,16 x=BC+1 in INCR mode (max 16)
19:16	BC	RW	0	Block Count 写访问： 当传输类型为 Single、Normal、INCR 时，定义每个 DMA 传输数据的数量(数据的大小由 DMAC_CBx:TW 定义)： 1 块数据 = (BC +1)*TW 读访问： (1) 在 DMA 触发时返回等待传输数据的数量。BC 在每次访问成功后减 1 (2) 如果重载计数功能被禁用(DMAC_CBx:RC=0)，在 DMA 传输完成时返回 0 (3) 如果重载计数功能启用(DMAC_CBx:RC=1)，在 DMA 传输完成时返回写入的值
15:0	TC	RW	0	Transfer Count 写访问： 定义每个 DMA 传输块的数量(块的大小由 BC 定义)，当 Single、Normal、INCR 时： DMA 传输数据= (TC)* (BC +1)*TW 读访问： (1) 返回等待传输的块的数量。在 1 个数据块传输后，TC 将会减少 (2) 如果重载计数功能被禁用(DMAC_CBx:RC=0)，在 DMA 传输完成时返回 0 (3) 如果重载计数功能启用(DMAC_CBx:RC=1)，在 DMA 传输完成时返回写入的值 传输结束： 当 TC=0、BC=0 时，DMA 传输完成。如果 DMA 传输正确地完成，DMA 状态返回正常结束(DMAC_CBx:SS= 3’b101)

注意：通道启用后，IS、BT、BC、TC 值不变

9.2.3 DMAC_CBx(x=0~3)，DMA 通道 x 配置 B 寄存器

表 9-3 DMA 通道 x 配置 B 寄存器（DMAC_CB[0~3]）

位置	名称	属性	复位值	功能
31:30	-	-	-	-
29:28	MS	RW	0	Transfer Mode Select

仅用于华信开发使用

				00：块传输模式 01：突发传输模式 10：需求传输模式 11：保留 块传输模式： 在每个 DMA 触发时(边沿触发)，1 块数据被传输，直至 DMA 传输结束。在 1 块数据传输完成后，DMA 控制器将服务于其它 DMA 通道。 突发传输模式： 一旦 DMA 控制器为 DMA 通道服务，数据就会一块一块的连续传输，直至 DMA 传输完成。 需求传输模式： 除了 DMAC_CAx:BC 总写 0、DMA 请求信号为电平触发，与块传输模式相似。在 DMA 触发时，只传输一个由 TW 定义的数据单元，直至 DMA 传输结束。
27:26	TW	RW	0	Transfer Data Width 00：字节 Byte 01：半字 Half Word 10：字 Word 11：保留
25	FS	RW	0	Fixed Source 0：禁用固定源 1：启用固定源 当 FS=0 时，源地址 DMAC_SAx:SA 在每次数据传输后自动增加一个传输数据宽度(TW)
24	FD	RW	0	Fixed Destination 0：禁用固定目标地址 1：启用固定目标地址 当 FD=0 时，目标地址 DMAC_DAx:DA 在每次数据传输后自动增加一个传输数据宽度(TW)
23	RC	RW	0	Reload Count 0：禁用重载计数 1：启用重载计数 当 RC=1 时，DAMC_CAx:BC 和 DMAC_CA:TC 寄存器写入的值将在 DMA 传输完成后重新加载。其它寄存器在 DMA 传输完成后为

仅用于东信开发使用

				0。
22	RS	RW	0	Reload Source Address 0：禁用重新加载源地址 1：启用重新加载源地址 当 RS=1 时，DMAC_SAx:SA 写入的值在 DMA 传输完成后重新加载
21	RD	RW	0	Reload Destination Address 0：禁用重新加载目标地址 1：启用重新加载目标地址 当 RD=1 时，DMAC_DAx:DA 写入的值在 DMA 传输完成后重新加载
20	EI	RW	0	Error interrupt request enable 0：无中断请求输出 1：当传输错误是，输出中断请求 下列 DMA 传输状(SS)态被视为传输错误： 001：地址溢出错误 010：传输停止请求 011：源访问错误 100：目标访问错误
19	CI	RW	0	Transfer completion interruput enable 0：无中断请求输出 1：当传输正常结束时，输出中断请求 下列 DMA 传输状态(SS)视为传输正常结束： 101：正常结束
18:16	SS	RW	0	DMA Transfer Status 000：初始值 001：地址溢出错误，源地址或目标地址超过 32’hffff_ffff 010：传输停止请求，所有通道禁用，或直接请求停止传输，或外设请求停止传输 011：源访问错误，从源地址读返回 hresp 错误，即 hresp[1:0]==2’b01 100：目标访问错误，向目标地址写返回 hresp 错误，即 hresp[1:0]==2’b01 101：正常结束 110：访问未开放地址，允许访问 flash 时，访问 flash 未开放地址 111：DMA 暂停，DMA 使能，且对应通道使能，且配置对应通道

仅用于客户开发使用

				DMA 暂停寄存器使能 当各种错误同时发生时，将按照以下优先级显示结束代码： 优先级 高 重置 写“000”清除 访问未开放地址 地址溢出 停止请求 源访问错误 目标访问错误 正常结束 DMA 暂停 优先级 低
15:0	-	-	-	保留

9.2.4 DMAC_SAx(x=0~3)，DMAC 通道 x 源地址寄存器

表 9-4 DMAC_SAx 寄存器（DMAC_SA[0~3]）

位置	名称	属性	复位值	功能
31:0	SA	RW	0	DMA source address 写访问： 指定源地址，启动 DMA 传输 读访问： 根据 DMAC_CBx:FS 的设置，返回到下一个 DMA 源地址

9.2.5 DMAC_DAx(x=0~3)，DMA 通道 x 目标地址寄存器

表 9-5 DMAC_Dax 目标地址寄存器（DMAC_DA[0~3]）

位置	名称	属性	复位值	功能
31:0	DA	RW	0	DMA Destination address 写访问： 指定目标地址，启动 DMA 传输 读访问： 根据 DMAC_CBx:FD 的设置，返回到下一个 DMA 目标地址

9.2.6 寄存器设置注意事项

注意以下是对 DMA 寄存器的设置。

仅用于华信开发使用

- 不要将 DMAC 寄存器地址设置到 DMAC_SA 和 DMAC_DA 寄存器
- 除 DMAC_CR 的 DE/EH 位和 DMAC_CA 的 EB/PB 位，在 DMA 传输期间不要改变寄存器的通道设置。

9.3 使用说明

9.3.1 软件分块复制数据(块传输模式)

使用 DMAC，将源地址中的 1000 word 复制到目标地址中。

1、DMAC_CR:DE=1，启用 DMAC
2、DMAC_SAx=源地址
3、DMAC_DAx=目标地址
4、DMAC_CBx:MS=0；TW=2(块传输模式和字传输)
5、DMAC_CAx:IS=0；BT =INCR；BC=9；TC=99
6、DMAC_CAx:EB=1 启用相应的 DMA 通道
7、DMAC_CAx:ST=1 触发 DMA 传输
8、等待 DMAC_CAx:ST=0(16 字数据的传输)
9、DMAC_CBx:SS 是否为 3'b101(正常结束)？如果为否，转到第 6 步，传输下一块数据或执行其它进程；如果为是，复制所有数据。

9.3.2 软件触发一次批量复制数据(突发传输模式)

使用 DMAC，将系统中的 10000word 从 SPI 的 FIFO 中复制到 RAM。

1、设置 NVIC 来处理相应的 DMA 通道中断
2、DMAC_CR:DE=1，启用 DMAC
3、DMAC_SAx=SPI 的 FIFO 地址
4、DMAC_DAx=RAM 地址
5、DMAC_CBx:MS=1；TW=1(突发传输模式和半字传输)
6、DMAC_CBx:CI=1 启用 DMA 传输完成输出中断
7、DMAC_CAx:IS=0；BT =INCR4； TC=5000
8、DMAC_CAx:EB=1 启用相应的 DMA 通道
9、DMAC_CAx:ST=1 触发 DMA 传输
10、 完成 10000 word 传输后，软件跳转到相应的 ISR

9.3.3 接收指定大小的数据包(请求传输模式)

使用 DMAC 接收来自 SCI 的 128 Byte 的数据包

1、SCI 接口初始化
2、设置 NVIC 来处理相应的 DMA 通道中断
3、DMAC_CR:DE=1，启用 DMAC
4、将 DMAC_SAx=SCI 接收数据寄存器

仅用于客户开发使用

5、将 DMAC_DAx=RAM 存储地址

6、DMAC_CBx:MS=2；TW=0；FS=1(需求传输模式和字节传输)

7、DMAC_CBx:CI=1 启用 DMA 传输完成输出中断

8、DMAC_CAx:IS=DREQ[1]；BT =Signle；BC=0; TC=127

9、DMAC_CAx:EB=1 启用相应的 DMA 通道

10、 完成 128 字节数据接收后，软件跳转到相应的 ISR。

10 定时器

CPU 提供了内嵌 CTIM Timer，系统额外提供了 3 个 16/32bit Timer，以及 1 个 WDT。

10.1 CTIM

10.1.1 概述

CPU 提供了一个 24bit 递减计数器，支持循环计数。

10.1.2 寄存器说明

表 10-1 CTIM 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
0xE000E010	CORET_CSR	RW	32	0x0000_0004	CTIM 控制和状态寄存器	P	S
0xE000E014	CORET_RVR	RW	32	0x0000_0000	CTIM 重装值寄存器	P	S
0xE000E018	CORET_CVR	RW	32	0x0000_0000	CTIM 当前值寄存器	P	S
0xE000E01C	CORET_CALIB	RO	32	0x4000_0D6C	CTIM 校准值寄存器	P	S
0xE000E020~ 0xE000E0FF	-	-	-	-	保留	-	-

10.1.2.1 CTIM 控制和状态寄存器（CORET_CSR）

表 10-2 CTIM 控制和状态寄存器（CORET_CSR）

位置	名称	属性	复位值	功能
31:17	-	-	-	保留
16	COUNTFLAG	RO	0	表示自从上次读这个寄存器后定时器是否计数到 0 0：定时器还未计数到 0 1：定时器已经计数到 0 定时器计数到 0 时硬件置 1，读 CORET_CSR 寄存器，

仅用于乐信开发使用

				或写 CORET_CVR 寄存器，将该位清 0
15:3	-	-	-	保留
2	CLKSOURCE	RW	1	选择 CTIM 定时器的时钟源 0：基准时钟（具体频率见 19.1.3 节基准时钟） 1：系统时钟 基准时钟频率需小于等于系统时钟频率的一半
1	TICKINT	RW	0	CTIM 异常请求使能位 0：计数到零不产生 CTIM 中断请求 1：计数到零产生 CTIM 中断请求 写 CORET_CVR 寄存器会使定时器清零，但不会改变此位
0	ENABLE	RW	0	CTIM 使能位 0：CTIM 被禁止 1：CTIM 被使能

10.1.2.2 CTIM 重装值寄存器（CORET_RVR）

表 10-3 CTIM 重装值寄存器（CORET_RVR）

位置	名称	属性	复位值	功能
31:24	-	-	-	保留
23:0	RELOAD	RW	0	当计数器被使能且计数值到达 0 时加载到 CORET_CVR

CORET_RVR 设定了加载到 CORET_CVR 的起始值，可以是 0x00000001-0x00FFFFFF 范围内的任何值。将 CORET_RVR 设置为 0，则在定时器下一次计数到 0 时，计数停止，定时器值保持为 0。当使用基准时钟计数时，必须等到定时器正常计数开始后（即 CORET_CVR 变为非 0 值时），才可以将 CORET_RVR 置为 0，以让定时器在下一次循环时停止工作，否则定时器无法开始第一次计数。

如果要产生一个周期为 N 个处理器时钟周期的多次触发定时器，就可以将 RELOAD 值设为 N-1。例如，如果要求每隔 100 个时钟脉冲就触发一次 CTIM 中断，RELOAD 就被设为 99。

10.1.2.3 CTIM 当前值寄存器（CORET_CVR）

CORET_CVR 包含 CTIM 计数器的当前值。

表 10-4 CTIM 当前值寄存器（CORET_CVR）

位置	名称	属性	复位值	功能
31:24	-	-	-	保留
23:0	CURRENT	RW	0	读取时返回 CTIM 计数器的当前值 向这个域写入任何值都会将该域清零，还会清零

仅用于合信开发使用

				CORET_CSR 的 COUNTFLAG 位

写 CORET_CVR 寄存器会同时使此寄存器和 COUNTFLAG 状态位清零，它会导致下一个时钟周期开始时，计时器取出寄存器 CORET_RVR 里的值并赋给 CORET_CVR。

10.1.2.4 CTIM 校准值寄存器（CORET_CALIB）

表 10-5 CTIM 校准值寄存器（CORET_CALIB）

位置	名称	属性	复位值	功能
31	NOREF	RO	0	表示是否实现了参考时钟 0：有参考时钟 1：无参考时钟
30	SKEW	RO	1	表示 10ms 校准值是否准确 0：10ms 校准值准确 1：10ms 校准值不准确
29:24	-	-	-	保留
23:0	TENMS	RO	24'h000D6C	基准时钟 10ms 计数校准值 该校准值给出当前 CTIM 对基准时钟（562.5KHz，±10%）计时 10ms 所需的计数周期。由于时钟存在偏差，该校准值可能不准确。 软件读取 TENMS 参数设置到 CORET_RVR 寄存器，可得到 CTIM 定时周期为 10ms。

10.1.3 使用说明

由于复位时，CORET_CVR 和 CORET_RVR 两个寄存器的复位值未知，在使用 CTIM 时，需按照以下步骤进行：

1) 向 CORET_RVR 写入需要的重装值；

2) 向 CORET_CVR 寄存器写入任意值将其清零；否则使能 CTIM 后，可能从未知值开始计数；

3) 操作 CORET_CSR，使能 CTIM。

CTIM 使能时，定时器从 CORET_CVR 的值开始递减计数。计数到 0 后，在下个时钟周期将 CORET_RVR 的值加载到定时器，然后继续递减计数。当计数器跳变到零时，COUNTFLAG 状态位被设为 1，读 COUNTFLAG 将该位清零。

写 CORET_CVR 会将该寄存器和 COUNTFLAG 状态位都清零。在下一个时钟周期，CTIM 将 CORET_RVR 装载到 CORET_CVR。写 CORET_CVR 不触发 CTIM 中断异常。读取 CORET_CVR 寄存器返回的是读取操作执行当下的寄存器值。

向 CORET_RVR 写 0 会使计数器在下一次计数到 0 后停止，计数器保持为 0。

注：当处理器由于调试而被终止时，计数器不递减计数。

仅用于华信开发使用

10.2 Timer0/1/2

10.2.1 概述

芯片中有 3 个 16/32 位 TIMER，主要特征如下：

支持 16/32 位计数

递减计数

支持循环计数和一次计数

支持自动重装

可选择对 APB 时钟、Etu 时钟或基准时钟进行计数。

支持对 APB 总线时钟/ETU 时钟/88MHz 时钟 256 分频/RF 时钟 64 分频时钟的 16/256 分频进行计数

挂接在 APB 总线上

10.2.2 寄存器说明

表 10-6 Timer 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
Timer0base+0x0000	Timer0Load	RW	32	0x0000_0000	Timer0 Load 寄存器	U	S
Timer0base+0x0004	Timer0Value	RO	32	0x0000_0000	Timer0 当前计数值寄存器	U	S
Timerb0ase+0x0008	Timer0Control	RW	32	0x0000_0000	Timer0 控制寄存器	U	S
Timer0base+0x000C	Timer0IS	RW	32	0x0000_0000	Timer0 中断状态寄存器	U	S
Timer1base+0x0000	Timer1Load	RW	32	0x0000_0000	Timer1 Load 寄存器	U	S
Timer1base+0x0004	Timer1Value	RO	32	0x0000_0000	Timer1 当前计数值寄存器	U	S
Timer1base+0x0008	Timer1Control	RW	32	0x0000_0000	Timer1 控制寄存器	U	S
Timer1base+0x000C	Timer1IS	RW	32	0x0000_0000	Timer1 中断状态寄存器	U	S
Timer2base+0x0000	Timer2Load	RW	32	0x0000_0000	Timer2 Load 寄存器	U	S

仅用于芯片开发使用

Timer2base+0x0004	Timer2Value	RO	32	0x0000_0000	Timer2 当前计数值寄存器	U	S
Timer2base+0x0008	Timer2Control	RW	32	0x0000_0000	Timer2 控制寄存器	U	S
Timer2base+0x000C	Timer2IS	RW	32	0x0000_0000	Timer2 中断状态寄存器	U	S

注：Timer0base = 0x40000000，Timer1base = 0x40000800，Timer2base = 0x40001000

10.2.2.1 Timer Load 寄存器（TimerXLoad）

包含计数器的初始值。Timer 启动时，计数器自动装载 TimerXLoad 值，开始递减计数。当 Timer 为 32 位计数时，计数器装载 TimerXLoad[31:0]；当 Timer 为 16 位计数时，装载 TimerXLoad[15:0]。

当计数器值计到 0 时，如果 Periodic 模式使能，则再下一个 pclk 时钟上升沿将 TimerXLoad 寄存器中的值再次装载到计数器中，继续计数。

如果 TimerXLoad 值为 0，则递减计数，直至再次计数到 0 时产生中断。

表 10-7 Timer 初值寄存器（Timer[0~2]Load）

位置	名称	属性	复位值	功能
31:0	TimerLoad	RW	0	计数器 0 的初始值

10.2.2.2 Timer 当前计数值寄存器（TimerXValue）

读该寄存器时，返回计数器的计数值。

当 TimerXControl.TimerEnable 为 0 时，TimerXValue 固定为 0。

表 10-8 Timer 当前计数值寄存器（Timer[0~2]Value）

位置	名称	属性	复位值	功能
31:0	TimerValue	RO	0	计数器 0 的计数值

10.2.2.3 Timer 控制寄存器（TimerXControl）

表 10-9 Timer 控制寄存器（Timer[0~2]Control）

位置	名称	属性	复位值	功能
31:8	-	-	-	保留
7	TimerEnable	RW	0	Timer 启动位

仅用于东信试用

				写 1 启动 Timer 计数，写 0 停止计数。如 OneShotCount 有效，Timer 计数结束产生中断的同时，硬件将自动清除 TimerEnable。
6	TimerMode	RW	0	Timer 模式选择位 0：Timer 处于 free-running mode 1：Timer 处于 periodic mode
5:4	ExtPluseCnt	RW	0	对外部异步脉冲信号进行计数 00：对 pclk 进行计数 01：对内部高频时钟源 HOSC 的 256 分频进行计数（接触模式） 10/11：对外部异步脉冲信号进行计数，由于 Timer 启动时间与异步脉冲信号有效沿的时间差，无论 TimerXLoad 为何值，最大可能有一个外部脉冲的误差（少计一个外部脉冲）。 接触模式：7816 接口 ETU 时钟。
3:2	TimerPre	RW	2’b00	预分频控制： 00：Timer 不进行分频 01：Timer 进行 16 分频 10：Timer 进行 256 分频 11：未定义，不建议使用。（写入 11 时，Timer 进行 256 分频）
1	TimerSize	RW	0	16/32 位计数选择 0：16 位计数 1：32 位计数
0	OneShotCount	RW	0	Timer 模式选择位： 0：循环模式 1：one-shot mode

10.2.2.4 Timer 中断状态寄存器（TimerXIS）

该寄存器表示计数器的中断状态。该寄存器的值即为 timX_int 信号，输出到 VIC。

表 10-10 Timer 中断状态寄存器（Timer[0~2]IS）

位置	名称	属性	复位值	功能
31:1	-	-	-	保留

仅用于东信开发使用

0	TimerInterrupt	RW	0	Active High，interrupt status from the counter 硬件置位，软件写 0 清除，写 1 无效

10.2.3 使用说明

10.2.3.1 工作模式

芯片中有 3 个 Timer：Timer0、Timer1、Timer2。

每个 timer 的寄存器是相同的，工作方式也是相同的，有三种工作模式：

Free-running mode

缺省模式，计数器计到 0 后，回到最大值，继续递减计数。在 One-shot timer mode 模式有效是时，只产生一次计数中断，否则，可以重复多次产生中断。

Periodic timer mode

计数器以一个固定间隔产生中断，计数到 0 后重新装载初始值，在 One-shot timer mode 模式有效时，只产生一次计数中断，否则，可以重复多次产生中断。

One-shot timer mode

计数器只产生一次中断，计数到 0 后将停止计数，直到用户重新启动计数。

10.2.3.2 中断源说明

Timer 模块产生 3 个中断源 timer0/1/2 计数溢出中断，连接到 VIC 的 Int_Source0、Int_Source1、Int_Source19，如下表所示：

表 10-11 Timer 中断源说明

NVIC 接口	部件	中断信号	备注
IRQ0	Timer0	Timer0_Overflow	Timer0 溢出中断
IRQ 1	Timer1	Timer1_Overflow	Timer1 溢出中断
IRQ19	Timer2	Timer2_Overflow	Timer2 溢出中断

仅用于无线开发使用

10.2.3.3 使用流程




图 10-1 Timer 使用流程

注意：设置计数参数和启动 Timer 的两个步骤可以合并在一起。

10.3 WDT

10.3.1 概述

芯片提供一个 32 位 Watchdog Timer，主要特性如下：

- 支持 32 位计数
- 提供计数溢出信号
- 挂接在 APB 总线上

该模块能够提供周期性的中断信号，如果该中断信号在一个计数周期内都没有被清除，

仅用于华信开发使用

并且 WDT 复位使能，则产生 Watchdog 复位信号。

复位信号可以通过配置寄存器进行使能或禁止。

WDT 模块由 WDTControl 寄存器的第 0 位 WDTEN 控制，WDTEN 有效，则 WDT 启动计数，产生周期性的中断。WDTEN 无效，则 WDT 停止计数。

WDT 计数时钟固定为 APB 时钟。

10.3.2 寄存器说明

表 10-12 WDT 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
WDTBase+0x00	WDTLoad	RW	32	0x0000_0000	WDT Load 寄存器	U	S
WDTBase+0x04	WDTValue	RO	32	0x0000_0000	WDT 当前计数值寄存器	U	S
WDTBase+0x08	WDTControl	RW	32	0x0000_0000	WDT 控制寄存器	U	S
WDTBase+0x0C	WDTIS	RW	32	0x0000_0000	WDT 中断状态寄存器	U	S

注：WDTBase=0x40004000

10.3.2.1 WDT Load 寄存器（WDTLoad）

包含 WDT 计数器的初始值。WDT 启动时，计数器自动装载 WDTLoad 值，开始递减计数。当计数器值计到 0 时，将 WDTLoad 寄存器中的值再次装载到计数器中，继续计数。

若 WDTLoad 值为 0 时，启动 WDT 计数后，将 0 装载到计数器中，下一周期从 0xffffffff 倒计时，计数到 0 时，产生中断。

WDT 启动后设置 WDTLoad 寄存器无效。

表 14-11 WDT 控制寄存器（WDTLoad）

位置	名称	属性	复位值	功能
31:0	WDTLoad	RW	0	WDT 计数器的初始值

10.3.2.2 WDT 当前计数值寄存器（WDTValue）

读该寄存器时，返回 WDT 的计数值。

当 WDTControl.WDTEN 为 0 时，WDTValue 返回上一次计数停止值。

表 14-12 WDT 控制寄存器（WDTValue）

位置	名称	属性	复位值	功能
31:0	WDTValue	RO	0	WDT 的计数值

仅用于芯片开发使用

10.3.2.3 WDT 控制寄存器（WDTControl）

表 10-13 WDT 控制寄存器（WDTControl）

位置	名称	属性	复位值	功能
31:2	-	-	-	保留
1	RSTEN	RW	0	使能 WDT 复位输出 0：禁止复位 1：使能复位
0	WDTEN	RW	0	WDT 启动位 写 1 启动 WDT 计数，写 0 停止计数。

10.3.2.4 WDT 中断状态寄存器（WDTIS）

WDTIS 表示计数器输出的中断状态。

表 10-14 WDT 中断状态寄存器（WDTIS）

位置	名称	属性	复位值	功能
31:1	-	-	-	保留
0	Watchdog Interrupt	RW	0	Active High，interrupt status from the WDT 硬件置 1，软件清 0，写 1 无效

10.3.3 使用说明

10.3.3.1 中断源说明

WDT 模块产生 1 个中断源：WDT 计数溢出中断，连接到 VIC 的 IRQ2，如下表所示。

表 10-15 WDT 中断源列表

VIC 接口	部件	中断信号	备注
IRQ2	WDT	WDT_Overflow	Watch Dog Timer 溢出中断

仅用于分销开发使用

10.3.3.2 使用流程




图 10-2 WDT 使用流程

注：上图中的设置计数参数和启动 WDT 的两个步骤可以合并在一起。

仅用于不信不发使用

11 随机数发生器

11.1 概述

芯片内部有真随机数发生器，挂接在 APB 总线上，称为 RNG1。软件可以读取 RNG1 的输出作为随机数种子输入到芯片内部的 3DES，产生伪随机数输出。

11.2 使用说明

使用说明参见《函数库使用手册》。

12 复位系统

12.1 概述

本芯片有 2 个电源域，主电源域、常开电源域。2 个电源域有各自的 POR 复位控制。

12.1.1 AON 域复位

AON 域复位只有上电复位：

- AON 域上电复位

12.1.2 Main 域复位

Main 域复位包括硬复位、软复位。

12.1.2.1 硬复位

硬复位包括：

- 上电复位
- 管脚复位
- 7816 接口复位（7816 接口使能情况下， RSTN 为 7816_RST，缺省为中断，可配置成系统复位）
- 寄存器复位（配置生效）
- VD 复位
- TD 复位
- FD 复位
- LD 复位
- GD 复位
- EMD 复位
- 延迟锁存复位
- Trim 保护复位
- 用户参数区 C4 错误保护复位
- SEC 复位（包含传感器和随机数自检异常、存储器校验异常）

12.1.2.2 软复位

软复位包括：

- 指令复位
- WDT 复位

系统软复位后，如果此时正在进行 FLASH 擦写操作，从硬件 boot 开始执行复位流程；如果不是 FLASH 擦写操作，则直接从用户程序区开始执行。

12.2 寄存器说明

表 12-1 RSTMU 控制寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件

仅用于东信开发使用

RSTMU_BASE + 0x00	SYSINFST	RO	32	0x0000_0000	外部接口状态寄存器	P*	P
RSTMU_BASE + 0x08	SYSRSTFLAG	RW	32	0x0000_0400	系统复位标志寄存器	P*	P
RSTMU_BASE + 0x0C	SYSRSTCFG	RW	32	0x0002_31F8	系统复位源配置寄存器	P*	P
RSTMU_BASE + 0x30	SYSINTCLR	WO	32	0x0000_0000	中断清除控制寄存器	P*	S
RSTMU_BASE + 0x34	SYSINTSRC	RO	32	0x0000_0000	中断源寄存器	P*	P
RSTMU_BASE + 0x38	SYSINTMASK	RW	32	0x0000_0001	中断源屏蔽寄存器	P*	P
RSTMU_BASE + 0x40	SYSVDFLAG	RO	32	0x0000_0X00	VD 电压检测标志寄存器	P*	P
RSTMU_BASE + 0x50	SYSMODULERST0	RW	32	0x0501_0400	模块复位寄存器 0	P*	T
RSTMU_BASE + 0x54	SYSMODULERST1	RW	32	0x0000_0041	模块复位寄存器 1	P*	T
RSTMU_BASE + 0x60	SYSREGRSTREQ	RW	32	0x0000_0000	寄存器复位配置寄存器	P*	T
RSTMU_BASE + 0x70	SYSSNRCFG	RW	32	0x0000_0000	传感器配置寄存器	P*	T

注：RSTMUbase = 0x40080800

12.2.1 外部接口状态寄存器（SYSINFST）

表 12-2 外部接口状态寄存器（SYSINFST）

位置	名称	属性	复位值	功能
31:18	-	-	-	保留
17	SCI_RST	RO	0	外部管脚 7816_RST 的状态
16	SCI_IO	RO	0	外部管脚 7816_IO 的状态
15:7	-	-	-	保留
6	-			保留
5				保留

仅用于华信开发使用

4	PS_Mode	RO	0	供电模式检测标志 0：接触供电
3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	SCI_DET	RO	0	7816 接口检测结果标志 0：7816 接口无效 1：7816 接口有效

12.2.2 复位标志寄存器（SYSRSTFLAG）

表 12-3 复位标志寄存器（SYSRSTFLAG）

位置	名称	属性	复位值	功能
31:19	-	-	-	保留
18	-	-	-	保留
17	REGRstFlag	RW	0	寄存器硬复位标志 1：寄存器复位有效 0：寄存器复位无效
16	-	-	-	保留
15	WDTRstFlag	RW	0	WDT 复位标志 0：WDT 复位无效 1：WDT 复位有效
14	INS_RstFlag	RW	0	CPU 指令复位标志 1：指令复位有效 0：指令复位无效
13	EMDRstFlag	RW	0	EMD 复位标志 1：EMD 复位 0：非 EMD 复位
12	-	-	-	保留
11	PADRSTFLAG	RW	0	PAD 复位标志

仅用于华大开发使用

				1：PAD 复位有效 0：PAD 复位无效
10	PORRstFlag	RW	1	标记此次复位源是否为 POR 复位 0：复位源不是 POR 1：复位源是 POR
9	-	-	-	保留
8	SecRstFlag	RW	0	安全复位标志 0：安全复位无效 1：安全复位有效
7	LDRstFlag	RW	0	LD 复位标志 1：LD 复位有效 0：LD 复位无效
6	VDRstFlag	RW	0	VD 复位标志 0：VD 复位无效 1：VD 复位有效
5	GDRstFlag	RW	0	GD 复位标志 0：GD 复位无效 1：GD 复位有效
4	TDRstFlag	RW	0	TD 复位标志 1： TD 复位有效 0： TD 复位无效
3	FDRstFlag	RW	0	FD 复位标志 0：FD 复位无效 1：FD 复位有效
2	SCIRstFlag	RW	0	7816 接口外部复位标志，硬件置位，软件清零 0：7816 接口复位无效 1：7816 接口复位有效 7816 复位缺省作为中断使用
1:0	-	-	--	保留

12.2.3 复位源配置寄存器（SYSRSTCFG）

表 12-4 复位源配置寄存器（SYSRSTCFG）

位置	名称	属性	复位值	功能

仅用于东信开发使用

31	SECHoldEn*	RW	0	传感器和安全复位 Hold 使能 1：安全和传感器异常复位产生时，复位 Hold，直到外部复位（包括 7816 复位与 Pad 复位）或上电复位后才能恢复工作 0：安全和传感器异常复位产生时，复位信号撤除后，系统恢复工作
30	FILTCLK	RW	0	VD/GD 报警信号滤波时钟的频率选择位: 0：表示选择 88MHz 1：表示选择 22MHz
29:18	-	-	-	保留
17	REGRstEN*	RW	1	寄存器硬复位使能寄存器 1：使能 0：不使能
16:14	-	-	-	保留
13	EMDRstEn	RW	1	EMD 复位使能 0：EMD 复位作为中断信号输出 1：EMD 复位作为系统复位源
12	SDLRstEn*	RW	1	SDL 复位使能 0：SDL 复位作为中断信号输出 1：SDL 复位作为系统复位源
11:9	-	-	-	保留
8	SecRstEn*	RW	1	其他安全复位使能 0：其他安全复位不是系统复位源，作为中断信号输出 1：其他安全复位是系统复位源，不作为中断信号输出
7	LDRstEn*	RW	1	LD 复位使能 0：LD 复位作为中断信号输出 1：LD 复位作为系统复位源
6	VDRstEn*	RW	1	VD 复位使能。 0：VD 复位作为中断信号输出 1：VD 复位作为系统复位源
5	GDRstEn*	RW	1	GD 复位使能 0：GD 复位作为中断信号输出 1：GD 复位作为系统复位源
4	TDRstEn*	RW	1	TD 复位使能 0：TD 复位作为中断信号输出

仅用于华信开发使用

				1：TD 复位作为系统复位源
3	FDRstEn*	RW	1	FD 复位使能 0：FD 复位作为中断信号输出 1：FD 复位作为系统复位源
2	SCIRstEn	RW	~~1~~0	7816 接口复位使能 0：7816 接口复位作为中断信号输出 1：7816 接口复位作为系统复位源
1:0	-	-	-	保留

12.2.4 中断清除控制寄存器（SYSINTCLR）

中断清除控制寄存器，负责清除 SCI 复位中断，写 1，清中断有效，写 0，无效。

表 12-5 中断清除控制寄存器（SYSINTCLR）

位置	名称	属性	复位值	功能
31:4	-	-	-	保留
3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	SciRstClr	WO	0	写 1：清除 SCI 复位中断信号；写 0：无效

12.2.5 中断源寄存器（SYSINTSRC）

中断源寄存器提供 MASK 前的 SCI 复位中断标志，1 代表中断有效，0 代表中断无效。

表 12-6 中断源寄存器（SYSINTSRC）

位置	名称	属性	复位值	功能
31:4	-	-	-	保留
3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	SCI_RST_INT_SRC	RO	0	SCI 复位中断标志，该标志为 MASK 之前的标志 1：中断有效

仅用于金信开发使用

				0：中断无效

注：在 power_down 被唤醒，唤醒源为 IO3 的时候，如果此时外部存在 7816 时钟，7816 复位信号为高，会产生 sci_rst_int_src 中断，软件如果读到是 IO3 唤醒，需要清除 7816 复位中断和 7816 复位标志。

12.2.6 中断源屏蔽寄存器（SYSINTMASK）

系统通过向该寄存器中写 0 来屏蔽相应中断。

表 12-7 中断源屏蔽寄存器（SYSINTMASK）

位置	名称	属性	复位值	功能
31:4	-	-	-	保留
3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	SCI_RST_INT_MASK	RW	1	SCI 复位中断 MASK 标志 1：中断 MASK 无效，中断可以上报给 CPU 0：中断 MASK 有效,中断不能上报给 CPU 内部实现为&逻辑。

12.2.7 VD 电压检测标志寄存器（SYSVDFLAG）

VD 检测电路对外部供电电压进行检测，区分 A、B、C 三类电压，检测结果用于配置该寄存器。

表 12-8 VD 电压检测标志寄存器（SYSVDFLAG）

位置	名称	属性	复位值	功能
31:10	-	-	-	保留
9:8	VD_FLAG	RO	2’b11	电压检测标志： 00：C 类供电电压标志 01：B 类供电电压标志 11：A 类供电电压标志 10：电压检测异常
7:2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

仅用于华大信息开发使用

12.2.8 模块复位寄存器 0（SYSMODULERST0）

软件写 0，产生复位，硬件置 1

表 12-9 软复位寄存器 0（SYSMODULERST0）

位置	名称	属性	复位值	功能
31:27	-	-	-	保留
26	tyb_rst	RW	1	1：不产生复位 0：复位该模块, 5 个周期后复位结束
25	-	-	-	保留
24	tya_rst	RW	1	1：不产生复位或复位完成 0：复位该模块, 5 个周期后复位结束
23:17	-	-	-	保留
16	spi_rst	RW	1	1：不产生复位 0：复位该模块, 5 个周期后复位结束
15:11	-	-	-	保留
10	pke_rst	RW	1	1：不产生复位 0：复位该模块, 5 个周期后复位结束
9:0	-	-	-	保留

注：建议在执行模块复位之前，关闭相应的模块时钟。

12.2.9 模块复位寄存器 1（SYSMODULERST1）

软件写 0，产生复位，硬件置 1

表 12-10 软复位寄存器 1（SYSMODULERST1）

位置	名称	属性	复位值	功能
31:7	-	-	-	保留
6	i2c_rst	RW	1	1：不产生复位 0：复位该模块, 5 个周期后复位结束
5:1	-	-	-	保留
0	7816_rst	RW	1	1：不产生复位 0：复位该模块, 5 个周期后复位结束

注：建议在执行模块复位之前，关闭相应的模块时钟。

12.2.10寄存器复位配置寄存器（SYSREGRSTREQ）

系统可以通过配置该寄存器，复位系统，使系统从上电阶段开始执行。

表 12-11 寄存器复位配置寄存器（SYSREGRSTREQ）

位置	名称	属性	复位值	功能

仅用于客户开发使用

31:3	-	-	-	保留
2	REGHRSTREQ	RW	0	1：产生硬复位，重新进行上电操作； 0：不复位
1:0	-	-	-	保留

12.2.11传感器配置寄存器（SYSSNRCFG）

系统可以通过配置该寄存器，调整对于 GD 和 VD 的报警信号的处理方式。

表 12-12 传感器配置寄存器（SYSSNRCFG）

位置	名称	属性	复位值	功能
31:22	-	-	-	保留
21	GDFILTCFG*	RW	0	GD 报警信号滤波级数配置 0：2 级滤波 1：5 级滤波
20	GDFILTEN*	RW	0	GD 报警信号滤波使能 1：使能 0：禁止
19	VDIFILTCFG*	RW	0	VDI 报警信号滤波级数配置 0：2 级滤波 1：5 级滤波
18	VDIFILTEN*	RW	0	VDI 报警信号滤波使能 1：使能 0：禁止
17	VDEFILTCFG*	RW	0	VD 报警信号滤波级数配置 0：2 级滤波 1：5 级滤波
16	VDEFILTEN*	RW	0	VD 报警信号滤波使能 1：使能 0：禁止
15:0	-	-	-	保留

仅用于华大电子开发使用

13 时钟系统

13.1 概述

本模块为时钟管理模块，管理各个时钟源，为整个芯片生成所需的工作时钟。

本芯片系统主频最高为 88Mhz+10%。

13.2 寄存器说明

表 13-1 时钟系统寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
CKMUbase+30	SYSAHB1CLKEN	RW	32	0x0000_0000	AHB1 时钟使能寄存器	P*	S
CKMUbase+34	SYSAHB2CLKEN	RW	32	0x0000_0000	AHB2 时钟使能寄存器	P*	S
CKMUbase+3C	SYSAPBCLKEN	RW	32	0x0000_0000	APB 时钟使能寄存器	P*	S
CKMUbase+40	SYSAHB1CLKCLR	WO	32	0x0000_0000	AHB1 时钟关闭	P*	S
CKMUbase+44	SYSAHB2CLKCLR	WO	32	0x0000_0000	AHB2 时钟关闭	P*	S
CKMUbase+4C	SYSAPBCLKCLR	WO	32	0x0000_0000	APB 时钟关闭	P*	S
CKMUbase+A4	SYSCLKTIM2	RW	32	0x0000_0000	Timer2 控制寄存器	P*	S

注：CKMUbase = 0x40080000

13.2.1.1 AHB1 时钟使能寄存器（SYSAHB1CLKEN）

用于控制算法门控时钟，以降低系统功耗。写操作：写 1 使能相应模块时钟，写 0 无效；读操作：读出数据反映了相应模块的时钟状态，1 表示开启，0 表示关闭。通过向 SYSAHB1CLKCLR 寄存器中相应的标志位写 1，可以将 SYSAHB1CLKEN 寄存器的值清 0。

表 13-2 AHB1 时钟使能寄存器（SYSAHB1CLKEN）

位置	名称	属性	复位值	功能
31:11	-	-	-	保留
10	PKEEN	RW	0	写操作：1：PKE 模块时钟使能，0：无效 读操作：1：表示 PKE 时钟开启，0：表示 PKE 时钟关闭
9	-	-	-	保留
8	AESEN	RW	0	写操作：1：AES 模块时钟使能，0：无效 读操作：1：表示 AES 时钟开启，0：表示 AES 时钟关闭
7	DESEN	RW	0	写操作：1：DES 模块时钟使能，0：无效 读操作：1：表示 DES 时钟开启，0：表示 DES 时钟关闭
6:4	-	-	-	保留

仅用于信息开发使用

3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

13.2.1.2 AHB2 时钟使能寄存器（SYSAHB2CLKEN）

用于控制 AHB 总线设备门控时钟，以降低系统功耗。写操作：写 1 使能相应模块时钟，写 0 无效；读操作：读出数据反映了相应模块的时钟状态，1 表示开启，0 表示关闭。通过向 SYSAHB2CLKCLR 寄存器中相应的标志位写 1，可以将 SYSAHB2CLKEN 寄存器的值清 0。

表 13-3 AHB2 时钟使能寄存器（SYSAHB2CLKEN）

位置	名称	属性	复位值	功能
31:11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	-	-	-	保留
7	DMAEN	RW	0	写操作：1：DMA 模块时钟使能，0：无效 读操作：1：表示 DMA 时钟开启，0：表示 DMA 时钟关闭
6:5	-	-	-	保留
4	CRCEN	RW	0	写操作：1：CRC 模块时钟使能，0：无效 读操作：1：表示 CRC 时钟开启，0：表示 CRC 时钟关闭
3:1	-	-	-	保留
0	-	-	-	保留

13.2.1.3 APB 时钟使能寄存器（SYSAPBCLKEN）

用于控制所有设备门控时钟，以降低系统功耗。写操作：写 1 使能相应模块时钟，写 0 无效；读操作：读出数据反映了相应模块的时钟状态，1 表示开启，0 表示关闭。通过向 SYSAPBCLKCLR 寄存器中相应的标志位写 1，可以将 SYSAPBCLKEN 寄存器的值清 0。

表 13-4 APB 时钟使能寄存器（SYSAPBCLKEN）

位置	名称	属性	复位值	功能
31:26	-	-	-	保留
25	RNG1EN	RW	0	写操作：1：RNG1 模块时钟使能，0：无效 读操作：1：表示 RNG1 时钟开启，0：表示 RNG1 时钟关闭
24	GPIOEN	RW	0	写操作：1：GPIO 模块时钟使能，0：无效

仅用于华信开发使用

				读操作：1：表示 GPIO 时钟开启，0：表示 GPIO 时钟关闭
23:18				
17	-	-	-	保留
16:12				
11	SCIIEN	RW	0	写操作：1：SCI 模块总线接口时钟以及 SCI 时钟使能，0：无效 读操作：1：表示 SCI 总线接口时钟以及 SCI 时钟开启，0：表示 SCI 总线接口时钟以及 SCI 时钟关闭
10:9	-	-	-	保留
8	WDTEN	RW	0	写操作：1：WDT 时钟使能，0：无效 读操作：1：表示 WDT 时钟开启，0：表示 WDT 时钟关闭
7:3	-	-	-	保留
2	Timer2EN	RW	0	写操作：1：Timer2 时钟使能，0：无效 读操作：1：表示 Timer2 时钟开启，0：表示 Timer2 时钟关闭
1	Timer1EN	RW	0	写操作：1：Timer1 时钟使能，0：无效 读操作：1：表示 Timer1 时钟开启，0：表示 Timer1 时钟关闭
0	Time0rEN	RW	0	写操作：1：Time0r 时钟使能，0：无效 读操作：1：表示 Timer0 时钟开启，0：表示 Timer 时钟关闭

13.2.1.4 AHB1 时钟关闭寄存器（SYSAHB1CLKCLR）

用于关闭各模块门控时钟，以降低系统功耗。该寄存器不可软件读取；软件置 1 可以关闭相应模块的时钟，清零 SYSAHB1CLKEN 寄存器中的相应位。置 0 无效。

表 13-5 AHB1 时钟关闭寄存器（SYSAHB1CLKCLR）

位置	名称	属性	复位值	功能
31:11	-	-	-	保留
10	PKEOff	WO	0	写 1 关闭 PKE 模块时钟 写 0 无效 读操作无效
9	-	-	-	保留
8	AESOff	WO	0	写 1 关闭 AES 模块时钟

仅用于华大开发使用

				写 0 无效 读操作无效
7	DESOff	WO	0	写 1 关闭 DES 模块时钟 写 0 无效 读操作无效
6:4	-	-	-	保留
3	-	-	-	保留
2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

13.2.1.5 AHB2 时钟关闭寄存器（SYSAHB2CLKCLR）

用于关闭各模块门控时钟，以降低系统功耗。该寄存器不可软件读取；软件置 1 可以关闭相应模块的时钟，清零 SYSAHB2CLKEN 寄存器中的相应位。置 0 无效。

表 13-6 AHB2 时钟关闭寄存器（SYSAHB2CLKCLR）

位置	名称	属性	复位值	功能
31:11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	-	-	-	保留
7	DMAOff	WO	0	写 1 关闭 DMA 模块时钟 写 0 无效 读操作无效
6:5	-	-	-	保留
4	CRCOff	WO	0	写 1 关闭 CRC 模块时钟 写 0 无效 读操作无效
3:1	-	-	-	保留
0	-	-	-	保留

13.2.1.6 APB 时钟关闭寄存器（SYSAPBCLKCLR）

用于关闭各模块门控时钟，以降低系统功耗。该寄存器不可软件读取；软件置 1 可以关闭相应模块的时钟，清零 SYSAPBCLKEN 寄存器中的相应位。置 0 无效。

表 13-7 APB 时钟关闭寄存器（SYSAPBCLKCLR）

位置	名称	属性	复位值	功能

仅用于华信开发使用

31:26	-	-	-	保留
25	RNG1Off	WO	0	写 1 关闭 RNG1 模块时钟 写 0 无效 读操作无效
24	GPIOOff	WO	0	写 1 关闭 GPIO 模块时钟 写 0 无效 读操作无效
23:18	-	-	-	保留
17	-	-	-	保留
16:12	-	-	-	保留
11	SCIIFOff	WO	0	写 1 关闭 SCI 模块 APB 总线接口时钟及 SCI 时钟 写 0 无效 读操作无效
10:9	-	-	-	保留
8	WDTOff	WO	0	写 1 关闭 WDT 模块时钟 写 0 无效 读操作无效
7:1	-	-	-	保留
0	TimerOff	WO	0	写 1 关闭 Timer 模块时钟 写 0 无效 读操作无效

13.2.1.7 Timer2 控制寄存器（SYSCLKTIM2）

用于软件进行固定时间计时。

表 13-8 Timer2 控制寄存器（SYSCLKTIM2）

位置	名称	属性	复位值	功能
31	Timer2EN	RW	0	Timer2 计时使能，软件写 1，完成计时后硬件清 0 0：Timer2 未使能或计时完毕 1：Timer2 使能
30:8	-	-	-	保留
7:0	Timer2Value	RW	0	Timer2 计时长度设置，单位为 0.4us 计时时间：~Timer2Value * 0.4us

注：Timer2 计数到时并不会产生中断。

13.3 使用说明

具体方法见《CIU9872B_01(1.1)芯片函数库用户使用手册》的时钟配置函数。

仅用于无信开发使用

14 省电模式

14.1 概述

芯片提供了多种低功耗控制模式：

- 正常工作模式（Normal Mode）
- CPUHold 模式（CPUHold Mode）
- Standby 模式（Standby Mode）
- StopClock 模式（StopClock Mode）
- Powerdown 模式（Powerdown Mode）

14.1.1 正常工作模式（Normal Mode）

系统正常工作时也可以选用频率较低的系统时钟，降低总线的时钟频率，从而降低系统功耗。也可以通过关闭某些不需要工作模块的时钟来降低功耗。

14.1.2 CPUHold 模式

CPU 启动 PKE 等协处理器运算后，CPU 时钟将停止，以降低系统功耗。协处理器运算结束后，自动恢复系统时钟，退出协处理器低功耗模式。

在进行各算法协处理运算器件芯片是否进入 CPU Hold 模式可通过 CPU HOLD 控制寄存器进行配置，如配置对应控制位，软件启动算法后硬件自动控制进入 CPU Hold 模式。在使用 DMA 进行数据搬移时，建议不要配置芯片进入 CPU Hold 模式。

14.1.3 Standby 模式

Standby 模式是系统主动进入的低功耗模式，软件配置功耗模式控制寄存器配置值为 LP_MODE =4’b0000，然后通过低功耗指令（DOZE）进入。以下几种情况系统可进入 Standby 模式：

- 接触供电模式下等待接收时
- 接触供电模式下，SCI/ GPIO 接口处于 IDLE 状态

14.1.4 StopClock 模式

接触模式下，与 Standby 模式相比，StopClock 模式可以进一步降低功耗，此模式进入对于芯片是被动的，需要芯片进入 Standby 状态后，外部读卡器停止通信接口外部时钟，此时才会使芯片进入 StopClock 状态。

14.1.5 Powerdown 模式

在接触供电模式下，为进一步追求芯片待机的低功耗，软件可配置启动芯片进入 Powerdown 模式。Powerdown 模式进入方式与 Standby 基本一致，区别在于 Powerdown 模式功耗模式控制寄存器配置值为 LP_MODE =4’b1000

14.2 寄存器说明

表 14-1PMU 寄存器列表

仅用于客户开发使用

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
PMUMbase+0x00	SYSCPUHLDCON	RW	32	0x0001_0000	CPU HOLD 控制寄存器	P*	S
PMUMbase+0x04	SYSPMDCON	RW	32	0x0000_0000	功耗模式控制寄存器	P*	S
PMUMbase+0x08	SYSSTDWKPCFG	RW	32	0x0000_0000	standby 唤醒配置寄存器	P*	S
PMUMbase+0x0C	保留	-	-	-	-	-	-
PMUMbase+0x10	SYSSTDWKPCON	RW	32	0x0000_0100	standby 唤醒控制寄存器	P*	S
PMUMbase+0x14	保留	-	-	-	-	-	-
PMUMbase+0x18	SYSSTDWKPSTATUS1	RW	32	0x0000_0000	standby 唤醒状态寄存器 1	P*	S
PMUMbase+0x1C	SYSSTDWKPSTATUS2	RW	32	0x0000_0000	standby 唤醒状态寄存器 2	P*	S
PMUMbase+0x20	SYSPDWKPCON	RW	32	0x0000_0000	powerdown 唤醒控制寄存器	P*	S
PMUMbase+0x24	SYSPDWKPSTATUS	RW	32	0x0000_0000	powerdown 唤醒状态寄存器	P*	S
PMUMbase+0x4C	SYSMEMPC	RW	32	0x0000_0000	存储器功耗控制寄存器	P*	S

注：PMUMbase = 0x40086000

14.2.1 CPU HOLD 控制寄存器（SYSCPUHLDCON）

针对算法的配置：

使用 dma，cpu hold 使能配置为 0；不使用 dma，cpu hold 使能配置为 1

表 14-2 CPU HOLD 控制寄存器（SYSCPUHLDCON ）

位置	名称	属性	复位值	功能
31:17	-	-	-	保留
16	-	-	-	保留
15:7	-	-	-	保留
6	-	-	-	保留

仅用于东信开发使用

5	PKELPMode	RW	1'b0	PKE 工作时，系统其他部分是否进入 cpu hold 低功耗状态 1：进入低功耗状态 0：不进入低功耗状态
4	DESLPMode	RW	1'b0	DES 工作时，系统其他部分是否进入 cpu hold 低功耗状态 1：进入低功耗状态 0：不进入低功耗状态
3	AESLPMode	RW	1'b0	AES 工作时，系统其他部分是否进入 cpu hold 低功耗状态 1：进入低功耗状态 0：不进入低功耗状态
2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

14.2.2 功耗模式控制寄存器（SYSPMDCON）

表 14-3 功耗模式控制寄存器（SYSPMDCON）

位置	名称	属性	复位值	功能
31:4	-	-	-	保留
3:0	LP_MODE	RW	4'b0000	低功耗模式选择。 4'b0000: Standby 4'b1000: Powerdown default: Standby

14.2.3 standby 唤醒配置寄存器（SYSSTDWKPCFG）

表 14-4 standby 唤醒配置寄存器（SYSSTDWKPCFG）

位置	名称	属性	复位值	功能
31:5	-	-	-	保留
4	-	-	-	保留
3:1	-	-	-	保留
0	GPIO_WKPOS	RW	0	GPIO 作为唤醒源的有效电平控制位： 0：上升沿作为有效唤醒信号 1：下降沿作为有效唤醒信号

14.2.4 standby 唤醒控制寄存器（SYSSTDWKPCON）

该寄存器用于 Standby 模式唤醒源的使能，对于 GPIO 还可以配置唤醒信号的有效沿。

接触供电时，系统复位、7816 复位（7816 接口复位被配置为系统复位）将使芯片退出

仅用于华信开发使用

Standby。这些情况不受本寄存器的配置影响。

表 14-5 唤醒控制寄存器（SYSSTDWKPCON）

位置	名称	属性	复位值	功能
31:18	-	-	-	保留
17	GPIO7_WKPEN	RW	0	GPIO7 唤醒使能 0：GPIO7 不可唤醒 Standby 1：GPIO7 可唤醒 Standby
16	GPIO0_WKPEN	RW	0	GPIO0 唤醒使能 0：GPIO0 不可唤醒 Standby 1：GPIO0 可唤醒 Standby
15:11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	SCI_WKPEN	RW	1’b1	7816 唤醒使能 0：7816 不可唤醒 Standby 1：7816 可唤醒 Standby
7:5	-	-	-	保留
4	-	-	-	保留
3:2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

14.2.5 standby 唤醒状态寄存器 1（SYSSTDWKPSTATUS1）

表 14-6 standby 唤醒状态寄存器 1（SYSSTDWKPSTATUS1）

位置	名称	属性	复位值	功能
31:18	-	-	-	保留
17	GPIO7WKP_FLAG	RW	1’b0	GPIO7 为唤醒源，查询后，写 0 清
16	GPIO0WKP_FLAG	RW	1’b0	GPIO0 为唤醒源，查询后，写 0 清
15:11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	SCI_WKP_FLAG	RW	1’b0	7816 接口为唤醒源，硬件置 1，软件写 0 清，同时清除 SYSSTDWKPSTATUS2 寄存器。

仅用于东信开发使用

				其中包括 7816 复位唤醒源；7816 接收数据唤醒源；7816 接口检测唤醒源
7:5	-	-	-	保留
4	-	-	-	保留
3:2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

14.2.6 standby 唤醒状态寄存器 2（SYSSTDWKPSTATUS2）

表 14-7 standby 唤醒状态寄存器 2（SYSSTDWKPSTATUS2）

位置	名称	属性	复位值	功能
31:3	-	-	-	保留
2	SCIRST_WKP_FLAG	RO	1'b0	SCIRST 为唤醒源，查询后
1	SCIRCV_WKP_FLAG	RO	1'b0	SCIRCV 为唤醒源，查询后
0	SCIDET_WKP_FLAG	RO	1'b0	SCIDET 为唤醒源，查询后

14.2.7 powerdown 唤醒控制寄存器（SYSPWDWKPCON）

表 14-8 powerdown 唤醒控制寄存器（SYSPWDWKPCON ）

位置	名称	属性	复位值	功能
31:3	-	-	-	保留
2	IO3PDWKPEN	RW	1'b0	IO3 是否可以作为唤醒源，唤醒 powerdown。 1：可以 0：不可以
1	IO0PDWKPEN	RW	1'b0	IO0 是否可以作为唤醒源，唤醒 powerdown。 1：可以 0：不可以
0	-	-	-	保留

14.2.8 powerdown 唤醒状态寄存器（SYSPDWKPSTATUS）

表 14-9 powerdown 唤醒状态寄存器（SYSPDWKPSTATUS）

位置	名称	属性	复位值	功能
31:3	-	-	-	保留
2	IO3WKP_FLAG	RW	1'b0	硬件置位外部唤醒 IO3 标志 软件写 0 清除

仅用于客户开发使用

1	IO0WKP_FLAG	RW	1'b0	硬件置位外部唤醒 IO0 标志 软件写 0 清除
0	-	-	-	保留

14.3 功耗管理软件操作流程

建议用户调用 API 函数实现时钟频率切换、进入退出 Standby 状态、NVM 擦写、算法运算等操作，具体方法参见《CIU9872B_01(1.1)芯片函数库用户使用手册》。

15 安全

15.1 概述

安全模块主要功能如下：

1) 进行有源屏蔽的检测及自检
   完成对有源屏蔽线加载、定期更新随机检测值，完成对其状态的定期检测。
2) 传感器自检和控制 SEC 释放
   对规定的模拟传感器启动上电自检，并提供正常工作中的自检使能，采样传感器输出的自检结果。
3) 安全复位及其标志产生
   对安全复位源的报警信号作出响应，记录相应安全复位标志并根据复位使能控制安全复位的产生。
4) 算法模块安全支持
   实现算法模块时钟随机停止逻辑控制。同步算法模块 busy 信号至系统时钟域。
5) 延迟锁存功能
   实现芯片的延迟锁存功能。

15.2 寄存器说明

表 15-1 SEC 寄存器列表

地址	名称	属性	宽度	复位值	功能	访问权限	复位条件
SECbase+18	SECSWRSTFLG	RW	32	0x0000_0000	软件置位安全复位标志寄存器	P*	P
SECbase+1C	SECHWRSTFLG	RW	32	0x0000_0000	硬件置位安全复位标志	P*	P

仅用于东信开发使用

					寄存器		
SECbase+28	SECREGPRT	RW	32	0x0000_0001	系统控制访问保护寄存器	P*	S
SECbase+2C	SECSWCES	WO	32	0x0000_0000	软件自检错误设置寄存器	P*	S
SECbase+30	SECAUTOCHK	RW	32	0x0000_0005	安全自检寄存器	P*	H
SECbase+34	SECRNDSTOP	RW	32	0x0000_0000	运算时钟随机停止控制寄存器	P*	S

注：SECbase = 0x40086000

15.2.1 系统控制访问保护寄存器（SECREGPRT）

表 15-2 系统控制访问保护寄存器（SECREGPRT）

位	名称	属性	复位值	说明
31:16	REGKEY	WO	-	执行写操作时 REGKEY 必须为 0x FA05，否则写操作被忽略。读出为 0。
15:8	-	-	-	保留
7:1	-	-	-	保留
0	SYSREGPRT	RW	1	系统控制访问保护寄存器 1：只允许超级用户模式程序访问系统控制寄存器 0：允许所有运行模式程序访问系统控制寄存器

15.2.2 软件自检错误设置寄存器（SECSWCES）

表 15-3 软件自检错误设置寄存器（SECSWCES）

位	名称	属性	复位值	说明
31	AESERR	WO	-	AES 算法自检错误标志设置： 写 1：设置 SECSWRSTFLG.AESRST 为 1，如 SYSCFGREG3.AESRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
30	DESERR	WO	-	DES 算法自检错误标志设置： 写 1：设置 SECSWRSTFLG.DESRST 为 1，

仅用于东信开发使用

				如 SYSCFGREG3.DESRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
29	-	-	-	保留
28	-	-	-	保留
27	-	-	-	保留
26	-	-	-	保留
25	-	-	-	保留
24	-	-	-	保留
23	ECCERR	WO	-	ECC 算法自检错误标志设置： 写 1：设置 SECSWRSTFLG.ECCRST 为 1，如 SYSCFGREG3.ECCRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
22:19	-	-	-	保留
18	MMURAMERR	WO	0	MMURAM 检测错误标志设置 写 1：设置 SECSWRSTFLG.MMURAMRST 为 1，如 SYSCFGREG3. MMURAMRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
17	RNG1X2ERR	WO	-	RNG1 卡方自检错误标志设置： 写 1：设置 SECSWRSTFLG.RNG1X2RST 为 1，如 SYSCFGREG3.RNG1X2RSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
16	EMMUERR	WO	0	EMMU/软件自检错误标志设置： 写 1：设置 SECSWRSTFLG.EMMURST 为 1，如 SYSCFGREG3.EMMURSTEN 为 1，则同时产生安全复位。 写 0：无效

仅用于东信内部使用

				读出为 0
15	AESCMPERR	WO	0	AES 正逆运算比对错误标志设置 写 1：设置 SECSWRSTFLG.AESCMPRST 为 1，如 SYSCFGREG3.AESCMPRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
14	DESCMPERR	WO	0	DES 正逆运算比对错误标志设置 写 1：设置 SECSWRSTFLG.DESCMPRST 为 1，如 SYSCFGREG3.DESCMPRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
13	-	-	-	保留
12	-	-	-	保留
11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	-	-	-	保留
7	ECCCMPERR	WO	0	ECC 正逆运算比对错误标志设置 写 1：设置 SECSWRSTFLG.ECCCMPRST 为 1，如 SYSCFGREG3.ECCCMPRSTEN 为 1，则同时产生安全复位。 写 0：无效 读出为 0
6:0	-	-	-	保留

15.2.3 安全自检寄存器（SECAUTOCHK）

该寄存器只在硬复位时复位，软复位不影响该寄存器的值，也不影响传感器和有源屏蔽的自检过程。

表 15-4 安全自检寄存器（SECAUTOCHK）

位	名称	属性	复位值	说明
31:4	-	-	-	保留
3				保留

仅用于华信研发使用

2	SNRAUTOCHK	RW	1	传感器自检使能位，允许软件置位： 写 1 表示使能，写 0 无效 自检完成后由硬件自动清零
1	SDLAUTOCHK	RW	0	延迟复位自检使能位，运行软件置位 写 1 表示使能，写 0 无效 自检完成后由硬件自动清零
0	ASAUTOCHK	RW	1	有源屏蔽自检使能位，允许软件置位： 写 1 表示使能，写 0 无效 自检完成后由硬件自动清零

15.2.4 运算时钟随机停止控制寄存器（SECRNDSTOP）

表 15-5 运算时钟随机停止控制寄存器（SECRNDSTOP）

位	名称	属性	复位值	说明
31:6	-	-	-	保留
5	-	-	-	保留
4	-	-	-	保留
3:2		-	-	保留
1	AESRNDSTOP	RW	0	AES 运算时钟随机停止使能位 0：禁止 1：使能
0	DESRNDSTOP	RW	0	DES 运算时钟随机停止使能位 0：禁止 1：使能

15.2.5 硬件置位安全复位标志寄存器（SECHWRSTFLG）

端口输入的异常信号会将该寄存器的相应位置 1。软件清 0，写 1 无效。

表 15-6 硬件置位安全复位标志寄存器（SECHWRSTFLG）

位置	名称	属性	复位值	功能
31	CPUSECVIORST	RW	0	CPU 安全违反标志，硬件置 1，软件清 0，写 1 无效
30	-	-	-	保留
29	EMMUC4RST [注]	RW	0	存储器（NVM/RAM）C4 校验错误，硬件置

仅用于东信开发使用

				1，软件清 0，写 1 无效
28	-	-	-	保留
27	REGPARST	RW	0	寄存器校验错误，硬件置 1，软件清 0，写 1 无效
26	-	-	-	保留
25	-	-	-	保留
24	-	-	-	保留
23:22	-	-	-	保留
21	-	-	-	保留
20	CLKCFGRST	RW	0	时钟配置错误复位标志
19	-	-	-	保留
18	EMDCHKRST	RW	0	EMD 自检失败标志，硬件置 1，软件清 0，写 1 无效
17	-	-	-	保留
16	SDLCHKRST	RW	0	SDL 自检失败标志，硬件置 1，软件清 0，写 1 无效
15	VDCHKRST	RW	0	VD 自检失败标志，硬件置 1，软件清 0，写 1 无效
14	-	-	-	保留
13	-	-	-	保留
12	-	-	-	保留
11	GDCHKRST	RW	0	GD 自检失败标志，硬件置 1，软件清 0，写 1 无效
10	-	-	-	保留
9	-	-	-	保留
8	TDCHKRST	RW	0	TD 自检失败标志，硬件置 1，软件清 0，写 1 无效
7				
6	LDCHKRST	RW	0	LD 自检失败标志，硬件置 1，软件清 0，写 1 无效
5	FDCHKRST	RW	0	FD 自检失败标志，硬件置 1，软件清 0，写 1 无效
4	-	-	-	保留
3	-	-	-	保留

仅用于东信开发使用

2	-	-	-	保留
1	-	-	-	保留
0	-	-	-	保留

15.2.6 软件置位安全复位标志寄存器（SECSWRSTFLG）

软件通过置位 SECSWCES 寄存器的相应位会使 SECSWRSTFLG 的相应位被置 1。一旦被置 1 后，只能软件清 0。

表 15-7 软件置位安全复位标志寄存器（SECSWRSTFLG）

位置	名称	属性	复位值	功能
31	AESRST	RW	0	AES 算法自检错误标志，只能由软件通过写 SECSWCES.AESERR 寄存器置 1，软件清 0，写 1 无效
30	DESRST	RW	0	DES 算法自检错误标志，只能由软件通过写 SECSWCES.DESERR 寄存器置 1，软件清 0，写 1 无效
29	-	-	-	保留
28	-	-	-	保留
27	-	-	-	保留
26	-	-	-	保留
25	-	-	-	保留
24	-	-	-	保留
23	ECCRST	RW	0	ECC 算法自检错误标志，只能由软件通过写 SECSWCES.ECCERR 寄存器置 1，软件清 0，写 1 无效
22:19	-	-	-	保留
18	MMURAMRST	RW	0	MMURAM 自检标志，只能由软件通过写 SECSWCES.MMURAMERR 寄存器置 1，软件清 0，写 1 无效
17	RNG1X2RST	RW	0	RNG1X2 自检错误标志，只能由软件通过写 SECSWCES.RNG1X2ERR 寄存器置 1，软件清 0，写 1 无效
16	EMMURST	RW	0	EMMU 软件自检错误标志，只能由软件通过写 SECSWCES.EMMUERR 寄存器置 1，软件清 0，写 1 无效

仅用于安信开发使用

15	AESCMPRST	RW	0	AES 正逆运算比对错误标志，只能由软件通过写 SECSWCES.AESCMPERR 寄存器置 1，软件清 0，写 1 无效
14	DESCMPRST	RW	0	DES 正逆运算比对错误标志，只能由软件通过写 SECSWCES.DESCMPERR 寄存器置 1，软件清 0，写 1 无效
13	-	-	-	保留
12	-	-	-	保留
11	-	-	-	保留
10	-	-	-	保留
9	-	-	-	保留
8	-	-	-	保留
7	ECCCMPRST	RW	0	ECC 正逆运算比对错误标志，只能由软件通过写 SECSWCES.ECCCMPERR 寄存器置 1，软件清 0，写 1 无效
6:0	-	-	-	保留

16 固件

固件包括芯片管理程序和芯片 API 程序。

16.1 芯片管理程序

芯片管理程序用户不可见，不可删除。详细内容请见《CIU9872B_01(1.1)芯片 LOADER 用户使用手册》。

16.2 芯片 API 程序

芯片 API 程序提供 AES、DES/3DES 等相关 API。

函数使用方法参见《CIU9872B_01(1.1)芯片函数库用户使用手册》。

17 寄存器

17.1 寄存器列表符号定义

表 17-1 寄存器列表符号说明

字段	符号	说明
属性	RW	可读可写

仅用于东信开发使用

	RO	只读
	WO	只写
访问权限	U	表示普通用户和超级用户程序都可以访问该寄存器
	P	表示只有超级用户程序可以访问该寄存器
	P*	表示设置了 SECREGPRT.SYSREGPRT 权限保护寄存器后，只允许超级用户模式程序访问，否则允许超级用户和普通用户程序访问
复位条件	S	表示任意条件引起的系统复位，都会复位该寄存器
	H	表示上电复位/VD/TD/FD/GD/安全复位/7816 复位引起的系统复位（即硬复位），将会复位该寄存器
	H*	表示除硬复位（H）外，当关闭 RNG1 时钟门控或系统进入 Standby 模式也会复位该寄存器
	E	表示只在发生外部复位时复位该寄存器
	P	表示只在上电时复位该寄存器

18 电特性

18.1 推荐工作条件

表 18-1 推荐工作条件

符号	说明	条件	最小	最大	单位
fHCLK	内部 AHB 时钟频率		0	88	MHz
fPCLK	内部 APB 时钟频率		0	88	MHz
fpke	内部 PKE 时钟频率		0	88	MHz
VDD	电源电压	-	1.62	5.5	V
VIN	IO 输入电压		-0.3	5.5	V
TA	工作环境温度	消费	-25	85	℃
		工业	-40	105	℃
TJ	结温度	消费	-25	105	℃
		工业	-40	125	℃

表 18-2 ISO7816 工作条件

符号	说明	条件	最小	典型	最大	单位
VCC	电源电压	Class A	4.5	5	5.5	V
		Class B	2.7	3	3.3	V
		Class C	1.62	1.8	1.98	V

仅用于东信开发使用

TA	环境温度	消费	-25	25	85	℃
		工业	-40	25	105	℃

表 18-3 SPI/I2C 工作条件

符号	说明	条件	最小	典型	最大	单位
V_{DD}	电源电压	Class A	4.5	5	5.5	V
		Class B	2.7	3	3.3	V
		Class C	1.62	1.8	1.98	V
T_A	环境温度	消费	-25	25	85	℃
		工业	-40	25	105	℃

18.2 功耗特性

表 18-4 平均功耗

符号	说明	条件	Min	Typ	Max	单位
$I_{CC\text{-}not\ hold}$	平均工作电流	Class A/B/C 25℃，PKE@88MHz，CPU 不 Hold		10	15	mA
$I_{CC\text{-}hold}$	平均工作电流	Class A/B/C 25 ℃ ， PKE@88MHz ，CPU Hold		7	12	mA
I_{Stand}	Standby 电流	Class A/B/C TA=25℃， 7816 CLK@1MHz， 除 SCI 工作在外部时钟外， 无其他接口操作		90	200	μA
I_{STP}	Stop Clock 电流	Class A/B/C TA=25℃ 7816_CLK 停止， 无其他接口操作		70	150	μA
$I_{powerdown}$	Powerdown 电流	Class A/B/C 25℃ 无接口操作，IO0/IO3 保持高电平			1	uA

仅用于东信开发使用

18.3 直流特性（DC characteristics）

表 18-5 ISO7816 RST DC 特性

符号	说明	条件	最小	典型	最大	单位
VIH	输入高电平电压	-	0.8VCC		VCC	V
VIL	输入低电平电压	-	0		0.2 VCC	V
IIH	输入高漏电	0.8VCC<VIH<VCC	-20		20	uA
IIL	输入低漏电	0<VIL<0.2VCC	-200		20	uA

表 18-6 ISO7816 CLK DC 特性

符号	说明	条件	最小	典型	最大	单位
VIH	输入高电平电压	-	0.7VCC		VCC	V
VIL	输入低电平电压	-	0		0.2 VCC	V
IIH	输入高漏电	0.7VCC<VIH<VCC	-20		20	uA
IIL	输入低漏电	0<VIL<0.2VCC	-100		20	uA

表 18-7 ISO7816 IO DC 特性

符号	说明	条件	最小	典型	最大	单位
VIH	输入高电平电压		0.7VCC		VCC	V
VIL	输入低电平电压	-	0		0.2VCC	V
IIH	输入高漏电	0.7VCC<VIH<VCC	-300		20	uA
IIL	输入低漏电	0<VIL<0.2VCC	-1000		20	uA
VOH	输出高电平电压	IOHmax= -20μA	0.7VCC		VCC	V
VOL	输出低电平电压	Class A、B IOLmax =+1	0		0.4	V

仅用于芯信开发使用

		mA				
		Class C IOLmax = +1 mA	0		0.2VCC	V

仅用于东信开发使用