CIU9872B_01(1.1)
开发工具用户使用手册

V1.0

仅用于东信开发使用

北京中电华大电子设计有限责任公司
CEC Huada Electronic Design Co.,Ltd

2025 年 11 月

声　明

本手册的版权属北京中电华大电子设计有限责任公司所有。任何未经授权对本手册进行复印、印刷、出版发行的行为，都将被视为是对北京中电华大电子设计有限责任公司版权的侵害。北京中电华大电子设计有限责任公司保留对此行为诉诸法律的权力。

北京中电华大电子设计有限责任公司保留未经通知用户对本手册内容进行修改的权利。虽然我们已经核对本手册的内容，但是差错有时候难以完全避免，所以，我们会对手册的内容进行定期的审查，并在下一版的文件中作必要的修改。建议您在最终设计前从华大电子获取本文档的最新版本。

仅用于东信开发使用

变更记录

版本	修改描述	日期
V0.1	1、 初稿	2024-10-30
V0.2	1、 修改文档名字	2025-02-08
V0.3	1、 修改产品型号 2、 5.3.2 优化级别章节添加-03 注意事项	2025-06-24
V1.0	1、升级版本到 V1.0	2025-11-22

仅用于东信开发使用

术语、定义及缩略语

以下规定适用于本手册：

FPGA	Field Programmable Gate Array 的缩写，即现场可编程门阵列。
IDE	Integrated Development Environment 的缩写，集成开发环境。
CKLink	CKLink Lite，USB-JTAG Adapter 仿真器，本芯片用于连接 CDK 和开发器实现调试。
CDK	C-Sky Development Kit，用于 C-SKY CPU 架构交叉开发的可视化软件集成开发环境。
USB	Universal Serial Bus 的缩写，中文含义是“通用串行总线”。
ELF	Executable and Linking Format，应用程序二进制接口文件；本文指 CDK 编译的程序文件。
FD	Flash Driver 的缩写，C-SKY 用于 Flash 程序下载的算法驱动文件，即用来下载 FLASH 区域的程序。
NVM	Non Volatile Memory，非易失性存储器，本芯片的实现形式是 FLASH。

仅用于东信开发使用

目 录

1 概述 1
2 电气性能 1
3 开发工具构成 1
3.1 开发工具硬件 1
3.1.1 主要组成 1
3.1.2 开发器视图 1
3.1.3 开发器接口 3
3.2 开发工具软件 6
4 开发工具安装说明 7
4.1 运行环境 7
4.2 硬件安装 7
4.2.1 安装步骤 7
4.2.2 注意事项 7
4.3 软件安装 7
4.3.1 CDK 7
4.3.2 SDK_Kit 文件夹 7
5 IDE 软件操作和设置 8
5.1 器件选择 11
5.2 启动文件 12
5.3 编译链接设置 13
5.3.1 界面说明 13
5.3.2 优化级别 15
5.4 对话框设置 16
5.4.1 Target 选项卡 16
5.4.2 Debug 选项卡 17
5.4.3 Flash 选项卡 19
5.5 代码下载 20
5.6 启动调试 21
5.7 程序调试窗口 21
5.7.1 Disassembly 窗口 22
5.7.2 C 程序窗口 22
5.7.3 寄存器窗口 23
5.7.4 Memory 窗口 24
5.7.5 Dump/Restore 命令 25

仅用于乐信开发使用

5.8 调试功能及程序运行 26
6 开发工具使用实例 27
6.1 建立工程 27
6.1.1 新建工程 27
6.1.2 导入工程 30
6.2 编辑文件 31
6.3 编译链接 32
6.4 代码下载 33
6.4.1 连接设备 33
6.4.2 启动调试 33
6.5 工程调试 34
6.5.1 调试命令 34
6.5.2 存储器观察和修改 34
7 应用注意事项 34
8 附录 36
8.1 开发工具与芯片的主要差异 36
8.1.1 设计差异 36
8.1.2 功能差异 38

表目录

表 3-1 开发器说明 3
表 3-2 EXT5 信号说明 4
表 3-3 EXT3 信号说明 5
表 3-4 SDK_Kit 工程组件说明 6
表 8-1 开发工具与芯片的设计差异 36
表 8-2 开发工具与芯片的功能差异 38

图目录

图 3-1 正视图 2
图 3-2 左侧视图 2
图 3-3 后视图 3
图 3-4 EXT4/5 示意图 4
图 3-5 S1/2 开关示意图 5
图 3-6 EXT3 示意图 5
图 5-1 CDK 图标 8

仅用于东信开发使用

图 5-2 CDK 界面 8
图 5-3 新建 Workspace 9
图 5-4 CDK 界面（打开已有 Workspace） 10
图 5-5 切换 Workspace 工程 11
图 5-6 CDK 帮助手册 11
图 5-7 SOC 工程模板选择 12
图 5-8 SOC 工程模板设置 12
图 5-9 芯片初始化文件 13
图 5-10 Build 按钮 13
图 5-11 Build 菜单 14
图 5-12 Build 选项 15
图 5-13 Build 信息输出窗口 15
图 5-14 优化级别设置 16
图 5-15 Target 界面 17
图 5-16 Debug 选项卡 18
图 5-17 ICE 配置 19
图 5-18 Flash 选项卡 20
图 5-19 Download 按钮 20
图 5-20 Download 过程进度显示 21
图 5-21 Debug 按钮 21
图 5-22 Debug 窗口界面 22
图 5-23 Disassembly 窗口 22
图 5-24 C 程序窗口 23
图 5-25 寄存器窗口 24
图 5-26 Memory 窗口 25
图 5-27 存储器单元修改 25
图 5-28 调试菜单 26
图 5-29 调试菜单（右键菜单） 26
图 5-30 调试命令按钮及快捷工具栏显示 26
图 6-1 选择新建工程 27
图 6-2 创建工程界面 28
图 6-3 启动文件 29
图 6-4 加入工程文件 30
图 6-5 选择导入工程 30
图 6-6 工程导入后 31

仅用于乐信开发使用

图 6-7 新建文件..... 32
图 6-8 New Item 添加文件..... 32
图 6-9 编译工程右键菜单..... 33
图 6-10 Debug 按钮..... 34
图 7-1 数据显示格式..... 34
图 7-2 naked 使用示例..... 35

仅用于东信开发使用

1 概述

该开发工具用于 CIU9872B_01(1.1)芯片的仿真开发，该开发工具建议以 CDK 软件作为编译和调试的界面，向用户提供代码下载、断点设置、存储器单元设置和实时观察运行结果等功能，方便用户进行程序开发与调试。

该开发工具具有以下特性：

- 支持 Win10 及以上操作系统；
- USB 通讯接口高速下载用户代码；
- 支持芯片从 7816、Type A、GPIO 接口调试。

2 电气性能

开发工具的工作电压为 4.5V~5.5V，FPGA 管脚的输入输出电压为 3.3V。

3 开发工具构成

开发工具主要包括硬件和软件两大部分。硬件包括电源、USB 线、扩展板、USB-JTAG Adapter（CKLink Lite）和开发器等。软件包括 CDK、软件安装包等。

3.1 开发工具硬件

3.1.1 主要组成

开发工开发工具硬件主要包括开发器、电源、扩展板和 USB 连线。

1) 开发器：仿真 CIU9872B_01(1.1)芯片；
2) 电源：5.0V-2A 直流电源；
3) 扩展板：从 7816 扩展板；
4) USB 连线：一根 A-B 口 USB 线。

3.1.2 开发器视图

开发器的正视图、左视图、右视图如下所示。

- 正视图

仅用于东信开发使用



图 3-1 正视图

- 左侧视图



图 3-2 左侧视图

- 后视图

仅用于通信开发使用



图 3-3 后视图

表 3-1 开发器说明

名称	功能说明
5V 直流电源开关	开发板电源，控制开发板完全上下电；
5V 直流电源接口	采用 5V-2A 直流电源；
5V 直流电源指示灯（PWR）	红色，灯亮表示开发板正常上电；
CKLink 仿真器（EXT2）	CKLink 仿真器接口，程序下载和调试；
工作模式指示灯（L1）	蓝色，灯亮表示调试模式，灯灭表示运行模式；
7816 接口（7816）	连接 7816 扩展板，仿真芯片从 7816 接口；
Type A 接口（TYPE A/B）	连接 Type A/B 扩展板，仿真芯片 Type A/B 接口；
其他	其他未说明的接口均为保留接口，本芯片不会使用。

仅用于华大电子开发使用

3.1.3 开发器接口

开发器接口分为两类，一类是开发工具专用接口，一类是芯片仿真接口。

3.1.3.1 专用接口

接插件 EXT2 为开发工具专用 JTAG2 调试接口，用来仿真芯片的调试接口；

接插件 7816 为开发工具专用从 7816 扩展板接口，用来仿真芯片从 7816 接口；

接插件 TYPEA/B 为开发工具专用 TYPEA/B 扩展板接口，用来仿真芯片 TYPEA/B 接口。

3.1.3.2 控制接口

开发工具上使用 EXT5 进行仿真器功能控制，EXT4 接口保留。

EXT4/5 管脚示意图如下：



图 3-4 EXT4/5 示意图

下表是 EXT5 对应的信号连接关系：

表 3-2 EXT5 信号说明

FPGA(EXT5)			
1	+5V（输出）	GND	2
3	+3.3V（输出）	GND	4
5	-	GND	6
7	-	GND	8
9	-	GND	10
11	-	GND	12
13	-	GND	14
15	-	GND	16
17	-	GND	18
19	-	GND	20
21	-	GND	22
23	-	GND	24
25	-	GND	26
27	-	GND	28
29	MSel *注 1*	GND	30

注 1：MSel 高电平表示开发工具处于调试模式，低电平表示开发工具处于运行模式。在 FPGA 内部上拉，不插跳线（默认）为高电平。

调试模式和运行模式使用说明：

1、 调试模式：*MSel 信号为高电平(不插跳线或接 3.3V)，开发工具处于调试模式。开发工具默认处于调试模式。调试模式下*开发工具不支持芯片的 Standby、Powerdown 等省电模式的程序调试。芯片 VCC 一致处于高电平。

2、 运行模式：*MSel 信号为低电平（插上跳线或接地），开发工具处于运行模式。运行模式下*芯片 VCC 由 7816 接口版 7816VCC 控制，可用于接口上下电测试；运行模式下可进行 Standby、Powerdown 等省电模式测试。

仅用于东信开发使用

开发工具上，通过拨码开关 S1、S2 控制仿真器工作切换。拨码开关示意图如下：



图 3-5 S1/2 开关示意图

S1：专用 SWD 调试选择信号。当拨码开关 S1 拨到朝上方时，开发工具上 SWD 接口一直有效，方便程序下载和调试；当拨码开关 S1 拨到朝下方时，SWD 接口由芯片控制。

S2：专用 7816 接口（7816VCC/RST/CLK/IO）选择使能。当拨码开关 S2 拨到朝上方时，专用 7816 接口连接有效；当拨码开关 S2 拨到朝下方时，EXT3 接口（GPIO 和 COMM_VCC 信号）有效。

3.1.3.3 仿真 IO 接口

开发工具上，通过接插件 EXT3 连接仿真芯片的 IO 信号。EXT3 管脚示意图如下：



图 3-6 EXT3 示意图

下表是 EXT3 的信号对应关系：

表 3-3 EXT3 信号说明

FPGA(EXT3)			
1	+5V（输出）	GND	2
3	+3.3V（输出）	GND	4
5	-	GND	6
7	GPIO7	GND	8
9	-	GND	10
11	-	GND	12

13	-	GND	14
15	-	GND	16
17	-	GND	18
19	-	GND	20
21	GPIO6	GND	22
23	GPIO5	GND	24
25	GPIO4	GND	26
27	GPIO3	GND	28
29	GPIO2	GND	30
31	GPIO1	GND	32
33	GPIO0	GND	34
35	-	GND	36
37	-	GND	38
39	COMM_VCC	GND	40

注：COMM_VCC 接口电源输入信号（默认上拉高电平）。

3.2 开发工具软件

开发工具软件主要包括 CDK、SDK_Kit 文件夹。

1、CDK 和调试代理服务程序：请使用提供的 CDK 及调试代理服务程序的版本，重点界面说明参见 IDE 软件操作和设置章节。

2、SDK_Kit 文件夹：

提供开发工具初始化文件，包含 FD 程序、开发工具的初始化文件和配置文件，包含以下组件：

表 3-4 SDK_Kit 工程组件说明

组件名称		功能说明	文件目录
SDK_Kit	CIU9872B_01_V1.1_EXT.elf	Flash Driver 算法程序，用于下载用户程序	SDK_KIT_EXT\Flash
	CIU9872B_01_V1.1_EXT_INITC.ihex CIU9872B_01_V1.1_EXT_INITA.ihex CIU9872B_01_V1.1_EXT_INITN.ihex	芯片开发工具初始化文件	SDK_KIT_EXT\InitFile
	InitFile.init	初始化配置文件	SDK_KIT_EXT\InitFile

仅用于芯信开发使用

4 开发工具安装说明

安装开发工具前应准备好所需硬件及软件。硬件主要包括电源、USB 连接线、开发器、扩展板；软件包括 CDK、SDK_Kit 工程、辅助工具（可选）等。

4.1 运行环境

操作系统环境： Win10 及以上操作系统

软件需求配置： CDK（2.22.3）

硬件最低配置：

--内存空间：至少 512MB 的内存

--硬盘空间：至少 3GB 的硬盘空间

--接口需求：支持 USB2.0 的高速接口

4.2 硬件安装

4.2.1 安装步骤

1) 连接开发器的 JTAG 接口到 PC 机的 USB 接口，仿真器指示灯亮，表示已成功连接到 PC 机；

2) 连接好 5.0V 电源，打开开关，此时开发工具电源指示灯（PWR）红灯亮，表示已成功上电；约 1～2 秒完成上电复位及配置工作后即可调试程序。

4.2.2 注意事项

1) 需使用 5.0V-2A 直流电源；

4.3 软件安装

4.3.1 CDK

CDK 具体说明参见 CDK 相关用户手册。

注：必须在管理员账号下进行安装；建议 CDK 安装在非系统盘下；安装路径中请不要包含中文目录。

4.3.2 SDK_Kit 文件夹

用户使用开发工具时将该文件夹放到 COS 工程.cdkproj 目录下，并根据说明进行 CDK 配置，无需安装。

仅用于芯信开发使用


5 IDE 软件操作和设置

CDK 正确安装后，在 Windows 操作系统的桌面有如下“CDK”的图标，双击该图标即可启动 CDK 工具软件。也可以通过在 Windows 的开始/程序菜单中，点击 CDK 的图标来启动该软件。



图 5-1 CDK 图标

1） 打开 CDK 时，会出现如下界面：



仅用于东信开发使用

图 5-2 CDK 界面

2） 如果需要创建新的 Workspace，通过菜单选择“Project-> New Multi-Project Workspace…”，指定 Workspace 路径及名称即可，如下图所示：




图 5-3 新建 Workspace

3） 如果是打开已存在的 Workspace，通过菜单选择“Project-> Open Multi-Project Workspace…”，打开已存在的 Workspace。

4） 通过打开已有 Workspace，进入 IDE 界面后（如下图所示），自动打开 Workspace 中包含的 Project 工程。

仅用于华信开发使用




图 5-4 CDK 界面（打开已有 Workspace）

5）进入 IDE 界面后可以通过“File->Recent Multi-Project Workspaces”切换之前打开过的 Workspace，此时 CDK 会关闭已打开的 Workspace 并加载选中的 Workspace。

仅用于芯信开发使用




图 5-5 切换 Workspace 工程

关于 CDK 软件详细使用方法以及基于该软件的汇编和 C 语言编程，可以参见 CDK 相关的帮助文档。




图 5-6 CDK 帮助手册

5.1 器件选择

新工程创建时选择“Project->New Project”菜单后，选择当前芯片的工程模板，如下图所示：

仅供东信开发使用




图 5-7 SOC 工程模板选择

选择 SOC 工程模板后，进行如下的设置：




图 5-8 SOC 工程模板设置

注：ROM 和 RAM 设置内容为举例，实际内容以芯片用户手册为准。

5.2 启动文件

根据上述工程模板建立的新工程后，标准的芯片启动文件 crt0.S 自动加入工程 arch 目录中。该文件定义了 CPU 平台部分标准特殊功能寄存器、中断向量表，时钟和中断控制器等内容进行了初始化并引导到用户函数入口等初始化代码。

仅用于东信开发使用




图 5-9 芯片初始化文件

注：文件内容可以根据具体芯片实际需求情况作修改或者以芯片提供为准。

5.3 编译链接设置

程序文件编辑结束后，可以进行编译和链接，并可根据编译的提示信息修改代码中的错误或者警告。

5.3.1 界面说明

工具栏中编译按钮图标如图 5-10 所示：




图 5-10 Build 按钮

在 Project 菜单，可以找到 Build 相关操作。

常用的有 “Build Active Project”、“Clean Active Project”、“Rebuild Active Project”、“Build All”、“Clean All”、“Rebuild All”、“Batch Build…”：

- Build Active Project：对当前选中的工程进行编译；
- Clean Active Project：对当前选中的工程生成的编译文件执行清除操作；
- Rebuild Active Project：对当前选中的工程执行 Clean+ Build 的操作；
- Build All：对 Workspace 中所有工程依次进行编译；

仅用于东信开发使用

- Clean All：对 Workspace 中所有工程编译生成的文件执行清除操作；
- Rebuild All：对 Workspace 中所有工程依次进行 Clean+ Build 的操作；
- Batch Build…：对 Workspace 中选中的部分工程批量进行编译。

注：当程序及设置无变化时选择 Build Active Project，CDK 不会重新生成相关文件，若需要强制编译所有文件可选择 Rebuild Active Project 选项。




图 5-11 Build 菜单

选中当前工程，右键可以找到 Build 相关操作（Build 、Rebuild 和 Clean）。

仅用于东信开发使用




图 5-12 Build 选项

编译的信息在 CDK 下方 Output View 中的 Build 窗口显示。



图 5-13 Build 信息输出窗口

5.3.2 优化级别

当前工程右键选择 Options for {project name}，在 Compiler 选项页中可以根据需要设置编译的调试选项和编译的优化选项；调试程序建议 Debug Level 选择-g3，Optimization 选择-O0。

仅用于华东信开发使用




图 5-14 优化级别设置

注：-O3，在-O2 的基础上，进行基于性能优先的激进式优化，但是激进优化的结果并不稳定，**建议不要使用，**详细说明可参考 CDK 帮助文档。

5.4 对话框设置

在工程管理窗口，右击某个工程，在弹出的菜单中选择“Options for {project name}”，打开“Project Settings”窗口，进行相关配置。

5.4.1 Target 选项卡

在“Target”选项卡中需要根据本芯片属性，进行相应的配置：

仅用于东信开发使用




图 5-15 Target 界面

注：

1、使用本芯片进行调试时，必须选择“Big Endian”进行编译链接，才能正常调试；

2、默认选中“Use Mini Lib”选项，使用 CDK 提供的标准 C 库；

3、默认使用“ROM Areas”及“RAM Areas”进行 Memory 设置，或者通过 Linker 选项卡的“Link File”指定链接脚本。

5.4.2 Debug 选项卡

Debug 选项卡用于设置调试相关选项，建议如下图进行设置：

仅用于东信开发使用




图 5-16 Debug 选项卡

5.4.2.1 选项说明

1) Connector Configurations：用于配置调试目标，可以配置 ICE 及 Remote ICE 两种类型，建议选择 ICE 进行调试；
2) Load Application to Target：选择是否下载程序到目标，此处默认勾选；
3) Perform Reset after Load：是否在程序下载后执行 Reset 操作，此处 Reset 操作类型与 Reset CPU Type 指定的类型一致，此处默认勾选；
4) Auto Run：是否自动运行程序，只有当 Load Application to Target 勾选上才有效，此处默认勾选；
5) Stop At：是否停在指定的符号处，只有 Auto Run 勾选上才有效。勾选该选项，CDK 会在指定的符号处插入临时断点，此处默认设置 main；
6) Reset CPU Type：用于设置工具栏上 Reset 按钮的 reset 类型，此处默认设置为“Hard Reset”。

5.4.2.2 配置调试目标

Connector Configurations 的具体配置如下：

- ICE：即本地在线调试，通过 CDK 连接所在电脑上的在线仿真器作为调试目标；选择 “ICE”后，通过“Settings…”按钮，打开 ICE 的相关配置，如下：

仅用于芯片开发使用




图 5-17 ICE 配置

注：ICE Clock 为 500KHz。

5.4.3 Flash 选项卡

Flash 选项卡中包含程序下载操作的相关配置，建议具体配置如下：

仅用于东信开发使用




图 5-18 Flash 选项卡

注：

1） 用户使用新建工程或者使用 DemoCOS 工程，将 SDK_Kit 文件夹拷贝到所用工程目录下，进行如上配置；

2） 具体的 Programming Algorithm 版本请根据 SDK_Kit 中 Flash 文件确认，以上只是示例。

5.5 代码下载

打开“Project Settings”窗口的 Flash 选项卡，进行代码下载相关内容设置后，点击“Flash Download”按钮，进行程序下载。




图 5-19 Download 按钮

CDK 会根据设置进行相应的操作，下载算法并完成 NVM 空间代码的下载，下载过程信息通过弹出对话框显示。

仅用于东信开发使用




图 5-20 Download 过程进度显示

5.6 启动调试

点击下图所示的 Debug 图标，可以启动调试并让用户程序进入调试状态。此时，PC 指向程序开始地址，并且等待用户下一步的操作。

如下图所示，点击调试按钮，下载用户代码，并进入 CDK 的调试环境。





图 5-21 Debug 按钮

5.7 程序调试窗口

进入 Debug 界面时，显示以下窗口：



仅供广东信开发使用

图 5-22 Debug 窗口界面

5.7.1 Disassembly 窗口

在调试状态下，默认下载完程序后，会同时显示 Disassembly 窗口，如下图所示。该 Disassembly 窗口中：可显示程序代码，还可显示指令执行的 PC 地址。通过该窗口区域的右键菜单选项可以选择源代码与反汇编指令同时显示（Mix Mode），或只显示反汇编指令（Asm Mode）。




图 5-23 Disassembly 窗口

5.7.2 C 程序窗口

在调试状态下，该窗口显示 C 语句的执行情况。

仅用于华信开发使用




图 5-24 C 程序窗口

5.7.3 寄存器窗口

在调试状态下，可以在 Debug 窗口左侧的寄存器窗口，对通用寄存器和某些 SFR 寄存器进行观察和修改。

仅用于东信开发使用

Register

Search

Name	Value
cr	
general	
r0	0x1f0
r1	0x0
r2	0x0
r3	0x0
r4	0x0
r5	0x0
r6	0x280
r7	0x80000100
r8	0x200003f0
r9	0x0
r10	0x0
r11	0x0
r12	0x0
r13	0x0
r14	0x200003e0
r15	0x18c
pc	0x1fe
psr	0x80000100
epsr	0x0
epc	0x0
gpr	

图 5-25 寄存器窗口

5.7.4 Memory 窗口

在调试状态下，可以通过存储器窗口对存储器单元进行观察和修改。比如，想观察代码区 0x100 单元的内容，可以在该窗口的地址栏中输入“0x100”，回车后就可以看到该单元的内容，如下图所示。

仅用于东信开发使用




图 5-26 Memory 窗口

在调试状态，还可以对某个存储器单元进行数据修改。如下图所示，光标置于要修改的地址，键盘直接输入数据，按“Enter”键后，完成修改。




图 5-27 存储器单元修改

注：CDK 只支持修改 RAM 和寄存器地址的数据。

5.7.5 Dump/Restore 命令

CDK 提供了 Memory 数据的 Dump 和 Restore 功能，Dump 功能可以导出芯片当前模式下具有读权限的 Memory 空间，Restore 功能只支持 RAM 数据的改写，改写 NVM 数据请使用 Init File 文件。Dump/Restore 命令具体使用方法可通过 Command 窗口的 Help 菜单

打开帮助文档查看。

5.8 调试功能及程序运行

可以通过菜单栏、工程右键菜单、工具栏进行操作。

- 菜单栏：




图 5-28 调试菜单

- 右键菜单：




图 5-29 调试菜单（右键菜单）

- 工具栏：



图 5-30 调试命令按钮及快捷工具栏显示

调试功能包括：Start/Continue Debugger、Stop debugger、Reset CPU、Stop、Step Into、Step Over、Step Out、Toggle Breakpoint、Disable All Breakpoints、Enable All Breakpoints、Delete All Breakpoints、Jump to cursor、Run to cursor 等命令。功能如下：

- 支持断点设置和单步等功能调试；

仅用于东信开发使用

- 支持无限个软件断点，支持最多 8 个硬件断点；

6 开发工具使用实例

使用开发工具前请准备好所需硬件及软件并正确安装。

6.1 建立工程

此章节介绍如何新建 Project 工程，将已有 Project 导入当前 Workspace。

6.1.1 新建工程

1) 选择“Project-> New SOC Project”菜单：




图 6-1 选择新建工程

2) 填写“Project Name”，设置 Project type 及 CPU Family、CPU Name、Endian、ROM 和 RAM：

仅用于华大信息开发使用




图 6-2 创建工程界面

3) 如上图设置后，可以直接点击“OK”完成新工程的创建。

4) 根据芯片修改或者替换启动文件：

仅用于东信开发使用

crt0.S

```
100  ckcpu_vsr_table:
101      .long Reset_Handler
102      .long Misaligned_Access_Handler
103      .long Access_Error_Handler
104      .long Divided_By_Zero_Handler
105      .long Illegal_Handler
106      .long Privlege_Violation_Handler
107      .long Trace_Exection_Handler
108      .long Breakpoint_Exception_Handler
109      .long Unrecoverable_Error_Handler
110      .long Idly4_Error_Handler
111      .long Auto_INT_Handler
112      .long Auto_FINT_Handler
113      .long Reserved_HAI_Handler
114      .long Reserved_FP_Handler
115      .long TLB_Ins_Empty_Handler
116      .long TLB_Data_Empty_Handler
117  .rept 16 //base 10
118      .long Default_handler
119  .endr
120      .long __timer0_irq_handler
121      .long __timer1_irq_handler
122      .long __wdt_irq_handler
123      .long __nvm_irq_handler
124      .long __emmu_irq_handler
125      .long __secrst_irq_handler
126      .long __rng1_irq_handler
127      .long __dma_irq_handler
128      .long __7816RST_irq_handler
```

Text Editor | Configuration Wizard

仅用于在信开发使用

图 6-3 启动文件

5) 在“Project View”的 inc 和 src 目录中增加用户程序及头文件，完成用户程序编写。




图 6-4 加入工程文件

6.1.2 导入工程

1) 选择“Project->Add an existing project”菜单，打开“Open Project”对话框，打开导入工程所在的目录，选择“Demo2.cdkproj”文件，点击“OK”按钮完成添加。




图 6-5 选择导入工程

注：

1、导入的工程名不能与当前的 workspace 中的工程名重名，否则将导入失败；

仅用于东信开发使用

2、导入的工程中所有文件不会复制到当前 workspace 所在的目录中，仅以引用的形式导入。为方便工程管理，建议将待导入工程的所用文件复制到当前 workspace 文件夹后，再执行导入。

2) 工程导入成功后，如下图所示。





图 6-6 工程导入后

6.2 编辑文件

通过右键菜单的 Add a New File…，生成一个新文件，按照下图的方法操作，选择该文件加入工程中。



仅用于东信开发使用

图 6-7 新建文件




图 6-8 New Item 添加文件

根据需要，可以在工程中通过上述方法新建和编辑其它的文件，所有文件和文件夹可以在 Project View 中进行管理。

6.3 编译链接

程序文件编辑结束后，可以进行编译和链接，并可根据编译的提示信息修改代码中的错误或者警告。如果需要了解更多详细的说明，请参见 CDK Help 帮助手册。

仅用于东信开发使用




图 6-9 编译工程右键菜单

6.4 代码下载

6.4.1 连接设备

连接调试目标请见配置调试目标章节。

6.4.2 启动调试

Flash 选项卡及 Debug 选项卡根据对话框配置后，即可点击下图所示的 Debug 图标，可以下载芯片所有区域的相关代码数据，并使开发工具进入调试状态。

仅用于东信开发使用




图 6-10 Debug 按钮

6.5 工程调试

6.5.1 调试命令

在 CDK 的帮助手册中，有 Debug 菜单和命令列表，开发工具支持其中重要且基本的调试命令。例如 Reset CPU、Stop、Step Into、Step Over、Step Out 等。

6.5.2 存储器观察和修改

在调试状态下，可以通过存储器窗口（Memory Windows）对存储器单元进行观察和修改。对 RAM 空间的内容，可以直接观察和修改；对 NVM 区域的内容，只能查看。

仅用于华大开发使用

7 应用注意事项

1) 本芯片中寄存器均必须使用 32 位读写操作访问，在 Memory 窗口中如果只查看或者更改寄存器的某一字节或半字则读写无效，会引起访问错误异常。建议 Debug 过程中使用 Memory 窗口查看时统一用字（4 字节长度）类型进行读写操作，对应 32 位操作；




图 7-1 数据显示格式

2) 用户在使用 Memory 窗口观察存储器空间时，建议不要查看保留区域，否则可能会

影响正常区域的显示；

3) 开发工具在“Download”或者“Debug”下载程序过程中，不要将扩展板与读卡器连接，否则会造成下载异常的情况；

4) CDK 不支持工程名称及路径包含中文字符；

5) 高优化级别（如 Os 优化）可能导致在 Debug 调试中变量无法查看，或变量值显示错误；

6) Flash 选项卡“Download Function”中选择“Reset and Run”，点击 Download 按钮下载程序后自动进入运行模式，请在此模式下进行程序测试；点击 Debug 按钮进入调试界面后自动切到调试模式；

7) 在进行功能测试时（尤其进行接口下电保护测试），使用 Download 功能下载程序，并确保选择“Reset and Run”；读卡器下电，开发器处于复位状态和芯片保持一致；

8) CKLink 支持的 JTAG 工作频率最高为 1 MHz（1000KHz），用户需要确保使用 ICE Configuration 或 Debug Server 时，ICE Clock 配置正确；

9) 用户在使用反汇编窗口调试程序，向上翻屏浏览汇编指令时，可能出现指令格式显示错误的现象，但不影响程序正常执行；

10) CDK 支持*.S 和*.s 后缀的编译，使用.include 或#include 语句进行包含时，此文件不能再加入工程中；

11) 对于 c 语言、汇编混合编程时，对于用汇编实现的函数，建议函数加上 naked 属性。

```
void __attribute__ ((naked)) test()
{
    __asm__
    (
        ...
    );
}
```

图 7-2 naked 使用示例

仅用于华信开发使用

8 附录

8.1 开发工具与芯片的主要差异

开发工具相关接口的电气特性和芯片有差异，在开发工具上进行操作时，请按照开发工具的电气特性说明进行操作。

开发工具仿真器实现的主要功能、性能和实际芯片完全一致，但是，开发工具并不能完全代替芯片，仍存在一些差异。主要差异如下表所示：

8.1.1 设计差异

表 8-1 开发工具与芯片的设计差异

功能模块	开发工具	芯片	备注
HOSC	FPGA 内部 PLL 生成 88M/22MHz	88MHz 内部时钟源	1、开发工具设置系统频率/pke 时钟大于 22M 时，实际频率为 22M ；设置系统频率/pke 时钟小于等于 22M 时，按实际设置频率运行。
LOSC	FPGA 内部逻辑分频生成 500KHz	500KHz 内部时钟源	
RAM	控制逻辑+FPGA 内部 BlockRAM 模拟	专用 RAM 存储器	1、芯片上电数据为随机值； 2、开发工具不断电，芯片不发生系统复位，数据不变，芯片系统复位后，数据为随机值。
NVM	控制逻辑+片内 BlockRAM 模拟	存储器 IP	1、芯片下电数据不丢失，上电数据不变； 2、开发工具完全下电，数据会丢失，上电重新配置 NVM 值
RNG	伪随机源 FRNG	真随机源	芯片真随机数模拟模块
CMS	伪 CMS	真 CMS	固件开发提供伪 CMS

仅用于东信开发使用

安全功能：VD/TD/LD/GD/EMD/TPD/ 有源屏蔽	无	有	-
TST 模块	伪模块	有	开发工具上不实现测试功能。
NVR 区	部分支持	全支持	1、开发工具支持固件数据区、芯片配置区、用户参数区、工厂码数据区；不支持 NVR_CFG 区。
Bist 电路	无	有	
接口上电过程	1、开发板上电后，读卡器上电； 2、接口上电后存储器初始值与芯片一致。	1、读卡器上电； 2、接口上电后存储器初始值：RAM 值为随机值，NVM 值为当前下载程序数据。	1、接口上电是指 7816 接口和 TYPEA/B 接口上电操作。
接口下电过程	1、读卡器下电，但开发工具不下电； 2、接口下电时存储器值：RAM 值不变，NVM 值不变； 3、通过拨码开关支持运行模式和调试模式选择；在调试模式下，读卡器下电芯片不复位； 4、开发板断电后重新上电，需要下载 NVM 的相应程序数据； 5、擦除过程中下电：	1、读卡器下电； 2、接口下电时存储器值：RAM 值丢失，NVM 值不变； 3、无模式选择功能；下电芯片复位； 4、芯片上电后不需要下载 NVM 的相应程序数据； 5、擦除过程中下电：芯片中 NVM 的状态，可能是擦	接口下电是指 7816 接口和 TYPEA/B 接口下电操作

仅用于华大后开发使用

	再次上电后开发工具中 NVM 的状态可能为 1（已被擦除），也可能为擦除前的状态，还可能为随机数； 6、编程过程中下电：再次上电后开发工具中 NVM 的状态可能为 1（未进行编程），也可能是编程后的状态，还可能为随机数。	除前的状态，也可能为随机数，还可能是 1； 6、编程过程中下电：芯片 NVM 的状态，可能是 1，也可能是随机数，还可能是编程后的状态。	

8.1.2 功能差异

表 8-2 开发工具与芯片的功能差异

功能模块	开发工具	芯片	备注
7816VCC 管脚	用于芯片上、下电控制及检测	给芯片供电	1）开发工具使用外部 5.0V 电源供电；芯片通过 7816VCC 管脚供电（智能卡类）。 2）开发工具根据 7816VCC 管脚检测芯片电源模式，7816VCC 管脚用于对整个芯片 POR 复位，用于模拟芯片上、下电操作。 A) 在调试模式下，7816VCC 管脚由高变低时不产生复位，由低变高时产生一次上电复位； B) 在运行模式下，此管脚如果为低电平时，芯片处于复位状态。

仅用于东信开发使用

7816 接口	使用开发工具专用7816接口连接扩展板调试。	支持 IO 复用配置	
TYPEA/B 接口	使用开发工具专用 TYPEA/B 接口连接扩展板调试。	专用管脚	开发工具上非接接口上下电采用 RF_POR 信号，同 7816VCC 管脚接口上下电功能。
IO 控制寄存器	不实现 IO 芯片寄存器控制功能，如：驱动配置寄存器、下拉使能寄存器、上拉使能寄存器、模拟滤毛刺使能寄存器、模拟滤毛刺配置寄存器。	有	开发工具 GPIO 在 FPGA 内部固定为弱上拉，注意芯片 GPIO 电气特性相关寄存器设置无效。
IO 滤波电路	普通 FPGA 管脚 IO，无滤毛刺功能	芯片模拟电路有对输入信号滤毛刺功能	开发工具与板级电路通过连接线连接时，可能会出现毛刺进入 FPGA 内部导致通讯中断，在开发工具上进行压力测试，需开启芯片 IO 的数字滤波。
工作模式选择功能	有	无	1）开发工具增加“调试模式/运行模式”可选择功能。当选择调试模式时，开发工具不支持芯片的 Standby、Powerdown 等省电模式的调试； 2）芯片没有工作模式切换功能，相当于只有运行模式。

仅用于东信开发使用