

UBWC ENC/DEC 系统级 Spec

面向软件配置、系统集成和 RTL 对接的 UBWC 编码/解码模块说明，覆盖 APB 寄存器访问、连续帧地址模型、OTF timing、SRAM bank、状态中断和 wrapper 顶层接口。

版本日期	2026-05-12
支持格式	RGBA / YUV420
时钟基线	OTF 320 MHz
连续帧模型	slot0 / slot1

目录

- 1. 当前基线
- 2. 时钟域
- 3. 寄存器访问
- 4. 模块数据流图
- 5. ENC 规格
- 6. DEC 规格
- 7. OTF Timing
- 8. SRAM Bank
- 9. 状态与中断
- 10. Wrapper 接口

1. 当前基线

项目	当前规格
RTL 顶层	<code>src/enc/ubwc_enc_wrapper_top.sv</code> <code>src/dec/ubwc_dec_wrapper_top.v</code>
支持格式	<code>0=RGBA8888</code> , <code>1=RGBA1010102</code> , <code>2=YUV420_8/NV12</code> , <code>3=YUV420_10/P010</code>
不支持格式	YUV422_8, YUV422_10
AXI ID / FCNT	内部按 4 bit 使用, <code>fcnt[0]</code> 选择地址 slot0/slot1。
连续帧模型	图像格式、尺寸、layout 和 timing 不变时, 软件每帧只补充一组 base address; 硬件按 fcnt/slot 连续处理。

2. 时钟域规格

时钟域	频率	周期	ENC 端口	DEC 端口	主要逻辑
APB clock	100 MHz	10.000 ns	<code>PCLK</code>	<code>PCLK</code>	APB 寄存器访问
AXI/control clock	500 MHz	2.000 ns	<code>i_clk</code>	<code>i_axi_clk</code>	AXI 读写、APB 配置同步后的控制逻辑、地址和统计状态
core/VIVO clock	200 MHz	5.000 ns	<code>i_vivo_clk</code>	<code>i_vivo_clk</code>	<code>ubwc_enc_vivo_top</code> / <code>ubwc_dec_vivo_top</code>
OTF clock	320 MHz	3.125 ns	<code>i_otf_clk</code>	<code>i_otf_clk</code>	OTF 输入或输出视频接口

APB 只负责寄存器配置, 不作为视频数据通路时钟。AXI/control、core/VIVO 和 OTF 之间必须通过异步 FIFO 或明确 CDC 逻辑隔离。

多 bit payload/counter 不允许直接用两级触发器跨时钟域; 异步复位释放必须在目标时钟域同步。

3. 寄存器访问规格

3.1 APB 访问规则

项目	规格
寄存器宽度	32 bit
地址对齐	4 byte 对齐，本文 offset 均为 wrapper APB base 下的 byte offset
64 bit base address 写法	先写 low 32 bit，再写 high 32 bit
APB ready/error	PREADY=1 ， PSLVERR=0
访问类型	RO 只读； RW 可读写； W1P 写 1 产生脉冲

3.2 ENC Register Summary

Offset	Register	Access	功能	配置频率
0x000	REG_VERSION	RO	IP version	上电后读取一次
0x004	REG_DATE	RO	RTL date	上电后读取一次
0x008	REG_TILE_CFG0	RW	UBWC enable、bank swizzle、highest bank bit、bank spread	格式/尺寸/layout 变化时配置
0x00C	REG_TILE_CFG1	RW	4-line format、RGBA lossy 2:1、tile pitch	格式/尺寸/layout 变化时配置
0x010	REG_ENC_CI_CFG0	RW	CI input type、ALEN	格式变化时配置
0x014	REG_ENC_CI_CFG1	RW	CI lossy, sideband 保留	格式变化时配置
0x018	REG_ENC_CI_CFG2	RW	保留 UBWC CI cfg，软件写 0	格式变化时配置
0x01C	REG_ENC_CI_CFG3	RW	保留 UBWC CI cfg，软件写 0	格式变化时配置
0x020	REG_OTF_CFG0	RW	输入 OTF format	格式变化时配置

Offset	Register	Access	功能	配置频率
0x024	REG_OTF_CFG1	RW	输入 width/height	格式/尺寸变化时配置
0x028	REG_OTF_CFG2	RW	tile_w/tile_h	格式/尺寸变化时配置
0x02C	REG_OTF_CFG3	RW	Y tile columns、UV tile columns	格式/尺寸变化时配置
0x030/0x034	REG_META_BASE_Y_LO/HI	RW	Y/RGBA metadata 写入基地址	每帧配置
0x038/0x03C	REG_TILE_BASE_Y_LO/HI	RW	Y/RGBA compressed tile 写入基地址	每帧配置
0x040/0x044	REG_META_BASE_UV_LO/HI	RW	UV metadata 写入基地址；RGBA 不关心	每帧配置
0x048/0x04C	REG_TILE_BASE_UV_LO/HI	RW	UV compressed tile 写入基地址；写 0x04C high word 提交地址组	每帧配置
0x050	REG_META_ACTIVE_SIZE	RW	metadata active width/height	格式/尺寸变化时配置
0x054	REG_META_PITCH	RW	metadata plane pitch	格式/尺寸变化时配置
0x058	REG_STATUS0	RO	idle/error/busy/frame_done/address slot status	运行中读取
0x05C	REG_STATUS1	RO	stage_done bitmap	运行中读取
0x060	REG_IRQ_CTRL	RW/W1P/RO	irq_enable、irq_clear、irq_pending、correct/error pending	初始化/中断处理
0x064	REG_STATUS2	RO	IRQ status mirror	运行中读取
0x068..0x09C	REG_*_COUNT0/1	RO	metadata、tileaddr、OTF、AXI W 计数，后缀 0/1 对应 fcnt[0]	调试读取

3.3 DEC Register Summary

Offset	Register	Access	功能	配置频率
0x000	REG_VERSION	RO	IP version	上电后读取一次
0x004	REG_DATE	RO	RTL date	上电后读取一次
0x008	APB_ADDR_TILE_CFG0	RW	bank swizzle、highest bank bit、bank spread、4-line、RGBA lossy 2:1	格式/尺寸/layout 变化时配置
0x00C	APB_ADDR_TILE_CFG1	RW	tile pitch	格式/尺寸/layout 变化时配置
0x010	APB_ADDR_TILE_CFG2	RW	CI input type、lossy、alpha mode	格式变化时配置
0x014	APB_ADDR_VIVO_CFG	RW	VIVO enable、soft reset	初始化或策略变化时配置
0x018	APB_ADDR_OTF_CFG0	RW	输出 image width、format	格式/尺寸/timing 变化时配置
0x01C	APB_ADDR_OTF_CFG1	RW	h_total、h_sync/HSA	timing 变化时配置
0x020	APB_ADDR_OTF_CFG2	RW	h_bp/HBP、h_act/HACT	timing 变化时配置
0x024	APB_ADDR_OTF_CFG3	RW	v_total、v_sync/VSA	timing 变化时配置
0x028	APB_ADDR_OTF_CFG4	RW	v_bp/VBP、v_act/VACT	timing 变化时配置
0x02C	APB_ADDR_META_CFG0	RW	Y/RGBA metadata tile_x/tile_y, YUV420 UV tile 数内部推导	格式/尺寸变化时配置
0x030/0x034	REG_META_BASE_Y_L0/HI	RW	RGBA/Y metadata 读取基地址	每帧配置
0x038/0x03C	REG_TILE_BASE_Y_L0/HI	RW	RGBA/Y compressed tile 读取基地址	每帧配置

Offset	Register	Access	功能	配置频率
0x040/0x044	REG_META_BASE_UV_L0/HI	RW	UV metadata 读取基地址	每帧配置
0x048/0x04C	REG_TILE_BASE_UV_L0/HI	RW	UV compressed tile 读取基地址；RGBA 不关心	每帧配置
0x050	APB_ADDR_STATUS0	RO	frame_active、meta/tile/vivo/otf busy、idle status	运行中读取
0x054	APB_ADDR_STATUS1	RO	stage_done、frame_done、stage_seen	运行中读取
0x058	APB_ADDR_STATUS2	RO	VIVO idle bitmap	运行中读取
0x05C	APB_ADDR_STATUS3	RO	VIVO error bitmap	运行中读取
0x060	APB_ADDR_IRQ_CTRL	RW/W1P/RO	irq_enable、irq_clear、irq_pending、correct/error pending	初始化/中断处理
0x064	APB_ADDR_STATUS4	RO	IRQ status mirror	运行中读取
0x068	APB_ADDR_STAT_META	RO	metadata valid tile count	调试读取
0x06C	APB_ADDR_STAT_TILE	RO	tile address valid tile count	调试读取
0x070	APB_ADDR_STAT_OTF_TILE	RO	tile-to-OTF accepted tile count	调试读取
0x074	APB_ADDR_STAT_OTF_LINE	RO	OTF output line count	调试读取
0x078	APB_ADDR_STAT_OTF_DE	RO	OTF output de && ready beat count	调试读取

3.4 软件访问顺序摘要

ENC

```
read VERSION/DATE
write static TILE/CI/OTF/META config
for each frame:
  write META_BASE_Y low/high
  write TILE_BASE_Y low/high
  write META_BASE_UV low/high
```

DEC

```
read VERSION/DATE
write static TILE/VIVO/META/OTF config
for each frame:
  write META_BASE_Y low/high
  write TILE_BASE_Y low/high
  write META_BASE_UV low/high
```

```
write TILE_BASE_UV low/high // comm
start OTF input stream
poll/handle IRQ and STATUS
```


```
write TILE_BASE_UV low/high
hardware auto-starts when address set
poll/handle IRQ and STATUS
```

4. 模块数据流图

本章按功能专题展示 ENC/DEC 数据路径、配置路径和关键缓存调度关系。图中按时钟域分区，并在关键箭头旁标注主要信号和位宽。


分类	图	说明
ENC	系统块图	顶层主数据路径，APB/status 用旁路收口
ENC	OTF-to-tile 详图	OTF pack、async FIFO A/B、line-to-tile、bank0/1、tile read scanner
ENC	AXI write 详图	tile/meta address、tile/meta write command、AXI merge/x2x
ENC	ping-pong SRAM 时序图	bank0/bank1 写行组与读 tile 的错相调度
DEC	总体微架构图	按当前 RTL 展开 APB/status、metadata read/decode、tile read、VIVO decode、tile-to-OTF 输出
DEC	metadata + tile read 详图	metadata fetch/decode 与 tile read command 两条路径
DEC	tile-to-OTF 详图	VIVO rvo、line writer、SRAM fetch、OTF driver

4.1 ENC 系统块图



顶层模块按 APB、OTF、AXI/core、VIVO 四条泳道展开，只表达主数据流和必要配置/状态旁路。


4.2 ENC OTF-to-tile 详图



说明 OTF 输入如何按 format 拆成 Y/RGBA 与 UV 两路，跨域后写入 ping-pong SRAM，再按 tile 顺序读出给 VIVO。

4.3 ENC AXI write 详图


ENC AXI write 详图: tile/meta 地址生成与 AXI 写合并



说明 VIVO cvo 数据和坐标/fcnt 如何生成 tile/meta AXI 写命令，并通过合并与宽度转换后写到外部 AXI。


4.4 ENC Ping-pong SRAM 时序图

ENC ping-pong SRAM 时序图: 一次只讲 bank 占用和释放




说明 bank0/bank1 在连续 group 中的写入、读出、释放和下一次复用关系。

4.5 DEC 总体微架构图




DEC 当前实现图，按当前 RTL 展开 APB/status、metadata read/decode、tile read、VIVO 解压、tile-to-OTF、外部 SRAM 和 OTF 输出。

4.6 DEC metadata + tile read 详图



说明 metadata AR/R 通路、metadata SRAM、decode 输出，以及 tile_arcmd_gen 使用 metadata 结果发起 tile read 的关系。

4.7 DEC tile-to-OTF 详图



说明 VIVO rvo 数据如何写入 line buffer，如何被 fetcher 按 OTF timing 读取并在 OTF 域输出。

5. ENC 规格

5.1 数据流

```
OTF input(i_otf_clk)
-> ubwc_enc_otf_to_tile
-> external bank0/bank1 SRAM
-> ubwc_enc_vivo_top(i_vivo_clk)
-> tile/meta AXI write(i_clk)
```

ENC 没有 APB start bit。软件写好静态配置和本帧输出 buffer 地址后，上游 OTF vsync/hsync/de/data 到来即开始处理。

5.2 每帧地址 Slot

地址	名称	含义
0x030/0x034	REG_META_BASE_Y_L0/HI	Y/RGBA metadata 存储基地址
0x038/0x03C	REG_TILE_BASE_Y_L0/HI	Y/RGBA compressed tile 存储基地址

地址	名称	含义
0x040/0x044	REG_META_BASE_UV_L0/HI	UV metadata 存储基地址；RGBA 不关心，可写 0
0x048/0x04C	REG_TILE_BASE_UV_L0/HI	UV compressed tile 存储基地址；最后写 0x04C high word 提交一组地址

硬件内部保留两组地址 slot。`fcnt[0]=0` 使用 slot0，`fcnt[0]=1` 使用 slot1。如果当前帧需要的 slot 未配置，硬件应阻塞并上报地址配置错误状态/中断。

5.3 配置频率

配置项	配置频率
TILE_CFG / CI_CFG / OTF_CFG / META_ACTIVE_SIZE / META_PITCH	图像格式、尺寸或 layout 变化时配置
输出 buffer base address	每帧配置，或每新增一个输出 buffer 配置
IRQ enable	上电后一次，或中断策略变化时配置

6. DEC 规格

6.1 数据流

```
UBWC metadata/tile AXI read(i_axi_clk)
-> ubwc_dec_vivo_top(i_vivo_clk)
-> ubwc_dec_tile_to_otf
-> external bank0/bank1 SRAM
-> OTF output(i_otf_clk)
```

DEC 没有软件 start bit。软件写好静态配置和一组输入 UBWC buffer 地址后，硬件自动锁存该地址组并启动本帧 decode。

6.2 每帧地址 Slot

地址	名称	含义
0x030/0x034	REG_META_BASE_Y_L0/HI	RGBA/Y metadata 读取基地址
0x038/0x03C	REG_TILE_BASE_Y_L0/HI	RGBA/Y compressed tile 读取基地址

地址	名称	含义
0x040/0x044	REG_META_BASE_UV_L0/HI	UV metadata 读取基地址
0x048/0x04C	REG_TILE_BASE_UV_L0/HI	UV compressed tile 读取基地址；RGBA 不关心

DEC 同样按 `fcnt[0]` 在 slot0/slot1 间切换。相邻两帧可以使用不同 base address，其他静态信息只保留一份，并在格式、尺寸或 timing 变化时重新配置。

6.3 配置频率

配置项	配置频率
TILE_CFG / CI_CFG / VIVO_CFG / META_CFG / OTF timing	图像格式、尺寸、layout 或 timing 变化时配置
输入 UBWC buffer base address	每帧配置，或每新增一个输入 UBWC buffer 配置
IRQ enable	上电后一次，或中断策略变化时配置

7. OTF Timing 约定

标记	RTL 配置项	说明
HSA	h_sync	水平 sync 宽度
HBP	h_bp	水平 back porch
HACT	h_act	水平 active 宽度，通常等于输出图像宽度
HFP	h_total - h_sync - h_bp - h_act	水平 front porch
VSA	v_sync	垂直 sync 行数
VBP	v_bp	垂直 back porch
VACT	v_act	垂直 active 高度，通常等于输出图像高度
VFP	v_total - v_sync - v_bp - v_act	垂直 front porch

```
OTF_CFG1 = {h_sync, h_total}
OTF_CFG2 = {h_act, h_bp}
```

```
OTF_CFG3 = {v_sync, v_total}
OTF_CFG4 = {v_act, v_bp}
```

8. 外部 SRAM Bank

ENC 和 DEC wrapper 都使用外部 bank0/bank1 作为 ping-pong 工作 SRAM，数据宽度为 128 bit。
bank0/bank1 是工作 buffer，不固定等价于 Y/UV plane。

模块	当前默认 COM_BUF_AW	每个 bank 容量	说明
ENC	12	4096 x 128 bit = 64 KiB	当前默认参数；若支持 4096 宽 YUV420，建议仿真/集成按 13 bit 评估
DEC	12	4096 x 128 bit = 64 KiB	当前默认参数；外部实例可按目标最大宽度调整

```
bank_words = 2 ^ COM_BUF_AW
bank_bytes = bank_words * 16
```

9. 状态和中断

- 正确中断表示本帧已到达软件定义的完成点。
- 错误中断表示地址未配置、OTF 输入错误、FIFO overflow、VIVO error 等异常事件。
- 中断 pending 应保持到软件写 `IRQ_CTRL[1]=1` 清除。
- 统计寄存器只做调试和观测，不应作为核心 done 判断依据。

10. Wrapper 顶层接口

本章列出当前 RTL wrapper 的集成级端口清单，每一行对应一个端口信号。

10.1 ENC Wrapper: `ubwc_enc_wrapper_top.sv`

接口组	信号	方向	位宽	说明
APB slave	<code>PCLK</code>	input	1 bit	APB clock
APB slave	<code>PRESETn</code>	input	1 bit	APB async reset, active low

接口组	信号	方向	位宽	说明
APB slave	PSEL	input	1 bit	APB select
APB slave	PENABLE	input	1 bit	APB enable phase
APB slave	PADDR	input	APB_AW	APB byte address
APB slave	PWRITE	input	1 bit	APB write/read select
APB slave	PWDATA	input	APB_DW	APB write data
APB slave	PREADY	output	1 bit	APB ready
APB slave	PSLVERR	output	1 bit	APB slave error
APB slave	PRDATA	output	APB_DW	APB read data
Clock/reset	i_clk	input	1 bit	ENC core/control clock
Clock/reset	i_otf_clk	input	1 bit	OTF input clock
Clock/reset	i_vivo_clk	input	1 bit	VIVO clock
Clock/reset	i_rstn	input	1 bit	Global reset, active low
OTF input	i_otf_vsync	input	1 bit	Input frame sync
OTF input	i_otf_hsync	input	1 bit	Input line sync
OTF input	i_otf_de	input	1 bit	Input data enable
OTF input	i_otf_data	input	128 bit	Input pixel data
OTF input	i_otf_fcnt	input	4 bit	Input frame count
OTF input	i_otf_lcnt	input	12 bit	Input line count
OTF input	o_otf_ready	output	1 bit	ENC 对 OTF 输入的反压
SRAM bank0	o_bank0_en	output	1 bit	Bank0 SRAM enable
SRAM bank0	o_bank0_wen	output	1 bit	Bank0 SRAM write enable
SRAM bank0	o_bank0_addr	output	COM_BUF_AW	Bank0 SRAM address
SRAM bank0	o_bank0_din	output	COM_BUF_DW	Bank0 SRAM write data
SRAM bank0	i_bank0_dout	input	COM_BUF_DW	Bank0 SRAM read data

接口组	信号	方向	位宽	说明
SRAM bank0	i_bank0_dout_vld	input	1 bit	Bank0 SRAM read data valid
SRAM bank1	o_bank1_en	output	1 bit	Bank1 SRAM enable
SRAM bank1	o_bank1_wen	output	1 bit	Bank1 SRAM write enable
SRAM bank1	o_bank1_addr	output	COM_BUF_AW	Bank1 SRAM address
SRAM bank1	o_bank1_din	output	COM_BUF_DW	Bank1 SRAM write data
SRAM bank1	i_bank1_dout	input	COM_BUF_DW	Bank1 SRAM read data
SRAM bank1	i_bank1_dout_vld	input	1 bit	Bank1 SRAM read data valid
AXI write address	o_m_axi_awid	output	AXI_IDW+1	AXI AW ID
AXI write address	o_m_axi_awaddr	output	AXI_AW	AXI AW address
AXI write address	o_m_axi_awlen	output	AXI_LENW	AXI AW burst length
AXI write address	o_m_axi_awsz	output	3 bit	AXI AW beat size
AXI write address	o_m_axi_awburst	output	2 bit	AXI AW burst type
AXI write address	o_m_axi_awlock	output	2 bit	AXI AW lock
AXI write address	o_m_axi_awcache	output	4 bit	AXI AW cache attribute
AXI write address	o_m_axi_awprot	output	3 bit	AXI AW protection attribute
AXI write address	o_m_axi_awvalid	output	1 bit	AXI AW valid
AXI write address	i_m_axi_awready	input	1 bit	AXI AW ready
AXI write data	o_m_axi_wdata	output	AXI_DW	AXI W data
AXI write data	o_m_axi_wstrb	output	AXI_DW/8	AXI W byte strobe
AXI write data	o_m_axi_wvalid	output	1 bit	AXI W valid
AXI write data	o_m_axi_wlast	output	1 bit	AXI W last beat
AXI write data	i_m_axi_wready	input	1 bit	AXI W ready
AXI write response	i_m_axi_bid	input	AXI_IDW+1	AXI B ID
AXI write response	i_m_axi_bresp	input	2 bit	AXI B response

接口组	信号	方向	位宽	说明
AXI write response	i_m_axi_bvalid	input	1 bit	AXI B valid
AXI write response	o_m_axi_bready	output	1 bit	AXI B ready
Done/IRQ	o_stage_done	output	8 bit	Stage done bitmap
Done/IRQ	o_frame_done	output	1 bit	Frame done flag
Done/IRQ	o_irq	output	1 bit	Interrupt output

10.2 DEC Wrapper: ubwc_dec_wrapper_top.v

接口组	信号	方向	位宽	说明
APB slave	PCLK	input	1 bit	APB clock
APB slave	PRESETn	input	1 bit	APB async reset, active low
APB slave	PSEL	input	1 bit	APB select
APB slave	PENABLE	input	1 bit	APB enable phase
APB slave	PADDR	input	APB_AW	APB byte address
APB slave	PWRITE	input	1 bit	APB write/read select
APB slave	PWDATA	input	APB_DW	APB write data
APB slave	PREADY	output	1 bit	APB ready
APB slave	PSLVERR	output	1 bit	APB slave error
APB slave	PRDATA	output	APB_DW	APB read data
OTF/VIVO clock	i_otf_clk	input	1 bit	OTF output clock
OTF/VIVO clock	i_vivo_clk	input	1 bit	VIVO clock
OTF/VIVO clock	i_otf_rstn	input	1 bit	OTF reset, active low
OTF output	o_otf_vsync	output	1 bit	Output frame sync
OTF output	o_otf_hsync	output	1 bit	Output line sync
OTF output	o_otf_de	output	1 bit	Output data enable

接口组	信号	方向	位宽	说明
OTF output	<code>o_otf_data</code>	output	128 bit	Output pixel data
OTF output	<code>o_otf_fcnt</code>	output	4 bit	Output frame count
OTF output	<code>o_otf_lcnt</code>	output	12 bit	Output line count
OTF output	<code>i_otf_ready</code>	input	1 bit	Downstream OTF ready
SRAM bank0	<code>o_bank0_en</code>	output	1 bit	Bank0 SRAM enable
SRAM bank0	<code>o_bank0_wen</code>	output	1 bit	Bank0 SRAM write enable
SRAM bank0	<code>o_bank0_addr</code>	output	<code>COM_BUF_AW</code>	Bank0 SRAM address
SRAM bank0	<code>o_bank0_din</code>	output	<code>COM_BUF_DW</code>	Bank0 SRAM write data
SRAM bank0	<code>i_bank0_dout</code>	input	<code>COM_BUF_DW</code>	Bank0 SRAM read data
SRAM bank0	<code>i_bank0_dout_vld</code>	input	1 bit	Bank0 SRAM read data valid
SRAM bank1	<code>o_bank1_en</code>	output	1 bit	Bank1 SRAM enable
SRAM bank1	<code>o_bank1_wen</code>	output	1 bit	Bank1 SRAM write enable
SRAM bank1	<code>o_bank1_addr</code>	output	<code>COM_BUF_AW</code>	Bank1 SRAM address
SRAM bank1	<code>o_bank1_din</code>	output	<code>COM_BUF_DW</code>	Bank1 SRAM write data
SRAM bank1	<code>i_bank1_dout</code>	input	<code>COM_BUF_DW</code>	Bank1 SRAM read data
SRAM bank1	<code>i_bank1_dout_vld</code>	input	1 bit	Bank1 SRAM read data valid
AXI read clock	<code>i_axi_clk</code>	input	1 bit	AXI read master clock
AXI read clock	<code>i_axi_rstn</code>	input	1 bit	AXI read master reset, active low
AXI read address	<code>o_m_axi_arid</code>	output	<code>AXI_IDW+1</code>	AXI AR ID
AXI read address	<code>o_m_axi_araddr</code>	output	<code>AXI_AW</code>	AXI AR address
AXI read address	<code>o_m_axi_arlen</code>	output	<code>AXI_LENW</code>	AXI AR burst length
AXI read address	<code>o_m_axi_arsize</code>	output	4 bit	AXI AR beat size
AXI read address	<code>o_m_axi_arburst</code>	output	2 bit	AXI AR burst type
AXI read address	<code>o_m_axi_arlock</code>	output	1 bit	AXI AR lock

接口组	信号	方向	位宽	说明
AXI read address	<code>o_m_axi_arscache</code>	output	4 bit	AXI AR cache attribute
AXI read address	<code>o_m_axi_arprot</code>	output	3 bit	AXI AR protection attribute
AXI read address	<code>o_m_axi_arvalid</code>	output	1 bit	AXI AR valid
AXI read address	<code>i_m_axi_arready</code>	input	1 bit	AXI AR ready
AXI read data	<code>i_m_axi_rid</code>	input	<code>AXI_IDW+1</code>	AXI R ID
AXI read data	<code>i_m_axi_rdata</code>	input	<code>AXI_DW</code>	AXI R data
AXI read data	<code>i_m_axi_rvalid</code>	input	1 bit	AXI R valid
AXI read data	<code>i_m_axi_rresp</code>	input	2 bit	AXI R response
AXI read data	<code>i_m_axi_rlast</code>	input	1 bit	AXI R last beat
AXI read data	<code>o_m_axi_rready</code>	output	1 bit	AXI R ready
Done/IRQ	<code>o_stage_done</code>	output	5 bit	Stage done bitmap
Done/IRQ	<code>o_frame_done</code>	output	1 bit	Frame done flag
Done/IRQ	<code>o_irq</code>	output	1 bit	Interrupt output

ENC wrapper 对外是 AXI write master；DEC wrapper 对外是 AXI read master。当前外部 AXI ID 端口宽度为 `AXI_IDW+1`，内部 frame count/AXI ID 仍按 4 bit 语义传递。

UBWC ENC/DEC system specification.

