SH1106 中文数据手册

特性

- ■支持最大 132×64 点阵面板
- ■嵌入式 132×64 位 SRAM
- ■工作电压:

-逻辑电源: V_{DD1} = 1.65V - 3.5V -OLED 工作电源电压:

外部 Vpp 电源= 6.4V - 14.0V 内部 Vpp 发生器= 6.4V - 9.0V

- ■最大段输出电流: 200µA
- ■最大公共灌电流: 27mA
- ■8 位 6800 系列并行接口, 8 位 8080 系列并行接口, 3 线和 4 线串行外设 ■提供 COG 形式, 厚度: 300μm 接口,400KHz 快速 I2C 总线接口
- ■可编程帧频和复用率


- ■行重新映射和列重新映射 (ADC)
- ■垂直滚动
- ■片内振荡器
- ■可编程内部电荷泵电路输出
- -DC-DC 电源: V_{DD2} = 3.0V 4.2V ■单色无源 OLED 面板上的 256 步对 比度控制
 - ■功耗低 睡眠模式: <5μA VDD1=0V, VDD2=3.0V-4.2V: <5μA VDD1,2=0V, VPP=6.4V-14.0V: <5µA
 - ■宽工作温度范围: -40 至+85°C

一般说明

SH1106 是一款单芯片 CMOS OLED / PLED 驱动器,带有控制器,用于有机/聚合物发光二极管点 阵图形显示系统。SH1106 由 132 个段组成, 64 个公共端可支持 132×64 的最大显示分辨率。它专为 共阴极型 OLED 面板而设计。

SH1106 嵌入了对比度控制,显示 RAM 振荡器和高效的 DC-DC 转换器,减少了外部元件的数量 和功耗。SH1106 适用于各种紧凑型便携式应用,如手机,计算器和 MP3 播放器的子显示器等。

框图



引脚描述

电源

符号	I/O	描述
V_{DDi}	电源	电源输入: 1.65-3.5V
V_{DD2}	电源	3.0-4.2V 电源引脚,用于电荷泵电路的电源。 当外部提供 V _{PP} 时,应断开此引脚
V _{SS}	电源	GND
V_{SL}	电源	这是段电压参考引脚。 该引脚应从外部连接到 V _{ss}
V_{CL}	电源	这是一个公共电压参考引脚。 该引脚应从外部连接到 V _{ss} 。

OLED 驱动供应

符号	I/O	描述
I_{REF}	О	这是一个段电流参考引脚。此引脚和 V _{ss} 之间应连接一个电阻。将电流设置为 12.5μA。
V _{COMH}	0	这是用于公共信号的电压输出高电平的引脚。 此引脚和 Vss 之间应连接一个电容器。
V _{BREF}	NC	这是用于升压电路的内部电压参考引脚。 保持浮动。
V_{pp}	P	OLED 面板电源。由内部电荷泵产生。 连接电容器。它可以从外部供应。
C1N, C1P	P	连接到电荷泵电容器。 这些引脚不使用,当外部提供 Vpp 时应断开。
C2P, C2N	P	连接到电荷泵电容器。 这些引脚不使用,当外部提供 Vpp 时应断开。

系统总线连引脚

符号	I/O	描述									
CL	I/O	该引脚是系统时钟输入。启用内部时钟时,此引脚应为左开。内部时钟从此引脚输出。禁用内部振荡器时,此引脚从外部时钟源接收显示时钟信号。									
CLS	I	这是内部时钟使能引脚。 CLS = "H": 内部振荡器电路使能。 CLS = "L": 禁止内部振荡器电路(需要外部输入)。 当 CLS = "L"时,必须将外部时钟源连接到 CL 引脚以进行正常操作。									
IM0 IM1 IM2	I	这些是 MPU 接口模式选择焊引脚。									
CS	I	该引脚是芯片选择输入。当CS ="L"时,芯片选择变为有效,并且数据/命令 I/O 已启用。									
RES	I	这是一个复位信号输入引脚。当RES设置为"L"时,初始化设置。复位操作由RES信号电平执行。									
A0	I	这是数据/命令控制板,用于确定数据位是数据还是命令。 A0 ="H": D0 到 D7 的输入被视为显示数据。 A0 ="L": D0 至 D7 的输入被传送到命令寄存器。 在 IPC 接口中,该引脚用作 SA0 以区分 OLED 驱动器的不同地址。									
WR (R/W)	I	这是一个 MPU 接口输入引脚。 当连接到 8080 MPU 时,它为低电平有效。该引脚连接到 8080MPU————————————————————————————————————									
RD (E)	I	当 R/w = "L"时:写。 这是一个 MPU 接口输入引脚。 连接到 8080 系列 MPU 时,它处于低电平有效状态。该引脚连接到 8080 系列 MPU 的RD 信号,当该信号为"L"时,数据总线处于输出状态。 当连接到 6800 系列 MPU 时,它处于高电平有效状态。它用作 6800 系列 MPU 的使能时钟输入。 当RD = "H"时:启用。 当RD = "L"时:禁用。									
D0 - D7 (SCL) (SI/SDA)	I/O I I/O	这是一个 8 位双向数据总线,连接到 8 位或 16 位标准 MPU 数据总线。 当选择串行接口时,D0 用作串行时钟输入引脚(SCL),D1 用作串行 数据输入引脚(SI)。此时,D2 至 D7 被设置为高阻抗。 当选择 I ² C 接口时,D0 用作串行时钟输入引脚(SCL),D1 用作串行 数据输入引脚(SDAI)。此时,D2 至 D7 被设置为高阻抗。									


OLED 驱动引脚

符号	I/O	描述					
COM0,2,	0	分此引脚具 OLED 具一思的俚物八十片只给山					
- 60,62	О	这些引脚是 OLED 显示器的偶数公共信号输出。					
COM1,3	0	·					
- 61,63	О	这些引脚是 OLED 显示器的奇数公共信号输出。					
SEG0 - 131	О	这些引脚是用于 OLED 显示器的段信号输出。					

测试引脚

符号	I/O	描述				
TEST1-3	I	测试引脚,内部拉低,用户无需连接。				
Dummy	-	不使用这引脚。保持浮空。				

引脚配置





芯片外形尺寸

Item	Pad No.	Size	(µm)	
		X	Υ.	
Chip boundary		5076	814	
Chip height	All pads	300		
474 (S. 75) (T. 9)	I/O	40	80	
A	SEG	15	110	
Bump size		15	110	
	СОМ	110	15	
Pad pitch	СОМ	30		
	SEG	30.75		
	I/O	55		
Bump height	All pads	9±2		

对齐标记位置

NO	Х	Y
ALK_L	-2470	-348
ALK R	2470	-348





引脚位置(总计: 266 个引脚)

Pad No.	Designation	х	Υ	Pad No.	Designation	x	Y	Pad No.	Designation	×	Y	Pad No.	Designation	x	Y
£	COM53	-2287.62	-329	. 69 -	VCOMH.	:1721.81	-299.95	137	SEG30	1122.38	329	205	SEG98	~1030.12	329
2	COM55	-2257.62	-329	70-	VCOMH	1776.81	-299.95	138	SEG31	1091.63	329	206	SEG99	-1060.87	329
. 3	COM57	-2227.62	-329	: 71	/Vbb	1831.81	-299.95	139	SEG32	1060.88	329	207	SEG100	-1091.62	329
4	COM59	-2197.62	-329	72	VPP	1886.81	-299.95	- 140	SEG33	1030.13	329	208	SEG101	-1122.37	329
- 5	COM61	-2167.62	-329	73	COM62	2137.62	-329	. 141	SEG34	999.38	329	209	SEG102	-1153.12	329
6 7	COM63	-2137.62	-329	74	COM60	2167.62	-329	142	SEG35	965.63	329	210	SEG103	-1183.87	329
8	C21N C21N	-1688.19 -1633.19	-299.95 -299.95	75 76	COM58	2197.62	-329 -329	143	SEG36 SEG37	937.88	329	211	SEG104 SEG105	-1214.62 -1245.37	329 329
9	C21N	-1578.19	-299.95	77	COM54	2257.62	-329	-145	SEG38	876.38	329	212	SEG106	-1276.12	329
-10	: C21N	+1523.19	-299.95	78	COM52	2287.62	∴329 ·	146	SEG39	845.63	329	214	SEG107	-1306.87	329
-11	C21P	-1468.19	-299.95	79	COM50	2460	-285	147	SEG40	814.88	329	215	SEG108	-1337.62	329
12	: C21P	-1413.19	-299.95	80	COM48	2460	-255	. 148	SEG41	784.13	329	216	SEG109	-1368.37	329
. 13	C21P	-1358.19	-299.95	81	COMIS	2460	-225	. 149	SEG42	753.38	329	217	SEG110	-1399.12	329
14	C21P	-1303.19	-299.95	82	COM44	2460	-195	150	SEG43	722.63	329	218	SEG111	-1429.87	329
15	C22P	-1248.19	-299.95	83	COM42	2460	+165	151	SEG44	691.88	329	219	SEG112	-1460.62	329
16	G22P	-1193.19 -1138.19	-299.95 -299.95	84	COM38	2460	-135	152	SEG46	630.38	329	220	SEG113	-1491.37 -1522.12	329
18	G22P	-1083.19	-299.95	86	COM36	2460	-75	154	SEG47	599.63	329	221	SEG114 SEG115	-1552.12	329
19	G22N	-1028.19	-299.95	87	COM34	2460	-45	155	SEG48	568.88	329	223	SEG116	-1583.62	329
20	C22N	-973.19	299.95	- 88	COM32	2460	-15	. 156	SEG49	538.13	329	224	SEG117	-1614.37	329
21	C22N	-918.19	-299.95	89	COM30	2460	15	. 157	SEG60	507.38	329	225	SEG118	-1645.12	329
22	C22N	-863.19	-299.95	90	COM28	2460	45	158	SEG51	476.63	329	226	SEG119	-1675.87	329
23	VDD2	808.19	-299.95	. 91	COM26	2460	-75	159	SEG62	445.88	329	227	SEG120	-1706.62	329
24	VDD2	753.19	-299.95	/.921	COM24	2460	:105	160	SEG53	415.13	329	228	SEG121	<1737.37	329
25	. VDD2	-698.19	-299.95	93:-	. COM22	2460	135	161	SEG54	384.38	329	229	SEG122	-1768.12	329
26 27	VDD2 VBREF	-643.19 -588.19	-299.95 -299.95	94	COM20- COM18	2460 2460	165 195	163	SEG55 SEG56	353.63	329	230	SEG123 SEG124	-1798.87 -1829.62	329
28	VPP:	-533.19	-299.95	96	COM16	2460	225	164	SEG57	292.13	329	232	SEG125	-1860.37	329
29	Abb.	-478.19	-299.95	97	COM14	2460	255	165	SEG58	261.38	329	233	SEG126	-1891.12	329
30	VCOMH-	423.19	-299.95	96	COM12	2460	285	166	SEG59	230.63	329	234	SEG127	-1921.87	329
31	VCOMH-	-368.19	-299.95	99	COM10	2287.62	329	167	SEG60	199.88	329	235	SEG128	-1952.62	329
-32	VSS(REF)	-313.19	-299.95	100	COMB	2257.62	329	168	SEG81	169.13	329	236	SEG129	-1983.37	329
33	VSS	-258.19	-299.95	401	COM6	2227.62	329	169	SEG62	138.38	329	237	SEG130	-2014.12	329
34	VSS	-203.19	-299.95	102	COM4	2197.62	329	170	SEG63	107.63	329	238	SEG131	-2044.87	329
35 36	VSS: VCL	-148.19 -93.19	-299.95 -299.95	103	COM2 COM0	2167.62	329	171	SEG64	76.88	329	239	DUMMY:	-2076.62	329
37	VCL	-38.19	-299.95	104	DUMMY	2137.62	329 329	172	SEG65 SEG66	46.13 15.38	329	241	COM1	-2105.62 -2137.62	329
38	VSL	16.81	299.95	106	DUMMY	2075.63	329	174	SEG67	-15.37	329	242	COMS	-2167.62	329
39	V\$L.	71.81	-299.95	107	SEG0	2044.88	329	. 175	SEG68	46.12	329	243	COM5	-2197.62	329
:40	TEST1	126.81	299.95	-108.	SEG1	2014.13	329	. 176	SEG69	-76.87	329	244	-COM7	-2227.62	329
41	TEST2	181.81	-299.95	:109	SEG2	1983.38	329	177	SEG70	-107.62	329	. 245	COM9	-2257.62	329
42	TEST3	236.81	-299.95	110	SEG3	1952.63	329	178	SEG71	-138.37	329	246	COM11	-2287.62	329
43	CL	291.81	-299.95	3110	SEG4	1921.88	329	179	SEG72	-230.62	329	247	COM13	-2460	285
. 44	CLS	346.81	-299.95	112	SEG5	1891.13	329	180	SEG73	-261.37	329	248	COM15	-2460	255
45	VDD1	401.81	-299.95 -299.95	113	SEG6 SEG7	1860.38	329	181	SEG74 SEG75	-292.12 -322.87	329	249 250	COM17	-2460 -2460	195
47	IM1	511.81	-299.95	115	SEG8	1798.88	329	183	SEG76	-353.62	329	251	COM21	-2460	165
48	VSS	566.81	-299.95	116	SEG9	1768.13	329	184	SEG77	-384.37	329	252	COM23	-2460 -	135
49	IM2	621.81	-299.95	117:	SEG10	1737.38	329	185	SEG78	-415.12	329	253	COM25	-2460	105
50	VDD1	676.81	-299.95	118	SEG11	1706.63	329	. 186	SEG79	-445.87	329	. 254	COM27	-2460	75
. 51	IMD:	731.81	-299.95	:119:	SEG12	1675.88	329	187	SEG80	-476.62	329	255	COM29:	-2460	45
52	VSS	786.81	-299.95	120	SEG13	1645.13	329	. 188	SEG81	-507.37	329	256	COM31	-2460	.15.
53	CS8	841.81	-299.95	121	SEG14	1614.38	329	189	SEG82	-538.12	329	257	COM33	-2460	-15
54	RESB	896.81	-299.95	122	SEG15	1583.63	329	190	SEG83	-568,87 509,63	329	258	COM35	-2460	-45
55	VSS	951.81	-299.95 -299.95	123	SEG16 SEG17	1552.88	329 329	191	SEG84 SEG85	-599.62 -630.37	329	259	COM37	-2460 -2460	-75
.57	WRB	1061.81	-299.95	125	SEG18	1491.38	329	193	SEG86	-661.12	329	261	COM41	-2460	-135
. 58	RDB .	1116.81	-299.95	126	SEG19	1460.63	329	194	SEG87	-691.87	329	262	COM43	-2460	-165
59	D0	1171.81	-299.95	127	SEG20	1429.88	329	195	SEG88	-722.62	329	263	COM45	-2460	-195
60	Di	1226.81	-299.95	128	SEG21	1399.13	329	196	SEG89	753.37	329	264	COM47	-2460	-225
61	D2	1281,81	-299.95	129	SEG22	1368.38	329	197	SEG90	-784.12	329	265	COM49	-2460	-255
62	-D3	1336.81	-299.95	:130	SEG23	1337.63	329	- 198	SEG91	-814.87	329	266	COM51	-2460	-285
:63	D4	1391.81	-299.95	:131	SEG24	1306.88	329	199	SEG92	-845.62	329				
64	D5	1446.81	-299.95	132	SEG25	1276.13	329	200	SEG93	-876.37	329				-
65	.D6	1501.81	299.95	133	SEG26	1245.38	329	201	SEG94	-907.12	329			-	
- 66	VSS	1556.B1 1611.B1	-299.95 -299.95	134	SEG27 SEG28	1214.63 1183.88	329 329	202	SEG95 SEG96	-937.87 -968.62	329 329				
67		112 1 1 10 1 1		100	OF GED	1103.00	1265.05	4103	- GE030		496.05	and a			1 1

功能说明

微处理器接口选择

可以通过不同的 IM0~2 选择选择 8080 并行接口,6800 并行接口,串行接口(SPI)或 I^2 C 接口,如表 1 所示。

表 1

	Config			Data signal							Control signal					
Interface	IMO	IM1	IM2	D7	D6	D5	D4	D3	D2	D1	D0	E/RD	WR	cs	A0	RES
6800	0	0	1	D7	D6	D5	D4	D3	D2	D1	D0	E	R/W	CS	A0	RES
8080	0	1	. 1	D7	D6	D5	D4	D3	D2	D1	D0	RD	WR	CS	A0	RES
4-Wire SPI	0	0	0			Hz (N	Note1)			SI	SCL		ligh or ow	cs	A0	RES
3-Wire SPI	1,	0	0		Hz (Note1)				SI	SCL	1	ligh or ow	cs	Pull	RES	
I ² C	0	1:	0		Hz (Note1)			SDA	SCL		ligh or	Pull	SA0	RES		

注 1: 选择串行接口 (SPI) 或 I²C 接口时, D7~D2 为 Hz。建议使用 D7~D2 连接 V_{DD1} 或 V_{SS}。也允许 D7~D2 未连接。


6800 系列并行接口

并行接口由 8 个双向数据引脚(D7-D0),WR(R/W),RD(E),A0和 CS 组成。当WR(R/W) ="H"时,发生来自显示 RAM 或状态寄存器的读操作。当WR(R/W)="L"时,根据 A0 输入的状态,发生对显示数据 RAM 或内部命令寄存器的写操作。RD(E)输入在为"H"时用作数据锁存信号(时钟),条件是CS="L",如表 2 所示。

表 2

IM0	IM1	IM2	类型	CS	A0	RD	WR	D0 to D7
0	0	1	6800 微处理器总线	CS	A0	Е	R/ w	D0 to D7

为了使显示 RAM 的工作频率与微处理器的工作频率相匹配,在内部执行一些流水线处理,这需要在读取第一个实际显示数据之前插入虚拟读取。如下面图 1 所示。



8080 系列并行接口

并行接口由 8 个双向数据引脚(D7-D0), \overline{WR} (R/ \overline{W}), \overline{RD} (E),A0 和 \overline{CS} 组成。 \overline{RD} (E)输入在 \overline{CS} 为"L"时为"L"时用作数据读锁存信号(时钟)。显示数据或状态寄存器读取由 A0 信号控制。当 \overline{WR} (R/ \overline{W})输入为"L"并且 \overline{CS} ="L"时, \overline{WR} (R/ \overline{W})输入用作数据写锁存信号(时钟)。显示数据或命令寄存器写入由 A0 控制,如表 3 所示。

表 3

-	IM0	IM1	IM2	类型	CS	A0	\overline{RD}	WR	D0 to D7
	0	1	1	8080 微处理器总线	CS	A0	$\overline{\text{RD}}$	WR	D0 to D7

与 6800 系列接口类似,在读取第一个实际显示数据之前也需要进行虚拟读取。

数据总线信号

SH1106 根据 A0, RD (E) 和WR (R/W) 信号识别数据总线信号。

表 4

公共	6800 处理器	8080 处	理器	功能	
A0	(R/w)	RD	WR		
1	1	0	1	读取显示数据。	
1	0	1	0	写入显示数据。	
0	1	0	1	读取状态。	
0	0	1	0	将控制数据写入内部寄存器。	(命令)

4线串行接口(4线 SPI)

串行接口由串行时钟 SCL,串行数据 SI,A0 和 $\overline{\text{CS}}$ 组成。在 SCL 的每个上升沿按照 D7,D6, 和 D0 的顺序将 SI 移入 8 位移位寄存器。每隔 8 个时钟对 A0 进行采样,并将移位寄存器中的数据字 节同一时钟写入显示数据 RAM (A0=1) 或命令寄存器 (A0=0) 。见图 2。

					* 3						
IM0	IM1	IM2	类型	CS	A0	RD	WR	D0	D1	D2toD7	
0	0	0	4线 SPI	CS	A0	-	-	SCL	SI	(Hz)	

注意: "-"引脚必须始终为 HIGH 或 LOW。建议使用 D7~D2 连接 V_{DDI} 或 V_{SS}。也允许 D7~D2 未连接。

当CS 为高电平时,串行接口被初始化。在此状态下,SCL 时钟脉冲或 SDI 数据无效。CS 的下降沿启用串行接口并指示数据传输的开始。当CS 始终保持低电平时,SPI 也能正常工作,但不建议这样做。




图 2 4线 SPI 数据传输

当芯片未激活时,移位寄存器和计数器将复位为其初始状态。

在串行接口模式下无法读取。

当涉及线端反射和外部噪声时, SCL 信号需要注意。 我们建议在实际设备上重新检查操作。

3 线串行接口(3 线 SPI)

3 线串行接口由串行时钟 SCL,串行数据 SI 和 \overline{CS} 组成。在 SCL 的每个上升沿按照 $\overline{D/C}$, $\overline{D7}$, $\overline{D6}$,……和 $\overline{D0}$ 的顺序将 SI 移入 9 位移位寄存器。 $\overline{D/C}$ 位(9 位中的第一位)将确定传输的数据被写入显示数据 \overline{RAM} ($\overline{D/C}=1$)或命令寄存器($\overline{D/C}=0$)。

表 6 类型 IM0 \overline{CS} A0 WR IM1 IM2 \overline{RD} D0D1 D2toD7 SCL 1 0 0 3线 SPI \overline{cs} 拉低 SI (Hz)

注意: "-"引脚必须始终为 HIGH 或 LOW。建议使用 D7~D2 连接 V_{DDI} 或 V_{SS}。也允许 D7~D2 未连接。

当CS 为高电平时,串行接口被初始化。在此状态下,SCL 时钟脉冲或 SDI 数据无效。CS 的下降沿启用串行接口并指示数据传输的开始。当CS 始终保持低电平时,SPI 也能正常工作,但不建议这样做。




图 2A 3 线 SPI 数据传输

当芯片未激活时,移位寄存器和计数器将复位为其初始状态。

在串行接口模式下无法读取。

当涉及线端反射和外部噪声时, SCL 信号需要注意。 我们建议在实际设备上重新检查操作。

I2C 总线接口

SH1106 可通过标准 I²C 总线传输数据,仅在通信时具有从机模式。可以将命令或 RAM 数据写入芯片,并且可以从芯片中读出状态和 RAM 数据。

IM0	IM1	IM2	类型	CS	A0	\overline{RD}	\overline{WR}	D0	D1	D2toD7
0	1	0	I²C 接口	拉低	SA0	-	-	SCL	SDA	(Hz)

注意: "-"引脚必须始终为 HIGH 或 LOW。建议使用 D7~D2 连接 V_{DD1} 或 V_{SS}。也允许 D7~D2 未连接。


在 PC 总线应用中, cs信号总是拉低。

I2C 总线的特性

IPC 总线用于不同 IC 或模块之间的双向双线通信。这两条线是串行数据线(SDA)和串行时钟线(SCL)。两条线路必须通过上拉电阻连接到正电源。只有在总线不忙时才可以启动数据传输。注意:上拉电阻的正电源必须等于 Vppl 的值。


位传输

在每个时钟脉冲期间传输一个数据位。SDA 线上的数据必须在时钟脉冲的高电平期间保持稳定,因为此时数据线的变化将被解释为控制信号。



启动和停止条件

当总线不忙时,数据线和时钟线都保持高电平。数据线从高到低的转换,而时钟为高,则定义为 START 条件(S)。当时钟为高电平时,数据线从低电平到高电平的转换被定义为停止条件(P)。



系统配置

发送器:将数据发送到总线的设备。 接收器:从总线接收数据的设备。

主控: 启动传输, 生成时钟信号并终止传输的设备。

Slave: 主设备寻址的设备。

多主机: 多个主机可以同时尝试控制总线而不会破坏消息

仲裁:确保如果多个主设备同时尝试控制总线的过程,则只允许一个主设备执行此操作并且消息 未被破坏。 同步: 同步两个或多个设备的时钟信号的过程。





图 5 系统配置

应答

每个 8 位字节后跟一个应答位。应答位是由发送器放在总线上的高电平信号,在此期间主机产生一个额外的确认相关时钟脉冲。被寻址的从接收器必须在接收到每个字节后产生应答。主接收器也必须在接收到从发送器输出的每个字节后产生应答。确认的器件必须在应答时钟脉冲期间下拉 SDA 线, 以便在应答相关时钟脉冲的高电平期间 SDA 线稳定为低电平(必须考虑建立和保持时间)。主接收器必须通过不在从器件输出的最后一个字节上产生应答来向发送器发送数据结束信号。 在这种情况下,发送器必须使数据线保持高电平,以使主器件产生停止条件。




协议

SH1106 支持读写访问。R/W 位是从机地址的一部分。在 PC 总线上传输任何数据之前,应首先寻址应响应的设备。SH1106 保留两个 7 位从地址(0111100 和 0111101)。通过将输入 SAO 连接到逻辑 0 (VSS) 或 1 (VDD1)来设置从地址的最低有效位。PC 总线协议如图 7 所示。该序列由 PC 总线主机的 START条件(S)启动,后跟从机地址。具有相应地址的所有从站并行确认,所有其他从站将忽略 PC 总线传输。在确认之后,接下来是一个或多个命令字,用于定义所寻址的从设备的状态。命令字由一个控制字节组成,它定义了 Co 和 D/C (note1),加上一个数据字节(见图 7)。最后一个控制字节标记有一个清零的最高有效位,即连续位 Co.在一个带有清零的 Co 位的控制字节之后,只跟随数据字节。D/C -bit 的状态定义数据字节是被解释为命令还是 RAM 数据。控制和数据字节也由总线上所有被寻址的从站确认。在最后一个控制字节之后,根据 D/C 位设置,可以跟随一系列显示数据字节或命令数据字节。如果 D/C 位设置为'l',则这些显示字节存储在显示 RAM 中由数据指针指

定的地址。数据指针自动更新,数据将定向到预期的 SH1106 设备。如果最后一个控制字节的 D/C 位设置为'0',则将解码这些命令字节,并根据接收到的命令改变设备的设置。每个字节后的确认仅由寻址的从站进行。在传输结束时,I²C 总线主机发出停止条件(P)。如果从地址中的 R/W 位设置为 1,

则芯片将根据在上次写访问期间发送的 D/C 位在从地址之后立即输出数据。如果主机在一个字节后没有生成确认,则驱动程序停止将数据传输到主机。






图 7 PC 协议

注 1:

- Co="0":最后一个控制字节,只跟随数据字节, Co="1":接下来的两个字节是数据字节和另一个控制字节;
- 2. D/C="0":数据字节用于命令操作,

D/C ="1": 数据字节用于 RAM 操作。

访问显示数据 RAM 和内部寄存器

此模块确定输入数据是否被解释为数据或命令。当 A0 = "H"时,D7-D0 的输入被解释为数据并被写入显示 RAM。当 A0 = "L"时,D7-D0 的输入被解释为命令,它们将被解码并写入相应的命令寄存器。

显示数据 RAM

显示数据 RAM 是一个位映射的静态 RAM,用于保存要显示的位模式。RAM 的大小为 132 X 64 位。为了获得机械灵活性,可以通过软件选择段和公共输出上的重新映射。

对于显示器的垂直滚动,可以设置存储显示起始行的内部寄存器以控制要映射到显示器的 RAM 数据部分。

页面地址电路

如图所示。在图 8 中,通过页面地址设置命令指定显示数据 RAM 的页面地址。更改页面以执行访问时,必须再次指定页面地址。

列地址

如图所示。在图 8 中,显示数据 RAM 列地址由列地址设置命令指定。每个显示数据读/写命令都会增加指定的列地址(+1)。这允许 MPU 连续访问显示数据。因为列地址独立于页面地址,所以当从页面 0 列 83H 移动到页面 1 列 00H 时,必须重新指定页面地址和列地址。

此外,如表所示。如图 7 所示,列重新映射(ADC)命令(段驱动器方向选择命令)可用于反转显示数据 RAM 列地址与段输出之间的关系。因此,可以最小化在组装 OLED 模块时对 IC 布局的限制。

表 7

细分输出 SEG0 SEG131

ADC "0" 0 (H) →列地址→83 (H)

ADC "1" 83 (H) ←列地址←0 (H)

线路地址电路


线路地址电路,如图所示。在图 8 中,当指定显示 RAM 的内容时与公共输出有关的行地址。使用显示起始行地址设置命令,通常可以指定显示的顶行(这是公共输出模式正常时的 COM0 输出,以及 SH1106 的 COM63 输出,当公共输出模式反转时。SH1106 的显示区域是显示起始行地址的 64 行区域。

如果使用显示起始行地址设置命令,屏幕滚动,页面交换等动态地改变行地址,则可以执行显示数据 RAM 和地址之间的关系(如果初始显示行是 1DH)。

Pag	e A	ddre	988		ata										Line Address				and the second s	TPUT
				. 0	00	. 3				_ i		10.0			00H		Y			OMO
3 :	D2	D1	D0	0	1		1	3.5	2/2	•		3 (3)		:1	01H		1	1		OM1
				D	2									· · · · · • [02H	20 12			C	OM2
0	0	0	0.	_	3			- rei	-	-1-	-	1	100000	t	03H	1 1	1.	1		OM3
				_	14	_	-			-		+	PAGE 0	- 1	04H		1	1		OM4
				_	15.					-					05H		1	1		OM5
				-	_					-	-4					100		100		OM6
				_)6					М.		1		- 1	06H		1.1	:1::		
12.3	2.5.5.5		111	C	7	1.8						9 700			07H			- 1 .		OM7
				D	00					\neg		1			H80	3 1 1 1	1.0	1 :		8MO
3	D2	D1	D0		1.	1		1 1		-1	-			- 1	09H		1		.0	OM9
					2	1	1	1 1							0AH	1. 15.	1000	1 :	C	OM10
	0	0	1		3:			1 1		1	1	100		- 1	0BH	1 2 2		1		OM11
				-	14					- 1	- 1	1	PAGE1		0CH		1	1 .		OM12
					_		: :			1		-		- 1		2.5	-/	1		
)5.				1		- 1	1			0DH	1 1		Į:		OM13.
					16	4.	1	1 1		. 1	-	1		- 1	0EH			1		OM14
					17							100			0FH	1 1 1 1		D	C	OM15
				- 0	00					\neg	\top				10H		1.0	1.	C	OM16
} :	D2	D1	Do)1	1				1	1	1		ł	11H		1 . 1	1		OM17
				Beloisse	2			1			1	1		- 4	12H	3.7	1 :: 1			OM18
	0	4	0			. :					1	1 .			13H	7 - 1	1:1		-	OM19
	0	. 45	U	-)3:				- 1	- 1		1	PAGE2				1:3			
				_)4	100		- 1	- 1		- [· · · · · · ·	14H.	100	Γ^{-1}			OM20
)5					1	1				15H		1:I			OM21
				. 0	96						1	4			16H	1. 1.	1:1		C	OM22
				-0	7-		- :			1	1	10			17H	1	1 - 1		C	OM23
-		-	-		00					-	+	1			18H	1.	1/1/2			OM24
	D2	D1	DO	_)1	1				1		1 .		- 1	19H		1.1			OM25
		100	200							. 1		1					ΓI			
		12	1	Section 2010	2	1: 1					1	1			1AH		$I \cdot I$			OM26
	0	- 1 :	1	Section 1	3						1	1	PAGE3	[18H		1.1:			OM27
					14:				1	- 1	- [1	LAGES		1CH		+			OM28
				Ε.)5	1		1		- 1	-	11.		- 1	1DH	○	+-/ 1		C	OM29
				0	96	1 :					- 1				1EH	1.0	1. 1		C	OM30
					7.	1				1	1	1		1	1FH		$1 \cdot 1$			OM31
-			-	_	00	_	-	\vdash	-	+	+	+			20H		1 . 3			OM32
	m/s	(West	PLOT					I		1	1	1		- 1			12.7			
5.5	D2	D1	D0	-	11					. 1	1	4 .			21H		1:1			OM33
	Sa	10	w.	_)2						1				22H	A	1:1			OM34
	1	0	. 0	□)3_	<i>,</i>		1			- 1	4	PAGE4		23H	1: 1:	1	r. I	C	OM35
)4-	1		1 1			-	1	PAGE4	- 1	24H				C	OM36
				E)5	1		1 1		-1	-	1			25H		1		C	OM37
					96					. [1.		1	26H	100	1:00		C	OM38
					7			1 1		- 1	-	1		- 1	27H		1	100		OM39
-	_		_		00.	-		-	\vdash	+	+	-		-	28H	7	1 7 7 7	2.00		OM40
	air.	Sec.	-					1 1		1	1	1		- 1			1	1		
3	02	D1	.00	-	11.						1			- : 1	29H		1:	1 :		OM41
	1.12	421	- 67	_)2.	1. :			- 1		1				2AH		1	1: 555		OM42
	.1	0	1	E)3-			1			1	1	PAGE5	::[2BH		1	1 .		OM43
				. 0)4						- [-	1	FAGES.	· · · · · · · · · · · · · · · · · · ·	2CH		11.		C	OM44
				0)5	1: 1			1		1	1		- :1	2DH	100	1	:	C	OM45
					16.	1		ıl	- 1	. [1	1		it	2EH	1 - 1		1120		OM46
					7			.		-1		1 :			2FH	1 1	1	415	A seriorization and a serior	OM47
_		<u> </u>	-	_	00	-		-	-	-	+-	-			30H	7.1			· ·	OM48
	D.C	200	(A)					ıI		1		1		- 1	T-155-1	1.1	1:	1		
١.	D2	D1	D0	-	1:					. 1	1	4			31H					OM49
)2	10					1	1			32H		1	1		OM50
	. 1	.1	0	0)3					1	1	1	PAGE6	- [33H		1			OM51
				D	14			1.1			1	1 -	FAGEO		34H	100	100	1 1	C	OM52
)5						1	1			35H		1.	11.		OM53
					16	1			1	1		1		1	36H		1			OM54
					7.	100		1 1		. [1			····	37H	1.00	1			OM55
							-	-	-		+	-	<u> </u>	- 1	38H	10.0	1::	1		OM56
	aigas	Tributan	20.00		0.0					1		1		- 1	3011		1 :	. 1		OMOB.
3	D2	D1	DO		1.	1. :					1	1		1	39H		1:	···. } ·		OM57
)2					. 1		1 .			3AH	- 1	1:	1		OM58
	-1		1		13.			1			1	1	DAGEZ	· · · · · · [3BH	1	1	::::1:		OM59
				0)-4			.			1.	1	PAGE7		3CH	10 10	1: "	1	C	OM60
)5	1				1	1	1 :			3DH		1 :	10		OM61
					6	1 .				. 1	1	1.			3EH	1.1	1:			OM62
					7.						1				3FH	1	J	12		OM63
-		-	-	-	and the latest designation of the latest des					+	+	-		1 2	grn		9		<u> </u>	J MIGS
-		E SS			.0.=0G	H00	01H	02H			1.		五.	83H 83H						
-	- 3	Column		ADC	ŭ	0	0	-	- 1	4	+									
	11 /	0 0		4	D0="1"	83H	82H	81H			1.		H20	00 H						
L		- 4			8	60	80	έĐ.			1									
			,	0	È	9	#	gj.		T	T		SEG129	SEG130 SEG131						
				23	OUT	SEGO	SEG1	SEG2			1	1	5	0 0						
				کنت چ	U	60	00	(0)	1 1	- 1	- 1	-1	i iii	M SU						

振荡电路

这是一个产生显示时钟的 RC 型振荡器 (图 9)。振荡器电路仅在 CLS = "H"时使能。当 CLS = "L" 时,振荡停止,显示时钟通过 CL 端子输入。



电荷泵调节器

该块仅配有 2 个外部电容,用于为 OLED 面板产生 6.4V~9.0V 的电压。可通过软件命令 8Bh 设置打开/关闭此调节器。

电荷泵输出电压控制

该块用于设置充电泵输出的电压值。驱动电压可在 6.4V 至 9.0V 之间调节。这用于满足面板的不同需求。

电流控制和电压控制

该块用于将输入电源导出到不同水平的内部使用电压和电流。VPP 和 VDD2 是外部电源。IREF 是段电流驱动器的参考电流源。

通用驱动程序/段驱动程序

分段驱动器提供 132 个电流源来驱动 OLED 面板。驱动电流可以通过 256 级调节高达 200mA。常见驱动器产生电压扫描脉冲。

复位电路

当RES输入下降到"L"时,它们会重新进入默认状态。默认设置如下所示:

- 1. 显示为 OFF。公共端和段处于高阻态。
- 132×64 显示模式。
- 3 正常段和显示数据列地址和行地址映射(SEG0 映射到列地址 00H, COM0 映射到行地址 00H)。
 - 4 移位寄存器数据在串行接口中清除。
 - 5 显示起始行设置在显示 RAM 行地址 00H。
 - 6 列地址计数器设置为 0。
 - 7. 公共输出的正常扫描方向。
 - 8 对比度控制寄存器设置为 80H。
 - 选择内部 DC-DC。

命令

SH1106 使用 A0, \overline{RD} (E) 和 \overline{WR} (R/ \overline{W}) 信号的组合来识别数据总线信号。由于芯片仅使用内部定时时钟分析和执行每个命令而不管外部时钟如何,因此其处理速度非常高并且通常不需要繁忙检查。当低脉冲输入到 \overline{RD} (焊盘时,8080 系列微处理器接口进入读状态,当低脉冲输入到 \overline{WR} 焊盘时,进入写状态。6800 系列微处理器接口在向 R/ \overline{WR} 焊盘输入高脉冲时进入读状态,在向该焊盘输入低脉冲时进入写状态。当高脉冲输入到 E 焊盘时,命令被激活。(有关时序,请参阅 AC 特性。)。因此,在命令说明和命令表中,当 6800 系列微处理器接口读取显示数据的状态时, \overline{RD} (E) 变为 1 (高)。这是与 8080 系列微处理器接口的唯一不同点。

以 8080 系列为例,以微处理器接口为例说明。 选择串行接口后,依次从 D7 开始输入数据。

命令集

1. 设置低列地址: (00H-0FH)

2. 设置高列地址: (10H-1FH)

指定显示 RAM 的列地址。将列地址分为 4 个高位和 4 个低位。将它们中的每一个设置为继承。 当微处理器重复访问显示 RAM 时,列地址计数器在每次访问期间递增,直到访问地址 131。在此期 间,页面地址不会更改。

	A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
Higher bits	0	, 1 ,-,	0	0 ,	0	0.	, 1 ,	A7	A6	A5	A4
Lower bits	. 0	. 1	0	0	0	0	0	A3	A2	A1	Α0

A7	A6	A5	A4	A3	A2	A1	A0	Line address
. 0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	1
1	0	0	0	0	0	1	1	131

注意: 请勿使用上面未提及的任何命令。

3. 设定泵电压值: (30H - 33H)

指定内部充电泵的输出电压(Vpp)。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	0	0	,1,,	1	0	0	A1 .	A0

desirate indesirate indesirate	ideales la desta de la dela desta de la de		
 A1	A0	Pump output voltage (VPP)	
0	0	6.4	
 0	1	7.4	
 	0,	8.0(Power on)	
 ¥:	1	9.0	

4. 设置显示起始线: (40H - 7FH)

指定行地址(参见图 8)以确定初始显示行或 COM0。RAM 显示数据成为 OLED 屏幕的顶线。接下来是按升序排列的更多行,对应于占空比。当此命令更改行地址时,将进行平滑滚动或页面更改。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	0.	1	A5	A4	A3	A2	A1	A0

A5	A4	A3	A2	A1	A0	Line address
0	0	0	0	0	0	0
0,	0	0	0	0	1	1
		:				÷
1	1	1	:1	1	0	62
1	1	1	1	1	1	63

5. 设置对比度控制寄存器:(双字节命令)

此命令用于设置显示的对比度设置。该芯片具有从 00 到 FF 的 256 个对比度步长。随着对比度步长值增加,段输出电流增加。

段输出电流设置: ISEG = a/256×IREF×比例因子

其中: α是对比步骤; IREF 的参考电流等于 12.5μA;比例因子= 16。

■对比度控制模式设置: (81H)

输入该命令时,对比度数据寄存器设置命令变为启用状态。一旦设置了对比度控制模式,就不能使用除对比度数据寄存器命令之外的其他命令。一旦使用对比度数据设置命令将数据设置到寄存器中,则释放对比度控制模式。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0		0	- 1	0	0	0	0	0	0	:· 1:::

■对比数据寄存器组: (00H - FFH)

使用该命令将 8 位数据设置到对比度数据寄存器; OLED 段输出采用 256 个电流水平之一。输入该命令后,在设置对比度数据寄存器后释放对比度控制模式。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0	ISEG
.0	1	0	0	0	0	0	0	0	0	.0	Small
0	1	0	0	0	0	0	0	0	0	. 1	
0	1	0		0	0	-	0	-	1 .:	-	
0	taring 🛥 ilinin	0	·								.:
0	1	0	1	0		0	0	0	0	0	POR
0		0					:				*
0	1	0	1	1	1	1	1	1	1	0	
0	1	0		1	1	1	1	1	1	1	Large

不使用对比度控制功能时,将 D7-D0 设置为 1000,0000。

6. 设置段重映射: (A0H-A1H)

更改 RAM 列地址和段驱动程序之间的关系。段驱动器输出焊盘的顺序可以通过软件反转。这允许在 OLED 模块组装期间灵活的 IC 布局。有关详细信息,请参阅图 8 的列地址部分。写入或读取显示数据时,列地址递增 1,如图 1 所示。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	0	1,	0	0	0	0	ADC

- 当 ADC ="L"时,右旋转(法线方向)。(POR)
- 当 ADC = "H"时, 左旋转(反向)。
- 7. 将整个显示设置为 OFF / ON: (A4H A5H)

无论显示数据 RAM 的内容如何,都强制打开整个显示。此时,保持显示数据 RAM 的内容。此命令优先于正常/反向显示命令。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	0	1	0	0	1	0	D

- 当 D="L"时,提供正常显示状态。(POR)
- 当 D="H"时, 提供整个显示器 ON 状态。
- 8. 设置正常/反转显示: (A6H A7H)

反转显示 ON / OFF 状态而不重写显示数据 RAM 的内容。

Α0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	0	1	0	0	1	1	D

- 当 D = "L"时, RAM 数据为高, 为 OLED ON 电位(正常显示)。(POR)
- 当 D ="H"时, RAM 数据为低, 为 OLED ON 电位(反向显示)
- 9. 设置 Multiplex Ration:(双字节命令)

此命令将默认的 64 个多路复用模式切换为 1 到 64 的任何多路复用比率。输出焊盘 COM0-COM63 将切换到相应的公共信号。

■多路定量模式设置: (A8H)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	0	1	0	1	0	0	0

■多路定量数据集: (00H - 3FH)

Α0	E RD	R/\overline{W} \overline{WR}	D7	D6	D5	D4	D3	D2	D1	D0	Multiplex Ratio
0	1	0	*	*	0	0	0	0	0	0	1
,0	1	0	*	*	0	0	0	0	0	1	2
0	1	0	*	***	0	0	0	0	1	0	3
0	1	0					:				:
0	1	0	*	*	1	1	1	1	1	0	63
0	1	0	*	*	1	1	. 1	1	1	1	64 (POR)

10. 将 DC-DC 设置为 OFF / ON:(双字节命令)

该命令用于控制 DC-DC 电压转换器。通过发出此命令然后显示 ON 命令将打开转换器。发出此命令时,面板显示必须关闭。

■DC-DC 控制模式设置: (ADH)

.A0	E RD	R/W WR	D7	D6	D5	D4	D3:	D2	D1	D0
0	1	0	1	0	1	0	1	1	0	1

■DC-DC ON / OFF 模式设置: (8AH - 8BH)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
.0	1	0	. 1	0	0	0	.1	0	. 1	D

当 D="L"时, DC-DC 被禁用。

当 D="H"时,显示时 DC-DC 将打开。(POR)

表 8

DC-DC STATUS	DISPLAY ON/OFF STATUS	Description
0	0	Sleep mode
0	1	External VPP must be used.
1	0	Sleep mode
		Built-in DC-DC is used, Normal Display

11. 显示 OFF / ON: (AEH - AFH)

或者打开和关闭显示屏。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
	<u> </u>	(0.10)	<u>, 1</u>	0	. 1	0	11	<u>∵</u> 1⊹	1.	D

当 D ="L"时,显示关闭 OLED。(POR)

当 D ="H"时,显示 ON OLED。

执行显示 OFF 命令时,将进入节电模式。

睡眠模式:

该模式停止 OLED 显示系统的每个操作,并且如果不从微处理器进行访问,则可以将电流消耗几乎减少到静态电流值。睡眠模式的内部状态如下:

- 1) 停止振荡器电路和 DC-DC 电路。
- 2) 停止 OLED 驱动器并输出 Hz 作为段/公共驱动器输出。
- 3) 保持在睡眠模式开始之前提供的显示数据和操作模式。
- 4) MPU 可以访问内置显示 RAM。

12. 设置页面地址: (B0H-B7H)

指定将显示 RAM 数据加载到页面地址寄存器的页面地址。指定页面地址和列地址时,可以访问 任何 RAM 数据位。即使更改页面地址,显示也保持不变。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0		0	. 1	0	1	1 ,	Аз	A ₂	A1	Ao

Аз	14204	A2	A1	A0	1 1 1	Page address
0	100000	0	0	0	1.1.71	0
0		0	0	1		
0		0	1	0		2
0		0	1	1		3
0		1	0	0		4
0		1	0	1		5
0		1	1	0		6
0		1	1	1		7

注意: 请勿为用户使用上面未提及的任何命令。

13. 设置通用输出扫描方向: (C0H - C8H)

该命令设置公共输出的扫描方向,允许 OLED 模块设计中的布局灵活性。此外,一旦发出此命令,显示将立即生效。也就是说,如果在正常显示期间发送此命令,则图形显示将垂直翻转。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	0	1	1	0	0	D	: *	******	*

当 D = "L"时, 从 COM0 扫描到 COM [N-1]。 (POR)

当 D ="H"时, 从 COM [N-1]扫描到 COM0。

14. 设置显示偏移:(双字节命令)

这是一个双字节命令。下一个命令指定显示起始行到 COM0-63 之一的映射 (假设 COM0 是显示起始行,等于 0)。例如,要将 COM16 朝向 COM0 方向移动 16 行,第二个字节中的 6 位数据应该由 010000 给出。要在相反方向上移动 16 行,6 位数据应该由 (64-16),所以第二个字节应该是 100000。

■显示偏移模式设置: (D3H)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	1	0	-1-	0	0	1	1

■显示偏移数据集: (00H~3FH)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0	COMx
.0	1	0	**	*	0	0	0	0	0	0	0 (POR)
0	1	0	*	*	0	0	0	0	0	1	1
0	1	0	*	*	0	0	0	0	1	0	2
0	1	0									:
0	1	0	**	*	1	1	1	1	1	0	62
0	1	0	*	***	1	1	. 1	1	1	1	63

注意: "*"代表"不关心"

15. 设置显示时钟分频比/振荡器频率:(双字节命令)

该命令用于设置内部显示时钟(DCLK)的频率。它被定义为用于分频振荡器频率的分频比(值从 1 到 16)。POR 为 1.帧频率由分频比,每行显示时钟数,MUX 比和振荡器频率决定。

■分频比/振荡器频率模式设置: (D5H)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	1	0	1	0	1	0	1

■分頻比/振荡器频率数据组: (00H - FFH)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	4004. 1 004	0	A7	A ₆	A ₅	A4	Аз	A ₂	A1	Ao

A3-A0 定义显示时钟(DCLK)的分频比。除以 Ration = A [3:0] +1。

Аз	A2	A1	A0	Divide Ration
0	0	0	0	1 (POR)
				·
,	1	······ <u>1</u> ·····	1	16

A7 - A4 设定振荡器频率。振荡器频率随 A [7:4]的值增加, 反之亦然。

A7	A6	A5	A4	Oscillator Frequency of fosc
0 /	0	0	0 .	-25%
0	0	0	····· 1	-20%
0	0	1	0	-15%
0	0	1	·····	-10%
0	1	0	0	-5%
0	1	0	'n	fosc (POR)
0	1	1	0	+5%
0		1	······ 1 ······	+10%
1	0	0	0	+15%
1	0	0	·····it	+20%
1	0	1	0	+25%
1	0	1	1	+30%
1	1	0	0	+35%
1	1	0	1	+40%
1	1	1	0	+45%
1	1	1	1	+50%

16. 设置放电/预充电时间:(双字节命令)

该命令用于设置预充电周期的持续时间。间隔以 DCLK 的数量计算。POR 是 2 个 DCLK。¬预充电周期模式设置: (D9H)

A0	E RD	R/W WR	D7	D8	D5	D4	D3	D2	D1	D0
ぼる	1443	7 +91	1	1	0	1	1	0	0	1

□放电/预充电时间数据集。(09H - FFH)

max.b	DOK 118 1一致 载高	,CQ(W) 清无 恢 便	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	A7	Ag	As	As	As	A2	A1	An

预充电周期调整: (A3-A0)

A3	A2	At	Αo	Pre-charge Period
0	C	0	0	INVALID
0	G	õ	í	1 DOLKs
0	0	4	0 0	2 DCLKs (POR)
			台川カ	一大大
4	1	4 1/1		14 DOLKs
1	1	- ma	x.booki	1 1 BS. DOCKS)

放电周期调整: (A7-A4)

预览与源文档一致,下载高清无水印

	AT	As	Ag	A4	Dis-charge Period
	0)	0	0	INVALID
	C	0	0	1	1 DCLKs
	Č	0	1	0	2 DCLKs (POR)
1	1	1	1	0	14 DCLKs
	1		1	4	15 DCLKs

17. 设置公共焊盘硬件配置(双字节命令)

此命令用于设置公共信号焊盘配置(顺序或替代)以匹配 OLED 面板硬件布局

n公共引脚硬件配置模式设置。QbAH)8.COM

AC	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0 0	1	0	4	1 :	0	1	1	0	1.	0

□顺序/替代模式设置: (02H - 12H)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	0	0	0	0	0	C	٠,	-10 //

当 D="L"时,顺序。

COM31, 30 - 1, 0 SEG0, 1 - 130, 131 COM32, 33 - 62, 63

当 D-"H"时, 替代方案。(POR)

COM62, 60 - 2, 0	SEG0, 1 - 130, 131	COM1, 3 - 61, 63
	71 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	Action 1977

18. 设置 VCOM 取消选择级别:(双字节命令) 此命令用于在取消选择阶段设置公共焊盘输出电压电平。

■VCOM 取消选择级别模式设置: (DBH)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0, 0, 0	. 1	0	-1,-	-1	0.	.1,	- 1	0	. 1	1

■VCOM 取消选择级别数据集: (00H - FFH)

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	. 1	0	A7	A6	A ₅	A4	Аз	A2	A ₁	Ao

 $V_{COM} = \beta \times V_{REF} = (0.430 + A [7:0] \times 0.006415) \times V_{REF}$


A[7:0]	β	A[7:0]	β
00H	0.430	20H	
01H		21H	
02H		22H	
03H		23H	
04H		24H	
05H		25H	
06H		26H	
07H		27H	
08H		28H	
09H		29H	
0AH		2AH	
0BH		2BH	
0CH		2CH	
0DH		2DH	
0EH		2EH	
0FH		2FH	
10H		30H	
11H		31H	
12H		32H	
13H		33H	
14H		34H	
15H		35H	0.770 (POR)
16H		36H	
17H		37H	
18H		38H	
19H		39H	
1AH		3AH	
1BH		3BH	
1CH		3CH	
1DH		3DH	
1EH		3EH	
1FH		3FH	
40H - FFH	1		the ball of the same of the sa

19. 读 - 修改 - 写: (E0H)

必须始终使用一对 Read-Modify-Write 和 End 命令。一旦发出 read-modify-write,列地址不是读取显示数据命令的增量,而是仅通过写入显示数据命令增量。它一直持续到发出 End 命令。发出 End 时,列地址返回发出 read-modify-write 时的地址。当在光标闪烁期间反复改变特定显示区域的数据时,这可以减少微处理器负载。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	3/20 1 2000	0	1	1	. 1 _	0	0	0	0.0	0


光标显示顺序:



20. End: (EEH)

取消读 - 修改 - 写模式并将列地址返回到原始地址(当发出读 - 修改 - 写时。)

Α0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1	1	1.	0	1	1	1	0,



21. NOP: (E3H)

非操作命令。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	1	0	1 1	1	11.	0 -	0.0	0	1	1

22. 写显示数据

在显示 RAM 中写入 8 位数据。由于列地址在每次写入后自动递增 1,因此微处理器可以继续写入多个字的数据。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
1	1	0			Ņ	rite R	AM da	ta		

23. 读状态

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
0	0	1	BUSY	ON/OFF	* * *	***	*.	0	0	0

BUSY: 高电平时,SH1106 因内部操作或复位而忙。任何命令都会被拒绝,直到 BUSY 变为

低电平。如果为每个循环提供足够的时间,则不需要繁忙检查。

ON/OFF: 指示显示器是打开还是关闭。当变低时,显示屏开启。高电平时,显示屏熄灭。这

与显示 ON / OFF 命令相反。

24. 读取显示数据

从列地址和页面地址指定的显示 RAM 区域读取 8 位数据。由于每次写入后列地址自动递增 1, 微处理器可以继续读取多个字的数据。在设置列地址后立即需要单个虚拟读取。有关详细信息,请参 阅功能说明的显示 RAM 部分。请注意,无法通过串行接口读取显示数据。

A0	E RD	R/W WR	D7	D6	D5	D4	D3	D2	D1	D0
1	0	1	Read RAM data							

命令表

				Function								
Command	A0	RD	WR	D7	D6	D5	D4	D3	D2	D1	D0	Function
Set Column Address 4 lower bits	0	1	0	0	0	0	0	Lowe	er colu	mn ad	dress	Sets 4 lower bits of column address of display RAM in register. (POR = 00H)
Set Column Address 4 higher bits	0	1	0	0	0	0	1	High	er colu	mn ad	ldress	Sets 4 higher bits of column address of display RAM in register. (POR = 10H)
Set Pump voltage value	0	1	0	0	0	1	1	0	0	vol	imp tage ilue	This command is to control the DC-DC voltage output value. (POR=32H)
Set Display Start Line	0	1	0	0	1			Line a	ddress	· · · · · · · · · · · · · · · · · · ·		Specifies RAM display line for COM0. (POR = 40H)
5. The Contrast Control Mode Set	0	. 1	0	.1.	0	0	0	0	0	0	1	This command is to set Contras Setting of the display.
Contrast Data Register Set	0	1	0				Contra	st Data	3			The chip has 256 contrast steps from 00 to FF. (POR = 80H)
6. Set Segment Re-map (ADC)	0	1	0	1	0	1	0	0	0	0	ADC	The right (0) or left (1) rotation. (POR = A0H)
7. Set Entire Display OFF/ON	0	1	0	1.	0	1	0	0	- 1	0	D	Selects normal display (0) or Entire Display ON (1). (POR = A4H)
8. Set Normal/ Reverse Display	0	1	0	1	0	1	0	0	1	1	D	Normal indication (0) when low, but reverse indication (1) when high. (POR = A6H)
9 Multiplex Ration Mode Set	0	1	0	1	:0	1	.0	11	0	0:	0.	This command switches default 63 multiplex mode to
Multiplex Ration Data Set	0	1	0	* * * * * * * * * * * * * * * * * * * *	**			Multiple	ex Rati	0		any multiplex ratio from 1 to 64. (POR = 3FH)
10. DC-DC Control Mode Set	0	1	0	1	0	1	0	1	1	0	1	This command is to control the DC-DC voltage DC-DC
DC-DC ON/OFF Mode Set	0	1	0	.1	0	0	0	1.	0	1	D	will be turned on when display on converter (1) or DC-DC OFF (0). (POR = 8BH)


命令表(续)

Command						Code						Function
Command	A0	RD	WR	D7	D6	D5	D4	D3	D2	D1	D0	Function
11. Display OFF/ON	0	:1:	0	:1:	0	1-	0	1:	1	11	D	Turns on OLED panel (1) or turns off (0). (POR = AEH)
12. Set Page Address	0	1	0	1	0	1	1	ij	Page A	Address	S	Specifies page address to load display RAM data to page address register. (POF = B0H)
13. Set Common Output Scan Direction	0	1	0	1	1	0	0	D	*	(**	Scan from COM0 to COM [N - 1] (0) or Scan from COM [N -1] to COM0 (1). (POR = C0H)
14. Display Offset Mode Set	0	1	0	(1)	1	0	1	0	0	1.	1	This is a double byte command which specifies
Display Offset Data Set	0	1	0)#B	¥			COMx				the mapping of display start line to one of COM0-63. (POR = 00H)
15. Set Display Divide Ratio/Oscillator Frequency Mode Set	0	1	0	1	1	0	1	0	1	0	1	This command is used to se the frequency of the internal display clocks. (POR = 50H)
Divide Ratio/Oscillator Frequency Data Set	0	1	0	Osc	illator	Freque	ency		Divide	Ratio		
16. Dis-charge / Pre-charge Period Mode Set	0	1	0	40	1	0	1	4	0	0	1	This command is used to set the duration of the dis-charge and pre-charge
Dis-charge /Pre-charge Period Data Set	0	1	0	Dis	s-char	ge Peri	iod	Pr	e-char	ge Per	iod	period. (POR = 22H)
17. Common Pads Hardware Configuration Mode Set	0	1	0	1	1	0	1	1	0	1	0	This command is to set the common signals pad configuration. (POR = 12H)
Sequential/Alternat ive Mode Set	0	1	0	0	0	0	D	0	0	1	0	
18. VCOM Deselect Level Mode Set	0	1	0	1	1	0	1	1	0	1	1	This command is to set the common pad output voltage
VCOM Deselect Level Data Set	0	31:	0			V	COM (3 X VR	EF)			level at deselect stage. (POR = 35H)
19. Read-Modify-Write	0	1	0	1:	1	1	0	0	0	0	0	Read-Modify-Write start.
20. End	0	1	0	1	1	1	0	1	1	1	0	Read-Modify-Write end.
21. NOP	0	1.	0	1	1	1	0	0	0	1	1	Non-Operation Command
22. Write Display Data	1	1:	0			·V	Vrite R	AM da	ta			
23. Read Status	0	0	1	BUSY	ON/ OFF	*	*	- 	0	0	0	
24. Read Display Data	-1	0	1		-	R	ead R	AM da	ta			


注意: 请勿使用任何其他命令, 否则可能导致系统故障。

1. 开机和初始化


1.1 打开电源后立即使用内置 DC-DC 泵电源:




上电顺序:




1.2 打开电源后立即使用外部电源:




上电顺序:



1.3 关机



断电顺序:



注意: 如果不满足电源顺序,显示模块不会受到损坏。

绝对最大额定值*

直流电源电压(V _{DD1})。。。。。。。。。。。0.3V 至+ 3.6V	/ 直
流电源电压(V _{DD2})。。。。。。。。。。。。0.3V 至+4.3V I	Ī流
电源电压(V _{PP})。。。。。。。。。。。。 -0.3V 至+ 14.5V	
输入电压。。。。。。。。。。。。。。。。。 -0.3V 至 V _{DD}	+0.3V
工作环境温度。。。。。。。。 -40°C 至+ 85	°C
贮存温度 。。。。。。。。。55°C 至+ 12	5°C

注解

超过"绝对最大额定值"下列出的应力可能会对此设备造成永久性损坏。这些只是压力等级。在本说明书的操作部分中指出的这些或任何其他条件下,该装置的功能操作不是暗示或意图的。长时间暴露在绝对最大额定值条件下可能会影响器件的可靠性。

电气特性

直流特性(V_{SS} = 0V, V_{DD1} = 1.65 - 3.5V T_A = +25°C, 除非另有说明)


Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
VDD1	Operating voltage	1.65		3.5	. V	
VDD2	Operating voltage	3.0	:: ¥:::	4.2	V .	
VPP	OLED Operating voltage	6.4	i i i	14.0	, V	
IDD1	Dynamic current consumption 1			110	μА	VDD1 = 3V, VDD2 = 3.7V, IREF = 12.5μA, Contrast α = 256, Internal charge pump OFF, Display ON, display data = All ON, No panel attached.
IDD2	Dynamic current consumption 2			2	mA	VDD1 = 3V, VDD2 = 3.7V, IREF = -12.5μA, Contrast α = 256, internal charge pump ON, Display ON, Display data = All ON, No panel attached.
lpp	OLED dynamic current consumption		•	1.5	mA	VDD1 = 3V, VDD2 = 3.7V, VPP =9V(external), IREF = -12.5μA, Contrast α = 256, Display ON, display data = All ON, No panel attached.
ISP	Sleep mode current consumption in VDD1 & VDD2	i i		5	μА	During sleep, TA = +25°C, VDD1 = 3V, VDD2 = 3.7V.
ISP	Sleep mode current consumption in VPP	1,200		5	μА	During sleep, TA = +25°C, VPP = 9V (External)
loso	Samuel subut surrent		-200		μА	VDD1 = 3V, VPP = 9V, IREF = -12.5 μ A, RLOAD = 20k Ω , Display ON. Contrast α = 256.
ISEG	Segment output current	1	-25		μА	VDD1 = 3V, VPP = 9V, IREF = -12.5 μ A, RLOAD = 20k Ω , Display ON. Contrast α = 32.
∆lsEG1	Segment output current uniformity			±3	%	Δ ISEG1 = (ISEG - IMID)/IMID X 100% IMID = (IMAX + IMIN)/2 ISEG [0:131] at contrast α = 256.
ΔISEG2	Adjacent segment output current uniformity		<u>.</u>	±2	%	Δ ISEG2 = (ISEG [N] - ISEG [N+1])/(ISEG [N] + ISEG [N+1]) X 100% ISEG [0:131] at contrast α = 256.

直流特性 (续)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
VIHC	High-level input voltage	0.8 X VDD1	-	VDD1	V	A0, D0 - D7, RD(E), WR (R/W), CS,
VILC	Low-level input voltage	Vss	, *	0.2 X VDD1	V	CLS, CL, IM0-2 and RES.
Vонс	High-level output voltage	0.8 X VDD1		VDD1	V	Ioн = -0.5mA (D0 - D7, and CL).
Volc	Low -level output voltage	Vss		0.2 X VDD1	V	IoL = 0.5mA (D0, D2 - D7, and CL)
Valar	SDA low -level output	Vss		0.2 X VDD1	v	VDD1<2V
Volcs	voltage	V 55	-;:¥ 5:::::5	0.4	v	VDD1>2V IoL=3mA (SDA)
lu	Input leakage current	-1.0		1.0	μА	$V_{IN} = V_{DD1}$ or V_{SS} (A0, \overline{RD} (E), \overline{WR} (R/ \overline{W}), \overline{CS} , CLS, IM0~2 and \overline{RES}).
lHz	Hz leakage current	-1.0		1.0	μА	When the D0 - D7, and CL are in high impedance.
fosc	Oscillation frequency	315	360	420	kHz	Ta = +25°C.
fFRM	Frame frequency for 64 Commons		104		Hz	When fosc = 360kHz, Divide ratio = 1, common width = 54 DCLKs.

交流特性

(1) 系统总线读/写特性 1 (适用于 8080 系列接口 MPU)




(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tcycs	System cycle time	600		01 5 000	ns	
tass	Address setup time	0	3745	17 - 17	ns	
tans.	Address hold time	0			ns	
toss.	Data setup time	80			ns	
tons	Data hold time	30		11.	ns	
tcH8	Output disable time	20	10.	140	ns	CL = 100pF
taccs	RD access time		12.5	280	ns	CL = 100pF
tccLw	Control L pulse width (WR)	200		24.732	ns	La trada de SAS de se el Sapareca puedo
tcclr	Control L pulse width (RD)	240	- 2	10.00	ns	
tcchw	Control H pulse width (WR)	200			ns	
tcchr	Control H pulse width (RD)	200	3.0; - 2.0;	:::-::::	ns	
tr	Rise time			30	ns	
tF	Fall time			30	ns	

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tcvcs	System cycle time	300			ns	
tASS	Address setup time	0			ns	
!AH8	Address hold time	0			ns	
toss	Data setup time	40			ns	
!DH8	Data hold time	15			ns	
!CHS	Output disable time	10		70	ns	CL= 100pF
!ACC8	RD access time			140	ns	CL= 100pF
!CCLW	Control L pulse width (WR)	100			ns	
tCCLR	Control L pulse width (RD)	120			ns	
!CCHW	Control H pulse width (WR)	100			ns	
tCCHR	Control H pulse width (RD)	100			ns	
IR	Rise time			15	ns	
IF	Fall time			15	ns	

(2) 系统总线读/写特性 2 (适用于 6800 系列接口 MPU)




(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tcyc6	System cycle time	600			ns	
tAS6	Address setup time	0,	-	-	ns	
tan6	Address hold time	0	-	-	ns	
tose	Data setup time	80	11 4 11 1 4 11	- 14-	ns	
tDH6	Data hold time	30		-	ns	
tон6	Output disable time	20		140	ns	CL = 100pF
tACC6	Access time		4 11-	280	ns	CL = 100pF
tewnw	Enable H pulse width (Write)	200			ns	esta filosoficial de la compania de
tewhr	Enable H pulse width (Read)	240			ns	Total and the state of the stat
tewLw	Enable L pulse width (Write)	200			ns	
tewlr	Enable L pulse width (Read)	200			ns	La managa ma
tR	Rise time	-	-	30	ns	
tr	Fall time		. **	30	ns ·	

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
!CYC6	System cycle time	300			ns	
IAS6	Address setup time	0			ns	
tAH6	Address hold time	0			ns	
toss	Data setup time	40			ns	
tDH6	Data hold time	15			ns	
!OH6	Output disable time	10		70	ns	CL = 100pF
!ACC6	Access time			140	ns	CL= 100pF
IEWHW	Enable H pulse width (Write)	100			ns	
!EWHR	Enable H pulse width (Read)	120			ns	
!EWLW	Enable L pulse width 0fvrite)	100			ns	
IEWLR	En ab le L pulse width (Read)	100			ns	
tR	Rise time			15	ns	
IF	Fallt1me			15	ns	

(3) 系统总线写特性 3 (4 线 SPI)




(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Condition
tscyc	Serial clock cycle	500	-	-	ns	
tsas	Address setup time	300		12	ns	
tsah	Address hold time	300	-	-	ns	
tsps	Data setup time	200	-	-	ns	
tsdH	Data hold time	200	-	-	ns	
tcss	CS setup time	240	-	-	ns	
tcsн	CS hold time time	120	. 5	-	ns	
tshw	Serial clock H pulse width	200	- L		ns	
tsLw	Serial clock L pulse width	200	-	-	ns	
tR	Rise time			30	ns	
tr	Fall time	-	¥	30	ns	

(VDD1 = 2.4 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tscyc	Serial clock cycle	250	- , ,	-	ns	
tsas	Address setup time	150	*		ns	
tsah	Address hold time	150		11.4	ns	
tsps	Data setup time	100	-	,-	ns	
tsph	Data hold time	100	-	-	ns	
tcss	CS setup time	120	-	-	ns	
tcsH	CS hold time time	60	-	-	ns	
tsHW	Serial clock H pulse width	100	-	,-	ns	
tsLw	Serial clock L pulse width	100	. ***		ns	
tR	Rise time	- ·		15	ns	
tF	Fall time			15	ns	

(4) 系统总线写特性 4 (3 线 SPI)




(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tscyc	Serial clock cycle	500	-	-	ns .	
tsps	Data setup time	200	-	-	ns	
tsdH	Data hold time	200	-	-	ns	
tcss	CS setup time	240	-	-	ns	
tcsH	CS hold time time	120	-	-	ns	
tsHW	Serial clock H pulse width	200	-	-	ns	
tsLw	Serial clock L pulse width	200	-	-	ns	
tR	Rise time	,=	-	30	ns	
tr	Fall time	-	-	30	ns	

(VDD1 = 2.4 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Condition
tscyc	Serial clock cycle	250	,	-	ns	
tsps	Data setup time	100	-	-	ns	
tsdH	Data hold time	100	-	-	ns	
tcss	CS setup time	120	-	-	ns	
tcsH	CS hold time time	60		-	ns	
tsHW	Serial clock H pulse width	100	-		ns	
tsLw	Serial clock L pulse width	100	-	-	ns	
tR	Rise time	-	-	15	ns	
tF	Fall time	-	7-	15	ns	


(5) I2C 接口特性



(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
fscL	SCL clock frequency	DC	-	400	kHz	
TLOW	SCL clock Low pulse width	1.3		-	uS	
Тнібн	SCL clock H pulse width	0.6	-	-	uS	
TSU:DATA	data setup time	100	-		nS	
THD:DATA	data hold time	0	-	0.9	uS	
TR	SCL - SDA rise time	20+0.1Cb		300	nS	
TF	SCL - SDA fall time	20+0.1Cb	-	300	nS	
Cb	Capacity load on each bus line	-		400	pF	
Tsu:start	Setup timefor re-START	0.6	-	-	uS	
THD:START	START Hold time	0.6		=	uS	
Tsu:stop	Setup time for STOP	0.6	-	-	uS	
TBUF	Bus free times between STOP and START condition	1.3		-	uS	

(6) 重置时序



(VDD1 = 1.65 - 3.5V, TA = +25°C)

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tr	Reset time	(i.) - (i.)	0.4	2.0	μs	
trw	Reset low pulse width	10.0		, -, .	μS	


$$(VDD1 = 2.4 - 3.5V, TA = +25^{\circ}C)$$

Symbol	Parameter	Min.	Тур.	Max.	Unit	Condition
tr	Reset time	a.J .	S. T.A.	1.0	μS	A Charles and the above as an expect of the March Co
trw	Reset low pulse width	5.0	. ÷)	μs	

应用电路(仅供参考)

与 MPU 的参考连接:

1.8080 系列接口:(内部振荡器, 内置 DC-DC)




注意:

 C_3 - C_5 , C_7 : 4.7 μ F. C_1 , C_2 : 0.22 μ F.

 R_1 : 约 510kΩ, R_1 = (I_{REF} - V_{SS} 处的电压) / I_{REF}

2.6800 系列接口:(内部振荡器, 内置 DC-DC)



注意:

 C_3 - C_5 , C_7 : 4.7 μ F. C_1 , C_2 : 0.22 μ F R_1 : 约 510 $k\Omega$, R_1 = (I_{REF} - V_{SS} 处的电压) / I_{REF}

3.串行接口(3线或4线 SPI):(外部振荡器,外部 Vpp, 最大 14.0V)




图 14

注意:


 $C_3 - C_5 : 4.7 \mu F$

 R_1 : 约 510kΩ, R_1 = (I_{REF} - V_{SS} 处的电压) / I_{REF}

WR 和 RD 不用于 SPI 模式,应固定为 VSS 或 VDD1。

CS 可以在 SPI 模式下修复 VSS。

4. I2C 接口:(内部振荡器, 内置 DC-DC)



注意:

 C_3 - $C_5,\, C_7$: 4.7 $\mu F.$ $C_1,\, C_2$: 0.22 $\mu F.$

 R_1 : 约 510kΩ, R_1 = (I_{REF} - V_{SS} 处的电压) / I_{REF}

通过将输入 SA0 连接到逻辑 0 (VSS) 或 1 (VDD1) 来设置从地址的最低有效位。

WR 和RD 不用于 I'C 模式,应固定为 VSS 或 VDD1。

CS 可以在 I²C 模式下修复 VSS。

上拉电阻的正电源必须等于 V_{DDI} 的值。

订购信息

Part No.	Package
SH1106G	Gold bump on chip tray

SPEC 修订历史

Version	Content	Date Feb.2012	
1.0	1. Original		
2.0	Modify the description of the CS in SPI mode. Modify the VDD2 to NC when external VPP used. (Page47)	Mar.2012	
2.1	Modify the maxima VPP voltage rage to 14.0V.	Apr.2012	
2.2	1. Modify VDD2 should be disconnected when VPP is supplied externally. (Page3) 2. Modify the description of CS in SPI and keep same in other related table. (Page8) 3. The description of E/RD and WR is kept same in SPI and I ² C. (Page8) 4. The description of D2~D7 is kept same while it is not used. (Page8,10,11,47,48) 5. Modify data set of command D5H to 00~FFH(page25) 6. Modify the description of column address to 131. (Page19)	Apr.2012	
2.3	P32~P34: Modify power on/off sequence	Jun.2013	