

FICHE DE TD 3/3 • DIFFICILE

Informatique • Tle C D E

Description de l'architecture d'un système informatique

Module 1 : Systèmes informatiques

Cette fiche propose des situations complexes d'analyse d'architectures, de diagnostic matériel et de modélisation fonctionnelle, mobilisant l'ensemble des notions du chapitre.

EXERCICE 1 Analyse comparative d'architectures systémiques

Un ingénieur système doit proposer une infrastructure pour trois contextes distincts : Contexte A : Un poste de travail pour monteur vidéo 4K (station de montage autonome). Contexte B : Le système d'information d'un hôpital régional (gestion patients, imagerie, facturation, serveurs mutualisés). Contexte C : Le système embarqué de régulation de température et de pression d'un réacteur chimique industriel (boucle de contrôle temps réel, capteurs/actionneurs industriels, sans interface utilisateur complexe).

1. Classer chaque contexte dans l'un des trois types de systèmes informatiques (personnel, d'organisation, de contrôle/commande). Justifier chaque classement en citant deux critères discriminants (architecture, criticité, interaction homme-machine, temps réel).
2. Pour le Contexte B, l'architecte hésite entre une architecture centralisée (mainframe) et une architecture distribuée (cluster de serveurs x86 virtualisés). Analyser l'impact de ce choix sur : la tolérance aux pannes (SPOF), l'évolutivité (montée en charge), la gestion des licences logicielles (OS serveur vs OS poste) et la sécurité des données médicales (RGPD/localisation).
3. Pour le Contexte C, expliquer pourquoi un OS temps partagé standard (type Windows/Linux bureau) est inapproprié. Citer le type d'OS requis (RTOS) et détailler deux mécanismes noyau indispensables (ordonnancement, gestion mémoire, latence d'interruption) justifiant ce choix.

EXERCICE 2 Conception, diagnostic et pilote : Station de calcul haute performance

On souhaite assembler une station de calcul pour simulation numérique (CPU intensif, RAM massive, I/O disque rapides). Composants choisis : CPU : AMD Ryzen Threadripper PRO 7995WX (sTR5, TDP 350W) ; Carte mère : WRX90 (8 slots DDR5 RDIMM, 4 PCIe 5.0 x16, 10 SATA, 4 M.2) ; RAM : 8×64 Go DDR5-5200 ECC Registered ; Stockage : 2× SSD NVMe 4 To PCIe 5.0 (RAID 0 logiciel) + 4× HDD 18 To SATA (RAID 10 matériel via carte RAID dédiée) ; Alimentation : 1600W 80+ Titanium ; GPU : 2× NVIDIA RTX 6000 Ada (48 Go, TDP 300W chacune, double slot).

1. Validation électrique et thermique : Calculer la consommation maximale estimée (CPU + 2 GPU + carte mère + RAM + disques + ventilateurs ≈ 150W). L'alimentation est-

elle correctement dimensionnée (marge de sécurité 20%)? Justifier.

2. Topologie bus et goulots d'étranglement : Représenter schématiquement (texte ou ASCII art) la topologie PCIe 5.0 entre CPU, les 2 GPU (x16 chacun), les 2 SSD NVMe (x4 chacun) et la carte RAID (x8). Identifier les risques de saturation du bus racine (Root Complex) et proposer une stratégie d'affectation des *lanes* pour éviter la contention I/O pendant le calcul.
3. Gestion des pilotes (Drivers) : La carte RAID matériel nécessite un pilote propriétaire non inclus dans le noyau Linux standard. Décrire la procédure complète d'installation via DKMS (Dynamic Kernel Module Support) pour garantir la persistance du module lors des mises à jour du noyau. Contraster avec l'installation d'un pilote graphique NVIDIA via le gestionnaire de paquets (DKMS vs `dkms` paquet précompilé vs `runfile`). Quel mode choisir en production critique et pourquoi?
4. Choix logiciel système : Justifier le choix d'une distribution Linux rolling release (ex : Arch/Manjaro) vs LTS (ex : Ubuntu 22.04/Rocky Linux) pour cette station, en lien avec le support matériel (CPU Zen 4, PCIe 5.0, DDR5) et la stabilité du pilote propriétaire RAID.

EXERCICE 3 Modélisation fonctionnelle et logique : Du schéma Von Neumann à l'exécution réelle

On considère l'exécution d'une instruction `ADD R1, [R2]` (additionne le contenu de l'adresse pointée par R2 au registre R1) sur une architecture moderne superscalaire, out-of-order, avec cache L1/L2/L3, DMA et contrôleur d'interruption (APIC).

1. Compléter le schéma fonctionnel logique (vue CPU décomposé) en plaçant et reliant : Unité de Contrôle (UC), Unité Arithmétique et Logique (UAL), Registres (Banc de registres, PC, IR, MAR, MDR), Bus interne (Données, Adresses, Contrôle). Indiquer le sens des flux pour le cycle Fetch-Decode-Execute-Memory-Writeback de cette instruction spécifique (accès mémoire opérande).
2. Expliquer comment la vue physique (carte mère : CPU socket, slots RAM, chipset/PCH, slots PCIe, contrôleur SATA/NVMe) mappe sur cette vue logique. Préciser le rôle du Northbridge (intégré au CPU moderne : contrôleur mémoire, PCIe racine) et du Southbridge/PCH (I/O lent, USB, SATA, BIOS/UEFI, APIC).
3. Analyse critique : L'instruction nécessite une lecture mémoire (opérande source). Décrire l'enchaînement précis si la donnée est : a) Dans le cache L1 (Hit) ; b) Absente de L1/L2/L3 (Miss) → Accès RAM via contrôleur mémoire intégré (IMC) ; c) Sur le disque NVMe (Page Fault géré par l'OS). Pour le cas (c), détailler l'intervention du DMA (Direct Memory Access) et du contrôleur d'interruption pour libérer le CPU pendant le transfert disque → RAM, puis notifier la fin d'I/O. Pourquoi le CPU ne gère-t-il pas l'octet par octet ?

4. L'architecture Von Neumann classique (bus unique partagé instructions/données) crée le goulot d'étranglement de Von Neumann. Citer deux optimisations matérielles modernes (ex : Cache Harvard modifié, Prédiction de branchement, Exécution spéculative, Hyper-threading/SMT, Bus séparés I/D au niveau L1) qui contournent cette limitation et expliquer brièvement leur principe.