

FICHE DE TD 2/3 • MOYEN

Informatique • 1re TI

Fonctionnement du disque dur et du processeur

Module 3 : Maintenance, réseau et création de contenus numériques

Durée : 2h – Documents autorisés : cours, calculatrice. Les réponses justifiées sont attendues.

EXERCICE 1 Architecture et connectique d'un disque dur mécanique

M. Fouda, technicien de maintenance à l'agence Camtel de Yaoundé, doit remplacer le disque dur défaillant d'un serveur de messagerie. Il dispose de deux modèles de référence :

- Modèle A : HDD SATA III, 3,5 pouces, 7200 tr/min, cache 256 Mio.
 - Modèle B : HDD SAS, 2,5 pouces, 10 000 tr/min, cache 128 Mio.
1. Citer les trois principaux types de disques durs utilisés actuellement et classer les modèles A et B dans ces catégories.
 2. Identifier la connectique (nappe/câble) associée à chaque modèle et donner le débit théorique maximal de chaque interface.
 3. Le serveur nécessite un temps d'accès moyen faible et une haute disponibilité 24/7. Justifier le choix du modèle le plus adapté en exploitant les caractéristiques techniques (vitesse de rotation, interface, format).
 4. Schématiser l'organisation logique d'un plateau (pistes, secteurs, cylindres) et définir le terme « cluster » dans le système de fichiers NTFS.

EXERCICE 2 Calcul de capacité et géométrie disque

On considère un disque dur mécanique (HDD) de 3,5 pouces avec la géométrie physique suivante : 4 plateaux (8 faces utilisables), 20 000 pistes par face, 2 000 secteurs par piste, taille d'un secteur = 512 octets.

1. Calculer la capacité brute totale de ce disque en Go (puissance de 10) et en Gio (puissance de 2). Montrer les étapes.
2. Si le formatage bas niveau réserve 2 % de l'espace pour la gestion des défauts (reallocation sectors) et que le système de fichiers consomme 1 % pour sa table d'allocation (MFT), déterminer l'espace utilisateur réellement disponible en Gio.
3. Expliquer pourquoi la densité surfacique (bits/pouce²) est un facteur limitant pour l'augmentation de la capacité des HDD actuels, et citer la technologie (PMR, SMR, HAMR) qui permet de la repousser.

EXERCICE 3 Architecture interne du processeur : Registres, UAL et Bus

L'entreprise MTN Cameroon déploie des bornes de paiement automatique (POS) embarquant un processeur 64 bits cadencé à 1,8 GHz.

1. Citer les trois bus systèmes principaux (nature et rôle) reliant le processeur à la mémoire vive (RAM) et aux périphériques. Préciser lequel est unidirectionnel.
2. Différencier les registres suivants par leur rôle et leur visibilité programmeur : PC (Program Counter), IR (Instruction Register), ACC (Accumulateur), PSW (Program Status Word).
3. Une instruction `ADD R1, R2` s'exécute en 4 cycles d'horloge (Fetch, Decode, Execute, Writeback). Calculer le temps d'exécution de cette instruction en nanosecondes. Combien d'instructions similaires peut-on théoriquement exécuter par seconde (MIPS) si le CPI moyen est de 2 ?
4. Décrire le rôle précis de l'UAL (ALU) lors de la phase Execute pour cette addition, en distinguant la partie arithmétique et la partie logique (drapeaux).

EXERCICE 4 Architectures RISC vs CISC : Choix matériel

Pour le renouvellement du parc informatique du lycée technique de Douala, la commission d'achat hésite entre deux stations de travail :

- Station X : Processeur x86-64 (architecture CISC), 16 cœurs, 3,5 GHz, TDP 125 W.
- Station Y : Processeur ARMv9 (architecture RISC), 24 cœurs, 3,0 GHz, TDP 65 W.

Les usages visés sont : bureautique lourde, compilation de code (C++, Java), virtualisation légère.

1. Compléter le tableau comparatif suivant en cochant la case correspondante (RISC ou CISC) pour chaque caractéristique :

Caractéristique	RISC	CISC
Jeu d'instructions réduit, longueur fixe		
Instructions complexes, longueur variable		
Microcode important / Décodage matériel complexe		
Mode d'adressage principalement Registre-Registre (Load/Store)		
Nombre de registres généraux élevé (≥ 32)		

2. Justifier pourquoi l'architecture RISC (Station Y) est généralement plus économe en énergie (TDP plus faible) à performance équivalente, en lien avec le pipeline et le décodage.
3. Expliquer le problème de compatibilité logicielle potentiel pour la Station Y sous Win-

dows ou Linux standard x86, et citer la technique (émulation, traduction binaire, re-compilation) utilisée pour y remédier.

4. Citer les deux principaux fabricants actuels pour l'architecture x86-64 et les deux pour l'architecture ARM (concepteurs de cœurs, pas seulement fondeurs).

EXERCICE 5 Problème synthétique : Goulot d'étranglement système

Un élève de Première TI constate que son poste de travail (CPU Intel Core i5-10400, 6 cœurs / 12 threads, RAM 8 Go DDR4-2666, HDD 1 To SATA 5400 tr/min) devient très lent lors du lancement simultané de VsCode, Chrome (20 onglets) et une machine virtuelle Ubuntu.

1. Identifier le composant responsable principal du goulot d'étranglement (bottleneck) dans ce scénario précis. Justifier par une analyse des temps d'accès (latence) et débits comparés entre la RAM, le CPU (cache L3) et le disque dur.
2. Proposer deux solutions matérielles de coût différent pour résoudre ce problème. Pour chacune, expliquer l'impact sur l'architecture mémoire (hiérarchie) et le gain attendu sur le temps de lancement des applications.
3. Le processeur supporte le Multithreading (Hyper-Threading). Expliquer le principe : comment un cœur physique gère deux threads logiques ? Cela double-t-il la puissance de calcul ? Justifier.