

FICHE DE TD 3/3 • DIFFICILE

Informatique • 1re TI

Fonctionnement du disque dur et du processeur

Module 3 : Maintenance, réseau et création de contenus numériques

Cette fiche d'évaluation synthétise les architectures de stockage et de traitement. Tout raisonnement doit être justifié ; les résultats numériques exacts sont attendus.

EXERCICE 1 Architecture et performance d'un disque dur magnétique

Un disque dur interne (HDD) de format 3,5 pouces possède les caractéristiques suivantes : 4 plateaux (8 faces utilisables), 50 000 pistes par face, 2 048 secteurs par piste, taille d'un secteur = 4096 octets, vitesse de rotation = 7200 tr/min, temps de recherche moyen = 8,5 ms, débit de transfert soutenu = 180 Mo/s. L'adressage utilise le mode LBA (Logical Block Addressing).

1. Calculer la capacité brute totale du disque en Gio (puissance de 2) et en Go (puissance de 10). Expliquer la différence entre les deux valeurs affichées par le BIOS et par l'OS. (2 pts)
2. Déterminer le temps de latence rotationnelle moyen. En déduire le temps d'accès moyen théorique. (2 pts)
3. Un fichier de 2 Gio doit être lu. En supposant une fragmentation nulle (blocs contigus) et négligeant le temps de recherche initial, calculer le temps de transfert effectif. Comparer ce temps au temps d'accès. (2 pts)
4. L'adresse LBA du premier secteur d'une partition est 2 048. Calculer les coordonnées CHS (Cylindre, Tête, Secteur) correspondantes pour une géométrie legacy de 255 têtes et 63 secteurs/piste. Discuter de l'obsolescence du mode CHS pour les disques modernes. (3 pts)
5. Analyser l'impact de l'augmentation de la densité surfacique (secteurs/piste) sur le débit de transfert et la capacité, en gardant la vitesse de rotation constante. (1 pt)

EXERCICE 2 Architecture processeur : Registres, UAL, Bus et Pipeline

On considère un processeur 64 bits à architecture von Neumann modifiée (bus Harvard interne : bus de données 64 bits, bus d'adresses 48 bits, bus de contrôle). L'UAL effectue des opérations sur entiers signés (complément à deux) et flottants IEEE 754 double précision. Le jeu d'instructions est de type RISC (load/store, longueur fixe 32 bits, 32 registres généraux).

1. Quel est l'espace d'adressage mémoire maximal adressable théoriquement par ce processeur ? Exprimer en Gio et en Po (pétaoctets). (1 pt)

2. L'instruction `ADD R1, R2, R3` effectue $R1 \leftarrow R2 + R3$. Décrire précisément la séquence des micro-opérations (fetch, decode, execute, writeback) au niveau des bus internes et de l'UAL pour cette instruction en mode scalaire (sans pipeline). (3 pts)
3. On souhaite exécuter la séquence : `ADD R1, R2, R3`; `SUB R4, R1, R5`; `MUL R6, R1, R7`. Identifier le(s) risque(s) de dépendance de données (RAW). Proposer une solution matérielle (forwarding/bypass) et une solution logicielle (réordonnancement) pour résoudre le risque sur `R1` dans un pipeline à 5 étages. (3 pts)
4. Comparer la gestion des opérandes mémoire dans une architecture CISC (ex : x86 `ADD [MEM], REG`) vs RISC (load/store explicite). Discuter de l'impact sur la longueur du pipeline, la densité de code et la complexité du décodage. (3 pts)

EXERCICE 3 Synthèse : Interaction Disque-Processeur lors d'une E/S bloc

Un programme utilisateur demande la lecture d'un bloc de 4 Kio depuis un fichier situé sur un SSD NVMe (PCIe 4.0 x4, débit théorique 8 Go/s, latence contrôleur 20 μ s) vers un tampon en RAM DDR5-4800 (bande passante 38,4 Go/s). Le système d'exploitation utilise le DMA (Direct Memory Access) avec un contrôleur IOMMU. Le processeur est un x86-64 moderne (architecture CISC externe, cœur RISC interne micro-opérations, cache L1/L2/L3 inclusif).

1. Décrire le chemin complet des données (Data Path) depuis les cellules NAND du SSD jusqu'aux registres du processeur (ex : `RAX`), en citant tous les bus, contrôleurs, caches et unités de traduction d'adresses (MMU, IOMMU) traversés. (4 pts)
2. Le processus utilisateur effectue un `read()` bloquant. Expliquer la commutation de contexte (mode utilisateur $\rightarrow$ noyau $\rightarrow$ ordonnanceur $\rightarrow$ pilote $\rightarrow$ matériel $\rightarrow$ interruption $\rightarrow$ réveil processus). Quel registre d'état (flags) est critique pour la reprise ? (3 pts)
3. Si le tampon de destination n'est pas aligné sur une ligne de cache (64 octets), analyser les conséquences sur la cohérence de cache (protocole MESI) et les performances (Read-Modify-Write, false sharing). (2 pts)
4. Comparer l'overhead CPU (cycles d'horloge) de cette opération avec une E/S programmée (PIO) sur un ancien disque IDE/PATA. Justifier pourquoi le DMA est indispensable pour les débits actuels. (1 pt)

EXERCICE 4 Analyse critique : Évolution technologique et limites physiques

1. Disques : Le PMR (Perpendicular Magnetic Recording) a atteint sa limite superpara-magnétique. Expliquer le principe du HAMR (Heat-Assisted Magnetic Recording) et

du MAMR (Microwave-Assisted). Pourquoi l'augmentation de la capacité par plateau ne se traduit-elle pas proportionnellement en gain de débit séquentiel ni en baisse de latence d'accès ? (3 pts)

2. Processeurs : La loi de Moore (densité) ralentit ; la loi de Dennard (puissance/fréquence) est rompue depuis 2005. Analyser les trois leviers architecturaux majeurs utilisés depuis pour maintenir la performance : (1) Multicœur / SMT, (2) Unités vectorielles (SIMD/AVX-512/SVE), (3) Heterogeneous Computing (GPU, NPU, DPU). Pour chacun, citer un goulot d'étranglement logiciel ou physique associé (ex : loi d'Amdahl, mur de la mémoire, cohérence de cache). (4 pts)
3. Sécurité : Les failles Spectre et Meltdown exploitent l'exécution spéculative et les canaux auxiliaires (cache timing). Expliquer pourquoi une architecture RISC in-order simple (ex : Cortex-A53) est intrinsèquement immune à Spectre v1 (bounds check bypass), alors qu'un cœur OoO (Out-of-Order) superscalaire ne l'est pas. Discuter du coût performance des mitigations logicielles (KPTI, Retpoline) sur les E/S disque (sys-call overhead). (3 pts)