

FICHE DE TD 2/3 • MOYEN

Informatique • 3ème

Description de l'architecture de l'ordinateur

Informatique – classe de 3ème

Cette fiche évalue la compréhension de l'architecture von Neumann, l'identification des composants du processeur et la comparaison des architectures RISC et CISC à travers des situations concrètes.

EXERCICE 1 Architecture d'un poste élève au Lycée de Nkolbisson

Le proviseur du Lycée de Nkolbisson souhaite acquérir de nouveaux ordinateurs pour la salle multimédia. La fiche technique d'un modèle propose : « Processeur Quad-Core 2.4 GHz, Cache L2 4 Mio, RAM 8 Gio DDR4, SSD 512 Gio, Bus système 64 bits ».

1. Citez les trois composants fondamentaux de l'architecture de von Neumann et associez à chacun un élément de la fiche technique ci-dessus.
2. Le processeur est décrit comme « Quad-Core ». Expliquez ce terme et déduisez le nombre maximal de threads matériels pouvant s'exécuter simultanément si chaque cœur ne gère qu'un thread.
3. La RAM est volatile, le SSD ne l'est pas. Justifiez pourquoi le système d'exploitation (Windows ou Linux) est copié du SSD vers la RAM au démarrage, en lien avec le bus système et la fréquence du processeur.
4. Justification rédigée (3 pts) : Un élève affirme : « Augmenter la fréquence du processeur à 3.5 GHz sans changer la RAM ni le bus doublera la vitesse de l'ordinateur. » Approuvez-vous ? Argumentez en citant le goulot d'étranglement potentiel (bottleneck).

EXERCICE 2 Cycle d'exécution et registres internes

On considère un processeur simplifié 32 bits possédant les registres suivants : PC (Program Counter), IR (Instruction Register), MAR (Memory Address Register), MDR (Memory Data Register), Accumulateur (ACC). L'instruction `LOAD 0x200` (charger la valeur à l'adresse `0x200` dans ACC) est stockée à l'adresse `0x100`.

1. Donnez la valeur initiale du registre PC avant le chargement de l'instruction.
2. Décrivez précisément les transferts de données entre registres et bus (adresse, données, contrôle) lors de la phase de chargement de l'instruction (Fetch). Utilisez la notation `Registre ← Source`.
3. Lors de la phase d'exécution, l'ALU n'est pas sollicitée pour un `LOAD`. Expliquez pourquoi et indiquez quel registre reçoit la donnée lue en mémoire.

4. Application (2 pts) : Si l'horloge cadence à 2 GHz et que l'instruction LOAD prend 4 cycles d'horloge, calculez le temps d'exécution d'une seule instruction LOAD en nanosecondes.

EXERCICE 3 Comparatif RISC vs CISC : Choix pour un serveur local

Une start-up de Yaoundé (« Silicon Mountain ») doit choisir l'architecture processeur pour son serveur de base de données. Deux options : Option A (Architecture CISC type x86-64) et Option B (Architecture RISC type ARMv8). Le tableau ci-dessous résume des caractéristiques :

Caractéristique	Option A (CISC)	Option B (RISC)
Jeu d'instructions	Complexe, longueur variable	Réduit, longueur fixe (32 bits)
Modes d'adressage	Nombreux (> 10)	Peu nombreux (Load/Store)
Microcode	Utilisé massivement	Quasi absent (exécution directe)
Consommation typique (TDP)	65 W	25 W
Densité de code	Élevée	Faible

1. En vous basant sur le tableau, expliquez pourquoi l'Option B (RISC) consomme généralement moins d'énergie pour une performance équivalente. Citez deux raisons matérielles.
2. La « densité de code » est plus faible en RISC. Quel composant matériel (cache) compense cet inconvénient ? Justifiez.
3. Pour une instruction complexe CISC (ex : `STRING_COPY` mémoire-à-mémoire), décrivez la séquence d'instructions RISC équivalente (pseudo-code assembleur) en respectant le modèle Load/Store.
4. Analyse critique (3 pts) : La start-up prévoit d'héberger le serveur dans un local non climatisé où la température ambiante atteint 32 °C. Recommandez l'Option A ou B en justifiant votre choix par la dissipation thermique, le coût d'exploitation (électricité) et la compatibilité logicielle (OS serveur Linux).

EXERCICE 4 Organisation mémoire et bus système

Un microcontrôleur 16 bits (architecture Harvard modifiée) gère un capteur de température pour une serre agricole à Dschang. La mémoire programme (Flash) fait 64 Kio, la mé-

moire données (RAM) 4 Kio. Le bus d'adresse est de 16 bits, le bus de données de 8 bits.

1. Calculez le nombre de lignes du bus d'adresse nécessaires pour adresser la totalité de la mémoire programme (64 Kio). Le bus de 16 bits est-il suffisant ? Justifiez par le calcul 2^n .
2. Le bus de données est de 8 bits alors que le processeur est 16 bits. Combien de cycles de bus sont nécessaires pour lire un entier 16 bits stocké en RAM ? Nommez cette technique.
3. L'adresse 0x8000 correspond au registre de données du capteur (Memory-Mapped I/O). Expliquez la différence fondamentale entre l'adressage mémoire unifié (von Neumann) et l'adressage E/S isolé, et pourquoi le « Memory-Mapped I/O » simplifie l'ensemble des instructions.
4. Conception (2 pts) : Le capteur envoie une valeur sur 10 bits. Proposez une organisation en deux registres 8 bits (Poids Forts / Poids Faibles) à des adresses consécutives. Donnez l'algorithme en pseudo-code pour reconstruire la valeur 16 bits dans un registre du CPU.

EXERCICE 5 Pipeline et parallélisme d'instruction

Un processeur RISC moderne à pipeline 5 étages (IF, ID, EX, MEM, WB) fonctionne à 1 GHz. On exécute la séquence suivante :

```
1: ADD  R1, R2, R3    ; R1 <- R2 + R3
2: SUB  R4, R1, R5    ; R4 <- R1 - R5
3: LOAD R6, 0(R4)     ; R6 <- Mem[R4]
4: MUL  R7, R6, R8    ; R7 <- R6 * R8
```

1. Identifiez le(s) danger(s) de données (Data Hazards) de type RAW (Read After Write) dans cette séquence. Indiquez les paires d'instructions concernées et le(s) registre(s) source du conflit.
2. Sans unité de « forwarding » (contournement), combien de cycles d'attente (stalls / bulles) sont nécessaires pour résoudre le danger entre l'instruction 1 et 2 ? Dessinez le diagramme espace-temps partiel (colonnes = cycles, lignes = instructions) pour les 3 premières instructions.
3. L'instruction 3 (LOAD) suivie de l'instruction 4 (MUL) crée un danger de type « Load-Use ». Expliquez pourquoi ce danger est plus pénalisant qu'un danger ALU-ALU (ex : ADD suivi de SUB) dans un pipeline classique.
4. Performance (2 pts) : Si le CPI (Cycles Per Instruction) idéal est 1, mais que les stalls ajoutent 3 cycles au total pour ce bloc de 4 instructions, calculez le CPI réel et le gain de vitesse (Speedup) par rapport à un processeur séquentiel mono-cycle (CPI = 5) à même fréquence.