

Aluno:

UNIVERSIDADE FEDERAL DE PERNAMBUCO CURSO DE ENGENHARIA DA COMPUTAÇÃO

NOTA:

Disciplina: Sistemas Digitais (IF675) Prof. Abel Guilhermino

Primeira Prova --- Turma: E2 -- Data: 24/08/2022

-		
Porta	Área (mm²)	
AND	10	
OR	8	
NAND	12	
NOR	13	
XNOR	15	
XOR	14	

(Questão 1) Dado a expressão: $F = ((A.B') + (C.D')) \cdot (A'.(A.D') + (C.D))$ encontre:

a) O <u>circuito lógico</u> que representa esta expressão booleana e a <u>Tabela da verdade</u> (sem otimizações). Usar portas lógicas de 2 entradas. (usar barramento)(1,0 ponto)

b) Usando Mapa de Karnaugh, <u>reduza</u> ao máximo a expressão booleana e construa o <u>circuito</u> <u>digital reduzido</u>. Indicar a área total em mm² para ambos os casos (circuito da letra a) e b)) (Usar portas de 2 entradas, usar barramento e incluir área dos inversores no barramento nas análises) (1,0 ponto)

Matrícula:

Circuito Digital


(Questão 2) **Reescreva** e **Construa** o circuito digital das funções abaixo com entradas A, B, C e D, usando apenas portas NAND. (Obs: Não usar barramento) (2,0 pontos)

a) F = (B.C' + D')' + A.((C' + B) + D')'

b) $G = m_1 + m_4$ {mintermos $m_1 e m_4$ }

(Questão 3) **Projete** um circuito Digital (Tabela, Expressão, Mapa-K, Circuito) que implemente um detector de números primos e um detector de números múltiplos de 3. Dada uma entrada de 4 bits $N = N_3N_2N_1N_0$, e duas saídas F e G, de um bit. O circuito digital deve produzir saída 1 em F sempre que a entrada for um número primo (Ex: 3, 5, 7, 11, ...), caso contrário deve ser 0. O circuito digital deve produzir saída 1 em G sempre que a entrada for um número múltiplo de 3 (Ex: 0, 3, 6, 9, 12 ...), caso contrário deve ser 0. São considerados números primos os termos numéricos maiores que 1, divisíveis por 1 e por ele mesmo. (3,0 pontos)

(Questão 4) Um projetista precisa garantir o mínimo de confidencialidade dos números que são gerados a partir do gerador de aleatórios de 4 bits que ele desenvolveu. Para tanto, resolveu fazer um decodificador (Decoder Cripto) que modifica o padrão gerado para um padrão que apenas ele conhece. O modulo Decoder Cripto gera uma saída D de 4 bits (D1, D2, D3, D4) sempre que o sinal de enable E = 1. Quando E = 0, as saídas D serão 0. **Projete** o circuito completo (Tabela, Expressão,



Exemplo Saídas

Gerador
Decoder Cripto

9890214A
C1C697A0

2B356C98
9D82BEC1

1F87D100
741F3766

C2837AB1
E918F0D7

Padrão de Decodificação

 \rightarrow 7

 $\rightarrow 9$ $\rightarrow 8$

 \rightarrow A

 $\rightarrow 2$

 \rightarrow B

 \rightarrow F \rightarrow 1 \rightarrow C \rightarrow 0

 \rightarrow D \rightarrow E

 \rightarrow 3 \rightarrow 5

 \rightarrow 4

C D

E