澄灯 LumaRV 面向控制板试产与返修的语境感知双核调试系统

摘要

控制板试产与返修时，工程师常常要临时调整一个输出，同时保留其他状态。澄灯 LumaRV 把这类中文请求分成操作意图、语境限制和设备参数，在执行后读取寄存器核对结果。我们设计了位置感知语义分支与受约束工具残差，用 25014 条文本训练，部署 197816B 学习权重。4MAC 编码器、8MAC 语义侧核及常驻权重缓存协同计算，指定中文 PWM 请求的完整模型耗时由 658.079ms 降至 54.640ms。54MHz 双核将中文交互与后台计算自检分开，副核忙碌时主核仍能调参和读回；主核 CoreMark/MHz 为 4.038437。现有演示覆盖 LED 位保持、PWM 设置、结温读取、计数和 CPU 自检。 四批用户原文实板结果为 24/25、25/25、25/25、25/25。

第一部分 作品概述

1.1 功能与特性

系统接受中文请求，读取 FPGA 结温和周期计数，设置 LED 掩码、单灯状态及 1kHz PWM 占空比，并执行 CoreMark。写操作返回寄存器读回值。主核负责交互与外设，副核可独立运行后台计算自检；此时主核继续处理中文请求。不支持、多动作或参数越界的请求由执行许可拒绝。

1.2 应用领域

控制板完成固定测试后，工程师有时还要根据故障现象临时复核某个输出。例如，先把 LED 整体设为 37，再只关闭 LED0，要求其余位不变；或把 PWM 占空比调到 20%，核对请求值和寄存器读回。后台计算自检交给独立副核，主

核继续接收中文请求。这种分工服务于试产和返修中的追加复测。接入具体产品时，需要补充型号接口、测量工装和产品验收标准。

1.3 主要技术特点

中文模型结合双层 d64 字节编码器、Unicode 短语记忆、2048→64→16 位置语义头及 70→5 受约束工具残差。4MAC 与 8MAC 按分支计算，128KiB 常驻权重缓存减少重复搬运。两颗五级 RV32IM 软核采用独立程序与数据存储，主核集成两路 I/D Cache、动态分支预测和异常中断；副核不访问板卡执行器或 AI 引擎。

1.4 主要性能指标

指标	结果
主频 / CPU 性能	54MHz 双核；主核 4.038437 CoreMark/MHz
指定中文 PWM 模型	54.640ms；同镜像软件加速 12.04 倍
轻量路径往返中位数	1.32～3.66ms；四句各 n=10
学习权重 / 存储	197816B；主存 512KiB、W1 缓存 128KiB、副核 64KiB
布局布线资源	55277LUT、39035FF、342.5DRM、40APM

1.5 主要创新点

（1）位置感知语义模型。同一个设备词出现在命令、解释或否定句中，含义可能不同。我们把字符短语记忆与全局、句首、句尾特征结合，设置语境和工具分支，分别判断是否执行及调用哪个工具。训练文本共 25014 条，包含合法操作、否定、多动作和能力边界表达。

（2）受约束工具残差。工具识别错误会把一句合法请求交给错误的外设。我们将 64 维语义隐层与六类编码器分数组成 70 维输入，经 70→5 小型残差修正合法工具间的混淆，并保留独立的语境拒绝与参数许可。组合版本在 1138 条开发集合中由 1058 条正确增至 1087 条，在 900 条难例中由 653 条增至 685 条。

（3）异构低比特推理。编码器与位置语义头的访存和计算方式不同。我们分别配置 4MAC 与 8MAC，采用 INT4/INT8 权重、INT32 累加、128KiB 常驻权重缓存和全零特征组跳过。指定中文 PWM 请求的完整模型由 658.079ms 缩短至 54.640ms，软件与加速路径的输出数组一致，加速 12.04 倍。

1.6 设计流程

确定控制器操作和参数范围，建立语料及参考模型；训练语境、工具分支并导出整数参数；实现 CPU、存储与乘加加速器，对照 C 参考完成仿真；使用 PDS 综合、布局布线并分析时序；在开发板运行中文指令、寄存器读回和 CoreMark，最后制作交互界面与分层动画。

第二部分 系统组成及功能说明

2.1 整体介绍

试产或返修完成固定测试后，工程师还可能需要临时复核某个输出。主核逐条处理中文请求、参数与外设；副核在独立 64KiB 存储中运行后台计算自检。实板已验证副核运行期间，主核完成完整中文 PWM 模型与写后读回，模型分数与单独运行一致。电脑通过 UART 输入文字并汇总结果。




图 1 控制板临时复测的交互与读回流程

图 1 连接中文请求、局部调参、状态读取与结果记录。后台计算自检与单条外设操作可以并行；每句话仍只执行一个工具。请求改变固定 PWM 频率时拒绝执行。该辅助工位补充固定测试，不替代外部工装测量或整板合格判定。

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台为 PG2L200H。27MHz 输入经 GPLL 生成 54MHz，KEY0 用于复位。主核连接 UART、片内温度、GPIO、PWM 和 32 位周期计数器，主 SRAM512KiB、语义权重缓存 128KiB。副核使用私有 64KiB RAM、32KiB 指令 Cache 和 4KiB 数据 Cache，经邮箱接收启动请求并返回状态、周期与 CRC；副核没有外设写权限。




图 2 模块分层与片上计算结构

三维图按处理器、语义计算、存储与外设分层。网页支持旋转、展开模块，并沿一次 PWM 请求显示处理流程；PPT 内嵌可旋转模型。模块位置表示逻辑连接关系。

2.2.2 机械设计介绍

系统使用厂家开发板、配套电源、USB 串口和 JTAG 线缆。展示时将板卡与电脑界面并排摆放，便于同时观察 LED 变化与操作结果。

2.2.3 电路各模块介绍

模块	关键输入	关键输出
CPU 与 Cache	时钟、复位、访存响应	指令/数据地址、写数据、提交 PC
共享 DMA	计算任务、地址与读写请求	数据响应、任务归属、错误状态
4MAC 编码器	INT4 权重、INT8 激活	INT32 累加值、任务状态
8MAC 位置语义头	INT8 特征、常驻权重	INT32 语义分数、完成状态
UART 与外设	串口输入、按键、ADC 采样	串口输出、LED、PWM 寄存器值

PWM 固定为 1kHz，通过周期与高电平计数设置占空比。LED 支持整体掩码和单灯置位、清位。写操作完成后再次读取寄存器，核对请求值与保存值；该读回未测量外部引脚波形。

2.3 软件系统介绍

2.3.1 软件整体介绍

控制台提供 AI 识别、快速控制、CPU 自检与后台计算自检。AI 入口等待板卡确认计算配置后发送中文请求；后台自检启动副核，主核继续响应。CPU 自检同时运行两个独立 CoreMark 实例，分别显示主核、副核及按共同时间计算的累计吞吐。请求与回执逐条对应，结果由实际串口返回。




图 3 中文请求的处理流程

处理路径分为三类：机器指令直接解析；自然语言先判断语境，再由明确语法提取工具和参数；未命中明确语法时运行完整编码器。AI 入口还可要求本次请求运行完整模型。语境判断拒绝的请求不会被后续工具解析重新放行。三类路径共用参数、能力检查与执行接口。

2.3.2 模型设计与训练

AI 任务分为语境判断和工具识别：一句话是在要求执行，还是解释、假设、引用或否定；若可执行，再识别温度、PWM、CoreMark、计数器或 LED。模型同时保留拒绝类别，参数由固件解析。与图像检测输出物体类别和位置不同，本作品围绕中文中的动作、条件和设备参数设计。

参考基础	本项目设计
Needle 低比特工具调用与字符短语记忆	板卡五类操作、中文语境分支与训练语料
通用 Transformer 编码器结构	双层 d64 整数运行时、首尾位置特征与 70→5 工具残差
RISC-V 指令集	五级 CPU、Cache、异常中断与外设实现
整数乘加与同步 RAM 方法	4MAC 编码器、8MAC 位置语义侧核、常驻权重缓存与零组跳过
MASSIVE 中文语料	选择 2800 条域外请求，按设备能力重新标注

双层 d64 字节编码器包含四个注意力头和学习型 2/3-gram 记忆。位置分支汇总全局 1024 维、首尾各 512 维特征，输入 2048→64→16 位置语义头。64 维隐层与六类编码器输出组成 70 维向量，70→5 受约束残差修正合法工具之间的判断；这部分由 CPU 标量执行。




图 4 自研语义分支与组合版本对照

与前一 64 维候选相比，当前组合版本在 1138 条集合的神经正确数由 1058 增至 1087，在 900 条难例中由 653 增至 685。训练与结构同时发生调整，这组数字说明组合版本的变化，不能单独归因于某一个模块。




图 5 语境与工具分支的训练文本分布

语境与工具分支共使用 25014 条训练文本。合法操作 9155 条，包括温度 1457、PWM2488、CoreMark1104、计数器 1460 和 LED2646 条；拒绝请求 15859 条，覆盖解释、假设、引用、否定、多动作、越界能力等表达。语料结合任务样本与合成语境扩展，并选取 2800 条 MASSIVE 中文域外请求，按本板卡能力重新标注。四批用户指令用于回归，不是全部训练文本。

模型在服务器训练，197816B 学习权重导出为 C 数组并编入主核固件。4MAC 编码器使用 INT4/INT8 权重，8MAC 位置语义头使用 INT8 权重、128KiB 缓存与零组跳过，两者 INT32 累加。主核执行残差、参数与许可。副核固件只承担计算自检，不复制或改变模型权重。

软件模块	输入	输出
输入处理	UTF-8 文本、长度及帧校验	单条请求或输入错误
语境与工具模型	字符、位置特征及编码向量	语境判断、六类分数
参数与许可	原文、工具候选、硬件能力	工具、参数及操作类型
执行与显示	允许执行的请求	实际值、读回结果、计时及就绪

第三部分 完成情况及性能参数

3.1 整体介绍

开发板已完成中文请求、语义计算、LED/PWM 读回及双核基准运行。副核后台运行时，主核继续处理完整中文模型和外设操作，重复启动被拒绝。单灯操作在十种初始掩码下共 20 项位保持检查通过；这些记录验证板卡自身的调试链路。



图 6 系统全貌照片待插入




图 7 板卡与连接细节照片待插入

3.2 工程成果

3.2.1 机械成果

采用开发板现有结构与连接件，展示机位以看清板卡、线缆和用户 LED 为准。

3.2.2 电路成果

双核、各自的 Cache 与存储、AI 计算区及板载外设共使用 55277LUT、39035FF、342.5 个 DRM36 等效单元、40 个 APM、1 个 ADC 和 1 个 GPLL。资源统计覆盖整个 SoC。

3.2.3 软件成果

控制台逐条显示模型参与情况、执行工具、参数和读回。图 8 的 PWM 请求为 20%，读回 20%，周期 54000、高电平 10800、使能 1。副核状态单独显示，只有收到实际完成状态和 CRC 后才显示自检成功。

中文PWM请求的实板返回

□□	□□PWM□□□□□□20%□
□□□□	54MHz · config6 · □□□□
□□□□	2950565□□ / 54.640ms
□□□□□□□□	□□20% / □□20% / match=1
PWM□□	□□54000 / □□□10800 / □□1
□□□□	□□□□□□□□□□AI□□□□□□□□□□□□

图 8 中文 PWM 请求的计算与寄存器读回结果

3.3 特性成果




图 9 指定中文 PWM 请求的完整模型软件与加速路径

同一镜像、相同中文 PWM 输入下，完整模型软件路径 35536262 周期、加速路径 2950565 周期，耗时分别为 658.079ms 与 54.640ms，加速 12.04388 倍。编码器、语境、工具及残差数组一致；一次冷缓存记录为 56.718ms。

计时对象	实测结果	范围
指定中文 PWM 完整模型	54.640ms	板上计算，不含串口与工具执行
机器语法 / 语境分支	1.32～3.66ms	四条固定输入各 10 次原生 UART 往返中位数
双核计算自检	共同时间 14.280421s	每核 3000 迭代；两核 CRC 均通过

54MHz 实板主核 19 次基准均通过 CRC，每次 3000 迭代，耗时 13.756066～13.762035 秒，CoreMark/MHz 中位数 4.038437。副核为 3.890411/MHz。两个独立实例共 6000 次迭代，共同计时 14.280421 秒，累计吞吐 7.780660/MHz，即 420.155666 次/秒；按全 SoC 资源计算为 0.00760091 CoreMark/LUT。慢、快角 setup 裕量 0.569/7.529ns，hold 裕量 0.141/0.100ns。

两套开发评价集的神经分类与混合系统结果见表。1138 条集合含 196 条合法请求和 942 条拒绝请求；900 条难例含 200 条合法请求和 700 条拒绝请求。两组均已用于开发选择，结果用于分析该任务上的表现。

评价集	神经分类正确	误接受	误拒绝	合法工具错分
1138 条	1087/1138（95.52%）	50	0	1
900 条难例	685/900（76.11%）	190	24	1

1138 条集合中 195/196 条合法请求分类正确，另 1 条将 CoreMark 错分为温度；900 条难例中 175/200 条合法请求分类正确，24 条被拒绝，另 1 条将计数器错分为温度。合法工具之间的错分与误拒绝分别统计。

默认混合路径的正确数分别为 1135/1138 和 884/900，其中合法请求为 193/196、184/200。这两套开发集合中，执行许可均未放行应拒绝请求。系统判断同时使用语境、语法和参数检查，结果不计作原始神经分类准确率。

四批用户原文实板结果依次为 24/25、25/25、25/25、25/25。其中一条 81 字节输入按协议长度拒绝，64 字节范围内 98/99 符合预期；一条 CoreMark 成绩询问被保守拒绝。强制完整模型另有一条 LED0 置位请求被误拒绝，默认混合路径正确执行。拒绝前后 LED/PWM 保持不变。控制台通过原生桥接真实 UART 完成 15 个事务，覆盖后台自检、AI、IO 和双核结果；页面状态另经 264 项模拟检查。

主核 PMU 采样 743124772 周期、退役 712638923 条，CPI 约 1.043；CoreMark 使用独立算法计时。两核分别运行私有存储中的独立 CoreMark 实例，累计吞吐按共同时间计算。CoreMark 全部算法统一用 GCC15 O3 与循环展开编译，应用及 AI 用 GCC14 O2；算法源码

保持原样。CPU 加入标准位操作与条件选择扩展，性能变化包含微架构和编译优化。本版同源 ILA 采样尚未补齐。

第四部分 总结

4.1 可扩展之处

接入其他控制板时，需要按型号定义工具、参数和接口，并配合工装完成外部电压、电流与输出波形测量。应用评价可比较完成同一复测任务的操作时间、首次正确率和人工干预次数；这些收益尚待实测。模型方面继续考察独立来源的否定、多动作与工具错分，硬件方面补充本版关键算法 ILA 和外部 PWM 测量。

4.2 心得体会

这个项目的难点在于让模型判断、计算资源和硬件动作配合起来。训练过程中，单纯增加隐藏层或拆分专家没有持续提高结果；加入首尾位置特征等设计后，语境与工具判断有所改善。小型残差用于纠正合法工具之间的混淆，额外存储开销较小。

部署时，模型数组能放进 RAM 还不够。权重的读法、端口时序和零值特征的处理都会影响综合结果。将第一层权重常驻缓存，并按同步 RAM 组织访问后，LUT 和触发器开销明显降低，计算结果与参考保持一致。

把交互和长计算拆开，比只提高主频更贴近复测任务。副核自检时主核仍能调参和读回；主核的快路径、语境与完整编码器按需调用。当前模型仍会保守拒绝部分合法表达，后续应以独立语料评价，而不是只增加熟悉句式。

第五部分 参考文献

[1] RISC-V International. RISC-V Instruction Set Manual[EB/OL]. https://docs.riscv.org/reference/isa/.

[2] EEMBC. CoreMark benchmark[CP/OL]. https://github.com/eembc/coremark.

[3] Cactus Compute. Needle source repository[CP/OL]. https://github.com/cactus-compute/needle.

[4] Home Assistant. Intents architecture[EB/OL]. https://contributors.home-assistant.io/core/internals/intents/.

[5] FitzGerald J, Hench C, Peris C, et al. MASSIVE: A 1M-Example Multilingual Natural Language Understanding Dataset with 51 Typologically-Diverse Languages[EB/OL]. 2022. https://arxiv.org/abs/2204.08582.

[6] 紫光同创. 2026 年 FPGA 创新设计赛道紫光同创选题指南[Z]. 2026.

[7] 紫光同创. Pango Design Suite User Guide 及 Fabric Configuration User Guide[Z]. PDS 2022.2-SP6.4.

[8] 开发板厂家. MES2L676-200HP 硬件使用手册[Z]. v1.2.

[9] Three.js contributors. Three.js[CP/OL]. https://github.com/mrdoob/three.js.

[10] NI. Electronics Manufacturing Test Solutions[EB/OL]. https://www.ni.com/content/dam/web/pdfs/electronics_manufacturing_test_solutions_brochure.pdf.

[11] Raspberry Pi. Turn text input into actions with Needle[EB/OL]. https://www.raspberrypi.com/news/turn-text-input-into-actions-with-needle-a-14mb-function-calling-llm/.