
Latchs

Son circuitos que permiten trabar o asegurar el valor de su salida

- Permiten el cambio de sus salidas según el nivel de las entradas.
- Utilizan realimentación

Ejemplo:



Práctica 2: Lógica Digital - Secuenciales Parte 2

Segundo Cuatrimestre 2024

Sistemas Digitales DC - UBA

Introducción

Latchs - Flip-flops ○○●○○○○○○ Registros y memorias

Conclusiones

1

Introducción 00 Latchs - Flip-flops 000●000000 Registros y memorias

Conclusiones

3

5

Latch RS (Reset-Set)

Analicemos el ejemplo anterior:

Latch RS implementado con NOR:




Tabla de verdad:

S	R	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$ 1
1	1	0	0

- El valor de las salidas es inconsistente con la especificación
- El valor de las salidas depende de la implementación. **Tarea:** implementar con NANDs

Latch JK

Tratemos de modificar el comportamiento para el caso cuando las entradas son (1,1):

Latch JK:




Tabla de verdad:

J	K	Q	\overline{Q}
1	0	1	0
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	$\overline{Q}*$	Q*

Con S, R = (1, 1):

- El valor de las salidas está ahora definido.
- El circuito oscila (estado inestable).


 $^{1}_{Q* \ o \ \overline{Q}* \ refiere \ al \ estado}$ anterior de la salida

Latch D

- Nos permite almacenar 1 bit
- Tiene una entrada de datos y una de control

Latch D:

Tabla de verdad:



D	C	Q	\overline{Q}
1	0	Q*	$\overline{Q}*$
0	1	0	1
0	0	Q*	$\overline{Q}*$
1	1	1	0

En este caso el circuito es estable en todos los estados. Sin embargo:

- Los tiempos no se pueden predecir (dependen de D)
- Puede causar carreras si existe un lazo en el circuito externo.


6

8

Sincronizando...

Como vimos en la primer parte, nos interesa poder tener un control de los momentos de transición de estados ⇒ CLOCK

Vimos también que ser reactivo al nivel de una señal no es conveniente ⇒ Sensibilidad al flanco



Introducción


Latchs - Flip-flops 000000●000 Registros y memorias

Conclusiones 000 Introducción 00 Latchs - Flip-flops 0000000●00 Registros y memorias


Conclusiones


Detector de flanco

Necesitamos un circuito que se comporte de la siguiente manera:



Entonces, aprovechando los tiempos de propagación:





Flip-Flop D (Delay)

Ahora nuestro latch es sólo sensible a los flancos ascendentes de clock, entonces:

Lo podemos representar:



Tabla de verdad:

D	clk	Q_{T+1}	$\overline{Q_{T+1}}$
1	0	Q_T	$\overline{Q_T}$
0	$1\uparrow$	0	1
0	0	Q_T	$\overline{Q_T}$
1	$1\uparrow$	1	0


Siendo $T = n.T_{clock}$ y $T + 1 = (n + 1)T_{clock}$, donde:

- T_clock es el período del clock (tiempo que dura un ciclo)
- n es una cierta cantidad de pulsos de clock

Flip-Flop D (Delay)

Ahora podemos entender bien las diferencias:

Latchs - Flip-flops



Flip-Flop J-K

Volviendo al latch J-K, ahora con detección de flanco podemos obtener un comportamiento más *adecuado*:

Ahora lo podemos representar como:




Tabla de verdad:

J	K	clk	Q_{T+1}	\overline{Q}_{T+1}
1	0	1↑	1	0
0	1	$1\uparrow$	0	1
0	0	$1\uparrow$	Q_T	\overline{Q}_T
1	1	$1\uparrow$	\overline{Q}_T	Q_T
X	X	0	\overline{Q}_T	Q_T

Ahora en el caso crítico donde J, K = (1,1) la salida tiene un estado y un tiempo de cambio bien definido:

Se niega el valor anterior cada 1 colck

10

12

Introducción

Latchs - Flip-flops

Registros y memorias

Conclusiones

Introducción

Latchs - Flip-flops

Registros y memorias

Conclusiones


11

Registros

Ya vimos como un FF D puede almacenar un bit... ¡pero sólo durante un clock!


 Debemos poder elegir con una entrada adicional de control por cuanto tiempo queremos almacenar ⇒ enable.

 ${\it i} Sencillo!:$



Registro de N-bits

Podemos componer la solución anterior para poder almacenar N bits:



Componentes de Tres Estados

Componentes de Tres Estados

Noción Eléctrica


Tabla de Verdad Símbolo

$\begin{array}{ccc} & & & & & & \\ & & & & & \\ A & & & & & \\ \end{array}$ B=1



Α	В	С
0	1	0
1	1	1
_	0	Hi-Z

Hi-Z significa "alta impedancia", es decir, que tiene una resistencia alta al pasaje de corriente. Como consecuencia de esto, podemos considerar al pin C como desconectado del circuito.



IMPORTANTE: Sólo deben ser usados a la salida de componentes para permitirles conectarse a un medio compartido (bus).

Introducción

Latchs - Flip-flops 0000000000 Registros y memorias

Conclusiones

14

Introducción 00 Latchs - Flip-flops

Registros y memorias

Conclusiones

15


17

Ejercicio 0


a) Diseñar un registro de 3 *bits*. El mismo debe contar con 3 entradas e_0, \ldots, e_2 para ingresar el dato a almacenar, 3 salidas s_0, \ldots, s_2 para ver el dato almacenado y las señales de control CLK, RESET y WRITEENABLE.

- b) Modificar el diseño anterior agregándole componentes de 3 estados para que sólo cuando se active la señal de control ENABLEOUT muestre el dato almacenado.
- c) Modificar nuevamente el diseño para que e_i y s_i estén conectadas entre sí al mismo tiempo teniendo en lugar de 3 entradas y 3 salidas, 3 entrada-salidas


Solución - Ejercicio 0.a



Solución - Ejercicio 0.b



Solución - Ejercicio 0.c




18

20

Ejercicio 1


- a) Realizar el esquema de interconexión de n registros como el diseñado
- b) Dar una secuencia de valores de las señales de control para que se copie el dato del R1 al R0



Memorias (intro)

Conceptualmente podemos pensar una memoria como M posiciones de almacenamiento de N bits cada una.

Debemos poder seleccionar a cuál queremos acceder



La práctica...

- Con lo visto hoy pueden realizar toda la Práctica 2.
- Pueden usar el purple<u>Logisim evolution</u> (Requiere Java 16 o superior. Para ejecutarlo, teclear en una consola java -jar logisim-evolution-3.8.0-all.jar desde la carpeta donde se encuentra el archivo descargado.)
- El próximo jueves deberíamos tener el primer taller de la materia, el cual es obligatorio. Será en los laboratorios del pabellón Cero+Infinito (ver cuales en el cronograma que está en el campus).
- Bibliografía recomendada: The Essentials of Computer Organization and Architecture - Linda Null - Capítulo 3