

Sistemas Digitales

Circuitos Combinatorios

Segundo Cuatrimestre 2024

Sistemas Digitales DC - UBA

Propiedades

Partimos de las siguientes proposiciones (axiomas):

- (A1) Existen dos elementos: X=1 si $X\neq 0$ ó X=0 si $X\neq 1$
- (A2) Existe el operador negación $\overline{()}$ tal que: $Si X = 1 \Rightarrow \overline{X} = 0$
- (A3) $0 \cdot 0 = 0$ 1 + 1 = 1
- (A4) $1 \cdot 1 = 1$ 0 + 0 = 0
- (A5) $0 \cdot 1 = 1 \cdot 0 = 0$ 0 + 1 = 1 + 0 = 1

1



Ejercicio 0



De los axiomas anteriores se derivan las siguientes propiedades:

Propiedad	AND	OR	
Identidad	1.A = A	0+A=A	
Nulo	0.A = 0	1 + A = 1	
Idempotencia	A.A = A	A + A = A	
Inverso	$A.\overline{A}=0$	$A + \overline{A} = 1$	
Conmutatividad	A.B = B.A	A+B=B+A	
Asociatividad	(A.B).C = A.(B.C)	(A+B)+C=A+(B+C)	
Distributividad	A + (B.C) = (A + B).(A + C)	A.(B+C) = A.B + A.C	
Absorción	A.(A+B)=A	A + A.B = A	
De Morgan	$\overline{A.B} = \overline{A} + \overline{B}$	$\overline{A+B}=\overline{A}.\overline{B}$	

Tarea: ¡Demostrarlas!

Demostrar si la siguiente igualdad entre funciones booleanas es verdadera o falsa:

$$(X + \overline{Y}) = \overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{(Y + Z)}$$

Solución:

$$(\overline{X} \cdot Y) \cdot Z + X \cdot \overline{Z} + \overline{(Y+Z)} \longleftarrow \text{De Morgan}$$

$$\overline{(\overline{X} \cdot Y)} \cdot Z + X \cdot \overline{Z} + \overline{Y} \cdot \overline{Z} \longleftarrow$$
 Distributiva

$$\overline{(\overline{X} \cdot Y)} \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \longleftarrow$$
 De Morgan

$$(X + \overline{Y}) \cdot Z + (X + \overline{Y}) \cdot \overline{Z} \longleftarrow$$
 Distributiva

$$(X + \overline{Y}) \cdot (Z + \overline{Z}) \longleftarrow$$
 Inverso

$$(X + \overline{Y}) \cdot 1 \leftarrow \mathsf{Identidad}$$

 $X + \overline{Y}$ Lo que queríamos demostrar.





Son modelos idealizados de dispositivos electrónicos o de computo, que realizan operaciones booleanas.

Las podemos representar gráficamente:



O describir mediante un lenguaje de descripción de hardware (HDL), por ejemplo en SystemVerilog:

assign
$$o = a \& b$$
;

 $A + B \equiv A OR B$

indistintamente de la siguiente forma:

En el lenguaje coloquial vamos a llamar a las operaciones

 $AB \equiv A.B \equiv A AND B$ $\overline{A} \equiv NOT A$

Tablas de verdad



5

7

Compuertas - NOT

Gráficamente:



Son representaciones que nos permiten observar todas las salidas para todas las combinaciones de entradas¹.

Por ejemplo, la función del ejercicio ($F = X + \overline{Y}$) se representa:

Χ	Υ	F
0	0	1
0	1	0
1	0	1
1	1	1

Tabla de verdad:

En SystemVerilog:

 $^{^{1}}$ Como resulta esperable, esta representación puede volverse muy compleja cuando el número de variables y

Compuertas - AND



Compuertas - OR



Gráficamente:



Gráficamente:



Tabla de verdad:

	Α	В	A AND B	
•	0	0	0	
	0	1	0	
	1	0	0	
	1	1	1	

Tabla de verdad:

Α	В	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

En SystemVerilog:

$$assign o = a \& b;$$

En SystemVerilog:

$$assign o = a | b;$$

10

Compuertas - XOR u OR-EXCLUSIVA



9

Distintas vistas de un circuito



Gráficamente:



Tabla de verdad:


Α	В	A XOR B		
0	0	0		
0	1	1		
1	0	1		
1	1	0		

Por momentos vamos a querer abstraer nuestros circuitos en módulos de los cuales observaremos solamente sus entradas y salidas. Veamos un ejemplo donde ocultamos parte de la complejidad pasando de una vista interna del circuito (caja blanca) a una externa (caja negra).


En SystemVerilog:

$$assign o = a \hat{b};$$





Aplicando lo anterior, podemos trabajar con la ALU viéndola de la siguiente manera:



13

Entradas/Salidas



15

Entradas/Salidas: Tipos



14


Establecen el sentido de la información:

En la ALU anterior se representan con las flechas...

En SystemVerilog:

```
module ALU #(parameter DATA_WIDTH = 16)
     (input [DATA_WIDTH-1:0] operandoZ,
     input [DATA_WIDTH-1:0] operandoY,
     input [2:0] opcode,
     output [DATA_WIDTH-1:0] salidas,
     output overflow);
end module;
```

En la ALU, ¿son funcionalmente todas iguales las entradas y salidas?



NODatos vs. Control



El estudio de la lógica proposicional y del álgebra de Boole tiene que ver con que vamos a querer implementar funciones lógicas en nuestro soporte electrónico con circuitos combinatorios. Sabemos que se puede describir el comportamiento de un circuito combinatorio construyendo una tabla de verdad que determine las salidas que corresponden a cada combinación de los valores de entrada. Vamos a utilizar esto para describir un procedimiento que nos permite construir un circuito combinatorio cuyo comportamiento implementa cualquier fórmula proposicional φ .

17

18

Traduciendo una fórmula



Mecanismo de traducción



Habrá casos en los que nos resultará difícil derivar un circuito de la fórmula, ya sea porque no vemos un vínculo directo entre la expresión y las compuertas básicas, o porque es conveniente expresarlo con una tabla de verdad.

El mecanismo es el siguiente:

- Si tenemos una fórmula φ que se expresa en función de las variables x_1, \ldots, x_n (las entradas).
- Construimos una tabla de verdad con una fila para cada combinación posible de las entradas (por ej.
 x₁ → 1, x₂ → 0,...,x_n → 1) y en la columna de la salida ingresamos el valor de la fórmula evaluada en esos valores φ(1,0,...,1).





El mecanismo es el siguiente:

- Vamos a utilizar solamente las filas en las que la función vale 1.
- Para cada fila i en la que φ es verdadera (vale 1) vamos a construir un término t; como conjunción (y lógico o AND) de todas las entradas, donde cada variable aparece negada si su valor era 0 en la fila y sin negar en caso contrario.
- Por ejemplo, si en la fila 4 la asignación (valuación) de las variables era $x_1 \rightarrow 1, x_2 \rightarrow 0, \dots, x_n \rightarrow 1$, t_4 va a ser $x_1 \wedge \neg x_1 \wedge \ldots \wedge x_n$.

El mecanismo es el siguiente:

- Una vez que tenemos los términos t_i, t_i, \ldots para cada fila en la que la función vale 1, vamos a hacer una disyunción (o lógico u OR) de todos los términos $\varphi' = t_i \vee t_i \vee \dots$
- A este mecanismo se lo conoce como suma de productos y nos da una expresión de φ o de la tabla de verdad que puede traducirse fácilmente a un circuito combinatorio.

21

Volviendo al ejemplo



Ejercicio I - Sumador Simple



La fórmula $(F = X + \overline{Y})$ se representa:


Χ	Υ	F
0	0	1
0	1	0
1	0	1
1	1	1

En este caso los términos serían $t_1 = \neg x \land \neg y$, $t_3 = x \land \neg y$ y $t_4 = x \wedge y$ y la expresión $\varphi' = (\neg x \wedge \neg y) \vee (x \wedge \neg y) \vee (x \wedge y)$. A esta expresión se la conoce como suma de productos.

Armar un **sumador de 1 bit**. Tiene que tener dos entradas de un bit y dos salidas, una para el resultado y otra para indicar si hubo o no acarreo.

Solución:

Α	В	Sum	carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1
		'	'








Teniendo dos sumadores simples (de 1 bit) y sólo una compuerta a elección, arme un sumador completo. El mismo tiene 2 entradas de 1 bit y una tercer entrada interpretada como C_{In} , tiene como salida C_{Out} y S. Solución:

C_{in}	Α	В	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



Armar un circuito de 3 *bits*. Este deberá mover a izquierda o a derecha los bits de entrada de acuerdo al valor de una entrada extra que actúa como control. En otras palabras, un shift izq-der de k-bits es un circuito de k+1 entradas $(e_k, ..., e_0)$ y k salidas $(s_{k-1}, ..., s_0)$ que funciona del siguiente modo:

- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

Ejemplos:

$$shift_{r}(1,011) = 110$$
 $shift_{r}(0,011) = 001$
 $shift_{r}(1,100) = 000$ $shift_{r}(1,101) = 010$

DEPARTAMENTO DE COMPUTACIO

25

Ejercicio III - Shift



Ejercicio III - Shift


- Si $e_k = 1$, entonces $s_i = e_{i-1}$ para todo 0 < i < k y $s_0 = 0$
- Si $e_k = 0$, entonces $s_i = e_{i+1}$ para todo $0 \le i < k-1$ y $s_{k-1} = 0$

Solución:

$$s_2 = \begin{bmatrix} 0 & \operatorname{si} \ e_3 = 0 \\ e_1 & \operatorname{si} \ e_3 = 1 \end{bmatrix} \quad s_0 = \begin{bmatrix} 0 & \operatorname{si} \ e_3 = 1 \\ e_1 & \operatorname{si} \ e_3 = 0 \end{bmatrix} \quad s_1 = \begin{bmatrix} e_0 & \operatorname{si} \ e_3 = 1 \\ e_2 & \operatorname{si} \ e_3 = 0 \end{bmatrix}$$

$$e_3.e_1 \qquad \qquad \overline{e_3}.e_1 \qquad \qquad e_3.e_0 + \overline{e_3}.e_2$$


Solución:



27









 S_0 e-Demultiplexor

Las líneas de control c permiten seleccionar una de las entradas e, la que corresponderá a la salida s.

Las líneas de control c permiten seleccionar cual de las salidas s tendrá el valor de e.

• Ejemplo,






29

Más combinatorios: Codificador y Decodificador



Codificador y Decodificador







Cada combinación de las líneas e corresponderá a una sola línea en alto de la salida s.



Una y sólo una línea en alto de e corresponderá a una combinación en la salida *s*.

• Ejemplo,






30

31



¡Las compuertas no son instantáneas!

Revisitemos nuestro Shift LR:



Para el circuito Shift LR anterior, supongamos (de forma optimista) que todas las compuertas tardan 10ps en poner un resultado válido en sus salidas. A partir de ello, dibujemos el diagrama de tiempos para cuando todas las entradas cambian simultáneamente de '0' a '1'.

Timing




33

Timing




34

Hagamos un diagrama de tiempos²:



²Y nombremos a las señales que no tienen nombre

Diagrama de tiempos



Timing



¿Cuál es el mínimo tiempo que se debe esperar para leer un resultado válido de su salida?

- En un circuito combinatorio el tiempo que tarda la salida en estabilizarse depende de la cantidad de *capas* de compuertas (*latencia*)
- En este caso debemos esperar al menos $3 \cdot 10ps = 30ps$ para poder leer la salida.

¿Cómo enfrentamos este problema?

Secuenciales...