



THANNA

Technische Hochschule Augsburg

Neural Network Accelerator



EINLEITUNG






ZIELE

- Optimierte Neuronale Netze
- Effiziente Hardware für KI-Anwendungen
- Optimale Anpassung an gegebene Neuronale Netze
- Einfache Benutzung



THANNA FRAMEWORK





Quelle: diligent.com




- 1. Neuronale Netze und Optimierungen
- 2. THANNA Quantizer
- 3. THANNA Prozessor
- 4. THANNA Treiber




WIE FUNKTIONIEREN NEURONALE NETZE?







FUNKTIONSWEISE NEURONALER NETZE





FUNKTIONSWEISE NEURONALER NETZE








HAUPTKOMPONENTE

Fully Connected Layer



Convolutional Layer





HAUPTKOMPONENTE

• Fully Connected Layer:


$$y_i = \sum_{j=0}^n x_j * w_{i,j}$$

• Convolutional Layer:

$$y_{i,j} = \sum_{a=0}^{m-1} \sum_{b=0}^{m-1} x_{i+a,j+b} * w_{a,b}$$



FUNKTIONSWEISE NEURONALER NETZE






Quelle: Max Ferguson et al. "Automatic localization of casting defects with convolutional neural networks"

KLASSISCHE BESCHLEUNIGER

- Feste Anzahl und Struktur der Recheneinheiten
- Fixe Bit-Breite
- → Geringes Optimierungspotential



GPU (RTX 2080)



SoC (Edge TPU)


Quelle:wikipedia.com




FPGA

(FIELD PROGRAMMABLE GATE ARRAYS)

- Aufbau aus Logikblöcken
- Darstellung beliebiger Hardwarestrukturen
- → Hohes Optimierungspotential



Xilinx FPGA




Quelle:xilinx.com

Interner Aufbau




FPGA VS FESTE HARDWARE





VORTEILE VON VARIABLEN FIXEDPOINT BITBREITEN

GESCHWINDIGKEIT





VORTEILE VON VARIABLEN FIXEDPOINT BITBREITEN STROMVERBRAUCH / HARDWARE-AUFWAND

Integer: 16 bit
Integer: 8 bit






- 1. Neuronale Netze und Optiemierungen
- 2. THANNA Quantizer
- 3. THANNA Prozessor
- 4. THANNA Treiber



THANNA FRAMEWORK



THANNA Quantizer

Host-PC



QKERAS

Features:

- Open Source
- Quantisierungstool
- Post Training Quantization
- Quantization aware Training

Probleme:

- Fehlerhafte Beispiele
- Mehrere Bugs
- Hoher Genauigkeitsverlust bei vortrainierten Neuronalen Netzen
- 3-4x langsameres Training



THANNA QUANTIZER

Features:


- Open Source
- Minimale Funktionalität von QKeras
- Quantisierung kleiner Netze
- Optimierung der Quantisierungsergebisse



THANNA FRAMEWORK



quantisiertes neuronales Netz



THANNA Prozessor

THANNA Quantizer






- 1. Neuronale Netze und Optiemierungen
- 2. THANNA Quantizer
- 3. THANNA Prozessor
- 4. THANNA Treiber



SYSTEM ÜBERSICHT


 Datenübertragung vom Computer bis zum IP Core





DER THANNA IP CORE

- Flexible Architektur
- Erweiterbar durch Anknüpfung beliebig vieler Engines






SCHNITTSTELLEN

Datenschnittstelle

- Burstdaten
- Lese- / Schreibadressen
- Statusinformationen




Kommunikations - schnittstelle

- Kommando
- Kommando Kontext
- Status



STREAMING ARCHITEKTUREN


- Berechnung von mehreren Layern durch mehrere Recheneinheiten
- → Schnell
- → Hoher Ressourcenverbrauch
- → Unflexibel





SINGLE ENGINE ARCHITEKTUREN

- Berechnung von mehreren Layern durch eine Recheneinheit
- → Langsamer
- → Geringer Ressourcenverbrauch
- → Flexibel






SINGLE ENGINE CORE ZIELE


- Flexibel für unterschiedliche Schichttypen
- Gut kombinierbar
 - → Geringer Verbraucht an Logik Gattern
- Anpassbare Funktionalität und Ressourcenverbrauch



SINGLE ENGINE CORE




SINGLE ENGINE CORE




SINGLE ENGINE CORE SLIDING WINDOW BUFFER

- Für Konvolutionen und Fully Connected
 Schichten
- Geringer Ressourcenverbrauch






SINGLE ENGINE CORE




SINGLE ENGINE CORE BUS BASIERTE SKALIERUNG

Skalierung der Parallelisierung auf Basis der Busbreite des FPGAs






SINGLE ENGINE CORE




SINGLE ENGINE CORE




SINGLE ENGINE CORE ERWEITERBARKEIT

Konfigurierbarere
 Einreihung neuer Module





SINGLE ENGINE CORE



SINGLE ENGINE CORE FEATURES

- Berechnung von Fully Connected Layern und Convolutions über dieselben Hardwareeinheiten
- Geringer Verbrauch von Logik Resourcen
- Bus basierte Skalierung
- Einfach erweiterbar dank einheitlicher Interfaces
- Parametrisiertes Design



GENERIERUNG DER HARDWARE

Input Bitbreite	
Gewichte Bitbreite	
Parallelisierungsfaktor	
Bildgröße	
Filtergröße	
Speichereinheiten	
Pipelinetiefe	

LeNet	VGG-16
5	7
5	7
2	4
28x28	224x224
5x5	3x3
20	713642
5	9






- 1. Neuronale Netze und Optiemierungen
- 2. THANNA Quantizer
- 3. THANNA Prozessor
- 4. THANNA Treiber



THANNA FRAMEWORK





Quelle: diligent.com

DAS ZYBO Z7 MIT ZYNQ-7020



Processing System Flash Controller NOR, NAND, Multiport DRAM Controller SRAM, Quad SPI DDR3, DDR3L, DDR2 AMBA® Interconnect **MPCore** NEON™ SIMD and FPU NEON™ SIMD and FPU ARM® Cortex™ - A9 ARM® Cortex™ - A9 Snoop Control Unit 512KB L2 Cache 256KB On-Chip Memory GIC JTAG and Trace Configuration Timers DMA AMBA® Interconnect Security AES, SHA, RSA General-Purpose **AXI Ports AXI Ports** Programmable Logic PCle® Gen 2 2x ADC, Mux, (System Gates, DSP, RAM) 1-8 Lanes Thermal Sensor Multi-Standard I/Os (3.3V & High Speed 1.8V) **Serial Transceivers**

Quelle: digilent.com Quelle: xilinx.com



WARUM LINUX VERWENDEN?

- Full-Stack Python/Tensorflow Lite
- Treiber für Peripherie (Kamera, Tastatur)
- Einfaches Debuggen der Hardware
- → Weniger Entwicklungsaufwand



LINUX TREIBER

KERNEL TREIBER



- Umsetzung über Character-Device
- Steuerung des THANNA-Cores über Register
- DMA für Gewichtsmatrizen

- C-Library
- Python Wrapper



DEMONSTRATOR



PROJEKTSTAND

- ✓ THANNA Quantizer aus QKeras Code
- ✓ THANNA Prozessor mit Convolution, Fully-Connected und Relu
- **✓** THANNA Treiber



PROJEKTSTAND

- x Post Training Quantisierung mit Trainingsdaten
- x Pooling & mehr Layer in THANNA Prozessor
- x Pruning Unterstützung in THANNA Prozessor





THANNA

Technische Hochschule Augsburg

Neural Network Accelerator

