


LPC82X 培训资料

系统及时钟

MAY, 2016



EXTERNAL USE



SECURE CONNECTIONS
FOR A SMARTER WORLD


内容

- 启动时序
- 复位源
- 掉电检测BOD
- 时钟树及时钟的使用、观察
- 振荡器种类及配置
- 锁相环原理及配置
- 时钟管脚的分布及使用
- 电源管脚的分布及使用

启动时序

启动时序

- 当电源电压逐渐上升到门限值1.8v时，芯片开启它的上电启动过程
- IRC作为上电复位后的缺省时钟
- 具体启动时序如下图所示



启动时序简介

- 上电复位

- 电源电压达到门限值1.8v后，经过约80us，IRC开始起振，FLASH模块开始上电
- 经过6us后，IRC振荡波形趋于稳定
- 经过106us后，FLASH模块准备完毕
- 移除芯片内部复位信号，开始芯片内置启动代码（ISP功能）的运行，需要55us
- 开始“0”地址用户代码运行

- 其他复位方式

- 其他复位信号源，引发芯片内部复位信号产生
- 出现时间不能早于IRC振荡波形稳定时刻及FLASH模块准备完毕时刻

复位源

复位源

- 共有5个复位源
 - 外部复位管脚复位（ /RESET Pin ）
 - 看门狗复位（ Watchdog Reset ）
 - 上电复位（ Power-On Reset - POR ）
 - 掉电检测复位（ Brown Out Detect - BOD ）
 - 软件复位

专门负责识别复位源的寄存器


- 寄存器SYSRSTSTAT专门用来识别芯片是由哪一种复位源复位的
- 这对于某些boot load的应用来说非常有用，有时用户需要知道从“0”地址运行的程序是属于上电复位还是从应用中跳转过来的，判断SYSRSTSTAT的标志位就可以检测出来

Bit	Symbol	Value	Description	Reset value
0	POR		POR reset status	0
		0	No POR detected	
		1	POR detected. Writing a one clears this reset.	
1	EXTRST		External reset status.	0
		0	No reset event detected.	
		1	Reset detected. Writing a one clears this reset.	
2	WDT		Status of the Watchdog reset	0
		0	No WDT reset detected	
		1	WDT reset detected. Writing a one clears this reset.	
3	BOD		Status of the Brown-out detect reset	0
		0	No BOD reset detected	
		1	BOD reset detected. Writing a one clears this reset.	
4	SYSRST		Status of the software system reset	0
		0	No System reset detected	
		1	System reset detected. Writing a one clears this reset.	
31:5	-	-	Reserved	-

掉电检测BOD

掉电检测 (Brown Out Detect - BOD)

- 掉电检测是一种监测芯片电源电压波动的机制，功能相对简单，与检测电压并且产生复位过程可控的BOR机制有所不同，使用中需要注意
- 当电源电压下降到某一水平时 (assertion level) 会发出中断或复位的请求
- 当电源电压回升到某一水平时 (de-assertion level) 会取消中断或复位的请求



掉电检测电压

- 能引发中断的掉电检测电压分为三档
 - 中断水平1：2.25v发出中断申请，回升到2.40v取消中断申请
 - 中断水平2：2.54v发出中断申请，回升到2.68v取消中断申请
 - 中断水平3：2.85v发出中断申请，回升到2.95v取消中断申请
- 能引发复位的掉电检测电压也分为三档
 - 复位水平1：2.05v发出复位申请，回升到2.20v取消复位申请
 - 复位水平2：2.34v发出复位申请，回升到2.49v取消复位申请
 - 复位水平3：2.63v发出复位申请，回升到2.78v取消复位申请

控制掉电检测的寄存器


- 可用寄存器BODCTRL的0-3位来选择触发中断或复位的档位
- 可用寄存器BODCTRL的第4位来控制是否允许触发复位告警
- 可用寄存器ISER0的第13位来控制是否允许触发中断告警
- 掉电检测发出的中断或复位请求也可用来将芯片从Deep-sleep和Power-down省电模式中唤醒
- 中断唤醒需将寄存器STARTERP1的第13位置“1”
- 不支持BOR

时钟树及时钟的 使用、观察

时钟的来源和用途


- 时钟是计算机系统的“脉搏”
 - 处理器在一拍接一拍的时钟驱动下，完成指令执行和状态变换等动作
 - 外设部件在时钟的驱动下进行着各种工作，比如串行通讯数据的收发、A/D转换、定时器计数等
- 时钟可以通过外部晶体和芯片内的振荡器合成得到，也可以直接将外部时钟输入作为系统的钟，还可以用芯片内部的振荡器产生的时钟

LPC82x 时钟树框图



- 红框内为芯片内部的4种振荡器


主时钟 (Main Clock) 源的选择



主时钟 (Main Clock) 源的选择

- 主时钟的来源可以是以下四种选择 (通过寄存器MAINCLKSEL选择) :
 - 内部高速RC振荡器 (IRC - Internal RC Oscillator) : 12MHz , 出厂时已校准到 $\pm 1.5\%$ 的精度
 - 锁相环前端时钟 (PLL input) : 10MHz – 25MHz
 - 内部看门狗晶振 (Watchdog Oscillator) : 9.3 kHz – 2.3 MHz (+/- 40%)
 - 锁相环后端时钟 (PLL output)
- 锁相环前端时钟可以是以下三种选择 (通过寄存器SYSPLLCLKSEL选择) :
 - 内部高速RC振荡器 (IRC)
 - 外部高速晶振 (XTAL – System Oscillator) : 频率范围1MHz ~ 25MHz
 - 外部时钟 (CLKIN) : 频率范围1MHz ~ 25MHz

主时钟 (Main Clock) 的分配及用途



主时钟（ Main Clock ）的分配及用途

- 主时钟通过寄存器SYSAHBDLKDIV分频来产生出系统时钟（ System Clock ）供芯片上的外设使用
- 如下外设的时钟也可通过寄存器SYSAHBCLKTRL[19:1]来关闭，以节省功耗
 - ROM*, RAM*, FLASHREG*, FLASH*, I2C, GPIO*, SWM*, SCT, WKT, MRT, SPI0, SPI1, CRC, UART0, UART1, UART2, WWDT, IOCON, ACMP
 - 大部分的外设时钟缺省是关闭的，上面标有*的则为缺省打开的
- 串口模块有专门的寄存器从主时钟得到需要的波特率
- 通用管脚模块有专门的寄存器从主时钟得到需要的干扰脉冲过滤模块时钟


LPC82x引脚上的时钟输出能力

- 可通过CLKOUT管脚将需要观察的时钟输出
- 被观察时钟的来源可以是以下四种选择（通过寄存器CLKOUTSEL选择）
 - 内部高速RC振荡器（IRC）
 - 外部高速晶振（XTAL）
 - 内部看门狗晶振（Watchdog Oscillator）
 - 主时钟（Main Clock）

振荡器种类及配置

LPC82x上有哪几种振荡器

- LPC82x上共有4种振荡器，分别为：
 - 内部高速RC振荡器（IRC）
 - 外部高速晶体振荡器（XTAL – System Oscillator）
 - 内部看门狗晶振（WD Oscillator）
 - 内部低功耗晶振（LP OSC）
- 其中WD Oscillator 和 LP OSC 是两款低精度的振荡器，适合在低功耗场合下应用




内部高速RC振荡器 (IRC)


- IRC作为芯片上电缺省时钟，也就是说，如果芯片上电后没有对任何时钟寄存器进行配置的话，就会以IRC作为系统主时钟
- 频率指标： 12MHz
- 频率精度：出厂时已校准到 $\pm 1.5\%$ 的精度，全温度范围 -40 度 到 +105 度

外部高速晶体振荡器 (XTAL – System Oscillator)


- 有两种产生时钟的方式
 - 一种是外部时钟输入的方式，又称“从属”模式



- 一种是外接晶体的方式，又称“振荡”模式



适用于低功耗应用的时钟源: 内部低功耗晶振 (LP OSC)



- LPC82x 还带有两款适用于低功耗应用的时钟源，分别为：
 - 内部低功耗晶振 (LP OSC) 可作为自唤醒定时器 (WKT: Self-wake-up timer) 的时钟源，用来将芯片从各种低功耗模式中唤醒
 - 内部看门狗晶振 (Watchdog Oscillator)

适用于低功耗应用的时钟源: 内部低功耗晶振 (LP OSC)

- 内部低功耗晶振 (LP OSC) 可作为自唤醒定时器 (WKT: Self-wake-up timer) 的时钟源 , 用来将芯片从各种低功耗模式中唤醒
- 频率指标 : 10KHz
- 频率精度 : (+/- 40%)

适用于低功耗应用的时钟源:内部看门狗晶振 (WD OSC)

- 频率指标：9.3KHz – 2.3MHz
- 频率精度：(+/- 40%)
- 频率计算工式为：
 - $F_{clkana} / (2 \times (1 + DIVSEL))$
 - 通过寄存器WDTOSCCTRL来设置得到需要的Fclkana和DIVSEL值
- WDO校准方法
 - 在一定的应用条件下 (实时刷新)
 - 通过参考IRC时钟输出
 - 可将WDO的精度校准到+/- 5%


Bit	Symbol	Value	Description	Reset value
4:0	DIVSEL		Select divider for Fclkana. $wdt_osc_clk = F_{clkana} / (2 \times (1 + DIVSEL))$ 00000: $2 \times (1 + DIVSEL) = 2$ 00001: $2 \times (1 + DIVSEL) = 4$ to 11111: $2 \times (1 + DIVSEL) = 64$	0
8:5	FREQSEL		Select watchdog oscillator analog output frequency (Fclkana).	0x00
		0x1	0.6 MHz	
		0x2	1.05 MHz	
		0x3	1.4 MHz	
		0x4	1.75 MHz	
		0x5	2.1 MHz	
		0x6	2.4 MHz	
		0x7	2.7 MHz	
		0x8	3.0 MHz	
		0x9	3.25 MHz	
		0xA	3.5 MHz	
		0xB	3.75 MHz	
		0xC	4.0 MHz	
		0xD	4.2 MHz	
		0xE	4.4 MHz	
		0xF	4.6 MHz	
31:9	-	-	Reserved	0x00

锁相环原理及配置

PLL简介

- PLL是锁相环的意思。 PLL的作用就是将时钟升频，为CPU以及芯片外设提供更高频率的时钟
- PLL的输出信号就是电流控制振荡器(CCO)的输出，CCO的振荡频率由“相位频率检测”部件控制，该部件会比较两个信号的相位和频率，并根据误差输出不同的电流值，该电流值再控制CCO的输出频率，使输出频率符合预期
- PLL锁定成功后，便可输出升频后的时钟

PLL原理框图



- 相应计算工式


- Main clock = $M \times \text{Fclk}_{in} = (\text{FVCO}) / (2 \times P)$

- $\text{FVCO} = 2 \times P \times \text{Fclk}_{out}$

- 先从Main clock 和Fclk_{in} 得到M值，然后再算出P值

PLL时钟源选择

- 内部RC振荡器
 - 12MHz，出厂时已校准到 $\pm 1.5\%$ 的精度
- 外部高速晶振（System Oscillator）
 - 频率范围1MHz ~ 25MHz
 - XTALIN也可用作输入，电压限幅1.8v
- 外部时钟
 - 由CLKIN管脚输入，频率范围1MHz ~ 25MHz，电压3.3v



PLL配置在软件中的实现

- 在文件sysinit_8xx.c中
- 函数 SystemInit(void) 用来实现时钟的配置
- 分为使用IRC作为时钟源和使用外部晶振作为时钟源两种情况

```
void SystemInit(void)
{
    Chip_Clock_EnablePeriphClock(SYSCTL_CLOCK_IOCON);
    #ifdef USE_IRC_AS_ROOT_CLOCK
        /* Use 12MHz IRC as clock source */
        Chip_SetupIrcClocking();
    #else
        /* Use Xtal or external clock_in as clock source*/
        Chip_SetupXtalClocking();
    #endif
}
```


PLL配置在软件中的实现

- 如果使用IRC作为时钟源，在文件clock_8xx.c中
- 函数 `bool Chip_IRC_SetFreq(uint32_t main, uint32_t sys)`
- 通过查表来实现期望的PLL配置

```
/* loop through table */
for (i=0; i< config_tab_ct; i++) {
    if ((freq_m == config_tab[i].freq_main) && (freq_s == config_tab[i].freq_sys)) { /* attempt to find a match */
        config_tab_idx = i; /* save the data for later */
        found = true; /* set state to found */
        break;

/* go config the PLL */
    }

    if (found == true) { /* if a match has been found */
        pll_config(&config_tab [config_tab_idx]); /* configure the PLL */
    }
}
```

PLL的P、M值选择

- 使用外部晶振作为时钟源，可通过一个excel工具，来得到期望的P、M值
 - 输入PLL的输入频率，想得到的Main CLK频率，excel自动产生P、M值

LPC8xx Main PLL Parameter Calculator

Based on desired input and output frequencies. Enter values in boxes with blue outline.

Use the lowest SYSPLLCTRL shown in green for the PLL

Note that the internal RC oscillator frequency is 12 MHz

Use the SYSAHBCLKDIV divider to achieve desired System Clock

Main CLK: 12.000 MHz (100 MHz max)
F_{IN}: 12.000 MHz (25 MHz max)

Requirements:


F_{in}: 10 to 25 MHz

156MHz ≤ VCOout ≤ 320 MHz

System Clock ≤ 30MHz

Calculated "M" Value	"M" Round	Given "P"	VCOout Check	Main Clock	MSEL	PSEL	SYSPLLCTRL
1	1	1	24.0000 MHz	12.0000 MHz	0	0	0x00
1	1	2	48.0000 MHz	12.0000 MHz	0	1	0x20
1	1	4	96.0000 MHz	12.0000 MHz	0	2	0x40
1	1	8	192.0000 MHz	12.0000 MHz	0	3	0x60

Orange box = value is not supported
Green box = value within range



Terms of Use: <http://www.nxp.com/terms>

SYSAHBCLKDIV	System Clock	Choose clock divider value
1	12.0000 MHz	<input checked="" type="radio"/>
2	6.0000 MHz	<input type="radio"/>
3	4.0000 MHz	<input type="radio"/>
4	3.0000 MHz	<input type="radio"/>
5	2.4000 MHz	<input type="radio"/>
6	2.0000 MHz	<input type="radio"/>
7	1.7143 MHz	<input type="radio"/>
8	1.5000 MHz	<input type="radio"/>
9	1.3333 MHz	<input type="radio"/>
10	1.2000 MHz	<input type="radio"/>

PLL在软件中的配置

- 在文件sysint_8xx.c中，输入得到的P、M值，即可实现对PLL的配置

```
/* Configure the PLL M and P dividers */
```


```
/* Setup PLL for main oscillator rate ((FCLKIN = 12MHz) * 5)/2 = 30MHz */
```

```
Chip_Clock_SetupSystemPLL(4, 1);
```

时钟管脚的分布及使用

时钟管脚

- 和时钟有关的管脚有4个：CLKIN, XTALIN, XTALOUT, WKTCLKIN
 - CLKIN管脚可用来输入外部时钟
 - CLKIN管脚上的复用功能为：PIO0_1/ACMP_I2/CLKIN
 - XTALIN , XTALOUT管脚可用来外接晶体
 - XTALIN管脚上的复用功能为：PIO0_8/XTALIN
 - XTALOUT管脚上的复用功能为：PIO0_9/XTALOUT
 - WKTCLKIN管脚可用来输入外部时钟到自唤醒定时器（WKT）
 - WKTCLKIN管脚上的复用功能为：PIO0_28/ WKTCLKIN



使用时钟管脚前的软件配置


- 时钟管脚CLKIN的软件配置
 - 通过设置寄存器 PINENABLE0，将PIO0_1的功能由缺省的GPIO功能改为CLKIN时钟输入功能
- 时钟管脚WKTCLKIN的软件配置
 - 通过设置寄存器 CTRL，使能外部时输入作为WKT时钟源
 - 通过设置寄存器 DPDCTRL，将PIO0_28的功能改为WKT 时钟输入功能
- 时钟管脚 XTALIN，XTALOUT的软件配置
 - 通过设置寄存器 IOCON，将管脚PIO0_8和PIO0_9的内部上下拉电阻去除
 - 通过设置寄存器 PINENABLE0，将管脚PIO0_8和PIO0_9的功能由缺省的GPIO功能改为XTALIN，XTALOUT功能
 - 通过设置寄存器 SYSOSCCTRL，将 BYPASS功能取消，并根据实际使用的晶体选择相应的晶体频率范围

外接时钟及晶体的管脚连接方法


- 通过XTALIN,XTALOUT产生时钟

- 外接晶体或振荡源
- 外接晶体低成本

振荡模式



从属模式




应用于对成本敏感的场所

- 时钟由外部输入

- 外接有源振荡器
- 高精度
- 输入电压要求与VDD一致


外部时钟



应用于对时钟质量要求较高的场合


XTALIN从属模式的器件参数选择

- 从属模式对外部时钟源波形的要求
 - 振幅位于200mV (RMS) -1000mV (RMS) 之间
 - 相当于绝对值位于280mV-1400mV之间
 - 绝对值不要超过1.8V
- 外部时钟源输入时连接耦合电容 $C_i=100\text{pF}$
- 并可通过接入一个旁路电容 C_g 到地来控制波形幅度的大小
 - 控制比例的计算方法为： $C_i / (C_i + C_g)$



XTALIN,XTALOUT振荡模式的参数计算方法

- 晶体的等效电路如右图所示
- 相关需确定的参数主要包括：
 - 接地电容 C_{x1} , C_{x2}
 - 晶体等效负载电容 C_L
 - 最大晶体等效电阻 R_s



- 如果使用低频晶振（寄存器SYSOSCCTRL Bit1 = “0”）
 - 这种情况下上述器件参数值可由下表确定

Fundamental oscillation frequency F_{osc}	Crystal load capacitance C_L	Maximum crystal series resistance R_s	External load capacitors C_{x1} , C_{x2}
1 MHz to 5 MHz	10 pF	< 300 Ω	18 pF, 18 pF
	20 pF	< 300 Ω	39 pF, 39 pF
	30 pF	< 300 Ω	57 pF, 57 pF
5 MHz to 10 MHz	10 pF	< 300 Ω	18 pF, 18 pF
	20 pF	< 200 Ω	39 pF, 39 pF
	30 pF	< 100 Ω	57 pF, 57 pF
10 MHz to 15 MHz	10 pF	< 160 Ω	18 pF, 18 pF
	20 pF	< 60 Ω	39 pF, 39 pF
15 MHz to 20 MHz	10 pF	< 80 Ω	18 pF, 18 pF

振荡模式的参数计算方法

- 如果使用高频晶振（寄存器SYSOSCCTRL Bit1 = “1”）
 - 比如晶振产生时钟作为PLL的输入，要求晶振频率为10-25MHz
 - 这种情况下上述器件参数值可由下表确定

Fundamental oscillation frequency F_{OSC}	Crystal load capacitance C_L	Maximum crystal series resistance R_S	External load capacitors C_{X1}, C_{X2}
15 MHz to 20 MHz	10 pF	< 180 Ω	18 pF, 18 pF
	20 pF	< 100 Ω	39 pF, 39 pF
20 MHz to 25 MHz	10 pF	< 160 Ω	18 pF, 18 pF
	20 pF	< 80 Ω	39 pF, 39 pF

晶体的选择


- 可根据晶体厂家提供的数据手册来确定参数符合要求的晶体
 - 主要看上面提到的两个主要参数
 - 晶体等效负载电容 CL
 - 最大晶体等效电阻 Rs
- 下面是晶体SMD-49的一个例子

Item \ Type	SMD-49	
Frequency Range	3.072~33.9MHz	26~70MHz
Overtone Order	Fundamental	3rd overtone
Load Capacitance	Series, 8pF, 10pF, 12pF, 16pF	
Drive Level	10 μ W (300 μ W max.)	50 μ W (1mW max.)
Frequency Tolerance	$\pm 50 \times 10^{-6}$, $\pm 100 \times 10^{-6}$ (at 25 $^{\circ}$ C)	
Series Resistance	40~300 Ω max.	
Frequency Characteristics over Temperature	$\pm 50 \times 10^{-6}$ / -10~+60 $^{\circ}$ C	
	$\pm 100 \times 10^{-6}$ / -30~+80 $^{\circ}$ C	
Storage Temperature Range	-40~+85 $^{\circ}$ C	
Packing Unit	1000pcs./reel (ϕ 330)	
Standard Specification	Refer to page 37	

电源管脚的分布及使用

电源管脚

- LPC82x只有一路电源管脚 VDD
- VDD工作电压介于 1.8v – 3.6v 之间
- 实际应用中推荐在靠近VDD管脚的地方放上0.1uF和0.01uF的高频去藕电容，以滤除高频干扰
- 10uF的低频滤波电容往往放在板级电源输入口处，而不用放在LPC82x电源管脚 VDD附近





SECURE CONNECTIONS
FOR A SMARTER WORLD