Low-Dropout (LDO) Voltage Regulator in SKY130A Simulation, Physical Verification & Post-Layout Validation

Silicluster v3 Analog Project Submission | VDD = 1.8 V | VOUT = 1.2 V | Iload = 0 – 5 mA

Luigy Amado Jeison Acevedo Daniel Castellanos

Integrated Circuit and Systems Research Group – OnChip

Universidad Industrial de Santander, Bucaramanga - Colombia

lduran2805@gmail.com | luigy2230397@correo.uis.edu.co

Universidad Industrial de Santander

ONCHIP

Outline

- 1. Especificaciones Generales e Interfaz Externa del Proyecto (LDO.v & Silicluster v3)
- 2. Arquitectura Esquemática Top-Level del Regulador LDO (LDO.sch)
- 3. Circuito Generador de Corriente Auto-Polarizado e Independiente de VDD (self_bias.sch)
- 4. Amplificador de Error OTA Miller de Dos Etapas (OTA.sch)
- 5. Resultados de Simulación Pre-Layout: Estabilidad AC y PSRR (225 Esquinas PVT)
- 6. Resultados de Simulación Pre-Layout: Respuesta Transitoria y Regulaciones DC
- 7. Análisis Estadístico de Monte Carlo (Variabilidad de Proceso y Mismatch)
- 8. Diseño Físico (Layout), Área (152.4 µm × 82.9 µm) y Rieles M4/M5 (LDO.gds)
- 9. Evidencia de Verificación Física Exitosa: DRC y LVS en KLayout
- 10. Validación Post-Layout (PEX): Curvas de Respuesta en Esquinas PVT
- 11. Comparativa Final Pre-Layout vs. Post-Layout (PEX)

1. Especificaciones e Interfaz Externa (Silicluster v3)

- Tecnología PDK: SkyWater 130 nm Open Source PDK (sky130A).
- Alimentación Analógica Nominal: VDD = 1.8 V (rango: 1.62 V – 1.98 V, VSS = 0 V).
- Tensión de Entrada Regulada: VIN = 1.3-1.8 V nominal (Dropout medio ≈ 60.7 mV).
- Referencia y Salida: Vref = 0.6 V externa → VOUT = 1.2 V (Iload = 0 a 5 mA).
- Área Física Total: 152.43 µm × 82.91 µm (límite estándar: 180 µm × 115 µm).
- Power Grid: Pistas verticales en Metal 4 (M4) y horizontales en Metal 5 (M5).
- Power Grid: Pistas verticales en Metal 4 (M4) y horizontales en Metal 5 (M5).
- Verificación Física: 0 errores DRC (sky130_drc.txt) y 100 % LVS limpio (LDO.lvsdb).

Nombre del Pin	Dirección	Capa en Layout	Ancho de pista	Asignación solicitada en el Chip
VDD	inout	met4 (V) / met5 (H)	1.0 µm / 2.0 µm	Power Grid VDD (1.8 V)
VSS	inout	met4 (V) / met5 (H)	1.0 µm / 2.0 µm	Power Grid VSS (0 V)
VIN	input	met3 (70/20)	2.0 µm	1 Pad analógico de entrada (1.8 V)
Vref	input	met3 (70/20)	0.30 µm	1 Pad analógico de referencia (1.2 V)
VOUT	output	met3 (70/20)	2.0 µm (x2 ramas)	2 Pines / Pads analógicos de salida (conectados a las dos ramas de met3)


Interfaz Externa Verilog (LDO.v):

```
module LDO (
    inout  VDD,   inout  VSS,
    input  VIN,   input  Vref,
    output VOUT
);
endmodule
```

2. Arquitectura Esquemática Top-Level del LDO

- El regulador LDO integra 3 bloques fundamentales en lazo cerrado:
- 1) Generador Self-Bias (x2): Proporciona el voltaje Vgn_bias (~0.71 V) al OTA sin fuentes de corriente externas.
- 2) Amplificador de Error OTA (x1): Compara Vref (0.6 V) con la muestra Vre y controla la compuerta Vgp del transistor de paso.
- 3) Etapa de Potencia y Realimentación: PMOS LVT M1 (W=750 µm, L=0.5 µm), divisor R1=R11=110.4 kΩ (VOUT=1.2 V), R2=11.94 kΩ y capacitor MIM C1=2.1 pF.


Elem.	Modelo Sky130A	Dimensiones	Función
M1	pfet_01v8_lvt	W=750µm, L=0.5µm, nf=75	Transistor de paso PMOS
R1, R11	res_xhigh_po_0p69	0.69×38.08µm (110.4 kΩ)	Divisor (Vre = 0.5·VOUT)
R2	res_xhigh_po_0p69	0.69×4.12µm (11.94 kΩ)	Carga mínima (~100 µA)
C1	cap_mim_m3_2 (M4)	35µm × 30µm (2.10 pF)	Capacitor feedforward



3. Generador de Corriente Auto-Polarizado (Self-Bias)

- Topología Multiplicadora Beta con degeneración resistiva en fuente (R11 = 60 kΩ).
- Núcleo de Polarización: Espejo PMOS LVT 1:1 (Mp3, Mp4 con W=30 µm, L=1 µm, nf=6) y par NMOS (Mn1 con W=5 µm, Mn2 con W=24 µm).
- Punto de Operación Nominal (TT, 27 °C, 1.8 V): VR = 0.7138 V e Ibias = 11.82 µA.
- Circuito de Arranque (Start-up): 5 PMOS LVT en serie (Ms2, Ms4–Ms7 de W=0.5 µm, L=5 µm) junto con Ms3 y Ms1 que evitan el estado cero al encender VDD.


Dispositivo	Modelo Sky130A	W [µm]	L [µm]	nf	Rol en el Circuito
Mp3, Mp4	pfet_01v8_lvt	30.0	1.0	6	Espejo superior PMOS
Mn1	nfet_01v8	5.0	1.0	5	Referencia NMOS izq.
Mn2	nfet_01v8	24.0	1.0	6	NMOS degenerado por R11
R11	res_xhigh_po_0p69	0.69	20.7	1	Resistor Ibias (60 kΩ)
Ms3, Ms2 ,Ms4–7	pfet_01v8_lvt	0.5	5.0	1	Divisor de arranque
Ms1	nfet_01v8	2 / 20	1.0	2 / 5	Inyección y corte start-up




4. Amplificador de Error OTA de 2 Etapas (OTA.sch)


- Amplificador operacional de 2 etapas para controlar la compuerta del transistor M1.
- Primera Etapa: Par diferencial con carga actova PMOS LVT (Mn, Mp con W=26 µm, L=1 µm, nf=4) con espejo de carga activa NMOS (Mnr, Mpr con W=6 µm, L=1 µm, nf=4).
- Segunda Etapa: Fuente común NMOS (Mo con W=8 µm, L=2 µm, nf=8) con carga activa PMOS (Mrc2 con W=50 µm, L=2 µm, nf=8).
- Compensación Miller: Capacitor MIM C1 = 5.0 pF (44.6 µm × 56 µm) y resistor anulador de cero R10 = 518.4 kΩ.

Dispositivo	Modelo Sky130A	W [µm]	L [µm]	nf	Función en el OTA
Mn, Mp	pfet_01v8_lvt	26.0	1.0	4	Par diferencial entrada
Mnr, Mpr	nfet_01v8	6.0	1.0	4	Carga activa
Mrc1 / Mr	pfet_01v8_lvt	50 / 12.5	1.0	8 / 2	Fuente de cola y espejo
Mrc2 / Mo	pfet_lvt / nfet	50 / 8.0	2.0	8 / 8	Etapa de salida
Mnref	nfet_01v8	8.0	1.0	1	Receptor polarización VGN
C1 / R10	cap_mim / res_po	44.6×56	-	1	Red Miller (5pF + 518kΩ)




5. Simulación Pre-Layout: Estabilidad AC y PSRR (PVT)







- Barrido en 225 esquinas PVT: T ∈ {-40 °C, 27 °C, 125 °C}, VDD ∈ {1.62 V, 1.80 V, 1.98 V} y 25 esquinas de proceso Sky130.
- Estabilidad en Lazo Abierto (Iload = 5 mA): Margen de Fase medio = 92.69° (mínimo = 64.18°, máximo = 123.50°); UGB medio = 275.3 kHz.
- Rechazo al Ruido de Fuente (PSRR): Promedio de 64.90 dB @ 10 Hz, 62.36 dB @ 1 kHz, 55.49 dB @ 10 kHz y 48.46 dB @ 1 MHz.

6. Simulación Pre-Layout: Transitorio y Regulaciones











Métrica Pre-Layout (225 Esquinas PVT, Iload = 5 mA)	Mínimo	Promedio (Mean)	Máximo	Unidad
Voltaje de Salida en Transitorio (Vo_tran)	1.1776	1.1972	1.1998	V
Undershoot ante escalón 1 µA → 5 mA (tr = 100 ns)	2.072	3.883	6.669	mV
Overshoot ante escalón 5 mA → 1 µA (tf = 100 ns)	1.000	3.132	5.616	mV
Regulación de Carga (Iload de 1 µA a 5 mA)	0.602	1.436	8.739	mV
Regulación de Línea (VIN de 1.4 V a 1.8 V)	0.286	2.631	11.50	mV
Voltaje de Dropout (al 90 % de Vo_nom)	34.33	58.15	84.79	mV


7. Análisis Estadístico de Monte Carlo (tt_mm, Iload=5 mA)

















8. Diseño Físico (Layout) y Power Grid M4/M5 (LDO.gds)



- Dimensiones Totales: Ancho = 152.43 µm (≤ 180 µm), Alto = 82.91 µm (≤ 115 µm), Área = 0.0126 mm².
- Cumplimiento de Power Grid (Sección 11): Pistas de distribución vertical en Metal 4 (M4) conectadas a los rieles principales horizontales de VDD y VSS en Metal 5 (M5).
- Acoplamiento y Simetría: Par diferencial del OTA y espejos de corriente con anillos de guarda (guard rings) dedicados para inmunidad a latch-up y sustrato.
- Transistor de Paso M1: Matriz interdigitada de 75 dedos (Wtotal = 750 µm) en la parte superior con múltiples vías M1–M3 para minimizar caída de tension y resistencia serie.
- Capacitores MIM (M3/M4): Ubicados en la región inferior aprovechando el área bajo el ruteo superior.


9. Evidencia de Verificación Física: DRC y LVS Limpios








- Verificación DRC : Ejecutada en KLayout con el runset oficial SKY130 DRC sobre la celda top 'LDO'. Resultado: 0 violaciones (100 % limpio).
- Verificación LVS (Derecha - LDO.lvsdb): Ejecutada en KLayout comparando el layout jerárquico 'LDO.gds' contra el esquemático de Xschem. Resultado: Coincidencia exacta (verde) en los 3 niveles jerárquicos (LDO, OTA y self_bias).

10. Validación Post-Layout (PEX): Curvas en Esquinas PVT









11. Comparativa Final: Pre-Layout vs. Post-Layout (PEX)

Parámetro / Especificación	Pre Mín	Pre Prom	Pre Máx	PEX Mín	PEX Prom	PEX Máx	Unidad
Voltaje de Salida Estable (Vo_tran)	1.1776	1.1972	1.1998	1.1669	1.1959	1.1999	V
Voltaje de Salida en Línea (Vo_line)	1.1773	1.1982	1.2000	1.1635	1.1953	1.1993	V
PSRR @ 10 Hz	22.61	64.90	115.65	16.44	63.05	110.32	dB
PSRR @ 1 kHz	22.61	62.36	84.81	16.43	61.15	83.80	dB
PSRR @ 10 kHz	22.45	55.49	65.44	16.37	53.90	64.04	dB
PSRR @ 1 MHz	40.34	48.46	77.63	38.89	46.64	64.00	dB
Undershoot (1 µA → 5 mA)	2.072	3.883	6.669	1.426	3.570	6.938	mV
Overshoot (5 mA → 1 µA)	1.000	3.132	5.616	0.128	2.936	5.451	mV
Regulación de Línea (1.4 V – 1.8 V)	0.286	2.631	11.50	0.295	1.226	11.60	mV
Regulación de Carga (1 µA – 5 mA)	0.602	1.436	8.739	0.602	1.673	10.48	mV
Voltaje de Dropout (Iload = 5 mA)	34.33	58.15	84.79	37.59	60.74	87.65	mV


- Conclusión de Validación: El modelo extraído con parásitos RC completos (LDO_pex.spice, 35,359 líneas) conserva una regulación precisa en VOUT = 1.1959 V (desviación < 1.3 mV frente al esquemático), un PSRR medio > 61 dB hasta 1 kHz y un Dropout medio de 60.74 mV.

Thanks

Universidad Industrial de Santander



ONCHIP



lduran2805@gmail.com |
luigy2230397@correo.uis.edu.co