INSTITUTO TECNOLÓGICO DE LAS AMÉRICAS (ITLA)

Informe Técnico del Primer Parcial — Reto Individual #15

Unidad de Evaluación de Datos en FPGA

Asignatura: Sistemas Digitales

Profesor: Wilkins Gabriel Cedano Del Rosario

Estudiante: Luis Manuel Trinidad Diaz

Matrícula: 2021-0684

1. Introducción y Tabla de Verdad

El objetivo de este diseño es implementar una unidad de evaluación de datos en la FPGA Tang Primer 25K. El sistema recibe variables de control (a, b, c, d) para generar dos funciones booleanas de selección llamadas U y V. El índice decimal de la tabla de verdad se calcula mediante la ecuación canónica: Índice = 8a + 4b + 2c + d.

Según el mandato de la variante #15, las funciones valen 1 exclusivamente en los siguientes minterms:

• U: 5, 6, 7, 8, 9, 12, 13, 14, 15

• V: 1, 2, 3, 6, 7, 9, 11, 13, 15

N	A	B	C	D	Salida U	Salida V	Código {v,u}	Operación
0	0	0	0	0	0	0	00	XOR
1	0	0	0	1	0	1	01	RESTA
2	0	0	1	0	0	1	01	RESTA
3	0	0	1	1	0	1	01	RESTA
4	0	1	0	0	0	0	00	XOR
5	0	1	0	1	1	0	10	SUMA
6	0	1	1	0	1	1	11	MAYOR
7	0	1	1	1	1	1	11	MAYOR

8	1	0	0	0	1	0	10	SUMA
9	1	0	0	1	1	1	11	MAYOR
10	1	0	1	0	0	0	00	XOR
11	1	0	1	1	0	1	01	RESTA
12	1	1	0	0	1	0	10	SUMA
13	1	1	0	1	1	1	11	MAYOR
14	1	1	1	0	1	0	10	SUMA
15	1	1	1	1	1	1	11	MAYOR

2. Mapas de Karnaugh y Simplificación

****Mapa de Karnaugh para U:****
Ecuación Mínima (SOP): U = (b · c) + (b · d) + (a · c')

****Mapa de Karnaugh para V:****
Ecuación Mínima (SOP): V = (a · d) + (a' · c) + (b' · d)

3. Diagramas de Circuitos y Bloques

1. control logic: Implementa de forma puramente combinacional las compuertas lógicas deducidas en los mapas de Karnaugh.
2. datapath: Realiza las operaciones en paralelo (XOR, RESTA, SUMA, MAYOR) y multiplexa el resultado según las líneas {V, U}.
3. result_register: Registro secuencial controlado por flanco ascendente de reloj con habilitación y reset asíncrono prioritario.

4. Mapa de Pines de la FPGA (Archivo .cst)

Señal	Tipo	Pin FPGA	Estándar
sys_clk	Entrada	J8	LVCMOS33
sys_rst_n	Entrada	L9	LVCMOS33
pmod_en	Entrada	K9	LVCMOS33
pmod_ctrl[3:0]	Entrada	K4, L3, H4, K8	LVCMOS33
pmod_A[3:0]	Entrada	L10, H1, D11, J4	LVCMOS33
pmod_B[3:0]	Entrada	K10, C2, J7, F7	LVCMOS33
led[6] (V)	Salida	K5	LVCMOS33
led[5] (U)	Salida	L11	LVCMOS33
led[4] (flag_q)	Salida	E10	LVCMOS33
led[3:0] (Q)	Salida	A10, L5, K11, E11	LVCMOS33

5. Respuestas a Preguntas de la Variante #15

A. Combinaciones de activación:

• XOR (00): Minterm 0 (0000)
• RESTA (01): Minterm 1 (0001)
• SUMA (10): Minterm 8 (1000)
• MAYOR (11): Minterm 6 (0110)

B. Justificación del grupo de Karnaugh:

En el mapa de U, el cuarteto central agrupa los minterms 5, 7, 13 y 15. En este bloque cambian las variables 'a' y 'c', por lo que se eliminan, quedando fijas en alto 'b' y 'd'. Esto justifica el término esencial (b · d).

C. Préstamo de la resta vs Acarreo de la suma:
El acarreo de la suma indica un exceso de magnitud positiva cuando el resultado excede el valor numérico 15 (desbordamiento). El préstamo de la resta indica un desbordamiento negativo cuando el minuendo es estrictamente menor que el sustraendo (A < B), requiriendo un bit virtual superior bajo aritmética de complemento a dos.