# PCS3225 Sistemas Digitais II

### Biestáveis e Máquinas de Estados em VHDL

Elaborado por Edson Midorikawa

PCS3225 - 2015 1

### Tópicos

- Circuitos sequenciais em VHDL
  - comando process
  - exemplos
- Biestáveis em VHDL
- Máquinas de Estados em VHDL
- Referência: **Wakerly**, pág. 625-645 e pág. 697-701.

• Circuitos sequenciais podem ser descritos em VHDL usando o comando process

```
architecture arch of ent is
          begin
                                                  Um processo deve
                                                                                          Slide elaborado por Bruno Albertini
          nome_processo: process (clock)
                                                  ter uma lista de
            begin
                                                  sensibilidade OU ...
               comando sequencial;
               comando sequencial;
               wait until (condição);
               comando sequencial;
                                                  ... OU, pelo menos,
               wait for (time);
                                                      deve ter um
                                                     comando wait.
            end process;
         end arch;
PCS3225 - 2015
```

### Circuitos Sequenciais em VHDL

- Comando WAIT
  - · Causa a suspensão do processo

wait [sensitivity\_clause][condition\_clause][timeout\_clause];

```
Sensitivity_clause ::= on signal_name
 · wait on CLOCK;

    Condition_clause ::= until boolean_expression

  wait until Clock = '1';
```

Timeout\_clause ::= for time\_expression · wait for 150 ns:

PCS3225 - 2015

2

Slide elaborado por Bruno Albertini.

• Lista de sensibilidade ou WAIT

Summation: PROCESS( A, B, Cin) BEGIN Sum <= A xor B xor Cin; END PROCESS Summation;

Summation: PROCESS BEGIN Sum <= A xor B xor Cin; WAIT ON A, B, Cin; END PROCESS Summation;

Slide elaborado por Bruno Albertini.

PCS3225 - 2015

### Circuitos Sequenciais em VHDL

- Equivalência
  - cada statement concorrente equivale a um processo

```
q <= a xor b after 5 ns;
process
begin
q <= a xor b after 5 ns;
wait on a, b;
end process;
```

PCS3225 - 2015

Slide elaborado por Bruno Albertini.

• Wakerly, pág. 625-628

PCS3225 - 2015

### Circuitos Sequenciais em VHDL

```
library IEEE;
use IEEE.std_logic_1164.all;
entity VposDff is
  port (CLK, CLR, D: in STD_LOGIC;
        Q: out STD_LOGIC );
end VposDff;

architecture VposDff_arch of VposDff is
begin
  process (CLK, CLR)
begin
  if CLR='1' then Q <= '0';
  elsif CLK'event and CLK='1' then Q <= D;
  end if;
end process;
end VposDff_arch;</pre>
```

Table 7-33

Behavioral VHDL for a positive-edge-triggered D flip-flop.

PCS3225 - 2015

```
process
  wait until CLK'event and CLK='1';
  Q <= D;
end process;

Q <= D when CLK'event and CLK='1' else Q;</pre>
```

Table 7-34

Two more ways to describe a positive-edge-triggered D flip-flop.

PCS3225 - 2015

### Circuitos Sequenciais em VHDL

**Table 7-36** 

PCS3225 - 2015

Clock process within a test bench.

### Biestáveis em VHDL

• Wakerly, pág. 697-700.

PCS3225 - 2015 11

### Biestáveis em VHDL

```
entity Vdlatch is
  port (D, C: in STD_LOGIC;
        Q, QN: buffer STD_LOGIC );
end Vdlatch;

architecture Vdlatch_s of Vdlatch is
  signal DN, SN, RN: STD_LOGIC;
  component inv port (I: in STD_LOGIC; 0: out STD_LOGIC ); end component;
  component nand2b port (I0, I1: in STD_LOGIC; 0: buffer STD_LOGIC ); end component;
begin
  U1: inv port map (D,DN);
  U2: nand2b port map (D,C,SN);
  U3: nand2b port map (C,DN,RN);
  U4: nand2b port map (SN,QN,Q);
  U5: nand2b port map (SN,QN,Q);
end Vdlatch_s;
```

Table 8-3

VHDL structural program for the D latch in Figure 7-12.

### Biestáveis em VHDL

```
entity Vdlatch is
  port (D, C: in STD_LOGIC;
        Q, QN: out STD_LOGIC);
end Vdlatch;

architecture Vdlatch_s2 of Vdlatch is
  signal DN, SN, RN, IQ, IQN: STD_LOGIC;
  component inv port (I: in STD_LOGIC; 0: out STD_LOGIC ); end component;
  component nand2 port (IO, I1: in STD_LOGIC; 0: out STD_LOGIC ); end component;
begin
  U1: inv port map (D,DN);
  U2: nand2 port map (D,C,SN);
  U3: nand2 port map (C,DN,RN);
  U4: nand2 port map (SN,IQN,IQ);
  U5: nand2 port map (SN,IQN,IQN);
  Q <= IQ; QN <= IQN;
end Vdlatch_s2;</pre>
```

Table 8-4

Alternative VHDL structural code for the D latch in Figure 7-12.

PCS3225 - 2015 13

### Biestáveis em VHDL

```
architecture Vdlatch_b of Vdlatch is
begin
process(C, D, Q)
  begin
    if (C='1') then Q <= D; else Q <= Q; end if;
    QN <= not Q;
  end process;
end Vdlatch_b;</pre>
```

#### Table 8-5

VHDL behavioral architecture for a D latch.

### Biestáveis em VHDL

```
entity Vdff is
  port (D, CLK: in STD_LOGIC;
     Q: out STD_LOGIC );
end Vdff;
architecture Vdff_b of Vdff is
begin
process(CLK)
  begin
  if (CLK'event and CLK='1') then Q <= D; end if;
end process;
end Vdff_b;</pre>
```

#### Table 8-6

VHDL behavioral model of an edge-triggered D flip-flop.

PCS3225 - 2015

### Biestáveis em VHDL

```
library IEEE;
use IEEE.std_logic_1164.all;

entity Vdff74 is
  port (D, CLK, PR_L, CLR_L: in STD_LOGIC;
        Q, QN: out STD_LOGIC );
end Vdff74;

architecture Vdff74_b of Vdff74 is
signal PR, CLR: STD_LOGIC;
begin
process(CLR_L, CLR, PR_L, PR, CLK)
begin
  PR <= not PR_L; CLR <= not CLR_L;
  if (CLR and PR) = '1' then Q <= '1'; QN <= '1';
  elsif CLR = '1' then Q <= '0'; QN <= '1';
  elsif PR = '1' then Q <= '1'; QN <= '0';
  elsif (CLK'event and CLK='1') then Q <= D; QN <= not D;
  end if;
  end process;
end Vdff74_b;
```

#### Table 8-7

VHDL model of a 74×74-like D flip-flop with preset and clear.

PCS3225 - 2013


• Wakerly, pág.628-633


PCS3225 - 2015

17

## Máquinas de Estados em VHDL

• Exemplo







- Descrição VHDL do circuito sequencial
  - Uso de comandos sequenciais (processos, descrição comportamental);
  - 3 componentes principais:
    - · Memória de estado
    - · Lógica de próximo estado
    - · Lógica de saída


PCS3225 - 2015


## Máquinas de Estados em VHDL


• Estrutura da máquina de estados











• Reset síncrono

Table 7-39

Adding synchronous reset capability to a VHDL state machine.

PCS3225 - 2015

## Máquinas de Estados em VHDL


Reset assíncrono

```
process (CLOCK, RESET) -- state memory with asynchronous reset
begin
   if RESET = '1' then Sreg <= INIT;
   elsif CLOCK'event and CLOCK = '1' then Sreg <= Snext; end if;
end process;</pre>
```

Table 7-40

Adding asynchronous reset capability to a VHDL state machine.


• Exercício 1 – Escrever uma descrição VHDL do circuito de deteção da ocorrência de um número par de bits 1 na entrada (máquina de Moore).



PCS3225 - 2015


## Máquinas de Estados em VHDL

• Exercício 2 – Escrever uma descrição VHDL do circuito de deteção da ocorrência de um número par de bits 1 na entrada (máquina de Mealy).




25 - 2015

 Exercício 3 – Escrever uma descrição VHDL do circuito de deteção da ocorrência de um número múltiplo de três de bits 1 na entrada (máquina de Moore).




## Máquinas de Estados em VHDL

 Exercício 4 – Escrever uma descrição VHDL do circuito de deteção da ocorrência de um número múltiplo de três de bits 1 na entrada (máquina de Mealy).



• Exercício 5 – Escrever uma descrição VHDL do circuito sequencial de soma serial.



PCS3225 - 2015

31

## No próximo módulo

• Máquina de estados: Síntese de FSM

• Referência: Wakerly, pág. 553-570.

- Preparação para a próxima aula:
  - Responda a questão:

"quantos e quais são os passos do método de síntese apresentado no livro-texto?"

PCS3225 - 2015