


Simulador MIPS con *pipeline* de 5 etapas

Diagramas del proyecto (Parte 2)

26 de agosto de 2026

1 Diagrama maestro del sistema



Morado: etapas · Verde: memorias y banco de registros · Naranja: testbench · Gris: registros de *pipeline*

Figura 1: Diagrama maestro: flujo de las cinco etapas, registros de *pipeline* con su ancho en bits, memorias cargadas desde .txt y módulos de prueba dentro del *testbench*.

2 Diagrama de subfunciones de cada función




Figura 2: Subfunciones de cada una de las cinco funciones, con sus entradas y salidas. Cada nombre corresponde a una función estática dentro del archivo `.c` de la etapa.

3 Correspondencia entre el diseño y el código

Módulo del diagrama	Archivo	Función principal
1. Instruction Fetch + PC	src/stage_if.c	stage_if()
2. Instruction Decode	src/stage_id.c	stage_id()
3. ALU (Execute)	src/stage_ex.c	stage_ex()
4. Memory	src/stage_mem.c	stage_mem()
5. Write Back	src/stage_wb.c	stage_wb()
Registros de <i>pipeline</i> , riesgos y <i>flush</i>	src/pipeline.c	pipeline_step()
Memorias y banco de registros (.txt)	src/memory.c	mem_load_*
Módulos de prueba por etapa	tests/test_*.c	un binario por etapa
Test del sistema (vectores S1–S8)	tests/test_integration.c	—

Los totales en bits del diagrama maestro salen de sumar los campos de las estructuras IFID, IDEX, EXMEM y MEMWB declaradas en `include/mips.h`.