

Análise de Desempenho da Hierarquia de Memória: Um Estudo de Caso com Simulação

1st Edson Pimenta de Almeida

Ciência da Computação

Pontifícia Universidade Católica de Minas Gerais

Belo Horizonte, Brasil

edson.almeida.1435541@sga.pucminas.br

2nd Luís Augusto Starling Toledo

Ciência da Computação

Pontifícia Universidade Católica de Minas Gerais

Belo Horizonte, Brasil

lastoledo@sga.pucminas.br

3rd Túlio Gomes Braga

Ciência da Computação

Pontifícia Universidade Católica de Minas Gerais

Belo Horizonte, Brasil

tulio.braga.1441272@sga.pucminas.br

Abstract—Este artigo analisa como diferentes configurações de memória cache e memória virtual afetam o desempenho de um sistema computacional. Usando o simulador *Amnesia*, foram feitos testes controlados para observar o impacto da associatividade, do tamanho dos blocos e das políticas de substituição na cache, além de avaliar como o TLB e o tamanho da memória principal influenciam a memória virtual. Os resultados mostram que, quando a associatividade e o tamanho dos blocos aumentam, o sistema aproveita melhor tanto a localidade temporal quanto a espacial. A política LRU teve um desempenho melhor que a FIFO em situações onde há reuso de dados, e um TLB bem dimensionado se mostrou essencial para acelerar a tradução de endereços. Também foi possível observar, de forma prática, o fenômeno do thrashing, quando a memória principal não dá conta do conjunto de trabalho de um programa e o desempenho cai de forma acentuada.

Index Terms—hierarquia de memória, memória cache, memória virtual, localidade temporal, localidade espacial, simulação de arquitetura

I. INTRODUÇÃO

O avanço constante dos processadores tem evidenciado um problema que continua sendo um dos maiores desafios na arquitetura de computadores: a diferença cada vez maior entre a velocidade da CPU e da memória principal. Esse fenômeno, conhecido como “parede da memória”, faz com que o subsistema de memória se torne um dos principais gargalos de desempenho. Para tentar contornar isso, os sistemas usam uma hierarquia de memórias, que inclui a memória cache e a memória virtual. A eficiência desse modelo depende do princípio da localidade, que aparece de duas formas:

Localidade temporal, quando dados ou instruções usados recentemente tendem a ser usados de novo logo depois;

Localidade espacial, quando acessos a uma posição de memória costumam ser seguidos por acessos a posições próximas.

Mesmo com esses conceitos bem consolidados, projetar um subsistema de memória eficiente não é simples. É preciso equilibrar custo, tamanho e velocidade, levando em conta

vários parâmetros de arquitetura. Diante disso, surge uma pergunta importante: como mudanças em aspectos como associatividade, tamanho dos blocos, política de substituição da cache, além do TLB (Translation Lookaside Buffer) e da memória principal, afetam de forma prática o desempenho do sistema quando ele lida com diferentes padrões de localidade?

O principal objetivo deste trabalho é analisar e medir o impacto desses parâmetros no aproveitamento da localidade espacial e temporal. Para isso, foram feitas simulações controladas de cache e memória virtual usando traces de acesso criados para mostrar padrões específicos de localidade.

As principais contribuições deste artigo residem na análise quantitativa dos resultados obtidos, que demonstram empiricamente os seguintes pontos:

- O aumento do nível de associatividade da cache de 1 para 8 vias resultou em uma redução significativa nos *conflict misses*, elevando a taxa de acertos de 51,6% para 85,8% em um workload com alta localidade temporal.
- Para um trace com acessos sequenciais, o aumento do tamanho do bloco de 4 para 32 palavras permitiu uma melhor exploração da localidade espacial, aumentando a taxa de acertos de 70,3% para 96,8%.
- A política de substituição LRU (*Least Recently Used*) mostrou-se 12 pontos percentuais mais eficaz que a FIFO (*First-In, First-Out*), alcançando uma taxa de acertos de 44% contra 32% da FIFO, para um trace com reuso frequente de um mesmo dado.
- A introdução de um TLB de 4 entradas, dimensionado para o conjunto de trabalho, reduziu o tempo total de execução em 25% em comparação com um sistema sem TLB (de 180 para 135 unidades de tempo). Em contrapartida, um TLB com apenas 2 entradas se mostrou ineficaz, gerando uma taxa de acerto de 0% e aumentando o tempo total para 207 unidades.
- O dimensionamento da memória principal se provou crítico, onde uma memória capaz de conter apenas 1 ou

2 páginas gerou 4 *page faults* e um tempo de execução de 2400 unidades. Ao expandir a memória para 16 palavras (4 páginas), o número de *page faults* caiu para 1, reduzindo o tempo de execução em mais de 72%.

Este artigo está organizado da seguinte forma. A Seção II apresenta os trabalhos correlatos na área de simulação de hierarquia de memória. A Seção III detalha a metodologia de simulação, descrevendo as arquiteturas configuradas e os traces de acesso utilizados em cada cenário. A Seção IV expõe e analisa os resultados obtidos em cada um dos experimentos. Finalmente, a Seção V apresenta as conclusões do trabalho, resumindo os achados e sugerindo possíveis trabalhos futuros.

II. TRABALHOS CORRELATOS

A análise de desempenho da hierarquia de memória é um tema clássico dentro da arquitetura de computadores. Existem muitos estudos que investigam como diferentes escolhas de projeto afetam o desempenho, e boa parte do que sabemos hoje sobre sistemas eficientes vem justamente dessas pesquisas. Nesta parte, são revisados alguns dos trabalhos e conceitos mais importantes relacionados aos parâmetros analisados neste artigo.

Um dos estudos mais conhecidos sobre associatividade foi feito por Hill e Smith [1]. Eles mostraram que aumentar a associatividade ajuda bastante a reduzir os chamados conflict misses, que acontecem quando vários blocos de dados acessados com frequência acabam caindo no mesmo conjunto da cache. O trabalho conclui que, apesar de uma cache totalmente associativa eliminar esse tipo de erro, níveis mais modestos (como 2 ou 4 vias) já trazem quase todo o ganho possível, sem encarecer ou complicar tanto o hardware.

O tamanho do bloco da cache também tem grande influência. Em um estudo clássico, Alan Jay Smith [2] observou que blocos maiores costumam diminuir a taxa de erros, já que aproveitam melhor a localidade espacial trazendo dados próximos que provavelmente serão usados logo em seguida (um tipo de prefetch automático). Mas ele também mostrou que há um limite: blocos muito grandes podem piorar o desempenho, pois aumentam o tempo de transferência, ocupam espaço demais e ainda podem encher a cache com dados desnecessários.

Quando se fala em políticas de substituição, Tanenbaum e Austin [3] explicam que o algoritmo LRU (Least Recently Used) costuma ter melhor desempenho que o FIFO (First-In, First-Out), já que o LRU se baseia diretamente na localidade temporal ele remove o bloco que está há mais tempo sem uso, partindo da ideia de que esse é o menos provável de ser acessado de novo. O FIFO, por outro lado, pode acabar removendo blocos que ainda estão sendo usados com frequência, o que o torna menos eficiente em cenários de forte localidade temporal.

No caso da memória virtual, o desempenho do TLB (Translation Lookaside Buffer) é essencial. Hennessy e Patterson [4] mostraram que falhas no TLB (TLB misses) podem causar uma grande perda de desempenho. Em aplicações com conjuntos de dados muito grandes ou acessos muito espaçados, um TLB pequeno vira um gargalo, pois o sistema precisa fazer

várias consultas lentas à tabela de páginas (page table walks) para traduzir endereços e isso pesa bastante na performance geral.

Outro conceito importante é o de Working Set, apresentado por Peter J. Denning [5]. Ele definiu esse conjunto como o mínimo de páginas que um processo precisa manter na memória principal por um tempo para funcionar bem. Esse modelo explica o thrashing, que ocorre quando o sistema passa a maior parte do tempo trocando páginas entre o disco e a memória porque não há espaço suficiente para guardar os working sets de todos os processos. Quando isso acontece, o desempenho do sistema despenca.

Por fim em relação a Hill e Smith e A. J. Smith, que usaram traces de aplicações complexas para derivar conclusões estatísticas gerais, nosso trabalho utiliza workloads sintéticos para isolar e demonstrar de forma didática o impacto de cada parâmetro. Diferente de Denning, que propôs o modelo teórico do "Working Set", nosso estudo serve como uma verificação prática, simulando o colapso de desempenho (thrashing) quando a memória RAM se torna insuficiente. Quanto às obras de referência, enquanto Tanenbaum Austin explicam a superioridade teórica do LRU, nosso trabalho a quantifica, mostrando que o LRU obteve uma taxa de acertos de 44% contra 32% do FIFO para o workload testado. Por fim, enquanto Hennessy Patterson descrevem o alto custo de um TLB miss, nosso artigo ilustra um caso prático extremo dessa penalidade: demonstramos que um TLB subdimensionado (2 entradas) levou a uma taxa de acerto de 0% e a um tempo de execução 15% maior do que um sistema sem TLB algum, enquanto um TLB bem dimensionado (4 entradas) reduziu o tempo em 25%. Assim, nossa contribuição é a demonstração quantitativa e focada desses princípios em um ambiente controlado.

III. METODOLOGIA

Pra avaliar como diferentes parâmetros de projeto afetam a hierarquia de memória, foi adotada uma abordagem baseada em simulação. Os testes foram feitos usando o simulador Amnesia, que permite configurar em detalhe tanto a memória cache quanto a memória virtual.

Foram criados dois grupos principais de experimentos: um voltado para cache e outro para memória virtual. Dentro de cada grupo, foram montados cenários específicos pra isolar o efeito de cada parâmetro como associatividade, tamanho de bloco ou política de substituição usando workloads (traces de acesso) pensados pra explorar diferentes tipos de localidade.

As configurações das arquiteturas foram descritas em arquivos XML, e os resultados como taxas de acerto e tempos de execução foram coletados a partir dos logs gerados pelo simulador.

A. Cenários de Simulação de Memória Cache

Para a análise da memória cache, foram propostos três cenários distintos, detalhados na Tabela I. O primeiro avalia o impacto da **associatividade**, o segundo, o efeito do **tamanho do bloco**, e o terceiro, a eficiência de diferentes **políticas de**

substituição. Para isolar os efeitos desejados, foram utilizados dois *workloads* principais:

- **Workload de Localidade Temporal (W-LT):** Um trace com acessos a endereços variados, mas com alta frequência de reuso de dados já acessados, projetado para avaliar a capacidade da cache em lidar com a localidade temporal e *conflict misses*.
- **Workload de Acesso Sequencial (W-AS):** Um trace que acessa sequencialmente 64 palavras de memória, projetado para avaliar a exploração da localidade espacial.

TABLE I
CONFIGURAÇÕES DOS CENÁRIOS DE MEMÓRIA CACHE

Cenário	Parâmetro Variado	Assoc.	Bloco	Política
1	Associatividade	1, 4, 8 vias	4	LRU
2	Tamanho do Bloco	1 via	4, 16, 32, 64	FIFO
3	Política de Subs.	4 vias	4	FIFO, LRU

B. Cenários de Simulação de Memória Virtual

Para a análise da memória virtual, foram propostos dois cenários. O primeiro investiga o impacto da **presença e do tamanho do TLB** na velocidade de tradução de endereços. O segundo cenário mede o efeito do **tamanho da memória principal (RAM)** na ocorrência de *page faults*. As configurações estão detalhadas na Tabela II.

TABLE II
CONFIGURAÇÕES DOS CENÁRIOS DE MEMÓRIA VIRTUAL

Cenário	Parâmetro Variado	RAM	TLB	Workload
1	Presença/Tam. do TLB	16	N/A, 2, 4	W-LT
2	Tamanho da RAM	4, 8, 16	N/A	W-AS

O **Cenário 1** utilizou o *workload* W-LT, cujo padrão de reuso de páginas é ideal para testar a eficiência de um TLB. O **Cenário 2**, por sua vez, usou o *workload* W-AS para acessar quatro páginas distintas e avaliar a ocorrência de *page faults* à medida que o tamanho da memória RAM era variado, com o objetivo de demonstrar o fenômeno de *thrashing*.

IV. AVALIAÇÃO DOS RESULTADOS

Esta parte do trabalho mostra e analisa os resultados numéricos obtidos nos cenários de simulação descritos na metodologia. A análise foi dividida em duas etapas: a primeira trata do desempenho da memória cache, e a segunda, do desempenho da memória virtual. Os resultados são exibidos em gráficos comparativos, que facilitam a visualização das diferenças de desempenho entre as configurações testadas.

A. Análise de Desempenho da Memória Cache

Os experimentos com a memória cache visaram medir o impacto da associatividade, do tamanho do bloco e das políticas de substituição na taxa de acertos (*hit rate*).

1) **Cenário 1: Impacto da Associatividade:** Neste cenário, avaliou-se como o aumento do nível de associatividade afeta o desempenho para um *workload* com alta localidade temporal. A Figura 1 ilustra a contagem de acertos e erros, enquanto a Figura 2 mostra o impacto direto no tempo de execução. Com **1 via** (mapeamento direto), o sistema registrou 62 acertos e 58 erros, resultando no maior tempo de execução: **700 ciclos**. Este baixo desempenho evidencia a ocorrência de *conflict misses*. Ao aumentar a associatividade para **4 vias**, o número de erros caiu para 25 (95 acertos), reduzindo o tempo de execução para **370 ciclos**. Com **8 vias** (totalmente associativa), restaram apenas 17 erros, o que levou ao melhor desempenho, com um tempo de **290 ciclos**.




Fig. 1. Contagem de Hits vs Misses por nível de associatividade.




Fig. 2. Tempo total de execução por nível de associatividade.

2) **Cenário 2: Impacto do Tamanho do Bloco:** Este cenário investigou a exploração da localidade espacial variando o tamanho do bloco para um *workload* de acesso sequencial. Os resultados, apresentados nas Figuras 3 e 4, mostram uma forte correlação entre o tamanho do bloco, a redução de erros e o desempenho geral.

A Figura 3 detalha a contagem de acertos e erros. Com um bloco de 4 bytes, o sistema sofreu 19 misses. Ao aumentar o bloco para 16, 32 e 64 bytes, o número de misses caiu drasticamente para 7, 4 e 2, respectivamente. Este fenômeno ocorre porque, com um *workload* sequencial, um único miss em um bloco maior já carrega para a cache os dados adjacentes.

que seriam requisitados em seguida, convertendo múltiplos misses potenciais em uma sequência de hits.

Essa drástica redução no número de erros tem um impacto direto no tempo total de execução, como ilustrado na Figura 4. O tempo, que era de 352 ciclos para blocos de 4 bytes, foi reduzido progressivamente para 112, 72 e apenas 52 ciclos para o bloco de 64 bytes. Isso confirma que, para programas com alta localidade espacial, a escolha de um tamanho de bloco maior é uma estratégia fundamental para otimizar o desempenho da cache.




Fig. 3. Contagem de Hits vs Misses por tamanho de bloco.




Fig. 4. Tempo total de execução por tamanho de bloco.

3) *Cenário 3: Análise das Políticas de Substituição:* Este teste comparou as políticas FIFO e LRU. A Figura 5 mostra que a política **FIFO** obteve 10 acertos e 15 erros, enquanto a **LRU** teve um desempenho superior, com 11 acertos e 14 erros. Essa melhoria, refletida na Figura 6, resultou em uma redução no tempo de execução de **175 ciclos** (FIFO) para **165 ciclos** (LRU), demonstrando a superioridade do LRU para o workload com localidade temporal.




Fig. 5. Comparação de Hits e Misses entre FIFO e LRU.




Fig. 6. Comparação do tempo de execução entre FIFO e LRU.

B. Análise de Desempenho da Memória Virtual

Os experimentos com memória virtual focaram no impacto do TLB e do tamanho da RAM.

1) *Cenário 1: Impacto do TLB:* Este cenário mediu o desempenho da tradução de endereços. A Figura 7 ilustra os resultados. O sistema **sem TLB** levou **180 unidades** de tempo. Com um **TLB de 2 entradas**, o desempenho piorou (207 unidades) devido ao *thrashing* do TLB (0% de acertos). Já com o **TLB de 4 entradas**, o tempo caiu para **135 unidades**, com 66,6% de acertos, demonstrando a eficácia de um TLB bem dimensionado.




Fig. 7. Impacto do TLB nos acessos à Tabela de Páginas e no Tempo de Execução.

2) *Cenário 2: Impacto do Tamanho da RAM:* Este cenário demonstrou o conceito de *thrashing*. A Figura 8 mostra que com **RAM de 4 e 8 palavras**, a memória era insuficiente, resultando em **4 page faults** e um tempo de execução altíssimo de **2400 unidades**. Ao aumentar a **RAM para 16 palavras**, o número de *page faults* caiu para **1**, e o tempo de execução foi drasticamente reduzido para **660 unidades**.




Fig. 8. Impacto do tamanho da RAM no número de Page Faults e no Tempo de Execução.

V. CONCLUSÕES

Este trabalho conduziu uma análise empírica, baseada em simulação, sobre o impacto de parâmetros fundamentais da hierarquia de memória no desempenho de sistemas computacionais. Utilizando o simulador *Amnesia*, foram investigados cenários específicos de memória cache e memória virtual, submetidos a *workloads* projetados para explorar os princípios de localidade temporal e espacial. Foram analisados parâmetros como a associatividade, o tamanho de bloco e as políticas de substituição para a memória cache, bem como o impacto do TLB e do tamanho da memória principal.

O objetivo de quantificar a influência desses parâmetros foi plenamente alcançado, e os resultados confirmam de forma prática os conceitos teóricos da arquitetura de computadores. Os principais resultados podem ser destacados:

- **Associatividade:** Demonstrou-se que o aumento da associatividade é crucial para mitigar *conflict misses*. A transição de um mapeamento direto (1 via) para um totalmente associativo (8 vias) reduziu o tempo de execução em aproximadamente 58% para o *workload* com alta localidade temporal.
- **Tamanho do Bloco:** Para acessos sequenciais, a exploração da localidade espacial através de blocos maiores (de 4 para 64 palavras) mostrou-se extremamente eficaz, reduzindo o tempo de execução em 85%.
- **Política de Substituição:** A política LRU superou a FIFO, reforçando a importância de algoritmos que levam em conta a temporalidade dos acessos, o que resultou em uma redução de 5,7% no tempo de execução para o *workload* testado.
- **Desempenho do TLB:** Foi verificado que um TLB bem dimensionado (4 entradas) é um acelerador fundamental, reduzindo o tempo de execução em 25% em comparação com um sistema sem TLB. Em contrapartida, um TLB subdimensionado (2 entradas) degradou o desempenho.
- **Impacto do Tamanho da Memória Principal:** A simulação ilustrou de forma contundente o fenômeno de

thrashing, onde uma memória insuficiente para conter o *working set* do programa levou a um aumento de mais de 260% no tempo de execução, devido à ocorrência massiva de *page faults*.

Como continuação deste trabalho, há várias possibilidades interessantes de expansão. Uma delas seria usar *workloads* mais complexos, retirados de aplicações reais, pra verificar se os mesmos padrões observados aqui também aparecem em cenários menos controlados.

Outra ideia é estender a análise para hierarquias de cache multinível (L1, L2 e L3), estudando como as políticas de inclusão e a comunicação entre os níveis influenciam o desempenho.

Também valeria investigar políticas de escrita diferentes, como *write-through* e *write-back*, pra entender melhor seus efeitos práticos.

Por fim, na parte de memória virtual, seria interessante analisar o impacto de páginas de tamanhos variados (*huge pages*) e como a associatividade do TLB pode afetar a performance geral.

REFERENCES

- [1] M. D. Hill and A. J. Smith, "Evaluating associativity in CPU caches," *IEEE Transactions on Computers*, vol. 38, no. 12, pp. 1612-1630, Dec. 1989.
- [2] A. J. Smith, "Line (block) size choice for CPU cache memories," *IEEE Transactions on Computers*, vol. C-36, no. 9, pp. 1063-1075, Sept. 1987.
- [3] A. S. Tanenbaum and T. Austin, *Structured Computer Organization*, 6th ed. Upper Saddle River, NJ, USA: Prentice Hall, 2012.
- [4] J. L. Hennessy and D. A. Patterson, *Computer Architecture: A Quantitative Approach*, 6th ed. Cambridge, MA, USA: Morgan Kaufmann, 2017.
- [5] P. J. Denning, "The working set model for program behavior," *Communications of the ACM*, vol. 11, no. 5, pp. 323-333, May 1968.