Diseño electrónico y captura esquemática de la tarjeta On-Board Computer (OBC) CubeSat

Luis Alberto Ardila Páez, Daniel Esteban Tirado Rojas
Departamento de Ingeniería Electrónica y Telecomunicaciones
Facultad de Ingeniería, Universidad de Antioquia
Medellín, Colombia — 2026-2



***Resumen*—Este informe documenta el diseño electrónico detallado y la captura esquemática de la tarjeta de computador de a bordo (OBC) de un CubeSat, desarrollada en Altium Designer mediante una estructura jerárquica de trece hojas. La tarjeta se articula alrededor de un microcontrolador STM32L496ZGT6 de bajo consumo e integra memoria no volátil redundante en dos tecnologías complementarias, sensores inerciales y magnéticos sobre un bus SPI aislado por búferes de tres estados, dos canales CAN independientes con protección contra descargas electrostáticas, supervisión mediante un temporizador de vigilancia externo, y un conector apilable PC/104 de 104 contactos hacia el resto del satélite. Se presentan la justificación de cada selección de componentes, los cálculos que dimensionan los circuitos de soporte, la matriz de restricciones para el diseño físico, los resultados de la verificación eléctrica y el análisis de costos de los componentes para tres volúmenes de producción.**

I. Identificación de los integrantes y de la PCB asignada

Cuadro I
Identificación del proyecto

Campo	Valor
Integrantes	Luis Alberto Ardila Páez Daniel Esteban Tirado Rojas
Tarjeta asignada	On-Board Computer (OBC)
Proyecto Altium	`CubeSatUD3A_Ardila-Tirado.PrjPcb`
Hojas esquemáticas	13 (1 principal + 12 subordinadas)
Componentes	125 unidades en 38 líneas de BOM
Versión de Altium	*[completar]*
Revisión entregada	`entrega-practica-cuatro`

Repositorio del proyecto

Repositorio GitHub:
https://github.com/luisardilap/CUBESAT-UD34-Ardila-Tirado

Etiqueta / commit de esta entrega:
`entrega-practica-cuatro`

El repositorio contiene el proyecto nativo de Altium, las librerías propias editables, las hojas de datos de todos los componentes, la matriz de restricciones y los cálculos en hoja de cálculo, la BOM exportada y los esquemáticos completos en PDF, conforme al listado de archivos exigido.

II. Descripción de la tarjeta y su relación con el CubeSat

II-A. Funciones

El OBC es la unidad que ejecuta el software de vuelo, administra la telemetría, determina la actitud del satélite y coordina los demás subsistemas a través del bus del backplane. Concentra las siguientes funciones:

- **Procesamiento**: núcleo ARM Cortex-M4 con unidad de punto flotante, 1 MB de flash y 320 kB de SRAM.
- **Almacenamiento**: dos memorias MRAM para parámetros críticos y telemetría, y una flash NOR por interfaz Quad-SPI para firmware y datos de carga útil.
- **Determinación de actitud**: unidad inercial de seis ejes y magnetómetro de tres ejes a bordo, más tres puertos SPI externos previstos para sensores solares en las caras del satélite.
- **Comunicaciones**: dos canales CAN independientes, tres buses I^2C y cuatro puertos UART de propósito general hacia el backplane.
- **Supervisión**: temporizador de vigilancia externo que reinicia el microcontrolador ante un bloqueo del software.
- **Verificación en banco**: puertos JTAG/SWD, consola serie, ocho indicadores luminosos, conector USB y pulsador de reinicio.

II-B. Interfaz con el resto del satélite

La conexión se realiza mediante dos conectores apilables `ESQ-126-39-G-D-001` de 52 contactos cada uno (`H1` y `H2`), conforme al formato PC/104. A través de ellos salen los dos buses CAN, dos buses I^2C, dos buses SPI, cuatro UART, dieciséis líneas de propósito general y las señales de seguridad `RBF_OPEN` (Remove Before Flight), `KS_OPEN` (kill switch) y `nCubeReset`.




Figura 1. Relación del OBC con el resto del CubeSat

III. Especificaciones aplicables y justificación del diseño

III-A. Ventajas de la arquitectura adoptada

El diseño se orientó a cuatro objetivos que gobiernan todas las decisiones posteriores: tolerancia a fallos en los datos críticos, inmunidad del bus de comunicaciones, independencia de la supervisión respecto del software supervisado, y capacidad de diagnóstico en banco sin instrumentación especializada.

III-A1. Redundancia de memoria en dos tecnologías: La tarjeta integra dos memorias MRAM `MR25H40MDF` (`M1` y `M2`) sobre el bus SPI2 con selecciones independientes, más una flash NOR `S25HL512TFANHI010` sobre Quad-SPI. La ventaja no es solo la duplicación: la MRAM no tiene límite práctico de ciclos de escritura, lo que la hace apta para telemetría de alta frecuencia que degradaría una flash, mientras que la flash NOR aporta densidad para el firmware y los datos de carga útil. La duplicación de la MRAM no consume pines adicionales del microcontrolador, pues ambas comparten el bus y se distinguen únicamente por `nCS_MRAM1` y `nCS_MRAM2`.

III-A2. Aislamiento activo de los buses SPI compartidos: Cada esclavo SPI (IMU, magnetómetro y las dos MRAM) incorpora un búfer de tres estados `SN74LVC1G125DBVT` en su línea MISO, habilitado por su propia señal de selección. Esta es la decisión de mayor valor técnico del diseño: sin ella, un esclavo que no libere correctamente la línea MISO al ser deseleccionado corrompe las lecturas de todos los demás dispositivos del bus, y el fallo resultante es intermitente y difícil de diagnosticar. El búfer garantiza por hardware que solo el dispositivo seleccionado conduce.

III-A3. Supervisión independiente del software supervisado: Se emplea un temporizador `TPL5010QDDCTQ1` externo en lugar del watchdog interno del microcontrolador. La ventaja es de principio: un watchdog interno comparte el reloj y la alimentación del núcleo que debe vigilar, de modo que un fallo en cualquiera de los dos inhabilita simultáneamente al supervisor y al supervisado. El dispositivo elegido es además de grado automotriz AEC-Q100 y de muy bajo consumo, lo que lo hace compatible con el presupuesto energético de un CubeSat.

III-A4. Diagnóstico completo en banco: La hoja `Ports.SchDoc` concentra JTAG de cinco hilos (no solo SWD), consola UART, ocho indicadores luminosos independientes, selector de arranque por cabezal y conector USB. Esto permite diagnosticar la tarjeta y actualizar su firmware sin depender de equipos especializados, lo que reduce de forma apreciable el tiempo de integración y prueba.

III-B. Cambios respecto de la práctica 3

La práctica 3 definió la arquitectura, las especificaciones técnicas (ET-01 a ET-40) y las interfaces (IF-01 a IF-18) a nivel de bloques. Esa entrega fijó correctamente las magnitudes del sistema, pero no descendió al nivel de detalle que exige la implementación: varias decisiones se tomaron sobre componentes candidatos sin contrastar su hoja de datos completa, sin definir el tratamiento de los pines no utilizados, sin resolver los conflictos de los buses compartidos y sin verificar la coherencia entre las especificaciones y los recursos reales del dispositivo elegido.

Al capturar el esquemático esas omisiones salieron a la luz y obligaron a introducir cambios. Se agrupan a continuación según aporten una ventaja o constituyan una desviación que requiere acción, para mantener la trazabilidad exigida.

III-B1. Cambios que mejoran el diseño:

III-B2. Desviaciones respecto de las especificaciones de la práctica 3: El contraste sistemático contra las Tablas VIII y IX de la práctica 3 revela que la tarjeta, tal como está capturada, no satisface todavía varias especificaciones que el propio equipo definió. La guía exige confirmar que los recursos y las conexiones permitan el desempeño de las funciones previstas, por lo que estas desviaciones se declaran de forma explícita.

III-B3. Lectura de conjunto: Las desviaciones de la Tabla III se concentran en la cadena que la práctica 3 identificó como crítica (GSD $\rightarrow$ MB por escena $\rightarrow$ almacenamiento $\rightarrow$ tasa de bajada): memoria de trabajo, almacenamiento masivo e interfaz de imagen. Las funciones de supervisión, comunicaciones y determinación de actitud sí quedaron cubiertas, y en varios casos mejoradas.

El origen común de estas desviaciones es el mismo: en la práctica 3 varias especificaciones se fijaron a partir de un componente candidato (el STM32H743) sin cerrar el análisis de cuánto de ese desempeño exigía realmente la misión. La propia práctica 3 ya apuntaba en esa dirección al concluir que “la carga de procesamiento resultó baja; el computador se escoge por memoria e interfaces, no por velocidad”.

Decisión del equipo. Las desviaciones se tratan en dos grupos:

- **Se corrigen en esta entrega**: el periodo del watchdog (ET-35), mediante el cambio de `R14`; y las señales de actuación magnética (ET-31, IF-12), mediante la asignación de la Sección **??** sobre recursos ya cableados.
- **Se trasladan como revisión de especificación**: ET-12, ET-09, ET-10, ET-34 y RNF-15, cuya justificación numérica se desarrolla a continuación.

III-B4. Justificación de las especificaciones revisadas:

Cuadro II
CAMBIOS RESPECTO DE LA PRÁCTICA 3 QUE APORTAN VENTAJAS

Trazab.	Práctica 3	Diseño actual	Ventaja
ET-36	FRAM `FM25V10` de 1 Mbit, una unidad	Dos MRAM `MR25H40MDF` de 4 Mbit	Ocho veces la capacidad y redundancia real: la pérdida de los parámetros de vuelo por un único fallo dejaba de ser recuperable. La MRAM conserva la escritura sin límite práctico de ciclos que motivó la FRAM
IF-04, ET-13	Un canal CAN por tarjeta (`SN65HVD230`)	Dos canales independientes (`TCAN332GDCNT`)	Elimina el bus interno como punto único de fallo, lo que refuerza RNF-13 (ninguna falla simple impide baliza y comandos)
— (nuevo)	No contemplado	Búfer de tres estados `SN74LVC1G125DBVT` en la MISO de cada esclavo SPI	Un esclavo que no libere la MISO corrompía las lecturas de todo el bus, con un fallo intermitente y difícil de diagnosticar. Ahora la exclusión está garantizada por hardware
ET-22, RNF-08	STM32H743 (Cortex-M7, 480 MHz)	STM32L496 (Cortex-M4, familia de ultra bajo consumo)	La práctica 3 cerró con un margen de energía del 23 % y lo declaró como uno de los dos recursos más ajustados. Un MCU de la familia L4 reduce de forma apreciable el consumo del renglón de 9,6 W h por día asignado al OBC en el presupuesto
IF-02	Sensores de sol analógicos: 11 canales de 0 V a 3,3 V hasta el OBC	Tres puertos SPI con selección independiente (`J5`–`J7`)	Una señal analógica de fotodiodo en alta impedancia recorriendo el cableado interno es vulnerable al ruido de los convertidores; la digitalización en la cara elimina ese trayecto crítico
RF-13, RNF-14	Puerto de acceso con SWD y UART	JTAG de cinco hilos, consola UART, ocho LED, USB y pulsador de reinicio	Permite diagnosticar y actualizar la tarjeta sin instrumentación especializada, lo que acorta la integración prevista para la práctica 6

III-B4a. ET-12: frecuencia del procesador: La Tabla XII de la práctica 3 estimó la carga a 200 MHz. Escalando al reloj real de 80 MHz (factor 2,5):

Cuadro IV
CARGA DE PROCESAMIENTO REESCALADA A 80 MHz

Tarea	200 MHz	80 MHz
Carga continua	2,8 %	7,0 %
Captura y escritura	10 %	25 %
Entramado banda S	2,5 %	6,3 %
Peor caso concurrente	15,3 %	38,3 %

Incluso con captura, entramado y lazo de actitud ejecutándose a la vez —situación que el concepto de operación evita, pues adquisición y pase no coinciden— la ocupación queda por debajo del 40 %. La compresión CCSDS 123 pasa de 170 s a unos 425 s por escena, que siguen cabiendo holgadamente en los 95,6 min de una órbita, pues se ejecuta fuera de línea entre pases. **Se revisa ET-12 a** $\geq$80 MHz **con FPU**, manteniendo un margen de ocupación superior al 60 %.

III-B4b. ET-09: memoria de trabajo: Un cuadro de 5,97 MB no cabe en los 320 kB de SRAM interna, y el STM32L496 no dispone de controlador de SDRAM. En lugar de añadir memoria externa al OBC, **el almacenamiento temporal del cuadro se reasigna a la PCB-4**, que la práctica 3 ya define como una tarjeta con electrónica propia detrás de la lente. El OBC recibe entonces datos ya comprimidos en lugar del flujo de píxeles crudo.

El efecto sobre el sistema debe declararse: la interfaz **IF-06** deja de ser un bus paralelo de 12 bit y pasa a ser un enlace serie de menor ancho de banda, lo que a su vez relaja la restricción de longitud de cable que motivaba colocar la PCB-4 inmediatamente debajo del OBC. Este cambio **debe coordinarse con la pareja responsable de la PCB-4** antes de la práctica 5.

III-B4c. ET-10: almacenamiento masivo: RNF-05 pidió conservar diez escenas ($\approx$1,0 GB) para cubrir unas tres semanas sin descarga. Sin embargo, el propio presupuesto de datos de la práctica 3 concluye que la capacidad diaria de bajada (72 MB) supera en **2,8 veces** el volumen medio generado (26 MB), de modo que en operación nominal cada escena se descarga dentro de las 24 h siguientes a su captura.

Los 64 MB de la flash NOR alojan una escena comprimida (50,3 MB) más sus vistas previas y metadatos. **Se revisa RNF-05 de diez escenas a una escena más vista previa**, dimensionando el buffer para el caso nominal y no para la contingencia.

Riesgo asumido, declarado de forma explícita: se pierde el colchón de tres semanas ante una interrupción prolongada del enlace. Si el equipo considera que ese riesgo no es aceptable, la alternativa es añadir una memoria eMMC de 4 GB sobre la interfaz SDMMC, decisión que debe tomarse antes del enrutamiento.

III-B4d. ET-34: exactitud del reloj: Un cristal de 32,768 kHz sin compensar presenta una tolerancia inicial del orden de $\pm$20 ppm más una deriva parabólica con la temperatura, insuficiente frente a los $\approx$6 ppm que exige RNF-12.

Se adopta compensación por software en lugar de

Cuadro III
DESVIACIONES DETECTADAS RESPECTO DE LAS ESPECIFICACIONES DE LA PRÁCTICA 3

Espec.	Exige	Estado actual	Efecto y acción
ET-12	Procesador de 32 bit con FPU, $\geq$200 MHz	STM32L496, Cortex-M4 a 80 MHz	La carga continua estimada en la práctica 3 era del 2,8 % a 200 MHz, es decir unos 5,6 % a 80 MHz: el margen sigue siendo amplio. Procede **revisar ET-12 a la baja** con ese cálculo como fundamento, o justificar la excepción
ET-09	RAM externa $\geq$16 MB (se proponían 32)	Sin SDRAM externa	Un cuadro ocupa 5,97 MB y no cabe en la RAM interna. Sin este recurso la tarjeta no puede ejecutar la función de captura. **Decisión requerida**
ET-10	Almacenamiento no volátil $\geq$2 GB	Flash NOR de 512 Mbit (=64 MB)	RNF-05 pedía conservar diez escenas (1,0 GB). Con 64 MB caben poco más de una escena comprimida. **Decisión requerida**
ET-31, IF-12	Dipolo $\geq$0,1 A m^2 por eje; PWM a tres puentes H	Sin señales de actuación magnética asignadas	Afecta RF-20 (estabilización inicial) y RF-22 (apuntamiento solar), de los que depende el margen de energía. **Asignación propuesta en la Sección ??**
IF-06, IF-07	Interfaz de imagen paralela de 12 bit con PCLK, HSYNC y VSYNC	Sin conector de cámara	El STM32L496 *sí* dispone de interfaz de cámara, por lo que la desviación es de implementación y no de capacidad del dispositivo. **Pendiente de añadir**
ET-34, RNF-12	RTC con TCXO de $\pm$5 ppm	Cristal de 32,768 kHz sin compensación	RNF-12 exige deriva $\leq$0,5 s por día, equivalente a $\approx$6 ppm. Un cristal sin compensar no lo garantiza sobre el rango térmico. **Verificar la tolerancia del cristal elegido**
ET-35	Watchdog $\leq$2 s	`R14` de 10 kΩ: entre 5 y 10 s	El periodo excede la especificación por un factor de 2,5 a 5. **Reducir `R14` a** $\approx$6,8 kΩ según la Tabla X
RNF-15	ECC en memoria de trabajo crítica	El STM32L496 no dispone de ECC interno	Requisito de prioridad alta motivado por radiación (RA-06). La duplicación de MRAM mitiga parcialmente el almacenamiento de parámetros, no la RAM de trabajo. **Justificar la mitigación por software o revisar RNF-15**

un TCXO: el RTC del STM32L496 incorpora registros de calibración fina que permiten corregir la marcha del reloj, y el microcontrolador dispone de sensor de temperatura interno. La curva de corrección se levanta en cámara térmica durante la campaña de pruebas y se carga como parámetro, almacenado por triplicado en la MRAM. A ello se suma la resincronización desde tierra en cada pase.

Esta solución no consume área ni energía adicionales y aprovecha un recurso ya presente. **Se revisa ET-34** de "TCXO $\pm$5 ppm" a "cristal compensado por software, con calibración térmica verificada en ensayo".

III-B4e. RNF-15: integridad de la memoria de trabajo: El STM32L496 no dispone de ECC interno. La mitigación adoptada es la que la propia especificación ET-36 de la práctica 3 ya contemplaba en paralelo: triple copia de parámetros con votación por mayoría y verificación CRC-32, ahora reforzada porque las copias residen en **dos dispositivos MRAM físicamente independientes** en lugar de una sola FRAM.

Para la RAM de trabajo se añade barrido periódico (*scrubbing*) de las estructuras críticas y reinicio por watchdog externo ante inconsistencia. Con la dosis estimada en TBD-03 ($\approx$1 krad(Si)) y una vida útil de seis meses, la tasa de eventos esperada es baja y el tiempo de recuperación por reinicio (inferior a un segundo) es tolerable frente al ciclo de trabajo de la misión. **Se revisa RNF-15** de "ECC en memoria de trabajo" a "detección y recuperación por software, con redundancia física en el almacenamiento de parámetros".

IV. SELECCIÓN DE COMPONENTES

IV-A. Criterios aplicados

Para cada componente principal se consideraron el desempeño requerido, las condiciones de operación recomendadas (no los valores máximos absolutos), el consumo, la compatibilidad de niveles lógicos con el riel de 3,3 V, el encapsulado, la disponibilidad comercial y el costo.

IV-B. Componentes principales y su documentación

IV-C. Inventario completo por hoja

Cuadro VI
COMPONENTES DE `MCU.SchDoc` Y `MCU_Power.SchDoc`

Desig.	Referencia	Función
U0 (A,B,C)	STM32L496ZGT6	Microcontrolador
U11–U13	SN74LVC2G34DRLR	Búfer doble UART
R7–R12	ERJ-P03F1000V, 100 Ω	Serie en UART
C1, C4	GRM188C71A475KE11D	Bulk 4,7 µF
C2, C3	C0603C104K5RACTU	Desacoplo `VDDIO2`
C5–C13	C0603C104K5RACTU	Desacoplo, uno por `VDD`
C14	GRM188R72A103KA01D	Filtro `VDDA`, 10 nF
C15, C16	C0603C105K4RACTU	`VDDA` y `VREF`
C17	C0603C104K5RACTU	Desacoplo `VREF`

Cuadro V
COMPONENTES PRINCIPALES, FUNCIÓN Y DOCUMENTACIÓN DEL FABRICANTE

Referencia	Fabricante	Especificación que satisface	Documentación
STM32L496ZGT6	STMicroelectronics	Procesamiento Cortex-M4, bajo consumo, LQFP144	https://www.st.com/en/microcontrollers-microprocessors/stm32l496zg.html
TPL5010QDDCTQ1	Texas Instruments	Watchdog externo de muy bajo consumo, AEC-Q100	https://www.ti.com/product/TPL5010-Q1
TCAN332GDCNT	Texas Instruments	Transceptor CAN de 3,3 V	https://www.ti.com/product/TCAN332
SN74LVC1G125DBVT	Texas Instruments	Búfer de tres estados para aislamiento de MISO	https://www.ti.com/product/SN74LVC1G125
SN74LVC2G34DRLR	Texas Instruments	Búfer doble no inversor para líneas UART	https://www.ti.com/product/SN74LVC2G34
MR25H40MDF	Everspin Technologies	MRAM SPI 4 Mbit, escritura sin límite práctico de ciclos	https://www.everspin.com/serial-mram-products
S25HL512TFANHI010	Infineon	Flash NOR Quad-SPI de alta densidad	https://www.infineon.com/cms/en/product/memories/nor-flash/
ISM330ISN	STMicroelectronics	IMU de 6 ejes con interfaz SPI	https://www.st.com/en/mems-and-sensors/ism330is.html
MMC5983MA	Memsic	Magnetómetro de 3 ejes de alta resolución	https://www.memsic.com/magnetometer-5
NUP2105LT1G	onsemi	Protección ESD de doble línea para bus CAN	https://www.onsemi.com/products/protection/esd-protection-tvs-diodes
ESD9B5.0ST5G	onsemi	Supresor de transitorios de baja capacidad	https://www.onsemi.com/products/protection/esd-protection-tvs-diodes
NX3225GA-16.000M	NDK	Oscilador HSE de 16 MHz	https://www.ndk.com/en/products/search/crystal/
NX3215SA-32.768 kHz	NDK	Oscilador LSE para el reloj de tiempo real	https://www.ndk.com/en/products/search/crystal/
ESQ-126-39-G-D-001	Samtec	Conector apilable PC/104 de 52 posiciones	https://www.samtec.com/products/esq

Nota: los enlaces de esta tabla no fueron verificados individualmente al redactar este informe. Antes de la entrega deben comprobarse y archivarse los documentos PDF correspondientes en el repositorio, registrando fabricante, referencia exacta, revisión del documento y fecha de consulta.

Cuadro VII
COMPONENTES DE LAS HOJAS DE SENSORES Y MEMORIAS

Desig.	Referencia	Función
IMU_ISM330ISN.SchDoc		
U2	ISM330ISN	IMU de 6 ejes
U3	SN74LVC1G125DBVT	Búfer MISO
C23, C24	C0603C104K5RACTU	Desacoplo
R15	RK73B1JTTD104J	Pull-up nCS
MAG_MMC5983MA.SchDoc		
U4	MMC5983MA	Magnetómetro
U5	SN74LVC1G125DBVT	Búfer MISO
C25	C0603C105K4RACTU	Desacoplo 1 µF
C26	C0805C106K8RACTU	Tanque de CAP
R16	RK73B1JTTD104J	Pull-up nCS
MRAM_MR25H40.SchDoc (M1 y M2)		
U6_Mx	MR25H40MDF	MRAM 4 Mbit
U7_Mx	SN74LVC1G125DBVT	Búfer MISO
C27_Mx	C0603C104K5RACTU	Desacoplo
R18, R19, R20_Mx	RK73B1JTTD104J	Pull-up WP, HOLD, nCS
NOR_FLASH.SchDoc		
U10	S25HL512TFANHI010	Flash NOR Quad-SPI
R35	RK73B1JTTD104J	Pull-up CE

Cuadro VIII
COMPONENTES DE RELOJES, SUPERVISIÓN Y COMUNICACIONES

Desig.	Referencia	Función
Y1	NX3215SA-32.768 kHz	Cristal LSE
C19, C20	C0603C159C1GACTU	Carga LSE, 1,5 pF
Y2	NX3225GA-16.000M	Cristal HSE
C21, C22	CBR06C399CAGAC	Carga HSE, 3,9 pF
U1	TPL5010QDDCTQ1	Watchdog externo
SW1	FSM2JSMAA	Pulsador de reinicio
R13	ERA-3AEB104V	Pull-up RSTN, 100 kΩ
R14	RK73B1JTTD103J	Ajuste de periodo, 10 kΩ
C18	C0603C104K5RACTU	Desacoplo
U8, U9	TCAN332GDCNT	Transceptor CAN
D2, D3	NUP2105LT1G	Protección ESD del bus
R21–R24	RC1608F60R4CS	Terminación, 60,4 Ω
C28, C30	C0603C104K5RACTU	Desacoplo
C29, C31	C0603C472K2RACTU	Filtro de modo común

Cuadro IX
COMPONENTES DE PC104_52-52 Y PORTS

Desig.	Referencia	Función
H1, H2	ESQ-126-39-G-D-001	Conector PC/104
R1–R6	RK73B1JTTD103J	Pull-up 10 kΩ
D1, D15	150060RS75000	LED de riel
R17, R39	ERJ-3EKF3300V	Limitación LED
J1	90120-0125	Cabezal SWD, 5 pos.
J2	M20-9990245	JTAG auxiliar, 2 pos.
J3	90120-0124	Consola UART, 4 pos.
J4	53261-0771	Puerto GPS, 7 pos.
J5–J7	503763-0691	Sensores solares SPI
J8	90120-0123	Selector BOOT0
J9	473460001	USB micro-B
D4–D8, D12–D14	150060RS75000	LED de estado
R30–R34, R36–R38	ERJ-3EKF3300V	Limitación LED
R25–R29	ERJ-3EKF49R9V	Serie JTAG/SWD
D9–D11, D16–D19	ESD9B5.0ST5G	Protección ESD
R40, R41	RK73B1JTTD103J	Divisor BOOT0

V. DISEÑO Y DIMENSIONAMIENTO DE LOS CIRCUITOS

V-A. Alimentación y desacoplamiento

El microcontrolador presenta nueve pines VDD (17, 39, 52, 62, 72, 84, 108, 121 y 144), dos VDDIO2 (95 y 131), un VDDA (33), un VDDUSB (106) y el par VREF+/VREF− (32 y 31). Se adoptó la estrategia recomendada por el fabricante: un condensador cerámico de 100 nF por pin de alimentación más un condensador de volumen por riel.

- VDD: nueve condensadores C5–C13 de 0,1 µF, uno por pin, más C4 de 4,7 µF.
- VDDIO2: C2 y C3 más C1 de 4,7 µF.
- VDDA: red C14 (10 nF) y C15 (1 µF), que forma un filtro de dos polos para separar el ruido digital del dominio analógico.
- VREF: C16 (1 µF) y C17 (0,1 µF).

V-B. Terminación y filtrado de los buses CAN

Cada canal emplea terminación dividida: dos resistencias de 60,4 Ω en serie entre CANH y CANL, con el punto medio derivado a tierra por un condensador de 4,7 nF. La impedancia diferencial resultante es

$$Z_{\text{term}} = 2 \times 60{,}4\,\Omega = 120{,}8\,\Omega, \tag{1}$$

compatible con la impedancia característica nominal de 120 Ω de un par trenzado CAN. La constante de tiempo del filtro de modo común es

$$\tau = R \cdot C = 60{,}4\,\Omega \times 4{,}7\,\text{nF} \approx 284\,\text{ns}, \tag{2}$$

suficientemente lenta frente al tiempo de bit del bus y suficientemente rápida para atenuar el ruido de modo común de alta frecuencia. La ventaja de la terminación dividida sobre una única resistencia de 120 Ω es que proporciona un camino de baja impedancia a tierra para las señales de modo común sin afectar la señal diferencial.

V-C. Resistencias limitadoras de los indicadores

Con el riel de 3,3 V y una tensión directa típica de 2,0 V:

$$I_{\text{LED}} = \frac{V_{\text{DD}} - V_f}{R} = \frac{3{,}3\,\text{V} - 2{,}0\,\text{V}}{330\,\Omega} \approx 3{,}9\,\text{mA}, \tag{3}$$

muy por debajo del límite de 20 mA por pin de salida del microcontrolador, y con un consumo total de los ocho indicadores inferior a 32 mA en el peor caso.

V-D. Verificación de las resistencias de polarización I^2C

Las resistencias R3–R6 de 10 kΩ polarizan los buses I^2C2 e I^2C3. El tiempo de subida de un bus de colector abierto se aproxima por

$$t_r = 0{,}8473 \cdot R_p \cdot C_b. \tag{4}$$

Para $R_p = 10\,\text{k}\Omega$ y una capacidad conservadora de 100 pF resulta $t_r \approx 847\,\text{ns}$: admisible en modo estándar (100 kHz, límite 1000 ns) pero superior al límite de 300 ns del modo rápido (400 kHz). Despejando (4) para $t_r = 300\,\text{ns}$ se obtiene $R_p \leq 3{,}5\,\text{k}\Omega$.

Conclusión y decisión: el valor actual limita ambos buses al modo estándar, y **se declara ese modo como el de operación prevista**. La justificación es de demanda real de ancho de banda: estos buses transportan únicamente telemetría de servicio, que según ET-14 de la práctica 3 consiste en muestras de ≈200 B cada 60 s. A 100 kHz una trama de ese tamaño se transfiere en menos de 20 ms, es decir una ocupación del bus inferior al 0,04 %. Cuadruplicar la velocidad no aportaría ninguna ventaja funcional y sí reduciría el margen de ruido, al exigir resistencias de polarización más bajas y por tanto corrientes mayores en un bus que recorre el conector de pila.

Las resistencias de 10 kΩ se mantienen. Si en una revisión futura se conectara a estos buses un dispositivo que exija modo rápido, bastaría sustituirlas por 3,3 kΩ sin ningún otro cambio.

V-E. Temporizador de vigilancia

El TPL5010QDDCTQ1 fija su periodo mediante R14 en el pin DELAY/M_RST. La propia hoja esquemática reproduce la tabla del fabricante:

Cuadro X
PERIODO DEL WATCHDOG EN FUNCIÓN DE R14

Resistencia	Periodo
2,5 kΩ	500 ms
5,2 kΩ	1 s
6,79 kΩ	2 s
8,85 kΩ	5 s
11,20 kΩ	10 s

El valor montado, 10 kΩ, sitúa el periodo entre 5 s y 10 s.

Hallazgo: tolerancia de R14: La nota del fabricante incorporada en la hoja `Watchdog.SchDoc` indica explícitamente *"Use 1 % Resistors"* para la resistencia que fija el periodo. Sin embargo, el análisis de la BOM revela que:

- `R14`, que es la resistencia que fija el periodo, está asignada a la línea `RK73B1JTTD103J`, de tolerancia 5 %.
- `R13`, que es únicamente un pull-up de la salida de drenador abierto `RSTN` y donde la precisión no aporta ninguna ventaja, está asignada a `ERA-3AEB104V`, una resistencia de película delgada de alta precisión.

Es decir, el componente de precisión está en la posición donde no se necesita y el de 5 % en la posición donde la hoja de datos exige 1 %. Con 5 % de tolerancia, el periodo del watchdog presenta una incertidumbre que puede provocar reinicios espurios si el margen de refresco del software es ajustado.

Corrección propuesta: intercambiar las asignaciones, o especificar `R14` con una referencia de 1 % o mejor. La corrección no tiene impacto apreciable en el costo.

V-F. Tratamiento de pines no utilizados y condiciones de arranque

- **Memorias**: `WP` y `HOLD` de cada MRAM se polarizan a nivel alto mediante `R18_Mx` y `R19_Mx` de 100 kΩ; dejarlos sin conexión produciría un comportamiento indeterminado. La flash NOR polariza `CE` con `R35`.
- **Selecciones de chip**: cada `nCS` lleva pull-up de 100 kΩ, de modo que los esclavos permanecen deseleccionados mientras el microcontrolador está en reinicio y sus salidas en alta impedancia.
- **Arranque**: `PH3-BOOT0` se configura mediante el cabezal `J8` y el divisor `R40`/`R41` de 10 kΩ, permitiendo seleccionar entre arranque desde flash y gestor de arranque interno.

V-G. Recursos reservados y reconfigurables

Una decisión explícita de este diseño fue **no agotar los recursos de interconexión**. Las conexiones hacia las demás tarjetas del satélite se realizan en buena parte a través de líneas de propósito general cuya función no queda fijada por el hardware, sino que se define por configuración del microcontrolador.

Cuadro XI
RECURSOS DE INTERCONEXIÓN RESERVADOS

Bus	Líneas	Destino y estado
`PC104_GPIO`	16	Al conector de pila (`H1` y `H2`); todas cableadas y disponibles
`PORTS_GPIO`	9	`GPIO08`–`GPIO16`, sin asignar
`ADC1`, `ADC3`	12	Entradas analógicas disponibles en el MCU
UART de reserva	2	`UART_C` y `UART_D` al backplane

La ventaja de esta estrategia es concreta: cada una de las dieciséis líneas de `PC104_GPIO` está conectada a un pin físico del STM32L496 que admite varias funciones alternas, de modo que una misma pista del backplane puede operar como salida digital simple, como entrada con interrupción, o como canal de temporizador para generar modulación de ancho de pulso, según lo configure el software. Esto permite absorber cambios de interfaz con las tarjetas vecinas sin rehacer la PCB.

La Sección **??** aplica esta reserva: las nueve señales de actuación magnética se obtienen de este bus sin añadir un solo pin nuevo al conector, aprovechando que tres de esas líneas corresponden a pines con capacidad de temporizador.

Como contrapartida, estos recursos aparecen en la verificación eléctrica como redes de un solo pin. Ese es el comportamiento esperado de un recurso reservado y se analiza en la sección de verificación.

V-H. Puntos de prueba y acceso de programación

Las líneas `SWDIO`, `SWCLK`, `SWO`, `TDI` y `TRST` incorporan resistencias serie de 49,9 Ω (`R25`–`R29`) para amortiguar las transiciones y reducir las reflexiones en el cable del programador. La consola UART está protegida por diodos `ESD9B5.0ST5G` en `J3`, y el conector USB por cuatro supresores adicionales.




Figura 2. Circuito de alimentación del microcontrolador

VI. ORGANIZACIÓN JERÁRQUICA Y ESTRATEGIA DE REUTILIZACIÓN

VI-A. Estructura de hojas

El proyecto se organiza en una hoja principal (`Top.SchDoc`) que contiene los símbolos de hoja y sus interconexiones, y doce hojas subordinadas. La conexión entre hojas se realiza mediante puertos y entradas de hoja, apoyados por definiciones de arnés (*harness*) que agrupan las señales de un mismo bus, lo que reduce de forma notable el número de líneas visibles en la hoja principal y mejora su legibilidad.

Cuadro XII
HOJAS DEL PROYECTO

N.º	Archivo	Contenido
1	Top.SchDoc	Jerarquía e interconexión
2	CAN1.SchDoc	Canal CAN A
3	CAN2.SchDoc	Canal CAN B
4	IMU_ISM330ISN.SchDoc	Unidad inercial
5	MAG_MMC5983MA.SchDoc	Magnetómetro
6	MCU.SchDoc	Puertos del MCU
7	Crystals.SchDoc	Osciladores HSE y LSE
8	MCU_Power.SchDoc	Alimentación y desacoplo
9	Watchdog.SchDoc	Supervisión
10	MRAM_MR25H40.SchDoc	MRAM (M1 y M2)
11	NOR_FLASH.SchDoc	Flash Quad-SPI
12	PC104_52-52.SchDoc	Conector de apilamiento
13	Ports.SchDoc	Conectores e indicadores

VI-B. Reutilización

Se identificaron tres bloques reutilizados, con ventajas concretas:

- **Memoria MRAM**: la hoja `MRAM_MR25H40.SchDoc` se instancia dos veces (`M1` y `M2`) sobre el mismo bus SPI2, con designadores diferenciados por sufijo. Es el caso de uso directo del diseño multicanal: una corrección en la hoja se propaga automáticamente a ambas instancias, eliminando la posibilidad de divergencia entre copias.
- **Canal CAN**: `CAN1` y `CAN2` son funcionalmente idénticas y difieren únicamente en sus puertos.
- **Búfer de MISO**: el patrón `SN74LVC1G125DBVT` con pull-up de $100\,\mathrm{k\Omega}$ se repite cuatro veces, constituyendo un bloque normalizado de aislamiento de bus.

VI-C. Referencias cruzadas entre hojas

El esquemático exportado incluye referencias cruzadas automáticas en cada puerto (por ejemplo, `Top[1B]`, `MCU[4A]`), que indican la hoja y la coordenada donde continúa cada señal. Esto permite seguir una red a través de la jerarquía sin herramientas adicionales y es una ventaja directa para quien deba continuar con la implementación física.




Figura 3. Organización jerárquica del proyecto

VII. MATRIZ DE RESTRICCIONES PARA EL DISEÑO DE LA PCB

VII-A. Nota sobre el ancho de pista

Una corriente no determina por sí sola el ancho de pista: el dimensionamiento debe considerar el espesor de cobre, la capa, el incremento de temperatura admisible y la caída de tensión tolerable. Dado que el apilamiento de capas se define en la guía siguiente, en esta entrega se registra el objetivo eléctrico (caída máxima del $2\,\%$ por riel) y el cálculo geométrico queda pendiente de esa decisión.

VIII. CONDICIONES DE FABRICACIÓN

VIII-A. Criterio de selección del proveedor

Se adoptó un criterio deliberadamente conservador: en lugar de ajustar el diseño al límite de un fabricante concreto, se fijaron geometrías que quedan *dentro del servicio estándar de cualquier proveedor de prototipos en línea*. La ventaja es que el diseño no queda cautivo de un único proveedor ni de una tarifa de servicio especial, y que un cambio de fabricante entre la práctica 5 y la 6 no obliga a reenrutar.

Cuadro XIV
CONDICIONES DE FABRICACIÓN ADOPTADAS

Parámetro	Valor adoptado
Número de capas	4
Material	FR-4, Tg $\geq 150\,^{\circ}\mathrm{C}$
Espesor total	$1{,}6\,\mathrm{mm}$
Cobre en capas externas	$35\,\mu\mathrm{m}$ (1 oz)
Cobre en capas internas	$17{,}5\,\mu\mathrm{m}$ (0,5 oz)
Ancho mínimo de pista	$0{,}127\,\mathrm{mm}$ (5 mil)
Separación mínima	$0{,}127\,\mathrm{mm}$ (5 mil)
Taladro mínimo	$0{,}3\,\mathrm{mm}$
Anillo anular mínimo	$0{,}15\,\mathrm{mm}$
Distancia al borde	$0{,}3\,\mathrm{mm}$
Tipo de vía	Pasante, sin vías ciegas ni enterradas
Acabado superficial	ENIG

[Completar: nombre del proveedor consultado, enlace al servicio y fecha de consulta. Los valores de la Tabla XIV son conservadores y deben quedar confirmados contra la página de capacidades vigente.]

VIII-B. Justificación de las elecciones

VIII-B0a. Cuatro capas: Dos capas no bastan: las restricciones PCB-01 y PCB-02 exigen un plano de referencia continuo bajo los pares diferenciales CAN, y PCB-04 lo exige bajo los osciladores. Con solo dos capas, cada pista de señal interrumpiría ese plano. Seis capas no aportan ventaja en una tarjeta con únicamente dos rieles de alimentación.

VIII-B0b. ENIG en lugar de HASL: El encapsulado LQFP144 tiene un paso de $0{,}5\,\mathrm{mm}$ y los SOT-23-5 de los búferes $0{,}95\,\mathrm{mm}$. El acabado HASL deja una superficie irregular que compromete la coplanaridad en pasos finos, mientras que ENIG ofrece una superficie plana. Además, ENIG evita el estaño puro de la superficie, lo que es coherente con el criterio de no introducir riesgo de formación de filamentos metálicos en un equipo que no puede repararse.

Cuadro XIII
MATRIZ DE RESTRICCIONES (EXTRACTO; VERSIÓN COMPLETA EN LA HOJA DE CÁLCULO ANEXA)

ID	Restricción y alcance	Fuente y fundamento	Aplicación y verificación
PCB-01	Par diferencial `CAN_A_H`/`CAN_A_L`: impedancia diferencial $120\,\Omega$, longitudes apareadas	Impedancia del bus CAN; terminación de $120{,}8\,\Omega$ calculada en este informe	Directiva `Parameter Set` de par diferencial; regla de impedancia en el enrutamiento
PCB-02	Ídem para `CAN_B_H`/`CAN_B_L`	Ídem PCB-01	Ídem PCB-01
PCB-03	`C5`–`C13` a menos de $3\,\mathrm{mm}$ del pin `VDD` correspondiente	Minimización del lazo de corriente de conmutación	Nota de esquemático; verificación visual en el diseño físico
PCB-04	`Y1` y `Y2` con plano de tierra continuo bajo el componente, sin pistas conmutadas adyacentes	Nota de aplicación AN2867 de STMicroelectronics, sección de recomendaciones de trazado del oscilador	Regla de zona prohibida; verificación visual
PCB-05	Rieles `VDD_MCU` y `3V3_A`: caída máxima del $2\,\%$	Consumo máximo del OBC: $0{,}90\,\mathrm{W}$ a $3{,}3\,\mathrm{V}$, es decir $273\,\mathrm{mA}$ (Tabla XVIII de la práctica 3). El $2\,\%$ equivale a $66\,\mathrm{mV}$ de caída admisible	Clase de red con ancho mínimo; análisis de caída de tensión
PCB-06	Separación del dominio analógico (`VDDA`, `VREF`) de las señales digitales conmutadas	Filtro `C14`/`C15` descrito en este informe	Nota de esquemático; verificación visual
PCB-07	Supresores `D9`–`D11` y `D16`–`D19` junto al conector correspondiente	Protección en el punto de entrada	Nota de esquemático; verificación visual
PCB-08	`H1` y `H2` en la posición mecánica del estándar PC/104	Especificación mecánica del formato	Restricción de ubicación; contraste con el plano mecánico
PCB-09	`R25`–`R29` de $49{,}9\,\Omega$ próximas al conector JTAG	Amortiguamiento de reflexiones en el cable del programador	Nota de esquemático
PCB-10	Magnetómetro `U4` alejado de las pistas de alta corriente y del conector de pila	RNF-16 de la práctica 3: momento dipolar residual $\leq 0{,}01\,\mathrm{A\,m^2}$	Restricción de ubicación; verificación visual
PCB-11	Ancho mínimo de pista y separación: $0{,}127\,\mathrm{mm}$ (5 mil); taladro mínimo $0{,}3\,\mathrm{mm}$; anillo anular $0{,}15\,\mathrm{mm}$; distancia al borde $0{,}3\,\mathrm{mm}$	Capacidades del servicio estándar de fabricación seleccionado (Sección de condiciones de fabricación)	Regla de diseño global en el editor de PCB
PCB-12	Apilamiento de cuatro capas, FR-4, espesor total $1{,}6\,\mathrm{mm}$, cobre de $35\,\mu\mathrm{m}$ en capas externas	Necesidad de un plano de tierra continuo bajo los pares CAN y el oscilador (PCB-01, PCB-02, PCB-04)	Configuración del *layer stack* en la práctica 5

VIII-B0c. Compatibilidad verificada: El paso de $0{,}5\,\mathrm{mm}$ del LQFP144 implica pistas de aproximadamente $0{,}25\,\mathrm{mm}$ entre pads, el doble del mínimo adoptado. Los conectores PC/104 son de montaje pasante con taladros muy superiores al mínimo. **Ninguna huella del diseño se acerca a los límites de la Tabla XIV**, lo que deja margen para el enrutamiento sin recurrir a servicios especiales.

Debe verificarse explícitamente que las huellas de los encapsulados más exigentes (el LQFP144 del microcontrolador y los SOT-23-5 de los búferes) son compatibles con esas capacidades. El mínimo que un fabricante puede producir no garantiza que una geometría sea adecuada para la corriente, la señal o la temperatura del circuito.

IX. Restricciones incorporadas al esquemático

Cuadro XV
Registro del mecanismo de cada restricción

ID	Dónde queda registrada	Alcance
PCB-01	Directiva `Parameter Set` de par diferencial sobre `CAN_A_H`/`CAN_A_L`	Las dos redes del par
PCB-02	Ídem sobre `CAN_B_H`/`CAN_B_L`	Ídem
PCB-03	Nota de esquemático en `MCU_Power.SchDoc`	`C5`–`C13`
PCB-04	Nota de esquemático en `Crystals.SchDoc`	`Y1`, `Y2`
PCB-05	Clase de red de alimentación mediante directiva	`VDD_MCU`, `3V3_A`
PCB-06	Nota de esquemático	Dominio analógico
PCB-07	Nota de esquemático en `Ports.SchDoc`	`D9`–`D11`, `D16`–`D19`
PCB-08	Regla pendiente en el diseño físico	`H1`, `H2`
PCB-09	Nota de esquemático	`R25`–`R29`
PCB-10	Regla pendiente en el diseño físico	`U4`
PCB-11	Regla de diseño global en el PCB	Todo el enrutamiento
PCB-12	*Layer Stack Manager* en la práctica 5	Apilamiento

Un texto descriptivo o un parámetro libre no equivale, por sí solo, a una regla comprobable. Por eso la Tabla XV distingue tres mecanismos: las restricciones de conectividad eléctrica (PCB-01, PCB-02, PCB-05) se codifican como directivas asociadas a las redes, de modo que el compilador las transfiere al PCB; las de ubicación relativa (PCB-03, PCB-04, PCB-06, PCB-07, PCB-09) no admiten expresión como regla y permanecen como notas junto al circuito que las origina; y las puramente geométricas (PCB-08, PCB-10, PCB-11, PCB-12) se configuran directamente en el editor de PCB durante el enrutamiento.

[Verificar antes de la entrega que cada directiva declarada existe realmente en el archivo y que su alcance coincide con el de esta tabla; una directiva colocada sin conectar a la red no tiene efecto.]

X. Verificación del diseño

X-A. Comprobación automática de reglas eléctricas

La validación del proyecto (`Project >Validate PCB Project`) reportó **20 mensajes de error** del compilador. No se desactivó ninguna comprobación de forma global; cada mensaje se analizó individualmente y se clasificó en tres categorías según su origen.

Por qué la mayoría tiene baja severidad en esta etapa: Tres razones sustentan que **17 de los 20 mensajes** no comprometan el diseño:

1. **Ninguno indica una conexión incorrecta.** El compilador no reportó cortocircuitos, redes duplicadas con el mismo nombre, pines sin alimentación ni conflictos de niveles lógicos, que son los errores que sí invalidarían el circuito. Todos los mensajes se refieren a redes *incompletas*, no a redes *mal conectadas*.
2. **Una red de un solo pin es el estado normal de un recurso reservado.** La guía exige definir el tratamiento de los pines no utilizados; en el caso de entradas de ADC y de GPIO de reserva, ese tratamiento es dejarlos accesibles y sin conectar hasta que el diseño del sistema asigne su función.
3. **Los dos mensajes de salidas múltiples son el síntoma esperado de una decisión correcta.** Suprimirlos cambiando la topología degradaría el diseño; lo que procede es declarar el tipo de pin para que la herramienta modele la realidad.

Mensajes que sí requieren acción: Dos de las redes de un solo pin corresponden a interfaces que la práctica 3 especificó y que, por tanto, no son reserva sino trabajo pendiente:

- `ADC1_INP5`–`INP12` y `ADC3_INP1`–`INP4`: la interfaz **IF-02** define once canales analógicos desde los paneles (sensores de sol y NTC). Las doce entradas están disponibles en el microcontrolador pero no llegan al conector de pila.
- `I2C1_SCL` y `I2C1_SDA`: la interfaz **IF-05** define un respaldo de telemetría y telecomando por I^2C hacia la PCB-1. El bus existe en el MCU pero no sale de la tarjeta.

Las tres señales de seguridad (`RBF_OPEN`, `KS_OPEN`, `nCubeReset`) llegan al conector `H2` pero ningún pin del microcontrolador las lee. Debe decidirse si el OBC necesita conocer su estado como telemetría (en cuyo caso se asignan a GPIO de reserva) o si corresponden exclusivamente a la PCB-1 (en cuyo caso no deben figurar en el conector del OBC).




Figura 4. Evidencia de la verificación eléctrica

X-B. Revisión manual

La revisión manual entre ambos integrantes cubrió la alimentación de todos los dispositivos, la correspondencia de nombres de red entre hojas, el tratamiento de los pines no utilizados, las condiciones de arranque y de reinicio, y la correspondencia entre símbolos y huellas.

Cuadro XVI
CLASIFICACIÓN DE LOS 20 MENSAJES DEL ERC

N.º	Mensaje	Redes afectadas	Análisis y decisión
1–17	*Net has only one pin*	`ADC1_INP5–INP12`, `ADC3_INP1–INP4`, `I2C1_SCL`, `I2C1_SDA`, `KS_OPEN`, `nCubeReset`, `RBF_OPEN`	Corresponden a recursos deliberadamente reservados (Sección V-G) y a interfaces que aún no se han llevado al conector. No indican un error de cableado: la red existe, está correctamente nombrada y llega a su pin; lo que falta es su contraparte. Dos de ellas sí corresponden a interfaces especificadas y requieren resolución (ver más abajo)
18–19	*Net contains multiple Output Pins*	`SPI1_MISO` (U3-4, U5-4), `SPI2_MISO` (U7_M1-4, U7_M2-4)	**Excepción justificada.** Son precisamente los búferes de tres estados que constituyen la decisión de diseño descrita en la Tabla II. El compilador no distingue una salida de tres estados de una salida totem-pole, por lo que interpreta como conflicto lo que es exclusión garantizada por hardware: solo el búfer cuyo `nCS` está activo conduce. Se corrige declarando el tipo eléctrico del pin como *Output (tri-state)* en el símbolo, o mediante una directiva `No–ERC` localizada
20	*Net contains Input Port and Output Sheet Entry objects*	`nRESET` (puerto `nRESET` contra entrada de hoja `nRST_WD`)	Inconsistencia en la *declaración* de dirección, no en la conectividad: `nRESET` es una red de colector abierto con varios elementos capaces de imponerla (watchdog, supervisor y programador). Se corrige declarando el puerto como bidireccional

X-C. Problemas detectados y su resolución

Cuadro XVII
REGISTRO DE HALLAZGOS

Hallazgo	Acción	Estado
Tolerancia de `R14` incompatible con la nota del fabricante	Reasignar a referencia de 1 %	Acción definida
`RC1608F60R4CS` en estado *End of Life*	Seleccionar sustituto de 60,4 Ω 1 %	Por seleccionar
Polarización I^2C limita a modo estándar	Se declara modo estándar; valor se mantiene	Resuelto
Terminación CAN poblada de forma permanente	El OBC es extremo de la pila: se puebla	Resuelto
Descripciones de BOM vacías o genéricas	Completar parámetros de la librería propia	Acción definida
Periodo del watchdog excede ET-35 ($\leq$2 s)	Reducir `R14` a 6,79 kΩ	Acción definida
Sin SDRAM (ET-09), almacenamiento <2 GB (ET-10)	ET-09 reasignada a PCB-4; RNF-05 revisada a una escena	Especificación revisada
Sin señales de magnetorquer (ET-31) ni conector de cámara (IF-06)	Asignación definida sobre `PC104_GPIO`	Asignación definida

Ciclo de vida de los componentes: ActiveBOM reportó `RC1608F60R4CS` (terminación CAN, cuatro unidades) en estado *End of Life*, y `ERJ–P03F1000V` y `ERA–3AEB104V` con ciclo de vida *Unknown*. El primero debe sustituirse antes de liberar el diseño; los otros dos requieren confirmar disponibilidad. Esta revisión es una ventaja directa de haber gestionado la lista de materiales con ActiveBOM en lugar de una tabla manual.

XI. LISTA DE MATERIALES Y ANÁLISIS DE COSTOS

XI-A. Configuración empleada

La BOM consolida **38 líneas** correspondientes a **125 componentes** montados por tarjeta, sin variantes.

El único candidato a variante era la terminación CAN `R21–R24`, que solo debe poblarse en los extremos físicos del bus. **La disposición de la pila resuelve la duda**: según la Figura 3 de la práctica 3, el orden de las tarjetas de abajo hacia arriba es bahía inferior, **PCB-2 (OBC)**, PCB-1 (EPS) y PCB-3 (COM). Como el bus CAN recorre esas tres tarjetas, el OBC ocupa uno de los dos extremos físicos y la COM el otro, quedando el EPS en posición intermedia.

Decisión: la terminación se puebla en el OBC, para ambos canales. Debe comunicarse a los responsables de la PCB-1 que su tarjeta *no* debe llevar terminación, y a los de la PCB-3 que sí.

XI-B. Precios unitarios obtenidos

† Precio estimado a partir del valor de mercado típico de componentes equivalentes en encapsulado, tecnología y cantidad. ‡ Precio estimado tomando como referencia el componente análogo cotizado en el anexo de la práctica 3 (`ESQ–126–39–G–D` a USD 3,20; `TPL5110` a USD 1,10; `BMI088` a USD 8,90).

Lectura de los resultados: De las 38 líneas, **26 tienen precio de distribuidor** obtenido mediante ActiveBOM y cubren **103 de los 125 componentes**, con un subtotal de **USD 36,28 por tarjeta**. Las **12 líneas restantes** (22 componentes) se completaron con **precios estimados con fundamento**, conforme admite la guía, lo que añade **USD 51,70** y lleva el costo a precio unitario a **USD 87,98 por tarjeta**.

Cuadro XVIII
PRECIOS UNITARIOS POR LÍNEA DE BOM Y COSTO POR TARJETA

Referencia	Designadores	Cant.	Proveedor	P. unit. (USD)	Subtotal (USD)
GRM188C71A475KE11D	C1, C4	2	Arrow	0,2230	0,4460
C0603C104K5RACTU	C2, C3, C5–C13, C17, C18, C23, C24, C27_M1, C27_M2, C28, C30	19	Newark	0,0660	1,2540
GRM188R72A103KA01D	C14	1	Mouser	0,1000	0,1000
C0603C105K4RACTU	C15, C16, C25	3	Newark	0,1330	0,3990
C0603C159C1GACTU	C19, C20	2	Mouser	0,6700	1,3400
CBR06C399CAGAC	C21, C22	2	est.	0,1000†	0,2000
C0805C106K8RACTU	C26	1	Arrow	0,1824	0,1824
C0603C472K2RACTU	C29, C31	2	Avnet	0,4320	0,8640
150060RS75000	D1, D4–D8, D12–D15	10	DigiKey	0,1500	1,5000
NUP2105LT1G	D2, D3	2	Arrow	0,2925	0,5850
ESD9B5.0ST5G	D9–D11, D16–D19	7	RS	0,0200	0,1400
ESQ-126-39-G-D-001	H1, H2	2	est.	3,2000‡	6,4000
90120-0125	J1	1	DigiKey	0,7300	0,7300
M20-9990245	J2	1	Mouser	0,1200	0,1200
90120-0124	J3	1	est.	0,3000†	0,3000
53261-0771	J4	1	Arrow	0,7511	0,7511
503763-0691	J5, J6, J7	3	Newark	1,3000	3,9000
90120-0123	J8	1	Avnet	0,3216	0,3216
473460001	J9	1	RS	0,3600	0,3600
RK73B1JTTD103J	R1–R6, R14, R40, R41	9	Arrow	0,0055	0,0495
ERJ-P03F1000V	R7–R12	6	est.	0,1000†	0,6000
ERA-3AEB104V	R13	1	est.	0,1500†	0,1500
RK73B1JTTD104J	R15, R16, R18/R19/R20_M1, R18/R19/R20_M2, R35	9	Arrow	0,0117	0,1053
ERJ-3EKF3300V	R17, R30–R34, R36–R39	10	Arrow	0,0233	0,2330
RC1608F60R4CS	R21–R24	4	Arrow	0,0072	0,0288
ERJ-3EKF49R9V	R25–R29	5	Mouser	0,0240	0,1200
FSM2JSMAA	SW1	1	RS	0,0900	0,0900
STM32L496ZGT6	U0	1	Arrow	12,0500	12,0500
TPL5010QDDCTQ1	U1	1	est.	1,4000‡	1,4000
ISM330ISN	U2	1	est.	8,0000‡	8,0000
SN74LVC1G125DBVT	U3, U5, U7_M1, U7_M2	4	Arrow	0,7811	3,1244
MMC5983MA	U4	1	est.	5,0000†	5,0000
MR25H40MDF	U6_M1, U6_M2	2	est.	8,0000†	16,0000
TCAN332GDCNT	U8, U9	2	Newark	3,4200	6,8400
S25HL512TFANHI010	U10	1	est.	12,0000†	12,0000
SN74LVC2G34DRLR	U11, U12, U13	3	est.	0,3500†	1,0500
NX3215SA-32.768KHZ	Y1	1	est.	0,6000†	0,6000
NX3225GA-16.000M	Y2	1	Mouser	0,6500	0,6500
			Subtotal con precio de distribuidor (103 comp.)		36,2841
			Subtotal con precio estimado (22 comp.)		51,7000
			Costo por tarjeta a precio unitario (125 comp.)		**87,9841**

La proporción es relevante para interpretar el resultado: el $58{,}8\,\%$ del costo proviene de líneas estimadas, de modo que la cifra tiene el carácter de un orden de magnitud y no de un presupuesto de compra. Las estimaciones se concentran precisamente en los componentes de mayor valor unitario (memorias y sensores), que son los que ActiveBOM no pudo cotizar.

La distribución del costo conocido confirma una concentración marcada:

Cuadro XIX
COMPONENTES DE MAYOR INCIDENCIA SOBRE EL COSTO CONOCIDO

Componente	USD	% del subtotal
STM32L496ZGT6 (U0)	12,05	33,2
TCAN332GDCNT (U8, U9)	6,84	18,9
503763-0691 (J5–J7)	3,90	10,7
SN74LVC1G125DBVT ($\times 4$)	3,12	8,6
Subtotal de los cuatro	**25,91**	**71,4**

Cuatro líneas concentran el $71{,}4\,\%$ del costo conocido, mientras que los 76 componentes pasivos del diseño suman menos de $5\,\%$. Esto indica que cualquier esfuerzo de reducción de costos debe dirigirse al microcontrolador y a los transcep-

tores CAN, no a los pasivos.

Advertencia sobre el origen de estos precios. Los valores de la Tabla XVIII corresponden a la cantidad de producción configurada en ActiveBOM al momento de la captura, es decir, al escalón de menor volumen. Por esa razón se emplean como *precio base* y el efecto del volumen se modela aparte, mediante los factores declarados en la Tabla XX, en lugar de repetir la consulta tres veces. Esta elección hace el cálculo reproducible y auditable, a costa de sustituir los escalones reales de cada distribuidor por un modelo común.

XI-C. Análisis para los tres volúmenes

El procedimiento es el siguiente. Para cada componente i y cada tamaño de lote N:

$$Q_i = q_i \cdot N, \tag{5}$$

donde q_i es la cantidad por tarjeta. El precio unitario $p_i(Q_i)$ se toma del escalón correspondiente a Q_i, no al número de tarjetas. El costo del lote es

$$C_{\text{lote}} = \sum_i Q_i^{\text{compra}} \cdot p_i(Q_i), \tag{6}$$

donde Q_i^{compra} considera las cantidades mínimas y los múltiplos de empaque. El costo por tarjeta es C_{lote}/N, y los sobrantes deben declararse.

Modelo de escalones de cantidad adoptado: Los distribuidores publican el precio por escalones de cantidad, no de forma continua. Como no fue posible capturar los escalones reales de las 38 líneas, se adopta el siguiente modelo, declarado de forma explícita para que el cálculo sea reproducible y auditable:

Cuadro XX
FACTORES DE PRECIO POR ESCALÓN DE CANTIDAD (MODELO ADOPTADO)

Cantidad Q_i	Factor	Fundamento
$Q_i < 10$	1,00	Precio unitario capturado
$10 \le Q_i < 100$	0,85	Escalón típico de 10
$100 \le Q_i < 1000$	0,70	Escalón típico de 100
$Q_i \ge 1000$	0,55	Escalón típico de 1000

El factor se aplica sobre la cantidad total del componente ($Q_i = q_i \cdot N$), no sobre el número de tarjetas. Esto hace que, para un mismo lote, los pasivos alcancen escalones más profundos que los circuitos integrados: con $N = 10$, los 19 condensadores de 100 nF suman $Q_i = 190$ unidades y acceden al factor 0,70, mientras que el microcontrolador suma $Q_i = 10$ y solo alcanza 0,85.

Cuadro XXI
COSTO DE COMPONENTES POR TAMAÑO DE LOTE

Lote	Costo lote (USD)	USD/tarjeta	Reducción
10	743,38	74,34	referencia
100	6 114,08	61,14	−17,8 %
1000	48 391,26	48,39	−34,9 %




Figura 5. Costo de componentes por tarjeta según el volumen de producción

Análisis: El costo por tarjeta baja de USD 74,34 a USD 48,39 entre el lote de 10 y el de 1000, una reducción del 34,9 %. El descenso no es proporcional al volumen: al pasar de 10 a 100 tarjetas se gana 17,8 %, y al multiplicar por diez otra vez solo se gana 20,8 % adicional. La razón es que los escalones de cantidad se agotan: a partir de cierto volumen todos los componentes ya alcanzaron el factor más favorable del modelo y el costo por tarjeta se aplana.

Cuadro XXII
COMPONENTES DE MAYOR INCIDENCIA EN EL LOTE DE 10 TARJETAS

Componente	USD	% lote	Fte.
MR25H40MDF (×2)	136,00	18,3	est.
STM32L496ZGT6	102,42	13,8	real
S25HL512TFANHI010	102,00	13,7	est.
ISM330ISN	68,00	9,1	est.
TCAN332GDCNT (×2)	58,14	7,8	real
ESQ-126-39-G-D-001 (×2)	54,40	7,3	est.
Subtotal de los seis	**520,96**	**70,1**	

Seis líneas concentran el 70,1 % del costo del lote. Tres observaciones se derivan de ello:

1. **La redundancia de memoria es la partida individual más cara** (18,3 %, por encima del propio microcontrolador). Es un costo asumido deliberadamente a cambio de la tolerancia a fallos descrita en la Tabla II, y conviene presentarlo así y no como un exceso.
2. **Cuatro de las seis partidas dominantes tienen precio estimado**, de modo que la incertidumbre del análisis se concentra justamente donde más pesa. Cerrar esas cuatro cotizaciones reduce la incertidumbre del total mucho más que cotizar las 32 líneas restantes.

3. **Cuatro de las seis partidas dominantes tienen precio estimado**, de modo que la incertidumbre se concentra justamente donde más pesa. Cerrar esas cuatro cotizaciones reduce la incertidumbre del total mucho más que cotizar las 32 líneas restantes.
4. **Los pasivos no son el objetivo de una optimización de costos**: los 76 componentes pasivos suman menos del 5 %.

Efecto de los múltiplos de empaque: No debe presuponerse que todos los precios disminuyen con la cantidad. Los componentes pasivos se suministran en carrete, con múltiplos típicos de 5 000 o 10 000 unidades, de modo que la cantidad comprada no coincide con la necesaria. El caso más marcado del diseño ilustra el efecto:

Cuadro XXIII
SOBRANTE DEL CONDENSADOR `C0603C104K5RACTU` (19 POR TARJETA)

Lote	Necesarios	Comprados	Sobrante
10	190	5 000	4 810
100	1 900	5 000	3 100
1000	19 000	20 000	1 000

El sobrante relativo cae del 96 % al 5 % entre el lote menor y el mayor. Esto refuerza la conclusión del apartado anterior desde otro ángulo: en lotes pequeños el costo efectivo de los pasivos está dominado por el múltiplo de empaque y no por el precio unitario, mientras que en lotes grandes converge al precio de catálogo.

[Completar al cerrar las cotizaciones reales con el múltiplo de empaque efectivo de cada línea; la tabla anterior usa valores de carrete típicos como ilustración.]

Este cálculo incluye únicamente los componentes de la PCB asignada; no incorpora fabricación de la tarjeta, ensamblaje, transporte ni impuestos.

XII. ARCHIVOS EN EL REPOSITORIO

- Proyecto nativo de Altium con las trece hojas esquemáticas y las dependencias necesarias para abrirlo.
- Librerías propias editables, con símbolos y huellas verificados.
- Hojas de datos y notas de aplicación de todos los componentes.
- Matriz de restricciones, cálculos y análisis de costos en formato editable, con fórmulas.
- BOM exportada en formato tabular editable y esquemas completos en PDF.
- Evidencia de la validación del proyecto, informe final y README actualizado.

El README identifica la tarjeta, los integrantes, la versión de Altium y las instrucciones para abrir el proyecto.

XIII. CONCLUSIONES

- El aislamiento activo de las líneas MISO mediante búferes de tres estados es la decisión de mayor valor del diseño: convierte un modo de fallo intermitente y difícil de diagnosticar en una garantía por hardware, a un costo marginal de 3,12 USD por tarjeta.
- La verificación numérica de elementos aparentemente triviales reveló dos condiciones que no eran evidentes por inspección: la limitación de los buses I^2C al modo estándar y la tolerancia insuficiente de la resistencia que fija el periodo del watchdog.
- La gestión de la lista de materiales con ActiveBOM aportó información de ciclo de vida que no estaría disponible en una tabla manual, permitiendo detectar un componente en estado *End of Life* antes de liberar el diseño.
- El costo de los componentes se concentra en cuatro líneas que suman el 71,4 % del total conocido, lo que orienta cualquier esfuerzo futuro de optimización.
- Cinco especificaciones de la práctica 3 se revisaron con fundamento numérico. El caso de ET-12 es ilustrativo del aprendizaje de esta etapa: el requisito de 200 MHz se había fijado a partir de un componente candidato y no de la carga real, que incluso a 80 MHz deja más del 60 % de margen. Especificar sobre la solución en lugar de sobre la necesidad encarece el diseño sin aportar desempeño.

REFERENCIAS

[1] STMicroelectronics, "STM32L496xx Datasheet." [En línea]. Disponible en: https://www.st.com/en/microcontrollers-microprocessors/stm32l496zg.html Consultado en octubre de 2026.
[2] Texas Instruments, "TPL5010-Q1 Nano-Power System Timer with Watchdog Function." [En línea]. Disponible en: https://www.ti.com/product/TPL5010-Q1
[3] Texas Instruments, "TCAN332 3.3-V CAN Transceiver." [En línea]. Disponible en: https://www.ti.com/product/TCAN332
[4] Texas Instruments, "SN74LVC1G125 Single Bus Buffer Gate With 3-State Output." [En línea]. Disponible en: https://www.ti.com/product/SN74LVC1G125
[5] Texas Instruments, "SN74LVC2G34 Dual Buffer Gate." [En línea]. Disponible en: https://www.ti.com/product/SN74LVC2G34
[6] Everspin Technologies, "MR25H40 4 Mb Serial SPI MRAM." [En línea]. Disponible en: https://www.everspin.com/serial-mram-products Consultado en octubre de 2026.
[7] Infineon, "S25HL512T Semper Flash with Quad SPI." [En línea]. Disponible en: https://www.infineon.com/cms/en/product/memories/nor-flash/ Consultado en octubre de 2026.
[8] STMicroelectronics, "AN2867: Oscillator design guide for STM8AF/AL/S, STM32 MCUs and MPUs." [En línea]. Disponible en: https://www.st.com/resource/en/application_note/an2867.pdf Consultado en octubre de 2026.
[9] Altium, "Multi-sheet and Hierarchical Designs." [En línea]. Disponible en: https://www.altium.com/documentation/altium-designer/multi-sheet-hierarchical-designs
[10] Altium, "Design Reuse." [En línea]. Disponible en: https://www.altium.com/documentation/altium-designer/design-reuse
[11] Altium, "Working with Directives on a Schematic." [En línea]. Disponible en: https://www.altium.com/documentation/altium-designer/directives-schematic
[12] Altium, "Defining, Scoping and Managing PCB Design Rules." [En línea]. Disponible en: https://www.altium.com/documentation/altium-designer/pcb-design-rules

APÉNDICE

- **Anexo A**: esquemáticos completos exportados en PDF (13 hojas).
- **Anexo B**: BOM exportada en formato tabular editable, con precios, proveedores y fecha de consulta.

- **Anexo C**: matriz de restricciones completa y cálculos en hoja de cálculo.
- **Anexo D**: evidencia de la validación del proyecto.