



INSTITUTO POLITÉCNICO NACIONAL

---

---

ESCUELA SUPERIOR DE CÓMPUTO

TRANSISTOR DE EFECTO DE CAMPO (FET)

ELECTRÓNICA ANALÓGICA

ALUMNO:

RAMÍREZ COTONIETO LUIS FERNANDO

PROFESOR:

OSCAR CARRANZA CASTILLO

Fecha: 22 de Abril de 2021

# Índice

<b>1. Introducción</b>	<b>2</b>
<b>2. Antecedentes e inicios</b>	<b>2</b>
<b>3. Generalidades de los FET</b>	<b>3</b>
3.1. Combinación de portadores . . . . .	3
3.1.1. Elementos o terminales . . . . .	4
3.2. Zonas de funcionamiento . . . . .	4
3.2.1. Características de salida . . . . .	5
3.3. Aplicaciones . . . . .	5
3.4. Parámetros . . . . .	5
3.5. Ecuación de Shockley . . . . .	6
<b>4. Transistor de Efecto de Campo de Juntura</b>	<b>6</b>
4.1. Generalidades del JFET . . . . .	6
4.2. Diferencia en polarización entre el JFET canal N y canal P . . . . .	7
4.3. Curva característica . . . . .	7
<b>5. Transistores de Campo de Puerta Aislada (MOSFET o IGFET)</b>	<b>7</b>
5.1. Estructuras MOS . . . . .	7
5.2. Transistores MOS: Tipos y símbolos . . . . .	8
5.2.1. Tipos . . . . .	8
5.2.2. Símbolos . . . . .	9
5.3. Curva característica . . . . .	9
5.3.1. Región de corte . . . . .	10
5.3.2. Región óhmica . . . . .	10
5.3.3. Región de Saturación . . . . .	10
5.3.4. Región de Ruptura . . . . .	10
<b>6. Ventajas y desventajas del FET</b>	<b>11</b>
6.1. Ventajas . . . . .	11
6.2. Desventajas . . . . .	11
<b>7. Clasificación según el método de aislamiento entre el canal y la puerta</b>	<b>11</b>
<b>8. Bibliografía</b>	<b>12</b>

# Transistor de Efecto de Campo (FET)

## Electrónica Analógica

### 1. Introducción

Los transistores de efecto de campo (FET) son dispositivos de tres terminales: FUENTE (Source), DRENAJE (Drain) y PUERTA (Gate) que trabajan controlando la corriente entre drenaje y fuente a través del campo eléctrico establecido mediante la tensión aplicada al terminal de puerta.

Algunos tipos de FET presentan facilidades en cuanto a su integración en áreas pequeñas y se utilizan especialmente en altas escalas de integración (LSI o VLSI), con un amplio desarrollo para circuitos digitales (microprocesadores, memorias, etc.) y un permanente avance en su utilización en circuitos integrados de aplicación analógica. Teniendo en cuenta que pueden llegar a manejar más de 10 A de corriente se utilizan en diversas aplicaciones en reemplazo del transistor bipolar, dando un alto rendimiento en circuitos relativamente simples. El FET es un dispositivo cuyo funcionamiento puede ser asimilado al de una fuente de corriente controlada por tensión y presenta las siguientes características:

- es un dispositivo unipolar, tiene un único tipo de portadores.
- presenta alta impedancia de entrada. La corriente de entrada es prácticamente nula ( $I_G$ ).
- tiene un bajo producto ganancia-ancho de banda.
- es de fácil fabricación e integración.

En principio son dispositivos simétricos, o sea bidireccionales, no hay distinción entre los terminales de drenaje y fuente, salvo por el sentido de circulación de corriente. Se toma como convención que la corriente es positiva cuando circula de drenaje a fuente.

### 2. Antecedentes e inicios

El físico austro-húngaro Julius Lilienfeld solicitó en Canadá en el año 1925 una patente para un método y un aparato para controlar corrientes eléctricas, que se considera el antecesor de los actuales transistores de efecto de campo. Lilienfeld también solicitó patentes en los Estados Unidos en los años 1926 y 1928, pero no publicó artículo alguno de investigación sobre sus dispositivos, ni sus patentes citan algún ejemplo específico de un prototipo de trabajo. Debido a que la producción de materiales semiconductores de alta calidad aún no estaba disponible por entonces, las ideas de Lilienfeld sobre amplificadores de estado sólido no encontraron un uso práctico en los años 1920 y 1930.

En 1948, fue patentado el primer transistor de contacto de punto por el equipo de los estadounidenses Walter Houser Brattain y John Bardeen, y de manera independiente, por los alemanes Herbert Mataré y Heinrich Welker, mientras trabajaban en la Compagnie des Freins et Signaux, una subsidiaria francesa de la estadounidense Westinghouse, pero al darse cuenta estos últimos de que los científicos de Laboratorios Bell ya habían inventado el transistor antes que ellos, la empresa se apresuró a poner en producción su dispositivo llamado transistron para su uso en la red telefónica de Francia.

En 1951, William Shockley solicitó la primera patente de un transistor de efecto de campo, tal como se declaró en ese documento, en el que se mencionó la estructura que ahora posee. Al año siguiente, George Clement Dacey e Ian Ross, de los Laboratorios Bell, tuvieron éxito al fabricar este dispositivo, cuya nueva patente fue solicitada el 31 de octubre de 1952. El primer MOSFET fue construido por el coreano-estadounidense Dawon Kahng y el egipcio Martin Atalla, ambos ingenieros de los Laboratorios Bell, en 1960.

### 3. Generalidades de los FET

El transistor de efecto campo (Transistor o FET, en inglés) es en realidad una familia de transistores que se basan en el campo eléctrico para controlar la conductividad de un canal.<sup>en</sup> un material semiconductor. Los FET pueden plantearse como resistencias controladas por diferencia de potencial.

La mayoría de los FET están hechos usando lastécnicas de procesamiento de semiconductores habituales, empleando la oblea mono cristalina semiconductor como la región activa o canal. La región activa de los TFT (transistores de película fina) es una película que se deposita sobre un sustrato (usualmente vidrio, puesto que la principal aplicación de los TFT es como pantallas de cristal líquido o LCD).

La figura indica la convención de signos utilizada para las tensiones y la corriente en los transistores de efecto de campo.




Figura 1: Convención de signos

Hay dos variedades fundamentales de FET:

- El transistor de efecto de campo de juntura (JFET)
- El transistor de efecto de campo de compuerta aislada (IGFET), o más comúnmente transistor de efecto de campo de metal-óxido-semiconductor (MOSFET).

Ambos están disponibles en dos clases (canal N y canal P).

Dentro de los MOSFET se distinguen los de enriquecimiento o normalmente abiertos y los de empobrecimiento o normalmente en conducción.




Figura 2: Simbología

#### 3.1. Combinación de portadores

Puesto que hay una tensión positiva entre el drenador y el surtidor, los electrones fluyen desde el surtidor al drenador (o viceversa según la configuración del mismo), aunque se tiene que notar que también fluye una corriente despreciable entre el surtidor (o drenador) y la puerta, ya que el diodo formado por la unión canal – puerta, está polarizado inversamente.

En el caso de un diodo polarizado en sentido inverso, donde inicialmente los huecos fluyen hacia la terminal negativa de la batería y los electrones del material N, fluyen hacia el terminal positivo de la misma.

Lo anteriormente dicho se puede aplicar al transistor FET, en donde, cuando se aumenta  $V_{DS}$  aumenta una región con empobrecimiento de cargas libres.




Figura 3: Combinación de portadores

### 3.1.1. Elementos o terminales

Un transistor de efecto campo (FET) típico está formado por una barrita de material p ó n, llamada canal, rodeada en parte de su longitud por un collar del otro tipo de material que forma con el canal una unión p-n. En los extremos del canal se hacen sendas conexiones óhmicas llamadas respectivamente sumidero (d-drain) y fuente (s-source), más una conexión llamada puerta (g-gate) en el collar.




Figura 4: Elementos y terminales

### 3.2. Zonas de funcionamiento

La curva característica del FET define con precisión como funciona este dispositivo. En ella distinguimos tres regiones o zonas importantes:

- **ZONA ÓHMICA o LINEAL:** En esta zona el transistor se comporta como una resistencia variable dependiente del valor de  $V_{GS}$ . Un parámetro que aporta el fabricante es la resistencia que presenta el dispositivo para  $V_{DS}=0$  ( $r_{ds\ on}$ ), y distintos valores de  $V_{GS}$ .
- **ZONA DE SATURACIÓN:** En esta zona es donde el transistor amplifica y se comporta como una fuente de corriente gobernada por  $V_{GS}$ .
- **ZONA DE CORTE:** La intensidad de drenador es nula ( $I_D=0$ ).

Como en los transistores bipolares existen tres configuraciones típicas: Surtidor común (SC), Drenador común (DC) y Puerta común (PC). La más utilizada es la de surtidor común que es la equivalente a la de emisor común en los transistores bipolares. Las principales aplicaciones de este tipo de transistores se encuentran en la amplificación de señales débiles. A diferencia del transistor BJT, los terminales drenador y surtidor del FET pueden intercambiar sus papeles sin que se altere apreciablemente la característica V-I (se trata de un dispositivo simétrico).




Figura 5: Zonas de funcionamiento

### 3.2.1. Características de salida

Al variar la tensión entre drenador y surtidor varia la intensidad de drenador permaneciendo constante la tensión entre puerta y surtidor. En la zona óhmica o lineal se observa como al aumentar la tensión drenador surtidor aumenta la intensidad de drenador. En la zona de saturación el aumento de la tensión entre drenador y surtidor produce una saturación de la corriente de drenador que hace que esta sea constante. Cuando este transistor trabaja como amplificador lo hace en esta zona. La zona de corte se caracteriza por tener una intensidad de drenador nula. La zona de ruptura indica la máxima tensión que soportará el transistor entre drenador y surtidor. Es de destacar que cuando la tensión entre puerta y surtidor es cero la intensidad de drenador es máxima.

### 3.3. Aplicaciones

APLICACIÓN	PRINCIPAL VENTAJA	USOS
Aislador o separador (buffer)	Impedancia de entrada alta y de salida baja	Uso general, equipo de medida, receptores
Amplificador de RF	Bajo ruido	Sintonizadores de FM, equipo para comunicaciones
Mezclador	Baja distorsión de intermodulación	Receptores de FM y TV, equipos para comunicaciones
Amplificador con CAG	Facilidad para controlar ganancia	Receptores, generadores de señales
Amplificador cascodo	Baja capacidad de entrada	Instrumentos de medición, equipos de prueba
Troceador	Ausencia de deriva	Amplificadores de cc, sistemas de control de dirección
Resistor variable por voltaje	Se controla por voltaje	Amplificadores operacionales, órganos electrónicos, controlas de tono
Amplificador de baja frecuencia	Capacidad pequeña de acoplamiento	Audífonos para sordera, transductores inductivos
Oscilador	Mínima variación de frecuencia	Generadores de frecuencia patrón, receptores
Circuito MOS digital	Pequeño tamaño	Integración en gran escala, computadores, memorias

Cuadro 1: Tabla de usos

### 3.4. Parámetros

La corriente de sumidero  $I_d$  es función tanto de la tensión de sumidero  $V_{ds}$  como de la puerta  $V_{gs}$ . Como la unión está polarizada inversamente, se supone que la corriente de puerta es nula, con lo que se puede escribir:

$$I_g = 0$$

$$I_d = (V_{ds}, V_{gs})$$

En la zona de estricción (saturación) en que las características son casi rectas (en el gráfico, son horizontales, pero en realidad tienen una pendiente positiva) se puede escribir la respuesta del transistor para pequeños incrementos de  $V_{ds}$  y  $V_{gs}$  en esta forma:

$$I_d = \frac{\partial I_d}{\partial V_{ds}} \cdot V_{ds} + \frac{\partial I_d}{\partial V_{gs}} \cdot V_{gs}$$

$$I_d = \frac{1}{r_d} \cdot V_{ds} + g_m \cdot V_{gs}$$

El parámetro  $r_d$  se llama resistencia diferencial del sumidero del FET, y es la inversa de la pendiente de la curva. Que como en el gráfico, dicha pendiente es cero (en la realidad, como he dicho antes existe algo de pendiente), entonces la  $r_d$  es infinita (muy grande).

El parámetro  $g_m$  se le denomina conductancia mutua o transconductancia, y es igual a la separación vertical entre las características que corresponden a diferencias de valor de  $V_{gs}$  de 1 voltio.

### 3.5. Ecuación de Shockley

La ecuación del diodo de Shockley es el modelo matemático más empleado para el estudio del diodo. Nombrada así en honor a William Bradford Shockley, la ecuación permite aproximar el comportamiento del diodo en la mayoría de las aplicaciones. La ecuación que relaciona la intensidad de corriente y la diferencia de potencial.




Figura 6: Ecuación de Shockley

Donde:

- $V_p$  es la tensión de puerta que produce el corte en el transistor FET.
- $I_{DSS}$  es la corriente máxima de drenador que circula por el transistor, al aumentar  $V_{DS}$ , cuando la polarización de la puerta es  $V_{GS} = 0$  vol

## 4. Transistor de Efecto de Campo de Juntura

### 4.1. Generalidades del JFET

Un JFET es básicamente una barra semiconductora (tipo N o P), con contactos óhmicos en sus extremos identificados como drenaje (D) y fuente (S), que forma un canal en el medio de la difusión (P o N) de puerta (G). La tensión aplicada a la puerta controla la conducción entre el drenaje y la fuente al modular el ancho del canal. En principio es un dispositivo simétrico, o sea bidireccional, no hay distinción entre drenaje y fuente salvo por el sentido de circulación de corriente. En general se construye para que la capacidad de puerta - drenaje (CGD) sea menor que la capacidad de puerta - fuente (CGS), esto hace una diferencia entre ambos terminales por la cual el fabricante identifica el drenaje y la fuente. Entre la puerta y el canal se genera una juntura PN que se mantiene en polarización inversa para el funcionamiento del dispositivo, en consecuencia se producen dos efectos:

- Formación de una zona de carga espacial que se extiende más en la parte menos dopada (el canal) y que es función de la tensión inversa aplicada.
- Elevada impedancia de puerta (la de un diodo polarizado inversamente) que se traduce en la elevada impedancia de entrada que presenta el dispositivo.

El JFET nunca opera con la puerta polarizada directamente, o sea que no hay circulación de corriente por ese terminal, salvo la corriente de fuga.




Figura 7: Estructura básica de JFET canal N y símbolos utilizados

## 4.2. Diferencia en polarización entre el JFET canal N y canal P

### En el transistor canal N:

- El Voltaje VDD tiene el terminal positivo hacia el terminal “D” (Drenaje) y el terminal negativo al terminal “S” (Fuente) del transistor.
- El voltaje VGG tiene el terminal positivo hacia el terminal “S” (Fuente) y el terminal negativo al terminal “G” (Compuerta) del transistor. La corriente  $I_G = 0$ .

### En el transistor canal P:

- El Voltaje VDD tiene el terminal negativo hacia el terminal “D” (Drenaje) y el terminal positivo al terminal “S” (Fuente) del transistor.
- El voltaje VGG tiene el terminal negativo hacia el terminal “S” (Fuente) y el terminal positivo al terminal “G” (Compuerta) del transistor. La corriente  $I_G = 0$ .

## 4.3. Curva característica

Este gráfico muestra que pasa al aumentar el voltaje  $V_{ds}$  (voltaje Drenador – Fuente), para un  $V_{gs}$  fijo (voltaje de compuerta fijo):




Figura 8: Curvas características del JFET para varios valores de  $V_{gs}$

- La corriente aumenta rápidamente (se comporta como una resistencia) hasta llegar a un punto de voltaje de estrangulación.
- Desde el punto A la corriente se mantiene casi constante hasta llegar a un punto.
- Entra en la región de ruptura o ruptura), desde donde la corriente aumenta rápidamente hasta que el transistor se destruye.

Si ahora se repite este gráfico para diferentes voltajes de compuerta a surtidor ( $V_{gs}$ ), se obtiene un conjunto de gráficos. Los valores son para  $V_{gs}$  son “0” voltios o valores negativos. Si  $V_{ds}$  es 0 voltios, por el transistor no circulará ninguna corriente. (ver gráfico anterior). Para saber cual es el valor de la corriente se utiliza la fórmula de la curva característica de transferencia del JFET, la fórmula es:  $I_D = I_{DSS} [1 - (V_{gs} / V_{gs(off)})]$ .

## 5. Transistores de Campo de Puerta Aislada (MOSFET o IGFET)

### 5.1. Estructuras MOS

Una estructura MOS básica está formada por cuatro capas: una de conductor (metal), una de aislante (dióxido de silicio,  $SiO_2$ ), una de semiconductor (silicio tipo P o N) y una segunda capa de conductor (metal). Ambas capas de metal funcionan como electrodos donde se conecta la alimentación, en este caso una tensión referida a masa. La configuración se comporta como un capacitor cuyo valor está dado en la ecuación. La zona del sustrato P que queda entre la región R (bajo el electrodo superior) y el electrodo inferior equivale a una resistencia. En definitiva, la estructura equivale a un capacitor de pérdida.

$$C = \epsilon_{OX} A / l$$

donde  $C = \epsilon_{OX}$  permite permeabilidad de  $SiO_2$



$$\varepsilon_{OX} = \varepsilon_O + K_{OX}$$

A: área del electrodo superior

$\ell$ : espesor de la capa de  $\text{SiO}_2$ .




Figura 9: Estructura MOS básica // Capacidad de una estructura MOS

Si  $v$  es una tensión negativa, el campo eléctrico creado a través del dióxido de silicio atraerá las cargas móviles de la zona P (huecos) hacia la región  $r$  bajo el electrodo superior. Se produce un almacenamiento de cargas negativas en ese electrodo y de cargas positivas en la zona  $r$ . Si ahora se considera  $v$  una tensión positiva, el campo eléctrico formado repelerá los huecos móviles y la zona  $r$  quedará libre de ellos apareciendo una carga espacial negativa en la zona de vaciamiento, comportándose la estructura como un capacitor variable. A medida que la tensión aplicada crece, se ensancha la zona de vaciamiento, incrementándose el valor efectivo de  $\ell$  y disminuyendo el valor de la capacidad. Si se aumenta aún más la tensión, tal que el campo creado sea lo suficientemente fuerte para atraer los electrones generados por efecto térmico hacia la zona  $r$ , se producirá una acumulación de cargas negativas en esa zona. El largo efectivo  $\ell$  vuelve a tener el valor original (espesor  $\text{SiO}_2$ ), la capacidad retoma el valor constante obtenido al aplicar una tensión negativa. La zona  $r$  se transformó en una zona tipo N por efecto del campo eléctrico, o sea se produjo una inversión de la zona adyacente al electrodo superior.

## 5.2. Transistores MOS: Tipos y símbolos

### 5.2.1. Tipos

Los MOS son transistores de efecto de campo de compuerta aislada realizados con una estructura de Metal-Oxido-Semiconductor. Tienen la puerta eléctricamente aislada del resto del dispositivo por una capa de dióxido de silicio, por ello se los identifica como IG-FETs (FETs de puerta aislada). En la estructura, hay dos zona N+ (fuertemente dopadas) en el material tipo P. Llamaremos a la zona de la izquierda FUENTE (S) y a la de la derecha DRENAJE (D), al electrodo sobre el canal PUERTA (G) y al cuerpo del semiconductor SUSTRATO (B). La puerta está aislada




Figura 10: Estructura de un transistor MOS de canal N de enriquecimiento

del resto del dispositivo por la capa de óxido, de manera que no haya prácticamente conducción de corriente por ese terminal ( $i_G = 0$ ), resultando la impedancia vista desde la puerta muy grande (del orden de  $10^9$  o más). El dispositivo no presenta el canal preformado, necesita una tensión de puerta para generar el canal y permitir la circulación de corriente, es un transistor MOS de canal N (N-MOS). En forma análoga puede fabricarse un transistor MOS de

canal P sobre un sustrato N (P-MOS). Estos transistores que no tienen el canal preformado funcionan en modo de enriquecimiento y se los identifica como MOSFET de enriquecimiento (normalmente cortados). Es posible construir transistores MOS que tengan el canal preformado, o sea que permitan la circulación de corriente aún con tensión de puerta-fuente nula. En este caso se está en presencia de MOS de AGOTAMIENTO O EMPOBRECIMIENTO (normalmente en conducción). Este efecto se obtiene sí, por ejemplo, se introduce una zona N (canal preformado)




Figura 11: Estructura N-MOS de empobrecimiento

conectando drenaje y fuente tipo N con mayor dopaje ( $N+$ ) de un dispositivo N-MOS. En consecuencia, no es necesaria la aplicación de un campo eléctrico para producir la inversión de la zona, el canal de conducción ya está formado. Si la tensión de puerta-fuente es mayor que la tensión de estrangulamiento del canal ( $V_T$ ) pero menor o igual a cero, el MOSFET de empobrecimiento se comporta como un JFET de igual polaridad, si la tensión de puerta-fuente es mayor que cero su funcionamiento es similar al de un MOSFET de enriquecimiento.

### 5.2.2. Símbolos




Figura 12: Símbolos para los transistores MOS y convenciones de signos para transistores y corriente




Figura 13: Símbolo indistinto para MOSFET de enriquecimiento/empobrecimiento

### 5.3. Curva característica

Cuando ya existe canal inducido y  $V_{DS}$  va aumentando, el canal se contrae en el lado del Drenador, ya que la diferencia de potencial Puerta-canal es en ese punto, más baja y la zona de transición más ancha. Es decir, siempre que exista canal estaremos en región óhmica y el dispositivo presentará baja resistencia.




Figura 14: Símbolo indistinto para MOSFET de enriquecimiento/empobrecimiento

La operación de un transistor MOSFET se puede dividir en tres regiones de operación diferentes, dependiendo de las tensiones en sus terminales. Para un transistor MOSFET N de enriquecimiento se tienen las siguientes regiones: región de corte, región óhmica y región de saturación.

### 5.3.1. Región de corte

El transistor estará en esta región, cuando  $V_{GS} < V_t$ . En estas condiciones el transistor MOSFET, equivale eléctricamente a un circuito abierto, entre los terminales del Drenador-Surtidor. De acuerdo con el modelo básico del transistor, en esta región, el dispositivo se encuentra apagado. No hay conducción entre Drenador y Surtidor, de modo que el MOSFET se comporta como un interruptor abierto.

### 5.3.2. Región óhmica

Cuando un MOSFET está polarizado en la región óhmica, el valor de  $R_{DS(on)}$  viene dado por la expresión:

$$V_{DS(on)} = I_{D(on)} \times R_{DS(on)}$$

En todas las hojas de datos, asocian el valor de  $R_{DS(on)}$  a una corriente de Drenaje ( $I_D$ ) específica y el voltaje Puerta-Surtidor.

### 5.3.3. Región de Saturación

El transistor MOSFET entra en esta zona de funcionamiento cuando la tensión entre el Drenador y el Surtidor ( $V_{DS}$ ) supera un valor fijo denominado tensión de saturación ( $V_{DS(sat)}$ ) Drenador-Surtidor; este valor viene determinado en las hojas características proporcionadas por el fabricante. En esta zona, el MOSFET mantiene constante su corriente de Drenador ( $I_D$ ), independientemente del valor de tensión que haya entre el Drenador y el Surtidor ( $V_{DS}$ ). Por lo tanto, el transistor equivale a un generador de corriente continua de valor  $I_D$ . Es decir; el MOSFET estará en esta región, cuando:

$$V_{GS} > V_t \text{ y } V_{DS} > (V_{GS} - V_t).$$

### 5.3.4. Región de Ruptura

Esta zona apenas se utiliza porque el transistor MOSFET pierde sus propiedades semiconductoras y se puede llegar a romper el componente físico. La palabra ruptura hace referencia a que se rompe la unión semiconductor de la parte del terminal del drenador.

Los transistores unipolares están limitados en tres magnitudes eléctricas:

- **En tensión:** no se puede superar el valor máximo de tensión entre la puerta y el surtidor. Este valor se denomina  $BV_{gs}$ . Tampoco se puede superar un valor máximo de tensión entre el drenador y el surtidor denominado  $BV_{ds}$ .
- **En corriente:** no se puede superar un valor de corriente por el drenador, conocido como  $I_{dmax}$ .
- **En potencia:** este límite viene marcado por  $P_{dmax}$ , y es la máxima potencia que puede disipar el componente.

## 6. Ventajas y desventajas del FET

### 6.1. Ventajas

1. Son dispositivos sensibles a la tensión con alta impedancia de entrada (del orden de  $10^7 \Omega$ ). Como esta impedancia de entrada es considerablemente mayor que la de los BJT, se prefieren los FET a los BJT para la etapa de entrada de un amplificador multietapa.
2. Los FET generan un nivel de ruido menor que los BJT.
3. Los FET son más estables con la temperatura que los BJT.
4. Los FET son, en general, más fáciles de fabricar que los BJT pues suelen requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un mayor número de dispositivos en un circuito integrado (es decir, puede obtener una densidad de empaque mayor).
5. Los FET se comportan como resistores variables controlados por tensión para valores pequeños de tensión de drenaje a fuente.
6. La alta impedancia de entrada de los FET les permite almacenar carga el tiempo suficiente para permitir su utilización como elementos de almacenamiento.
7. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.

### 6.2. Desventajas

1. Los FET exhiben una respuesta en frecuencia pobre debido a la alta capacitancia de entrada.
2. Algunos tipos de FET presentan una linealidad muy pobre.
3. Los FET se pueden dañar al manejarlos debido a la electricidad estática.

## 7. Clasificación según el método de aislamiento entre el canal y la puerta

- El MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) usa un aislante (normalmente  $\text{SiO}_2$ ).
- El JFET (Junction Field-Effect Transistor) usa una unión p-n.
- El MESFET (Metal-Semiconductor Field Effect Transistor) substituye la unión PN del JFET con una barrera Schottky.
- En el HEMT (High Electron Mobility Transistor), también denominado HFET (heterostructure FET), la banda de material dopada con "huecos" forma el aislante entre la puerta y el cuerpo del transistor.
- Los MODFET (Modulation-Doped Field Effect Transistor).
- Los IGBT (Insulated-gate bipolar transistor) es un dispositivo para control de potencia. Son comúnmente usados cuando el rango de voltaje drenaje-fuente está entre los 200 a 3000V. Aún así los Power MOSFET todavía son los dispositivos más utilizados en el rango de tensiones drenaje-fuente de 1 a 200V.
- Los FREDFET es un FET especializado diseñado para otorgar una recuperación ultra rápida del transistor.
- Los DNAFET es un tipo especializado de FET que actúa como biosensor, usando una puerta fabricada de moléculas de ADN de una cadena para detectar cadenas de ADN iguales.

## 8. Bibliografia

- Shockley, W. (1952). A unipolar "field-effect" transistor. Proceedings of the IRE, 40(11), 1365-1376.
- Nishizawa, J. I., Terasaki, T., Shibata, J. (1975). Field-effect transistor versus analog transistor (static induction transistor). IEEE Transactions on Electron Devices, 22(4), 185-197.
- Dacey, G. C., Ross, I. M. (1955). The field effect transistor. Bell System Technical Journal, 34(6), 1149-1189.
- Ruch, J. G. (1972). Electron dynamics in short channel field-effect transistors. IEEE Transactions on Electron Devices, 19(5), 652-654.
- Chuang, P., Ho, S. C., Smith, L. W., Sfigakis, F., Pepper, M., Chen, C. H., ... Chen, T. M. (2015). All-electric all-semiconductor spin field-effect transistors. Nature nanotechnology, 10(1), 35-39.
- Mead, C. A. (1966). Schottky barrier gate field effect transistor. Proceedings of the IEEE, 54(2), 307-308.
- Ihantola, H. K. J., Moll, J. L. (1964). Design theory of a surface field-effect transistor. Solid-State Electronics, 7(6), 423-430.
- Ayasli, Y. (1989). Field effect transistor circulators. IEEE Transactions on Magnetics, 25(5), 3242-3247.