



ESCUELA SUPERIOR DE CÓMPUTO

ACTIVIDAD 4: REGISTROS CON FLIP-FLOP JK

DISEÑO DE SISTEMAS DIGITALES

ALUMNO:

RAMÍREZ COTONIETO LUIS FERNANDO

Profesor:

Testa Nava Alexis

Fecha: 28 de Marzo de 2021



Actividad 4: Registros con Flip-Flop JK

Diseño de Sistemas Digitales

1. Entrada Serie - salida Serie (Con JK)




Figura 1: Entrada Serie - salida Serie (Con JK)

Para acceder a la simulación esn falstad da click AQUÍ. El código en vhdl ess correspondiente a:

```
library ieee;
1
   use ieee.std_logic_1164.all;
2
3
   entity serieserie is
4
5
     Port (j,k,clk: in std_logic;
        q,qn:out std_logic);
6
   end serieserie;
7
8
   architecture funcionamiento of serieserie is
9
10
   signal q0,q1,q2,q3,q4:std_logic;
   begin
11
     process(clk,j,k)
12
     begin
13
        if(clk='1' and clk'event)then
14
          q0 \le (not k and q0) or (not q0 and j);
15
          q1 \le (not k and q0) or (not q0 and j);
16
          q2 \le (not k and q1) or (not q1 and j);
17
          q3 \le (not k and q0) or (not q2 and j);
18
          q4 \le (not k and q3) or (not q3 and j);
19
          q \le (not k and q4) or (not q4 and j);
20
          qn <= not q;
21
22
        end if;
     end process;
23
24
   end funcionamiento;
```

2. Entrada Serie - salida Paralelo (Con JK)




Figura 2: Entrada Serie - salida Paralelo (Con JK)

Para acceder a la simulación esn falstad da click AQUÍ. El código en vhdl ess correspondiente a:

```
ibrary ieee;
2
    use ieee.std_logic_1164.all;
3
    entity paralelo is
4
       Port (j,k,clk: in std_logic;
5
          q:inout std_logic_vector(4 downto 0));
6
    end paralelo;
7
    architecture funcionamiento of paralelo is
8
    begin
9
       process(clk,q,j,k)
10
11
       begin
12
          if(clk='1' and clk'event)then
             q(0) \le (\text{not } k \text{ and } q(0)) \text{ or (not } q(0) \text{ and } j);
13
             q(1) \le (\text{not } k \text{ and } q(0)) \text{ or (not } q(0) \text{ and } j);
14
             q(2) \le (\text{not } k \text{ and } q(1)) \text{ or } (\text{not } q(1) \text{ and } j);
15
             q(3) \le (\text{not } k \text{ and } q(2)) \text{ or (not } q(2) \text{ and } j);
16
             q(4) \le (\text{not } k \text{ and } q(3)) \text{ or } (\text{not } q(3) \text{ and } j);
17
          end if;
18
19
       end process;
    end funcionamiento;
20
```