



ESCUELA SUPERIOR DE CÓMPUTO

PRÁCTICA 2: REGISTROS

DISEÑO DE SISTEMAS DIGITALES

ALUMNO:

RAMÍREZ COTONIETO LUIS FERNANDO

Profesor:

Testa Nava Alexis

Fecha: 12 de Abril de 2021



Práctica 2: Registros

Diseño de Sistemas Digitales

1. Desarrollo Experimental

Para esta práctica se programó un registro simple cuyas operaciones eran carga, retención, corrimiento a la izquierda y corrimiento a la derecha. Como base a esto, se nos brindó el siguiente diagrama con la siguiente información:



Figura 1: Registro

Más adelante se nos dió la asignación de pines de la GAL22V10, para poder comprender mejor el funcionamiento de esta, se hizo busqueda de la datasheet:




Figura 2: Datasheet de la GAL22V10

Se encontró que su equivalente en el simulador PROTEUS es la AM22V10, por lo que se empezó a trabajar en el diseño partiendo de las entradas:

Figura 3: Asignación de pines de la GAL22V10

El circuito desarrollado en PROTEUS de primera vista se vió de la siguiente manera:




Figura 4: Simulación del circuito

Para este punto lo que procedía era el desarrollo de un codigo en VHDL que nos permitiera controlar el resgistro creado para poder visualizar su funcionamiento.

1.1. Código

```
1
   library ieee;
   use ieee.std_logic_1164.all;
2
3
   --ENTIDAD
4
   entity Prac2 is port(
5
     clr, clk, ES: in std_logic;
6
7
     D: in std_logic_vector(6 downto 0);
     --ENTRADAS
8
     Q: inout std_logic_vector(6 downto 0);
9
     --ENTRADAS Y SALIDAS
10
     OP: in std_logic_vector(1 downto 0)
11
     --OPERADOR DEL MUX
```

```
13 );
   --ASIGNACION DE PINES
14
   attribute pin_numbers of Prac2: entity is
15
     "Q(0):14 Q(1):15 Q(2):16 Q(3):17 Q(4):18 Q(5):19 Q(6):20 "
16
     & "D(0):9 D(1):8 D(2):7 D(3):6 D(4):5 D(5):4 D(6):3 "
17
     & "OP(0):10 OP(1):11 "
18
     & "clk:1 ES:2 clr:13";
19
20
   end Prac2;
21
22
   --ARQUITECTURA
23
24
   architecture aPrac2 of Prac2 is
   signal aux: std_logic_vector(6 downto 0);
25
   --signal SAL: std_logic;
26
27
   begin
28
     process(clr,clk,Q,OP,D,ES)
     begin
29
       if(clr= '1') then
30
          Q <= "0000000";
31
        elsif(rising_edge(clk)) then
32
33
           Q \le aux;
     end if;
34
35
        --MUX
36
37
        case (OP) is
          when "00" => --carga
38
            for i in 0 to 6 loop
39
              aux(i)<=d(i);
40
            end loop;
41
          when "01" => --retencion
42
            for i in 0 to 6 loop
43
              aux(i)<=Q(i);
44
45
            end loop;
          when "10" => --corrimiento a la izquierda
46
            for i in 0 to 6 loop
47
48
              if (i>0) then
                 aux(i) <= Q(i-1);
49
50
                 else
                 aux(i) \le ES;
51
52
              end if;
53
            end loop;
54
          when others => --corrimiento a la derecha
              for i in 0 to 6 loop
55
              if (i<6) then
56
                aux(i) <= Q(i+1);
57
                 else
58
                aux(i) <= ES;</pre>
59
60
              end if;
            end loop;
61
62
           end case;
     end process;
63
64
   end aPrac2;
```

De esto obtenemos los siguientes estados en el diagrama:




Figura 5: Cuando el pin 7 y 8 se encuentran en alto (1)




Figura 6: Cuando el pin 3 y 4 se encuentran en alto (1)




Figura 7: Cuando el pin9se encuentran en alto $\left(1\right)$

2. Conclusión

Como nos mostraba el diagrama de la prácica, y la teoría de los registros, estos no son más que una serie de Flip-Flops conectados para que puedan ser almacenadas pequeñas secciones de memoria, pero al ser programados de esta manera, asumimos un ahorro invreible tanto de espacio como seguramente de costo al momento de su fabricación. Para la práctica se utilizó la GAL22V10, que contiene muy poco pines a mi parecer, pues el uso de ellos estuvo casi ocupado en su totalidad por los requerimientos de entrada y salida que se tenían; podemos encontrar una señal síncrona en la mayoría de las entradas-sakidas, pues son dependientes de la señal de reloj asignada en el pin 1, excepto la señal del clear pues este lleva otro proceso. Poco a poco me empiezo a familiarizar de una mejor manera con el lenguaje, y voy comprendiendo que con el avance de cada práctica se van tomando elementos que nos serviran más a futuro como el funcionamiento de memorias, desplazamientos y otros tipos de procesos de circuitos más avanzados y convencionales en nuestro día a día.

3. Bibliografía

- Stojanovic, V., Oklobdzija, V. G. (1999). Comparative analysis of master-slave latches and flip-flops for high-performance and low-power systems. IEEE Journal of solid-state circuits, 34(4), 536-548.
- Perry, D. L. (2002). VHDL: programming by example. McGraw-Hill Education.
- Ashenden, P. J. (2010). The designer's guide to VHDL
- Morgan Kaufmann. Lipsett, R., Schaefer, C. F., Ussery, C. (2012). VHDL: Hardware description and design. Springer Science Business Media.