

Diseño de un controlador de puerto USB

Luis Diego Fernández , B22492

LennonNúñez, B34943


Bernardo Zúniga, B27445

Bitácora de trabajo

	Luis	Lennon	Bernardo
9 Jun, 2017		Empezó I2C	
10 Jun, 2017	Empezó a leer el documento		Empezó Tx y Registros
13 Jun, 2017			Siguió con Tx y Registros
14 Jun, 2017	Volvió a leer el documento	Siguió con I2C	
18 Jun, 2017		Investigó sobre I2C	Siguió con Tx y Registros
20 Jun, 2017	Empezó Rx y Reset		
21 Jun, 2017	Siguió con Rx y Reset	Siguió con I2C	Siguió con Tx y Registros
22 Jun, 2017	Acabó Rx y Reset	Terminó I2C	Acabó Tx y Registros
23 Jun, 2017	EXPOSICIÓN		
29 Jun, 2017	Nos reunimos a hablar sobre como unir el proyecto, no logramos mucho		
4 Jul, 2017			Arregló módulo de Registros
8 Jul, 2017	Lennon trató de unir I2C con los registros		
10 Jul, 2017	Luis trató de empezar una comunicacion		
12 Jul, 2017	Nos reunimos para avanzar lo más que pudiéramos el proyecto		
13 Jul, 2017	EXPOSICIÓN		


Proyecto 1

- Módulos :
 - Tx
 - Rx
 - Reset
 - Registros
 - I2C
- Módulos por separado
 - Éxito



Unión de módulos

- Conectar I2C con:
 - Registros
 - Master (probador)
- Máquinas se comunican con los registros
- Creación de un Testbench y Probador común



Cambios Necesarios para Asegurar Operación: I2C

- Agregar entradas/salidas para comunicación interna
- Lectura generalizada para 2 bytes
- Direcciones con el byte bajo
- Solicitud de acceso a registros (Registers_Module.v)

Cambios Necesarios para Asegurar Operación: Reset

- Solicitud de acceso a registros (Registers_Module.v)
 - I2C modifica los registros
- Cambio al reset
- Cambio al inicio de la máquina
 - No empieza enciclada
 - Pasa a "CONSTRUCT_MESSAGE"



Cambios Necesarios para Asegurar Operación: Rx

- Agregar entradas/salidas para comunicación interna
- Solicitud de acceso a registros (Registers_Module.v)
- Cambio al reset

Cambios Necesarios para Asegurar Operación: Tx

- Modificar contador
- Reacomodar entradas y salidas para correcta lectura y escritura
- Solicitud de acceso a registros (Registers_Module.v)
- Agregar reset
- Ajustes para sintetización

Cambios Necesarios para Asegurar Operación: Registers

- Agregar entradas/salidas para comunicación interna



Master

- Secuencia fija de instrucciones y solicitudes
- Comunicación directa con I2C
 - I2C solicita acceso de lectura/escritura a los registros
 - Habilitar acceso a los registros
 - Rx, Tx y Reset están pendientes de los accesos de y solicitudes de I2C (solicitud del Master)
- Probadores
 - probador_Tx.v (Incompleto)
 - probador_reset.v
 - probador_Rx.v (Pendiente)


Prueba 1: Hard Reset

Máquina de reset

- Se sigue el modelo operacional 4.7.4 propuesto en el USB Type-C Port Controller Interface Specification.
- Se utiliza una secuencia específica de solicitud de un hard reset por parte del Master (ALERT = hx0B)
 - Probador_reset.v y test_bench_reset.v
- Inicia Reset

Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset, pone señal de Fallo
- Solicitud por parte del Master (Envía ID, envía dirección registro ALERT, envía mensaje hx0B)
 - I2C responde al llamado por ID




Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset, pone señal de Fallo
- Solicitud por parte del Master (Envía ID, envía dirección registro ALERT, envía mensaje hx0B)
 - I2C guarda dirección del registro de la transacción




Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset, pone señal de Fallo
- Solicitud por parte del Master (Envía ID, envía dirección registro ALERT, envía mensaje hx0B)
 - I2C guarda datos para escritura en el registro solicitado



Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset, pone señal de Fallo
- Solicitud por parte del Master (Envía ID, envía dirección registro ALERT, envía mensaje hx0B)
 - I2C solicita escritura, el registro es modificado



Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset con un timer

Reset

state[6:0] = 2 4

nanos[9:0] = 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27

PHY_reset =

oTRANSMIT[7:0] = 00

ALERT[15:0] = 0000

Prueba 1: Hard Reset

- Máquina Reset en espera de una señal de Hard Reset que no llega

Reset	
state[6:0] =	4 16 32 2 4
nanos[9:0] =	8+ 895 896 897 898 899 900 901 902 903 904 905 906 0 1 2 3 4 5
PHY_reset =	
oTRANSMIT[7:0] =	00
ALERT[15:0] =	0000 0010

Prueba 1: Hard Reset

- Máquina Reset responde ante el cambio en el 3er bit de ALERT e inicia con su operación del Hard Reset
 - Señal Succes



Prueba 1: Hard Reset

- Máquina Reset responde ante el cambio en el 3er bit de ALERT e inicia con su operación del Hard Reset
 - Acceso a los registros, modifica ALERT y TRANSMIT. Fin de la Transacción

Registros	
ALERT[15:0] =	000B 0040
TRANSMIT[7:0] =	00 05

Resultados

- Conexión entre I2C y los Registros
 - Read/Write satisfactorio
- Conexión de los Registros con las Máquinas
 - Read/Write satisfactorio
- Comunicación del Master con todo
 - Solicitudes de acceso a registros satisfactorias
- Transacción del Reset Completa
 - Transacción desde solicitud del Master hasta modificar registros necesarios y ver respuesta satisfactoria de la máquina de estados correspondiente

Problemas

- Visión global de la transacción vs Operación específica de cada módulo
- Estados ejecutaban acciones incorrectas
- Se creó la comunicación entre registros y máquinas de nuevo
- Nomenclatura de las señales (reset y ~reset)
- Mucho tiempo de espera no deseado por las diferencias entre los relojes SCL y CLK
- Coordinar ciclos de operaciones específicas entre los módulos que funcionaban bien de manera independiente

Problemas

- Conexión de entradas y salidas internas
- Coherencia entre los accesos a registros
- Diseño del mensaje (secuencia del Master) para completar una transacción completa de manera satisfactoria