

# Trabalho de Verificação – INF01194

1. Tarefa: Monte um ambiente de verificação para um ULA

2. Circuito a ser verificado.

- O circuito a ser verificado será uma Unidade Lógica Aritmética (ULA/ALU) capaz de realizar 8 operações, as quais estão definidas na Tabela 1 deste documento.
- A ULA deverá receber 2 valores de entrada de dados com larguras configuráveis (utilize **16** bits para teste).
- A ULA deverá retornar, através do seu sinal de saída de dados, o resultado da operação aritmética solicitada através do seletor.
- Sinais de validade (i.e., indicadores dados válidos) foram colocados nas entradas e saídas do circuito.

## A. Mapa do Seletor

Tag	Equation	Name	Code
ALU_ADD	$\text{data\_1} + \text{data\_2}$	Sum	000
ALU_SUB	$\text{data\_1} - \text{data\_2}$	Subtraction	001
ALU_MULT	$\text{data\_1} * \text{data\_2}$	Multiplication	010
ALU_LSH	$\text{data\_1} \ll \text{data\_2}$	Left shift	011
ALU_RSH	$\text{data\_1} \gg \text{data\_2}$	Right shift	100
ALU_INCR	$\text{data\_X} + 1$	Increment	101
ALU_DECR	$\text{data\_X} - 1$	Decrement	110

## B. Interfaces

### i. Parameters

Parameter Name	Description
DATA_WIDTH	Width for the data input signals.
SEL_WIDTH	Width for the ALU selector.


### ii. Signals

Signal Name	Width (bits)	Direction	Description
<b>Control Signals</b>			
clk	1	Input	General clock signal.
rst	1	Input	General reset signal.
<b>Input Interface</b>			
valid_ip	1	Input	Flag for valid input data.
sel_ip	SEL_WIDTH	Input	ALU operation selector.
data_ip_1	DATA_WIDTH	Input	Input for Data 1.
data_ip_2	DATA_WIDTH	Input	Input for Data 2.
ready_op	1	Output	Ack for data received.
parity_ip	1	Input	Parity for data + sel.
<b>Output Interface</b>			
valid_op	1	Output	Flag for valid output data.
data_op	DATA_WIDTH*2	Output	Output for final data.


ready_ip	1	Input	Ack for data collected externally.
err_op	1	Ouptup	Flag for error detected.

### C. Comportamento

#### iii. Input Data



#### iv. Output Data



#### v. Descrição


A ULA utilizada para este projeto é equipada com um sistema de validação de recebimento. Para isso, sempre que um componente externo estiver com os sinais de entrada corretamente definidos, esse componente deverá colocar o valor '1' no sinal "valid\_ip".

O RTL, por sua vez, colocará o valor '1' no seu sinal de saída "ready\_op" apenas quando estiver pronto para receber os valores de entrada. Em outras palavras, caso o RTL tenha recebido valores em rodadas anteriores e ainda não conseguiu processar tais valores (i.e., os valores ainda estão salvos nos registradores de entrada), então o sinal "ready\_op" será mantido em '0'.

Da mesma forma que a entrada, a saída apresenta um mecanismo de validação semelhante. Sendo assim, um valor só será retirado dos registradores de saída (i.e., que serão liberados para os próximos valores) quando o sinal de "ready\_ip" for definido para '1'.

**Este circuito não possui qualquer tipo de buffer interno, o que significa que uma entrada é processada apenas quando uma saída for lida.**

O circuito interno, que processa as operações, é um circuito combinacional baseado em multiplexadores. O diagrama abaixo apresenta a estrutura interna da ULA.




A ULA possuiu um sistema de verificação de paridade (**even parity**) das entradas data\_1, data\_2 e sel através do sinal parity\_ip. Ela realiza um XOR de todos os bits de data\_1, data\_2 e sel, e caso o valor seja diferente da entrada parity\_ip, a flag err\_op é acionada. Alguns exemplos de casos:

data_1	data_2	sel	No 1-bits	parity_ip	err_op
00000000	00000000	000	0 (par)	0	0
00000000	00000000	000	0 (par)	1	1
00000000	00000000	010	1 (ímpar)	0	1
01100000	00000001	011	5 (ímpar)	1	0
01100000	00010001	011	6 (par)	1	1

### 3. Detalhes

#### A. Ambiente de Verificação



#### B. Configurações

- i. O ambiente UVM a ser criado deverá ter agentes operando em **modos UVM\_ACTIVE e UVM\_PASSIVE**.

#### C. Detalhes dos Componentes

- vi. Item (TX)

Deverá gerar, através de randomizações e *constraints*, todas as possibilidades de dados de entrada. As *constraints* que devem estar presentes são as seguintes:

- **data\_2** <= **data\_1** para ALU\_SUB.
- **data\_2** <= **DATA\_WIDTH** para ALU\_RSH e ALU\_LSH
- **data\_2** == 0 || **data\_2** == 1 para ALU\_INCR e ALU\_DECR
- **ALU\_ADD** é 3x mais frequente que outras operações
- **data\_2** <= 63 para ALU\_MULT

### vii. Sequência

Deverão ser feitas duas sequências (duas classes) uma **simple\_seq** e uma **err\_seq**. A diferença entre elas é que na **err\_seq** o bit de paridade DEVE estar errado, na **simple\_seq** tanto faz (totalmente randomizado).

Dica: Essa condição não deve adicionar nenhuma *constraint* adicional na classe do item. Recomenda-se utilizar uma **constraint in-line na err\_seq**. Exemplo:

```
m_item = empty_tx::type_id::create("m_item");
start_item(m_item);
assert(m_item.randomize() with { /* CONSTRAINT DO BIT DE PARIDADE */}) else
    `uvm_fatal("SEQ_RAND", $sformatf("Unable to randomize for %s",
        get_full_name()))
// m_item.print();
m_item.print_2();
finish_item(m_item);
```

### viii. Driver

#### a. Active

- O driver em modo **UVM\_ACTIVE** deverá obter transações da sequência e definir os sinais de entrada do circuito através da interface.
- O driver em modo **UVM\_ACTIVE** deverá manter os sinais de entrada válidos até o recebimento de **ready\_op** = '1'.
- Um ciclo de clock após **ready\_op** e **valid\_ip** ficarem simultaneamente em '1', **valid\_ip** deverá ser definido como '0'.
- Nenhum novo dado poderá ser colocado nas entradas mesmo ciclo de clock em que **valid\_ip** foi definido como '0'.

#### b. Passive

- O driver em modo **UVM\_PASSIVE** deverá ler o sinal de saída **valid\_op** e enviar **ready\_ip** definido em '1'.
- Um ciclo de clock após **ready\_ip** e **valid\_op** ficarem simultaneamente em '1', **ready\_op** deverá ser definido para '0'.
- Não é esperado que nenhum novo dado seja colocado nas portas de saída do RTL no mesmo ciclo de clock em que **ready\_ip** foi definido para '0'.

### ix. Monitor

#### c. Active

- Deverá criar um item do tipo **alu\_tx** e colocar os valores de **entrada** da arquitetura (i.e., Input Signals) dentro desse item. Para obter tais valores, a interface deverá ser lida a cada ciclo de clock.

- Apenas valores válidos deverão ser colocados na analysis port e, portanto, valid\_ip deverá ser verificado.

d. *Passive*

- Deverá criar um item do tipo alu\_tx e colocar os valores de **saída** da arquitetura (i.e., Output Signals) dentro desse item. Para obter tais valores, a interface deverá ser lida a cada ciclo de clock.
- Apenas valores válidos deverão ser colocados na analysis port e, portanto, valid\_op deverá ser verificado.

x. Agente

- Em modo UVM\_ACTIVE, **sequencer, driver e monitor** deverão ser criados.
- Em modo UVM\_PASSIVE, apenas **driver e monitor** deverão ser criados.

xi. Env

- Deverá criar o **alu\_agt\_inputs** e **alu\_agt\_outputs** que operarão em modos, respectivamente, UVM\_ACTIVE e UVM\_PASSIVE.

i. Scoreboard

- Não será necessária a implementação de um Scoreboard para este trabalho.
- O objeto Scoreboard não precisará ser criado.