

Tema 2: Segmentación





- Introducción
- Segmentación del camino de datos
- Control del sistema segmentado
- Dependencias entre instrucciones
- Riesgos entre instrucciones


Dept. Arquitectura de Computadores


Arquitectura de Computadores

Universidad de Málaga










2.1 Introducción Implementación segmentada del DLX



Ventaja:

Tcpu= N x CPIx t_{ck} : t_{ck} =10ns. CPI=1 \rightarrow Tcpu=10N ns

Problemas:

✓ Tener PC disponible a cada ck. Difícil obtener CPI=1. Mayor área de SI.

2.2 Segmentación del camino de datos Definiciones

- Segmentación:
 - ✓ Técnica para mejorar el rendimiento del procesador mediante la ejecución solapada de múltiples instrucciones
 - - · Mayor aprovechamiento de recursos con un coste de diseño e implementación reducidos
 - · Invisible (o casi invisible) al programador
- Etapa de segmentación:
 - √ Cada una de las unidades funcionales en que dividimos la ejec. de instr.
 - √ Cada etapa consume un ciclo de reloj
- Productividad (throughput):
 - ✓ Número de instrucciones que se terminan de ejecutar por unidad de tiempo
- Latencia:
 - √ Tiempo necesario para ejecutar completamente una instrucción

Introducción	Segmentación	Control	Dependencias	Riesgos	7
--------------	--------------	---------	--------------	---------	---

2.2 Segmentación del camino de datos Comparación de rendimientos

- Volviendo a las tres implementaciones del DLX
 - ✓ Implementación monociclo:
 - · Latencia = 40 ns
 - Throughput = N / Tcpu = 1/40 x 109 = 25 MIPS.
 - ✓ Implementación multiciclo:
 - · Latencia = 40 ns 50 ns (depende de la instrucción)
 - Throughput = N/ Tcpu= 1/42 x 109 = 23.8 MIPS.
 - ✓ Implementación segmentada:
 - · Latencia = 50 ns

Introducción


• Throughput = N/ Tcpu = $1/10 \times 10^9 = 100$ MIPS.

Segmentación


- Aceleración debido a la seg = Tcpu sin segment. / Tcpu con segment.
 - ✓ En el caso ideal: Aceleración = número de etapas = 5
 - ✓ En el ejemplo del DLX: Aceleración ≈ 4. Razones para no alcanzar ideal:
 - Etapas desbalanceadas: las etapas DI y PE consumen 10ns de los que son útiles sólo 5ns
 - · Coste de la segmentación: retardos (aun no contemplados) debidos a la circuitería adicional
 - Riesgos entre instrucciones: en ocasiones hay que retrasar la ejecución de algunas instrucc. Control


Dependencias


Riesgos




2.2 Segmentación del camino de datos Implementación del DLX segmentado











2.2.1 Ejemplo de ejecución en el DLX Ciclo 2













2.3 Control del sistema segmentado Señales de control necesarias


- Señales de control generadas en la etapa DI
- Los registros de segmentación transfieren las señales de control entre las etapas
 - Etapa EJ: Control de multiplexores de entrada ALU, op en ALU, selección de dir. de registro destino (tipo I o R) y control de salto
 - ✓ Etapa ME: Selección de lectura o escritura
 - Etapa WB: Selección de valor a escribir y activar escritura en banco de reg.


Etapa	Señal	Efecto si 0	Efecto si 1
EJ	ALU1	PC → ALU(1)	Reg. → ALU(1)
	ALU2	Reg. → ALU(2)	Inm. → ALU(2)
	RegDst	Reg. dest = IR ₁₁₁₅ (tipo I)	Reg. dest = IR ₁₆₂₀ (tipo R)
	Btest	Nada	Salto? (1 si entr.=0)
	ALUop	Suma	Resta
ME	MemWrite	Nada	Escribe en Mem
	MemRead	Nada	Lee de Mem
PE	MemtoReg	Mem. → Reg.	ALU → Reg.
	RegWrite	Nada	Escribe banco registros


2.3 Control del sistema segmentado Señales de control necesarias




















2.4.1 Dependencias de datos


- Dependencia verdadera o de flujo
 - √ Una instrucción j depende de otra i si se verifica que:
 - · La instrucción i produce un resultado que es usado por j
 - j: ld f0 , 0(r1)
 j: addd f4, f0 , f2
 k: sd 0(r1), f4
 j depende de i
 k depende de j
- Antidependencia:
 - ✓ Una instrucción j depende de otra i por antidependencia si:
 - · Si i precede a j e i lee un reg. o posición de mem. que es escrito luego por j
 - √ Ejemplo:

```
i: addd f4, f0 , f2
j: ld f0, 0(r1)
```

Introducción Segmentación Control Dependencias

2.4.1 Dependencias de datos

- Dependencia de salida
 - ✓ Una instrucción j depende de otra i por dependencia de salida si:
 - · i precede a j y las dos instrucciones (j e i) escriben en el mismo reg. o posición de mem.
 - Figure 2: addd $\mathbf{f0}$,f4, f2 \mathbf{j} : ld $\mathbf{f0}$, 0(r1)
- Grafo de dependencias:



s3

S4

(S5)

Introducción

Segmentación

Control

Dependencias

Riesgos

Riesgos

2.5 Riesgos entre instrucciones

- Riesgo o Azar (Hazard):
 - Cuando la existencia de una dependencia produce una ejecución incorrecta de las instrucciones segmentadas.
- Tipos de riesgos
 - √ Riesgos estructurales:
 - · Derivan de dependencias estructurales
 - Dos instrucciones intentan acceder en el mismo ciclo a la misma unidad funcional: conflicto
 - · Una de las instrucciones tiene que esperar a la otra
 - √ Riesgos de control:
 - · Derivan de dependencias de control
 - Consecuencia de la ejecución de instrucciones que modifican el PC: saltos, saltos condicionales, salto subrutina
 - Hasta que no se conoce la dirección de salto y si el salto es efectivo (o no) no se puede buscar la siguiente inst.
 - ✓ Riesgos de datos:
 - Derivan de dependencias de datos (verdadera, antidependencia y de salida)
 - Conflictos por el acceso a datos (registros o posiciones de memoria)


Introducción Segmentación Control Dependencias Riesgos 29

2.5.1 Riesgos estructurales

- Conflictos en los accesos a los recursos del sistema
- Por ejemplo:
 - Accesos simultáneos a la misma memoria
 - ✓ Escrituras y lecturas simultáneas en el banco de registros
 - Acceso a unidades funcionales no segmentadas que consumen más de un ciclo de reloj (por ejemplo, unidades en punto flotante)
- Solución inmediata (barata pero ineficiente)
 - ✓ Detener el flujo de instrucciones hasta que se resuelva el riesgo
 - ✓ Se insertan burbujas (stall) mientras se resuelve el riesgo
- Soluciones eficientes (pero más caras):
 - ✓ Usar caches particionadas de datos e instrucciones
 - Aumentar el número de puertos de acceso al banco de registros
 - Replicar o segmentar las unidades funcionales que consumen más de un ciclo


2.5.1 Riesgos estructurales Acceso simultáneo a la misma memoria

- Supongamos que tenemos las caches de instrucciones y datos unificadas
- La primera instrucción es un lw (usa la cache en las fases BI y ME)
- La BI de la instrucción 3 colisiona con el lw en el acceso a ME (CC4)





2.5.1 Riesgos estructurales Acceso simultáneo a la misma memoria


- Una solución posible: detención de la instrucción 3 durante un ciclo
- ¿Sólo un ciclo?




2.5.1 Riesgos estructurales Acceso simultáneo a un puerto del banco reg. • El banco de registros sólo tiene un puerto de escritura Supongamos que permitimos que las inst. aritméticas escriban el resultado en el banco de registros en la etapa MEM tiempo PΕ l₁ lw r2, 2 (r0) EJ PE Acceso al banco de registros! EJ ΒI DΙ PΕ l₂ sub r3, r4, r5 M Introducción Segmentación Control Dependencias Riesgos









2.5.2 Riesgos de control En un procesador escalar (no segmentado) un salto condicional... ✓ Decide si la siguiente instrucción a ejecutar es la i+1 o la i+desp • En el DLX ha cambiado la semántica del salto √ Ejecuta i+1, i+2 e i+3 y decide si la siguiente instrucción es la i+4 o la i+desp ✓ Las instrucciones i+1, i+2 e i+3 ya se han "colado" en el cauce cuando se resuelve el salto: i-1 sub DI EJ PE DI М i beqz EJ M BI DI PE i+1 RI EJ DI M PE i+2 EJ BI DI M PE i+3 BI PE DI EJ i+4 o i+desp Introducción Segmentación Control Dependencias Riesgos





2.5.3 Riesgos de datos


- Derivados de dependencias de datos
- Dependencia verdadera → Riesgo RAW (Read After Write)
 - Una instrucción j intenta leer un operando que va a ser modificado por una instrucción previa i
- Antidependencia → Riesgo WAR (Write After Read)
 - ✓ Una instrucción j intenta escribir un destino antes de que éste sea leído por por una instrucción previa i.
- Dependencia de salida → Riesgo WAW (Write After Write)
 - Una instrucción j intenta escribir un operando antes de que sea escrito por una instrucción previa i.

















2.5.4 Como mejorar el rendimiento

- Hemos visto que los riesgos provocan perdidas de rendimiento
- Casi siempre hemos aplicado técnicas de detención
 - ✓ Se pierde ciclos de reloj sin hacer trabajo útil
 - ✓ Aumenta el CPI de las instrucciones
 - ✓ Por tanto aumenta el tiempo de ejecución de los programas
- En el tema siguiente veremos
 - ✓ Alternativas a la detención para resolver los riesgos
 - ✓ Evitar pérdida de ciclos de reloj en la medida de lo posible

Introducción Segmentación Control Dependencias Riesgos 47

Bibliografía

- J.L HENNESSY, D. PATTERSON. Computer Architecture: a quantitative approach. Ed. Morgan Kaufman,
 - ✓ Segunda Edición 1996.
 - Capítulo 3
 - ✓ Tercera Edición 2003
 - Apéndice A1
- D.A.PATTERSON, J.L.HENNESSY. Estructura y diseño de computadores. Ed. Reverté. 2000.
 - √ Capítulo 6