



**UNIVERSIDAD DISTRITAL
FRANCISCO JOSÉ DE CALDAS**

UNIVERSIDAD DISTRITAL FRANCISCO JOSÉ DE CALDAS

Facultad de Ingeniería

**Convertidor DC–DC tipo Dickson (Switched-Capacitor):
Análisis, dimensionamiento y validación en PSIM**

Electrónica de Potencia

Presentado por:

Luis Miguel Gantiva Ortiz

lmgantivao@udistrital.edu.co

Docente:

Cesar Leonardo Trujillo Rodriguez

Bogotá D.C., Colombia

Semestre 2026-3

01 de octubre de 2026

Índice

Introducción	3
Marco teórico	4
Topología del convertidor Dickson	4
Antecedente: el multiplicador Cockcroft–Walton	4
La configuración de Dickson	4
Principio de operación	5
Características, ventajas, desventajas y aplicaciones	6
Ventajas	6
Desventajas	6
Eficiencia	6
Aplicaciones	7
Análisis matemático	8
Hipótesis y notación	8
Etapas de conmutación	8
Tensiones ideales de nodo y de condensador	9
Modelo con carga de Dickson (1976)	9
Paso 1: excursión de nodo por divisor capacitivo	9
Paso 2: carga bombeada y V_L	10
Paso 3: escalón entre nodos consecutivos	10
Paso 4: salida con el diodo de aislamiento	10
Paso 5: circuito equivalente	10
Paso 6: condición de multiplicación	11
Paso 7: rizado de salida y <i>breakthrough</i> del reloj	11
Paso 8: criterio de resistencia de diodo	12
Implementación MOS (Ecuaciones del artículo)	12
Constante de tiempo de arranque	12
Validación del modelo con los datos del artículo	12
Dimensionamiento de condensadores y diodos (Dickson puro)	13

Régimen de conducción del Dickson puro: carga completa (SSL) y carga parcial (FSL)	14
Rendimiento y pérdidas por capacitancia parásita	14
Variante híbrida boost + Dickson (extensión con inductor)	15
Etapas del boost en MCC	15
Etapas del boost en MCD	16
Consideraciones adicionales para el diseño	16
Procedimiento	18
Ejercicio 1 (análisis)	18
Parámetros del SC (comunes a ambos casos)	19
Caso MCC, $L = 1 \text{ mH}$	19
Caso MCD, $L = 47 \mu\text{H}$	20
Ejercicio 2 (diseño)	20
Paso 1: reparto de ganancia	21
Paso 2: condensadores del SC	21
Paso 3: resistencia de salida y verificaciones del SC	21
Paso 4: tensión del bus y ciclo de trabajo	22
Paso 5: corriente del bus y del inductor	22
Paso 6: inductor	22
Paso 7: condensador del boost	22
Paso 8: tensiones y especificación de semiconductores	23
Paso 9: balance de potencia	23
Configuración de simulación en PSIM	23
Resultados y análisis	25
Análisis del Ejercicio 1	29
Análisis del Ejercicio 2	30
Conclusiones	31

Introducción

Los convertidores de condensadores conmutados (*switched-capacitor*, SC) transfieren energía únicamente con interruptores y condensadores, sin elementos magnéticos (Ioinovici, 2001; Seeman & Sanders, 2008). Dentro de esta familia, el multiplicador de Dickson es la bomba de carga más difundida: eleva la tensión de entrada en pasos aproximadamente iguales a la amplitud del reloj y, a diferencia de sus antecesores, mantiene su eficiencia y su capacidad de corriente aunque aumente el número de etapas (Dickson, 1976; Palumbo & Pappalardo, 2010).

Este informe tiene cuatro objetivos: (a) explicar la topología y sus principios de operación; (b) deducir, paso a paso, las ecuaciones del modelo de Dickson (1976) y ampliarlas con criterios de dimensionamiento; (c) analizar los regímenes de conducción, para lo cual se estudia también una variante híbrida boost + Dickson que sí incorpora inductor; y (d) resolver un ejercicio de análisis y otro de diseño, con su configuración de simulación en PSIM. Las ecuaciones tomadas directamente del artículo se identifican como tales; las demás son extensiones del autor del informe y se justifican en el texto.

Marco teórico

Topología del convertidor Dickson

Antecedente: el multiplicador Cockcroft–Walton

El multiplicador de Cockcroft y Walton (1932) usa una cadena de diodos y condensadores de acoplamiento conectados *en serie* y excitados por un reloj. Sirvió históricamente para generar tensiones mayores que las manejables con transformadores electromagnéticos, y la tensión máxima en cada condensador es igual a la tensión de excitación, sin importar el número de etapas (Dickson, 1976). Su limitación aparece al integrarlo: los condensadores en un circuito integrado son de pocos picofaradios y tienen una capacitancia parásita C_S hacia el sustrato en cada nodo. Con C_S apreciable, la multiplicación solo es eficiente si $C \gg C_S$, la impedancia de salida crece rápidamente con el número de etapas y resulta difícil superar aproximadamente el doble de la tensión de alimentación. Más allá de un número crítico de etapas (típicamente 3 o 4) la tensión de salida incluso disminuye por las caídas en la cadena de diodos (Dickson, 1976).

La configuración de Dickson


Para superar estas limitaciones, Dickson (1976) propuso conectar los condensadores de acoplamiento *en paralelo* con respecto a los relojes, no en serie. La Figura 1 muestra el circuito de N etapas. Sus elementos son:

- una cadena de $N + 1$ diodos $D_0, \dots, D_N$, donde D_N es un diodo de aislamiento a la salida que evita el paso de ruido del reloj hacia la carga;
- N condensadores de bombeo $C_1, \dots, C_N$, cada uno entre un nodo de la cadena y uno de los dos relojes;
- dos relojes φ y $\bar{\varphi}$ en antifase, de amplitud V_φ , acoplados capacitivamente a nodos alternos (los impares a φ y los pares a $\bar{\varphi}$);
- una capacitancia parásita C_S en cada nodo y el condensador de salida C_{OUT} en paralelo con la carga R_L .

Dado que cada condensador queda conectado entre un nodo de la cadena y un reloj, debe soportar la tensión total que se desarrolla en su nodo, por lo que la tensión de los condensadores crece hacia la salida. Esto no es un problema mientras no se superen los límites del proceso o de los componentes (Dickson, 1976). A cambio, la multiplicación eficiente tolera valores de C_S relativamente altos (en el artículo, típicamente $C > C_S > 0.1C$ en forma monolítica) y la capacidad de corriente es independiente de N .

Figura 1

Convertidor Dickson de $N = 3$ etapas: diodos D_0 – D_3 , condensadores de bombeo C_1 – C_3 excitados por los relojes φ y $\bar{\varphi}$, capacitancias parásitas C_S en cada nodo, condensador de salida y carga.



Principio de operación

Los dos relojes en antifase se acoplan a nodos alternos de la cadena. El circuito opera de forma similar a una línea de retardo tipo *bucket-brigade*: en cada semiciclo los condensadores de acoplamiento se cargan y se descargan, de modo que se bombean paquetes de carga a lo largo de la cadena de diodos. A diferencia de la línea

bucket-brigade, las tensiones de los nodos no se reinician en cada ciclo, y por eso el potencial promedio aumenta progresivamente desde la entrada hasta la salida. También se parece a la técnica *bootstrap* de los circuitos MOS, pero aquí el condensador de acoplamiento se conecta al reloj de entrada, no a la salida (Dickson, 1976).

Características, ventajas, desventajas y aplicaciones

Ventajas

La topología no requiere inductores, lo que permite integrarla en silicio y elimina el ruido de origen magnético. La ganancia se obtiene con pocos componentes y crece de forma modular con N . Los esfuerzos de tensión son moderados: cada diodo soporta como máximo $2V_\phi$ (véase la Sección). Además, la eficiencia y la capacidad de corriente no dependen del número de etapas mientras se cumpla la condición de multiplicación de la Ecuación (14), y la eficiencia es alta cerca de la relación ideal (Dickson, 1976; Seeman & Sanders, 2008).

Desventajas

La relación de conversión es discreta, del orden de $N + 1$, y regular la salida exige un control adicional o una etapa de regulación. La resistencia serie de salida R_S hace que la tensión caiga al aumentar la carga. Cada diodo aporta una caída V_D , que se acumula: $(N + 1)V_D$ en total. Las capacitancias parásitas reducen la excursión efectiva de cada nodo y añaden pérdidas por carga y descarga en cada ciclo. La corriente en los diodos y condensadores es pulsante, con picos elevados en el régimen de carga completa, lo que genera rizado y EMI conducida.

Eficiencia

Cuando los relojes se alimentan de la misma fuente que la entrada, esta entrega $(N + 1)I_{OUT}$ para una corriente de salida I_{OUT} (una parte I_{OUT} por el primer diodo y I_{OUT} por cada uno de los N excitadores de reloj). Sin pérdidas por capacitancia parásita, la eficiencia queda acotada por

$$\eta \leq \frac{V_{OUT}I_{OUT}}{V_{IN}(N + 1)I_{OUT}} = \frac{V_{OUT}}{(N + 1)V_{IN}}, \quad (1)$$

es decir, degrada en la misma proporción en que la tensión cae respecto de su valor

ideal. En circuitos integrados se reportan eficiencias del orden de 80 % a 95 %, según la tecnología, la carga y la frecuencia Palumbo y Pappalardo, 2010; Pelliconi et al., 2003; Seeman y Sanders, 2008.

Aplicaciones

La aplicación original es la generación de alta tensión en chip para escribir y borrar memorias no volátiles MNOS, Flash y EEPROM a partir de una alimentación estándar (Dickson, 1976; Pelliconi et al., 2003). Se usa también para polarizar *drivers* de pantallas y de compuertas (*bootstrap*), alimentar sensores, sistemas portátiles, IoT y *energy harvesting*, y en gestión de energía integrada (PMIC). Combinada con un regulador magnético, da lugar a convertidores híbridos de alta relación de conversión y buena densidad de potencia (Makowski & Maksimović, 1995; Pilawa-Podgurski & Perreault, 2012).

Análisis matemático

Hipótesis y notación

Se analiza el régimen permanente con reloj de dos fases sin traslape y ciclo de trabajo de 50 %, condensadores de bombeo iguales $C_k = C$, capacitancia parásita C_S igual en todos los nodos, frecuencia $f = 1/T$ y diodos con caída V_D y resistencia R_D . La Tabla 1 resume los símbolos.

Cuadro 1

Símbolos utilizados

Símbolo	Significado
N	Número de etapas (condensadores de bombeo)
f	Frecuencia de reloj
V_φ	Amplitud de los relojes φ y $\bar{\varphi}$
V'_φ	Excursión de tensión de cada nodo por acoplamiento capacitivo
C, C_S, C_{OUT}	Condensador de bombeo, capacitancia parásita por nodo y condensador de salida
V_D, R_D	Caída y resistencia directa del diodo
V_L	Tensión de carga/descarga de cada condensador al entregar corriente
V_O, R_S	Tensión de circuito abierto y resistencia serie de salida
k	Factor de acoplamiento $k = C/(C + C_S)$
V_B, I_B	Tensión y corriente del bus del boost que alimenta al SC (variante híbrida)
D, L, C_b	Ciclo de trabajo, inductor y condensador de salida del boost

Etapas de conmutación

El nodo k es la unión entre C_k y los diodos D_{k-1} y D_k . Los nodos impares se acoplan a φ y los pares a $\bar{\varphi}$.

- **Fase I** ($0 < t < T/2$): $\varphi = 0$ y $\bar{\varphi} = V_\varphi$. Los nodos impares están en su nivel bajo y conducen los diodos de índice par ($D_0, D_2, \dots$). Por ejemplo, D_0 carga C_1 desde la entrada y D_2 carga C_3 desde el nodo 2, que está en su nivel alto.
- **Fase II** ($T/2 < t < T$): $\varphi = V_\varphi$ y $\bar{\varphi} = 0$. Los nodos pares están en su nivel bajo y conducen los diodos de índice impar ($D_1, D_3, \dots$). D_1 transfiere carga del nodo 1 (alto) al nodo 2.

En general, D_{k-1} conduce cuando el nodo k está bajo. El diodo de salida D_N conduce cuando el nodo N está alto. Cada condensador se carga en una fase y se descarga en la otra, y la carga neta que pasa por cada diodo en un ciclo es I_{OUT}/f .

Tensiones ideales de nodo y de condensador

Con diodos ideales, sin carga y sin capacitancias parásitas, cuando D_{k-1} conduce el nodo k queda al nivel alto del nodo $k-1$. Como el nodo k oscila V_φ entre sus dos niveles, y $V_0^H = V_{\text{IN}}$:

$$V_k^L = V_{\text{IN}} + (k-1)V_\varphi, \quad V_k^H = V_{\text{IN}} + kV_\varphi, \quad k = 1, \dots, N. \quad (2)$$

La placa inferior de C_k está en 0 cuando el reloj está bajo y en V_φ cuando está alto, mientras el nodo sube y baja al mismo tiempo; por tanto la tensión sobre C_k es constante e igual al nivel bajo del nodo:

$$V_{Ck} = V_k^L = V_{\text{IN}} + (k-1)V_\varphi. \quad (3)$$

La salida es el nivel alto del último nodo:

$$V_{\text{OUT}} = V_N^H = V_{\text{IN}} + NV_\varphi. \quad (4)$$

Con $V_\varphi = V_{\text{IN}}$ resulta la ganancia ideal

$$M = \frac{V_{\text{OUT}}}{V_{\text{IN}}} = N + 1, \quad V_{Ck} = kV_{\text{IN}} \text{ (con } V_\varphi = V_{\text{IN}}). \quad (5)$$

La Ecuación (3) confirma que la tensión de los condensadores crece hacia la salida, como se explicó en la topología.

Modelo con carga de Dickson (1976)

Las Ecuaciones (6) a (13) son las del artículo de Dickson (1976). Se presentan con su deducción.

Paso 1: excursión de nodo por divisor capacitivo

Cuando el reloj varía V_φ , el nodo ve el condensador C en serie con el reloj y C_S hacia tierra. La excursión de tensión del nodo es el divisor capacitivo

$$V'_\varphi = \frac{C}{C + C_S} V_\varphi = kV_\varphi. \quad (6)$$

Paso 2: carga bombeada y V_L

Cada diodo bombea por ciclo una carga $(C + C_S)V_L$, donde V_L es la tensión por la cual se cargan y descargan los condensadores al entregar corriente. Con corriente media de salida I_{OUT} a frecuencia f , $I_{\text{OUT}} = f(C + C_S)V_L$, de donde

$$V_L = \frac{I_{\text{OUT}}}{(C + C_S)f}. \quad (7)$$

Paso 3: escalón entre nodos consecutivos

La diferencia entre las tensiones de los nodos n y $n + 1$ al final de cada ciclo de bombeo es la excursión de nodo menos la caída del diodo y menos la caída por carga:

$$V_{n+1} - V_n = V'_\varphi - V_D - V_L. \quad (8)$$

Sustituyendo (6) y (7), para N etapas (con $V_0 = V_{\text{IN}}$):

$$V_N - V_{\text{IN}} = N \left[\frac{C}{C + C_S} V_\varphi - V_D - \frac{I_{\text{OUT}}}{(C + C_S)f} \right]. \quad (9)$$

Paso 4: salida con el diodo de aislamiento

El diodo de aislamiento a la salida añade una caída V_D adicional:

$$V_{\text{OUT}} = V_{\text{IN}} + N \left[\frac{C}{C + C_S} V_\varphi - V_D \right] - V_D - \frac{N I_{\text{OUT}}}{(C + C_S)f}. \quad (10)$$

Con $C_S = 0$, $V_D = 0$ y $V_\varphi = V_{\text{IN}}$ se recupera $V_{\text{OUT}} = (N + 1)V_{\text{IN}} - N I_{\text{OUT}}/(fC)$.

Paso 5: circuito equivalente

La Ecuación (10) es lineal en I_{OUT} y equivale a una fuente con resistencia serie (Figura 2):

$$V_{\text{OUT}} = V_O - I_{\text{OUT}} R_S, \quad (11)$$

$$V_O = V_{\text{IN}} - V_D + N \left[\frac{C}{C + C_S} V_\varphi - V_D \right], \quad (12)$$


$$R_S = \frac{N}{(C + C_S)f}. \quad (13)$$

V_O es la tensión de circuito abierto y R_S la resistencia serie de salida. Físicamente, $1/[(C + C_S)f]$ es la resistencia equivalente de un condensador conmutado, y como hay

N etapas en serie la resistencia total es N veces esa cantidad. Los diodos entregan V_O con caídas $(N + 1)V_D$ acumuladas, y R_S crece con N y decrece con f y con C .

Figura 2

Circuito equivalente del multiplicador de N etapas: $V_O = V_{IN} - V_D + N(kV_\varphi - V_D)$ y $R_S = N/[(C + C_S)f]$.



Paso 6: condición de multiplicación

El circuito multiplica solo si cada etapa aporta tensión neta positiva, es decir, si el escalón de la Ecuación (8) es positivo:

$$\frac{C}{C + C_S}V_\varphi - V_D - \frac{I_{OUT}}{(C + C_S)f} > 0. \quad (14)$$

Esta expresión **no depende de N** . Por eso, en principio no hay límite al número de etapas, y mientras se cumpla (14) la capacidad de corriente del multiplicador tampoco depende de N (Dickson, 1976). En la práctica el límite lo imponen la tensión máxima de los componentes y el aumento de R_S .

Paso 7: rizado de salida y breakthrough del reloj

El rizado de salida tiene una componente por la descarga de C_{OUT} sobre la carga,

$$V_R = \frac{I_{OUT}}{fC_{OUT}} = \frac{V_{OUT}}{fR_LC_{OUT}}, \quad (15)$$

válida cuando C_{OUT} es suficientemente grande para que $V_R \ll V_{OUT}$. Además, el reloj se acopla a la salida a través de la capacitancia C_D de cada diodo (*breakthrough*). Su magnitud es

$$V_{BT} = \frac{C_D}{C_{OUT} + C_D}V'_\varphi \approx \frac{C_D}{C_{OUT}}V'_\varphi \quad (C_{OUT} \gg C_D). \quad (16)$$

Con relojes sin traslape solo una fase atraviesa el diodo de aislamiento, y con relojes traslapados lo hacen ambas:

$$V_R = \frac{I_{\text{OUT}}}{fC_{\text{OUT}}} + \frac{C_D V'_\varphi}{C_{\text{OUT}}} \quad (\text{sin traslape}), \quad (17)$$

$$V_R = \frac{I_{\text{OUT}}}{fC_{\text{OUT}}} + \frac{2C_D V'_\varphi}{C_{\text{OUT}}} \quad (\text{con traslape}). \quad (18)$$

Paso 8: criterio de resistencia de diodo

El modelo anterior supone que los condensadores se cargan y descargan por completo hasta V_D . En la práctica, la característica no lineal y la resistencia R_D de los diodos dejan una tensión residual, y R_S aumenta de forma no lineal con la corriente. Dickson (1976) muestra que el aumento de R_S es menor de 5 % si

$$R_D(C + C_S)f < 3. \quad (19)$$

Implementación MOS (Ecuaciones del artículo)

En tecnologías sin diodos aislados, la cadena se implementa con transistores MOS conectados como diodo, y V_D se sustituye por el umbral V_T :

$$V_{\text{OUT}} = V_{\text{IN}} - V_T + N \left[\frac{C}{C + C_S} V_\varphi - V_T \right] - \frac{NI_{\text{OUT}}}{(C + C_S)f}. \quad (20)$$

En el circuito del artículo, con $V_{\text{IN}} = V_{DD}$ y $V_\varphi = V_{DD} - 1$ (V):

$$V_{\text{OUT}} = 1 + \left[1 + \frac{NC}{C + C_S} \right] (V_{DD} - 1) - (N + 1)V_T - \frac{NI_{\text{OUT}}}{(C + C_S)f}. \quad (21)$$

Constante de tiempo de arranque

Como el equivalente es una fuente con R_S que carga C_{OUT} , la tensión de salida sube con constante de tiempo

$$\tau_{ss} \approx R_S C_{\text{OUT}}. \quad (22)$$

En el artículo, $R_S = 3.2 \text{ M}\Omega$ y $C_{\text{OUT}} = 1 \text{ nF}$ dan 3.2 ms , que concuerda con los 3.5 ms medidos (Dickson, 1976).

Validación del modelo con los datos del artículo

El artículo usa $N = 7$, $C = 2 \text{ pF}$, $C_S = 0.2 \text{ pF}$, $f = 1 \text{ MHz}$, $V_T = 5 \text{ V}$ y $V_{DD} = 14 \text{ V}$. Con las Ecuaciones (13) y (21):

$$R_S = \frac{7}{(2.2 \times 10^{-12})(10^6)} = 3.18 \text{ M}\Omega,$$

$$1 + \frac{NC}{C + C_S} = 1 + \frac{14}{2.2} = 7.36, \quad 1 - (N + 1)V_T = 1 - 40 = -39 \text{ V},$$

$$V_{\text{OUT}} = 7.36(V_{DD} - 1) - 39 - 3.18I_{\text{OUT}} \text{ [V, con } I_{\text{OUT}} \text{ en } \mu\text{A}],$$

que coincide con la Ecuación (12) del artículo. La Tabla 2 compara los valores calculados con los publicados.

Cuadro 2

Tensión de salida del multiplicador del artículo: modelo frente a valores publicados

$I_{\text{OUT}} (\mu\text{A})$	$V_{\text{OUT}} \text{ modelo (V)}$	$V_{\text{OUT}} \text{ artículo, predicho (V)}$	$V_{\text{OUT}} \text{ artículo, medido (V)}$
3.9	44.28	44.3	39.1
5.4	39.51	39.5	37.5
6.6	35.69	35.7	33.3
8.2	30.60	30.6	27.2

Note. Nota. Valores predichos y medidos tomados de la Tabla I de Dickson (1976). La columna de rizado de esa tabla no se reproduce con la Ecuación (13) del artículo y $C_{\text{OUT}} \approx 10 \text{ pF}$ (resultaría $\approx 0.64 \text{ V}$ para $3.9 \mu\text{A}$), por lo que no se usa como referencia.

El modelo reproduce exactamente la columna predicha por Dickson; la diferencia con lo medido (unos 3 V a 5 V) proviene de efectos no incluidos en el modelo, como la dependencia de V_T con el efecto de sustrato (Dickson, 1976).

Dimensionamiento de condensadores y diodos (Dickson puro)

A partir de las Ecuaciones (7), (13) y (18):

$$(C + C_S) \geq \frac{NI_{\text{OUT}}}{f\Delta V_{\text{reg}}}, \quad (23)$$

$$C_{\text{OUT}} \geq \frac{I_{\text{OUT}}/f + 2C_D V'_\varphi}{V_{R,\text{max}}} \approx \frac{I_{\text{OUT}}}{fV_{R,\text{max}}}, \quad (24)$$

donde $\Delta V_{\text{reg}} = I_{\text{OUT}}R_S$ es la caída de regulación admisible y $V_{R,\text{max}}$ el rizado máximo de salida. La Ecuación (23) sale de despejar C en $I_{\text{OUT}}R_S \leq \Delta V_{\text{reg}}$. Cada condensador

C_k tiene una excursión de V_L pico a pico y su tensión media es aproximadamente $V_{Ck} \approx V_{IN} - V_D - V_L + (k-1)(V'_\varphi - V_D - V_L)$; en la práctica se dimensiona con margen sobre $V_{IN} + (k-1)V_\varphi$. Las especificaciones de los diodos (tensión inversa) se tratan en la Sección .

Régimen de conducción del Dickson puro: carga completa (SSL) y carga parcial (FSL)

El Dickson puro no tiene inductor, por lo que no existen MCC/MCD en sentido estricto. El análogo es la forma de la corriente de transferencia de carga a través de la resistencia total R_D (diodos, interruptores y ESR):

- **Carga completa (SSL, análogo a MCD).** La constante de tiempo de transferencia $\tau \approx R_D C/2$ (dos condensadores iguales en serie) es mucho menor que $T/2$. La corriente es un pulso exponencial $i(t) = (\Delta V_0/R_D)e^{-t/\tau}$ que se extingue antes de terminar la fase. Es el régimen que supone el modelo de Dickson, y (19) asegura que se cumple. Como la carga por pulso es $I_{OUT}/f = I_{pk}\tau$:

$$I_{pk} \approx \frac{I_{OUT}}{f\tau}, \quad I_{C,rms} \approx \frac{I_{OUT}}{\sqrt{f\tau}}, \quad R_{out} \rightarrow R_S \quad (25)$$

- **Carga parcial (FSL, análogo a MCC).** Si $\tau \gtrsim T/2$ la corriente es casi rectangular ($\pm 2I_{OUT}$) y la impedancia depende de R_D : $R_{FSL} = 2(N+1)R_D$, obtenida al sumar la pérdida de los $N+1$ diodos, cada uno con $2I_{OUT}$ durante medio periodo (Seeman & Sanders, 2008).

La frontera entre ambos regímenes es $R_S = R_{FSL}$:

$$f_c = \frac{N}{2(N+1)R_D(C+C_S)}. \quad (26)$$

Para $f < f_c$ domina el régimen de carga completa; para $f > f_c$, el de carga parcial. Los criterios $3\tau < T/2$ y (26) son complementarios a (19) y se usan como verificación en los ejercicios.

Rendimiento y pérdidas por capacitancia parásita

La capacitancia parásita C_S no solo reduce la ganancia (factor k), sino que su carga y descarga en cada ciclo consume energía del reloj. La carga que se mueve por C_S en cada

nodo es $C_S V_\varphi'$ por ciclo, y proviene del excitador de reloj. Por tanto, si el SC se alimenta de una fuente V_B y usa relojes de amplitud $V_\varphi = V_B$, la corriente total tomada de la fuente es

$$I_B = (N + 1)I_{\text{OUT}} + NC_S k V_B f, \quad (27)$$

y el rendimiento de la etapa SC es

$$\eta_{SC} = \frac{V_{\text{OUT}} I_{\text{OUT}}}{V_B I_B}. \quad (28)$$

El segundo término de (27) (pérdida $NC_S V_\varphi'^2 f$) se suma a $I_{\text{OUT}}^2 R_S$ y a $(N + 1)V_D I_{\text{OUT}}$. Esto no aparece en el artículo, que se centra en la tensión de salida, pero es necesario para el balance de potencia.

Variante híbrida boost + Dickson (extensión con inductor)

Para regular la tensión y aplicar el análisis MCC/MCD, se antepone un convertidor boost que genera el bus V_B que alimenta al Dickson: $V_{\text{IN}}^{SC} = V_B$ y los relojes se generan con semipuentes alimentados desde V_B ($V_\varphi = V_B$). Esta variante es una extensión y no proviene del artículo de Dickson (1976). Con las Ecuaciones (12) y (13), el SC queda modelado por

$$V_O = (1 + Nk)V_B - (N + 1)V_D, \quad I_{\text{OUT}} = \frac{V_O}{R_L + R_S}, \quad V_{\text{OUT}} = I_{\text{OUT}} R_L, \quad (29)$$

con I_B dado por (27). El boost ve como carga $R_{eq} = V_B / I_B$.

Etapas del boost en MCC

Etapas 1 ($0 < t < DT$): el interruptor S conduce, D_b está abierto y $L di_L / dt = V_{\text{IN}}$; C_b alimenta al SC. **Etapas 2** ($DT < t < T$): S abierto, D_b conduce y $L di_L / dt = V_{\text{IN}} - V_B$. El balance volt-segundo del inductor ($V_{\text{IN}} D + (V_{\text{IN}} - V_B)(1 - D) = 0$) da

$$V_B = \frac{V_{\text{IN}}}{1 - D}, \quad M = \frac{V_{\text{OUT}}}{V_{\text{IN}}} = \frac{1}{1 - D} \cdot \frac{(1 + Nk)R_L}{R_L + R_S} \quad (V_D = 0). \quad (30)$$

El rizado y la corriente media del inductor son

$$\Delta I_L = \frac{V_{\text{IN}} D}{L f} \Rightarrow L = \frac{V_{\text{IN}} D}{f \Delta I_L}, \quad I_L = \frac{I_B}{1 - D}, \quad I_{L, \max / \min} = I_L \pm \frac{\Delta I_L}{2}. \quad (31)$$

La frontera MCC/MCD ocurre con $I_{L,min} = 0$, es decir, $\Delta I_L/2 = I_L$:

$$L_{crit} = \frac{V_{IN}D(1-D)}{2fI_B} = \frac{D(1-D)^2R_{eq}}{2f}, \quad K = \frac{2Lf}{R_{eq}} > K_{crit} = D(1-D)^2 \Leftrightarrow \text{MCC}. \quad (32)$$

El condensador del boost se dimensiona con el rizado de V_B durante la Etapa 1, cuando entrega I_B :

$$\Delta V_B \approx \frac{I_B D}{fC_b} \Rightarrow C_b \geq \frac{I_B D}{f\Delta V_B}. \quad (33)$$

Es una expresión de primer orden; la corriente pulsante del SC aumenta el rizado real, por lo que se recomienda sobredimensionar C_b (Erickson & Maksimović, 2020; Mohan et al., 2003).

Etapas del boost en MCD

Si $K < K_{crit}$, la corriente del inductor llega a cero antes del final del periodo. **Etapa 1**

($0 < t < DT$): S cerrado y i_L crece hasta $I_{pk} = V_{IN}D/(Lf)$. **Etapa 2**

($DT < t < (D + D_2)T$): D_b conduce y i_L decrece hasta cero. **Etapa 3**

(($D + D_2$) $T < t < T$): $i_L = 0$, los semiconductores del boost están abiertos y C_b alimenta al SC.

El balance volt-segundo ($V_{IN}D + (V_{IN} - V_B)D_2 = 0$) da

$D_2 = DV_{IN}/(V_B - V_{IN}) = D/(M_b - 1)$, con $M_b = V_B/V_{IN}$. La corriente media por el diodo es $I_B = \frac{1}{2}I_{pk}D_2$, luego

$$I_B = \frac{V_{IN}^2 D^2}{2Lf(V_B - V_{IN})}. \quad (34)$$

Si $R_{eq} = V_B/I_B$ es constante (caso $V_D = 0$), resulta $M_b(M_b - 1) = D^2/K$ y

$$M_b = \frac{1 + \sqrt{1 + 4D^2/K}}{2}, \quad K = \frac{2Lf}{R_{eq}}, \quad I_L = \frac{1}{2}I_{pk}(D + D_2), \quad D + D_2 < 1. \quad (35)$$

La frontera $D_2 = 1 - D$ reproduce $M_b = 1/(1 - D)$, coherente con (32). En MCD la ganancia depende de la carga a través de K , por lo que D deja de fijar la tensión. Si $V_D \neq 0$, R_{eq} no es constante y (34) se resuelve junto con (29) y (27) como una ecuación cuadrática en V_B .

Consideraciones adicionales para el diseño

- **Tensión inversa de los diodos.** Con los niveles de nodo de la Ecuación (2), los diodos D_0 y D_N soportan $\approx V_\varphi'$, pero los diodos interiores $D_1, \dots, D_{N-1}$ soportan

$\approx 2V'_\varphi$: cuando el nodo k está en su nivel bajo, el nodo $k + 1$ está en su nivel alto, y ambos difieren $2V'_\varphi$. Debe dimensionarse con margen sobre este valor.

- **Arranque.** Con los condensadores descargados, el arranque produce corrientes de inrush por los diodos y el interruptor del boost. Se recomienda arranque suave del ciclo de trabajo y considerar la constante de tiempo (22) y la del boost para fijar el tiempo de simulación.
- **Corrientes pulsantes.** En el régimen de carga completa, los picos de (25) definen la corriente de pico de los diodos y la corriente eficaz que deben soportar los condensadores (ESR y rizado).
- **Relojes sin traslape.** Un pequeño tiempo muerto entre φ y $\bar{\varphi}$ reduce el *breakthrough* de (18).

Procedimiento


Se plantearon dos ejercicios sobre el convertidor híbrido boost + Dickson. Se resolvieron analíticamente con las Ecuaciones (6) a (35) y se prepararon para su validación en PSIM (Powersim Inc., 2024). En ambos, la capacitancia parásita es $C_S = 0.001C$ y los diodos del SC tienen $R_D = 0.1 \Omega$; el interruptor y el diodo del boost se toman ideales.

Ejercicio 1 (análisis)

Enunciado. Convertidor con $N = 2$, $V_{IN} = 12 \text{ V}$, $D = 0.5$, $f = 50 \text{ kHz}$ (boost y reloj), $C_b = 47 \mu\text{F}$, $C_1 = C_2 = C = C_{OUT} = 10 \mu\text{F}$, $C_S = 10 \text{ nF}$, $R_L = 720 \Omega$, $V_D = 0$ y $R_D = 0.1 \Omega$. Determinar, para $L = 1 \text{ mH}$ y para $L = 47 \mu\text{H}$: (a) el estado de conducción; (b) V_B y V_{OUT} ; (c) la corriente del inductor y su rizado; (d) las tensiones y rizados del SC y su régimen de conducción; (e) el balance de potencia.

Figura 3

Ejercicio 1: convertidor híbrido boost + Dickson de $N = 2$ etapas.



Parámetros del SC (comunes a ambos casos)

Con (6), (13), (19) y la Ecuación (27):

$$k = \frac{C}{C + C_S} = \frac{10}{10.01} = 0.9990, \quad 1 + Nk = 2.9980,$$

$$R_S = \frac{N}{(C + C_S)f} = \frac{2}{(10.01 \times 10^{-6})(5 \times 10^4)} = 3.996 \Omega,$$

$R_D(C + C_S)f = 0.1(10.01 \times 10^{-6})(5 \times 10^4) = 0.050 < 3 \Rightarrow$ el modelo de carga completa es válido.

La corriente de las capacitancias parásitas es

$$NC_Skf = 2(10^{-8})(0.999)(5 \times 10^4) = 9.99 \times 10^{-4} \text{ A/V, es decir,}$$

$$I_B = (N + 1)I_{\text{OUT}} + 9.99 \times 10^{-4}V_B.$$

Caso MCC, $L = 1 \text{ mH}$

Ecuaciones: (30), (29), (27), (31), (32), (33), (15), (7), (25). Se supone MCC y se verifica al final.

$$V_B = \frac{12}{1 - 0.5} = 24 \text{ V}, \quad V_O = 2.998(24) = 71.95 \text{ V},$$

$$I_{\text{OUT}} = \frac{71.95}{720 + 3.996} = 99.38 \text{ mA}, \quad V_{\text{OUT}} = I_{\text{OUT}}R_L = 71.55 \text{ V},$$

$$I_B = 3(0.09938) + 9.99 \times 10^{-4}(24) = 0.2981 + 0.0240 = 0.3221 \text{ A},$$

$$I_L = \frac{0.3221}{0.5} = 0.6442 \text{ A}, \quad \Delta I_L = \frac{12(0.5)}{10^{-3}(5 \times 10^4)} = 0.120 \text{ A},$$

$$I_{L,\max} = 0.704 \text{ A}, \quad I_{L,\min} = 0.584 \text{ A} > 0 \Rightarrow \text{MCC},$$

$$L_{\text{crit}} = \frac{12(0.5)(0.5)}{2(5 \times 10^4)(0.3221)} = 93.1 \mu\text{H} < 1 \text{ mH} \checkmark,$$

$$R_{eq} = \frac{V_B}{I_B} = 74.5 \Omega, \quad K = \frac{2Lf}{R_{eq}} = 1.34 > D(1 - D)^2 = 0.125 \checkmark,$$

$$\Delta V_B \approx \frac{0.3221(0.5)}{(5 \times 10^4)(47 \times 10^{-6})} = 0.069 \text{ V}.$$

Tensiones y rizado del SC. Con $V'_\varphi = kV_B = 23.98 \text{ V}$ y

$V_L = I_{\text{OUT}}/[(C + C_S)f] = 0.09938/0.5005 = 0.1986 \text{ V}$, la Ecuación (8) da los picos de nodo y las tensiones medias de los condensadores (nivel bajo del nodo):

$$V_1 = 24 + 23.98 - 0.199 = 47.78 \text{ V}, \quad V_2 = 47.78 + 23.98 - 0.199 = 71.55 \text{ V} = V_{\text{OUT}} \checkmark,$$

$$V_{C1} \approx 24 - 0.199 = 23.80 \text{ V}, \quad V_{C2} \approx V_2 - V'_\varphi = 47.58 \text{ V},$$

$$V_R = \frac{I_{\text{OUT}}}{fC_{\text{OUT}}} = \frac{0.09938}{(5 \times 10^4)(10 \times 10^{-6})} = 0.199 \text{ V} \text{ (0.28 \% de } V_{\text{OUT}}).$$

Régimen del SC. $\tau \approx R_D C / 2 = 0.5 \mu\text{s}$ y $3\tau = 1.5 \mu\text{s} \ll T/2 = 10 \mu\text{s}$; además

$f_c = 2/(6(0.1)(10^{-5})) = 333 \text{ kHz} \gg f$. El SC opera en carga completa (pulsos).

Por (25): $I_{pk} \approx 0.09938/(5 \times 10^4 \cdot 5 \times 10^{-7}) \approx 4.0 \text{ A}$ e $I_{C,rms} \approx 0.09938/\sqrt{0.025} \approx 0.63 \text{ A}$.

Tensión inversa de los diodos. D_0 y D_2 : $\approx V_\varphi' = 24 \text{ V}$; D_1 (interior): $\approx 2V_\varphi' \approx 48 \text{ V}$.

Balance de potencia. $P_{out} = 71.55 \times 0.09938 = 7.11 \text{ W}$;

$P_{in,SC} = V_B I_B = 24 \times 0.3221 = 7.73 \text{ W}$; por (28), $\eta_{SC} = 92.0 \%$. Las pérdidas del SC (0.62 W) se reparten en $I_{OUT}^2 R_S = 0.04 \text{ W}$ y en la carga de las capacitancias parásitas, $NC_S V_\varphi'^2 f = 0.57 \text{ W}$, que es la dominante.

Caso MCD, $L = 47 \mu\text{H}$

Ecuaciones: (34) y (35) con $R_{eq} = 1/\alpha$, donde (con $V_D = 0$)

$\alpha = (N + 1)(1 + Nk)/(R_L + R_S) + NC_S k f$.

$$\alpha = \frac{3(2.998)}{723.996} + 9.99 \times 10^{-4} = 0.012423 + 0.000999 = 0.013422 \text{ S}, \quad R_{eq} = 74.5 \Omega,$$

$$K = \frac{2(47 \times 10^{-6})(5 \times 10^4)}{74.5} = 0.0631 < D(1 - D)^2 = 0.125 \Rightarrow \text{MCD},$$

$$M_b = \frac{1 + \sqrt{1 + 4(0.25)/0.0631}}{2} = 2.553, \quad V_B = 12(2.553) = 30.63 \text{ V},$$

$$V_O = 2.998(30.63) = 91.83 \text{ V}, \quad I_{OUT} = \frac{91.83}{723.996} = 126.8 \text{ mA}, \quad V_{OUT} = 91.32 \text{ V},$$

$$I_B = \alpha V_B = 0.4111 \text{ A}, \quad D_2 = \frac{D}{M_b - 1} = \frac{0.5}{1.553} = 0.322, \quad D + D_2 = 0.822 < 1 \checkmark,$$

$$I_{pk} = \frac{V_{IN} D}{L f} = \frac{6}{2.35} = 2.553 \text{ A}, \quad I_L = \frac{1}{2}(2.553)(0.822) = 1.049 \text{ A}.$$

Verificaciones: $I_B = \frac{1}{2} I_{pk} D_2 = 0.411 \text{ A}$ y $P_{in} = 12(1.049) = 12.59 \text{ W} = V_B I_B$. Con

$V_L = 0.253 \text{ V}$: $V_{C1} \approx 30.38 \text{ V}$, $V_{C2} \approx 60.72 \text{ V}$, $V_R = 0.254 \text{ V}$ y

$P_{out} = 91.32 \times 0.1268 = 11.58 \text{ W}$ ($\eta_{SC} = 92.0 \%$). Aunque D no cambia, la tensión pasa de 71.6 V (MCC) a 91.3 V (MCD), lo que ilustra la dependencia de la ganancia respecto de la carga en MCD.


Ejercicio 2 (diseño)

Enunciado. Diseñar un convertidor híbrido boost + Dickson con $V_{IN} = 12 \text{ V}$,

$V_{OUT} = 96 \text{ V}$, $I_{OUT} = 0.2 \text{ A}$, rizado de $V_{OUT} \leq 1 \%$, $f = 100 \text{ kHz}$, rizado de corriente del inductor $\approx 30 \%$, operación en MCC y caída de regulación del SC $\leq 2 \%$ de V_{OUT} . Se usan diodos Schottky con $V_D = 0.3 \text{ V}$ y $R_D = 0.1 \Omega$, y $C_S = 0.001 C$.

Figura 4

Ejercicio 2: convertidor híbrido boost + Dickson de $N = 3$ etapas.



Paso 1: reparto de ganancia

$M = V_{OUT}/V_{IN} = 8$. Se elige $N = 3$ (SC de ganancia ≈ 4) y boost de ganancia ≈ 2 ($D \approx 0.5$), lo que evita ciclos de trabajo extremos y limita la tensión de los condensadores a 73 V. La carga es $R_L = 96/0.2 = 480 \Omega$.

Paso 2: condensadores del SC

Ecuaciones: (23), (24).

$$(C + C_S) \geq \frac{NI_{OUT}}{f\Delta V_{reg}} = \frac{3(0.2)}{10^5(1.92)} = 3.13 \mu\text{F},$$

$$C_{OUT} \geq \frac{I_{OUT}}{fV_{R,max}} = \frac{0.2}{10^5(0.96)} = 2.08 \mu\text{F}.$$

Se adopta $C_1 = C_2 = C_3 = C_{OUT} = 4.7 \mu\text{F}$ y $C_S = 4.7 \text{ nF}$ (parásita), de modo que $C + C_S = 4.7047 \mu\text{F}$ y $k = 0.9990$.

Paso 3: resistencia de salida y verificaciones del SC

$$R_S = \frac{3}{(4.7047 \times 10^{-6})(10^5)} = 6.377 \Omega, \quad I_{OUT}R_S = 1.275 \text{ V } (1.33 \% < 2 \%) \checkmark,$$

$R_D(C + C_S)f = 0.047 < 3 \checkmark$ (aun con el aumento de 5 % de R_S : $1.339 \text{ V} = 1.39 \%$),

$$V_L = \frac{0.2}{0.47047} = 0.425 \text{ V}, \quad V_R = \frac{I_{OUT}}{fC_{OUT}} = \frac{0.2}{(10^5)(4.7 \times 10^{-6})} = 0.426 \text{ V } (0.44 \% < 1 \%) \checkmark$$

El efecto de C_D en (18) es despreciable: con $C_D = 50 \text{ pF}$, $2C_D V_\phi' = 2.5 \text{ nC}$ frente a $I_{\text{OUT}}/f = 2 \text{ }\mu\text{C}$ (0.12 %).

Paso 4: tensión del bus y ciclo de trabajo

De (29) con $V_{\text{OUT}} = 96 \text{ V}$ y $I_{\text{OUT}} = 0.2 \text{ A}$:

$$V_B = \frac{V_{\text{OUT}} + I_{\text{OUT}} R_S + (N+1)V_D}{1 + Nk} = \frac{96 + 1.275 + 1.2}{3.997} = 24.64 \text{ V},$$

$$D = 1 - \frac{V_{\text{IN}}}{V_B} = 1 - \frac{12}{24.64} = 0.513.$$

Se verifica la condición de multiplicación (14):

$$kV_B - V_D - V_L = 24.61 - 0.3 - 0.425 = 23.89 \text{ V} > 0 \checkmark.$$

Paso 5: corriente del bus y del inductor

$$I_B = (N+1)I_{\text{OUT}} + NC_S kV_B f = 0.8 + 3(4.7 \times 10^{-9})(0.999)(24.64)(10^5) = 0.8 + 0.035 = 0.835 \text{ A},$$

$$I_L = \frac{I_B}{1-D} = \frac{0.835}{0.487} = 1.714 \text{ A}.$$

Paso 6: inductor

Con $\Delta I_L = 30\% I_L = 0.514 \text{ A}$, de (31):

$$L = \frac{V_{\text{IN}} D}{f \Delta I_L} = \frac{12(0.513)}{10^5(0.514)} = 119.7 \text{ }\mu\text{H} \Rightarrow L = 120 \text{ }\mu\text{H} \text{ (comercial)},$$

$$\text{con } \Delta I_L = 6.155/(10^5 \cdot 120 \times 10^{-6}) = 0.513 \text{ A}, I_{L,\text{max}} = 1.97 \text{ A e } I_{L,\text{min}} = 1.46 \text{ A}.$$

Verificación de MCC con (32):

$$L_{\text{crit}} = \frac{12(0.513)(0.487)}{2(10^5)(0.835)} = 17.9 \text{ }\mu\text{H} \ll 120 \text{ }\mu\text{H} \Rightarrow \text{MCC } \checkmark.$$

Se recomienda un inductor con $I_{\text{sat}} \geq 2.5 \text{ A}$.

Paso 7: condensador del boost

Con $\Delta V_B = 1\% V_B = 0.246 \text{ V}$, por (33):

$$C_b \geq \frac{I_B D}{f \Delta V_B} = \frac{0.835(0.513)}{10^5(0.246)} = 17.4 \text{ }\mu\text{F} \Rightarrow C_b = 47 \text{ }\mu\text{F} \quad (\Delta V_B \approx 0.091 \text{ V}),$$

sobredimensionado por la corriente pulsante del SC.

Paso 8: tensiones y especificación de semiconductores

Con $V'_\varphi = kV_B = 24.61 \text{ V}$ y el escalón por etapa $V'_\varphi - V_D - V_L = 23.89 \text{ V}$ (Ecuación (8)), partiendo de $V_B = 24.64 \text{ V}$:

$$V_1 = 48.52, \quad V_2 = 72.41, \quad V_3 = 96.30 \text{ V}, \quad V_{\text{OUT}} = V_3 - V_D = 96.00 \text{ V} \checkmark,$$

$$V_{C1} \approx 23.9 \text{ V}, \quad V_{C2} \approx 47.8 \text{ V}, \quad V_{C3} \approx 71.7 \text{ V}, \quad C_{\text{OUT}} = 96 \text{ V}.$$

Los condensadores se especifican con margen $\geq 1.5\times$ (p. ej. 50 V, 100 V, 100 V y 150 V).

Los diodos D_0 y D_3 soportan $\approx 24.6 \text{ V}$ y los interiores D_1 y D_2 soportan $\approx 2V'_\varphi = 49 \text{ V}$, por lo que se sugieren diodos Schottky de $\geq 100 \text{ V}$, corriente media de 0.2 A y corriente de pico no repetitiva $\geq 10 \text{ A}$, ya que en el régimen de carga completa

$$\tau \approx R_D(C + C_S)/2 = 0.235 \mu\text{s} \text{ y por (25) } I_{pk} \approx 0.2/(10^5 \cdot 2.35 \times 10^{-7}) \approx 8.5 \text{ A e}$$

$$I_{C,rms} \approx 1.3 \text{ A (con } f_c = 798 \text{ kHz} \gg f). \text{ MOSFET y diodo del boost: } V \geq 40 \text{ V e}$$

$$I_{pk} = 1.97 \text{ A; el diodo conduce } I_B = 0.835 \text{ A de media.}$$

Paso 9: balance de potencia

$$P_{out} = 96(0.2) = 19.2 \text{ W y } P_{in,SC} = V_B I_B = 24.64(0.835) = 20.57 \text{ W, luego } \eta_{SC} = 93.4 \text{ \%}.$$

Las pérdidas del SC (1.37 W) se reparten en diodos $(N + 1)V_D I_{\text{OUT}} = 0.24 \text{ W}$,

resistencia serie $I_{\text{OUT}}^2 R_S = 0.26 \text{ W}$ y capacitancias parásitas $\approx 0.86 \text{ W}$. Estas pérdidas no incluyen las del boost.

Configuración de simulación en PSIM

- **Boost.** Fuente DC de 12 V ; inductor L (Ejercicio 1: 1 mH y luego $47 \mu\text{H}$; Ejercicio 2: $120 \mu\text{H}$); interruptor con compuerta desde una fuente de onda cuadrada de frecuencia f y ciclo D (Ejercicio 1: 0.5 ; Ejercicio 2: 0.513); diodo D_b ideal; condensador C_b ($47 \mu\text{F}$).
- **Reloj del SC.** Dos semipuentes de interruptores ideales alimentados desde el nodo V_B (salida del boost). Los interruptores de un mismo semipuerto se controlan en contrafase y ambos semipuentes en antifase (180°), con $50 \text{ \%}$ de ciclo y un pequeño tiempo muerto (por ejemplo, ciclo 0.49) para evitar traslape. El semipuerto φ excita los condensadores de índice impar y el $\bar{\varphi}$ los de índice par.

- **Cadena Dickson.** Diodos $D_0, \dots, D_N$ con umbral V_D (Ejercicio 1: 0 V; Ejercicio 2: 0.3 V) y resistencia 0.1Ω (los nombres exactos de los parámetros pueden variar según la versión de PSIM). Condensadores de bombeo, C_{OUT} y carga según el ejercicio. Añadir en cada nodo de la cadena un condensador C_S a tierra (Ejercicio 1: 10 nF; Ejercicio 2: 4.7 nF).
- **Mediciones.** Sondeas de tensión en V_B , en cada nodo y en V_{OUT} ; amperímetros en L , en cada diodo, en cada condensador y en la entrada del SC (I_B).
- **Control de simulación.** Ejercicio 1: paso de tiempo 0.1 μ s, tiempo total 60 ms y *print time* 50 ms. Ejercicio 2: paso 0.1 μ s, tiempo total 40 ms y *print time* 30 ms. Los tiempos superan varias veces las constantes de tiempo del boost ($\approx R_{eq}C_b$) y del SC (22).
- Si V_{OUT} del Ejercicio 2 difiere de 96 V por pérdidas no modeladas (resistencia del inductor y del MOSFET), se ajusta D hasta cumplir la especificación.
- **Entrega.** Guardar los archivos como `dickson_ej1.psimsch` (con dos variantes de L) y `dickson_ej2.psimsch`.

Resultados y análisis

Dados los resultados que se muestran en la Tabla 3, se presentan las Figuras 5, 6 y 7.

De forma análoga, con los resultados de la Tabla 4 se presentan las Figuras 9 y 10.

Cuadro 3


Ejercicio 1: resultados analíticos y de simulación (V , A)

Magnitud	Analítico	PSIM
MCC , $L = 1 \text{ mH}$		
V_B	24.0	24.0
V_{OUT}	71.55	71.52
I_{OUT}	0.0994	0.0993
I_L (media)	0.644	0.650
ΔI_L	0.120	0.110
$I_{L,max}/I_{L,min}$	0.704/0.584	0.705/0.595
V_R	0.199	0.075
η_{SC} (%)	92.0	91.0


Note. Los interruptores se simularon con MOSFET manejados por fuentes cuadradas de 50 kHz: ciclo de 0.5 para S y de 0.49 para S_1 – S_4 , con S_2 y S_3 desfasados 180° respecto de S_1 y S_4 . I_L (media) se estimó como el punto medio entre máximo y mínimo, y η_{SC} como $P_{out}/(V_{IN}I_L)$.

Figura 5

Circuito del Ejercicio 1 en PSIM.

**Figura 6**


Resultados de simulación del Ejercicio 1 en MCC, tensión y corriente de salida.



Note. $L = 1 \text{ mH}$; régimen permanente.

Figura 7

Resultados de simulación del Ejercicio 1 en MCC, tensión V_B y corriente I_L .



Note. $L = 1$ mH; régimen permanente.

Cuadro 4

Ejercicio 2: valores de diseño y resultados de simulación (V , A)

Magnitud	Diseño	PSIM
D	0.513	0.513
V_B	24.64	24.26
V_{OUT}	96.0	95.69
V_R (cota)	0.426	—
ΔI_L	0.513	≈ 0.50
$I_{L,max}/I_{L,min}$	1.97/1.46	$\approx 1.95/1.45$
η_{SC} (%)	93.4	≈ 93.5
Estado del boost	MCC	MCC

Note. Nota. Los interruptores se simularon con MOSFET manejados por fuentes cuadradas de 100 kHz: ciclo de 0.513 para S y de 0.48 para S_1 – S_4 , con S_2 y S_3 desfasados 180° respecto de S_1 y S_4 . Los valores con $\approx$ se estimaron a partir de dos lecturas de cursor y de la pendiente de la corriente del inductor; η_{SC} se estimó como $P_{out}/(V_{IN}I_L)$.



Figura 8*Circuito del Ejercicio 2 en PSIM***Figura 9***Resultados de simulación del Ejercicio 2, tensión y corriente de salida.*

Figura 10

Resultados de simulación del Ejercicio 2, tensión V_B y corriente I_L .



Análisis del Ejercicio 1

En el caso MCC ($L = 1 \text{ mH}$) la simulación confirma el estado de conducción previsto: la corriente mínima del inductor es de 0.595 A , siempre positiva, y L es unas once veces mayor que $L_{crit} = 93.1 \mu\text{H}$ ($K = 1.34 > D(1 - D)^2 = 0.125$). El bus del boost coincide con $V_B = V_{IN}/(1 - D)$ (24.0 V en ambos casos) y la salida resulta de 71.52 V frente a los 71.55 V del modelo (error de -0.04%), con $I_{OUT} = 99.3 \text{ mA}$ (99.4 mA analítico). Los 0.4 V que faltan respecto del valor ideal de 72 V corresponden a la caída

$$R_S I_{OUT} = 3.996 \Omega \times 0.0993 \text{ A} \approx 0.40 \text{ V} \text{ de la Ecuación (13).}$$

Los extremos de la corriente del inductor (0.705 A y 0.595 A) y su media (0.650 A) difieren menos de 2% de los analíticos (0.704 A , 0.584 A y 0.644 A). El rizado fue $\Delta I_L = 0.110 \text{ A}$ frente a 0.120 A (-8%), diferencia que se atribuye a las caídas resistivas del boost y a que los cursores no coinciden exactamente con el pico y el valle. El rizado de la salida medido, $\approx 0.075 \text{ V}$ (0.1% de V_{OUT}), es una cota inferior, porque los cursores no estaban en un pico y un valle. Aun así queda por debajo de la cota de 0.199 V de la Ecuación (15), lo cual es coherente: esa cota supone que C_{OUT} entrega toda la corriente de carga durante un periodo completo, cuando en realidad el último diodo la recarga cada ciclo y la última etapa comparte carga con ella.

El rendimiento fuente-carga estimado es de $\approx 91\%$ ($P_{out} = 7.10 \text{ W}$ frente a

$V_{IN}I_L = 7.80 \text{ W}$), un punto por debajo del 92 % analítico del SC; la diferencia equivale a las pérdidas del boost, que el modelo no incluye. Según el modelo, la pérdida dominante del SC es la carga y descarga de las capacitancias parásitas (0.57 W de 0.62 W), mucho mayor que la de la resistencia serie (0.04 W).

Análisis del Ejercicio 2

El diseño cumple la especificación con desviaciones pequeñas. La salida simulada es de 95.69 V con $I_{OUT} = 199.4 \text{ mA}$, es decir, -0.3% respecto de los 96 V pedidos y dentro de la tolerancia de 1 %. El bus del boost quedó en 24.26 V en vez de 24.64 V (-1.5%). Con $V_B = V_{IN}/(1 - D_{ef})$, ese valor equivale a un ciclo efectivo $D_{ef} = 0.505$ frente al 0.513 aplicado, lo que se atribuye a las caídas resistivas del boost ($R_{ds(on)}$ de los MOSFET y resistencia del inductor), no consideradas en el diseño. Un ajuste fino de D a ≈ 0.515 llevaría V_{OUT} a 96 V (estimación a partir de la relación V_{OUT}/V_B simulada).

La relación V_{OUT}/V_B simulada (3.94) es mayor que la prevista en el diseño (3.90) y coincide con la del modelo sin caída de diodo ($V_D = 0$), lo que indica que los diodos de la cadena se simularon con umbral cercano a cero y no con los 0.3 V del diseño.

El boost opera en MCC: la corriente mínima estimada del inductor es de $\approx 1.45 \text{ A}$, muy por encima de cero, y $L = 120 \mu\text{H}$ es unas siete veces $L_{crit} = 17.9 \mu\text{H}$. El rizado estimado, $\Delta I_L \approx 0.50 \text{ A}$ ($\approx 30 \%$ de $I_L \approx 1.70 \text{ A}$), cumple el objetivo de diseño. Su valor máximo ($\approx 1.95 \text{ A}$) y el rizado se obtuvieron combinando una lectura del mínimo con la pendiente de la corriente, por lo que son estimaciones y no mediciones directas. El rendimiento fuente-carga estimado es de $\approx 93.5 \%$ ($P_{out} = 19.1 \text{ W}$ frente a $V_{IN}I_L \approx 20.4 \text{ W}$), coherente con el 93.4 % analítico del SC. El rizado de V_{OUT} cumple la especificación de 1 % por diseño (cota de 0.43 V, 0.44 %); su medición directa queda pendiente.

Conclusiones

- El convertidor Dickson entrega una ganancia discreta $N + 1$ sin elementos magnéticos. Con carga, y según Dickson (1976), equivale a una fuente V_O con resistencia serie $R_S = N/[(C + C_S)f]$, y la condición de multiplicación no depende de N . Las simulaciones reproducen ese modelo: el error de V_{OUT} fue de -0.04% en el Ejercicio 1 (MCC) y de -0.3% en el Ejercicio 2.
- La capacitancia parásita reduce la excursión de cada nodo en el factor $C/(C + C_S)$ y, según el modelo, es la pérdida dominante del SC (0.57 W de 0.62 W en el Ejercicio 1). El rendimiento fuente-carga estimado quedó entre 91% y 93.5% .
- Los condensadores se dimensionan por caída de regulación, $(C + C_S) \geq NI_{OUT}/(f\Delta V_{reg})$, y por rizado de salida, $C_{OUT} \geq I_{OUT}/(fV_{R,max})$. Ambos diseños cumplen, y la cota de rizado resultó conservadora (0.075 V medidos frente a 0.199 V en el Ejercicio 1).
- En la variante híbrida, el boost regula la tensión mediante D y su inductor se dimensiona con $L = V_{IN}D/(f\Delta I_L)$, verificando $L > L_{crit}$. Ambos ejercicios operaron en MCC, como se calculó. El análisis predice que con $L = 47\text{ }\mu\text{H}$ el boost pasa a MCD y la ganancia depende de la carga (pendiente de validar con la simulación).
- Dos lecciones de diseño: los diodos interiores de la cadena soportan $2V_\varphi'$ y no V_φ , por lo que deben especificarse con ese margen; y los semipuentes que generan los relojes necesitan tiempo muerto (ciclos de 0.49 y 0.48 en lugar de 0.5) para evitar el cortocircuito de V_B a tierra.
- Las desviaciones restantes (-1.5% en V_B del Ejercicio 2 y -8% en el rizado de I_L del Ejercicio 1) se explican por componentes no ideales (MOSFET e inductor). Para continuar el trabajo convendría medir directamente I_B , implementar un lazo cerrado de regulación y repetir el análisis con componentes reales.

Anexos

Cuadro 5

Resumen de ecuaciones principales

Concepto	Expresión
Ganancia ideal	$M = N + 1$
Excursión de nodo	$V'_\varphi = \frac{C}{C + C_S} V_\varphi$
Tensión de circuito abierto	$V_O = V_{IN} - V_D + N(kV_\varphi - V_D)$
Resistencia serie de salida	$R_S = \frac{N}{(C + C_S)f}$
Tensión de salida	$V_{OUT} = V_O - I_{OUT}R_S$
Rizado de salida	$V_R = \frac{I_{OUT}}{fC_{OUT}}$
Boost en MCC	$V_B = \frac{V_{IN}}{1 - D}, L = \frac{V_{IN}D}{f\Delta I_L}$
Límite MCC/MCD	$L_{crit} = \frac{V_{IN}D(1 - D)}{2fI_B}$
Boost en MCD	$M_b = \frac{1 + \sqrt{1 + 4D^2/K}}{2}$

A continuación se puede ingresar al repositorio donde se encuentra este documento en formato **.pdf** y en formato **.docs**, además de los archivos de las simulaciones independientes de los ejercicios de análisis y diseño (1 y 2 respectivamente).

El informe y las simulaciones del proyecto están disponibles en el [Repositorio de GitHub - Proyecto 1 Electrónica de Potencia](#).

Referencias

- Cockcroft, J. D., & Walton, E. T. S. (1932). Production of high velocity positive ions. *Proceedings of the Royal Society of London. Series A*, 136(830), 619-630.
- Dickson, J. F. (1976). On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique. *IEEE Journal of Solid-State Circuits*, 11(3), 374-378.
- Erickson, R. W., & Maksimović, D. (2020). *Fundamentals of power electronics* (3.^a ed.). Springer.
- Ioinovici, A. (2001). Switched-capacitor power electronics circuits. *IEEE Circuits and Systems Magazine*, 1(3), 37-42.
- Makowski, M. S., & Maksimović, D. (1995). Performance limits of switched-capacitor DC–DC converters. *Proceedings of the IEEE Power Electronics Specialists Conference (PESC)*, 2, 1215-1221.
- Mohan, N., Undeland, T. M., & Robbins, W. P. (2003). *Power electronics: Converters, applications, and design* (3.^a ed.). Wiley.
- Palumbo, G., & Pappalardo, D. (2010). Charge pump circuits: An overview on design strategies and topologies. *IEEE Circuits and Systems Magazine*, 10(1), 31-45.
- Pelliconi, R., Iezzi, D., Baroni, A., Pasotti, M., & Rolandi, P. L. (2003). Power efficient charge pump in deep submicron standard CMOS technology. *IEEE Journal of Solid-State Circuits*, 38(6), 1068-1071.
- Pilawa-Podgurski, R. C. N., & Perreault, D. J. (2012). Merged two-stage power converter with soft charging switched-capacitor stage in 180 nm CMOS. *IEEE Journal of Solid-State Circuits*, 47(7), 1557-1567.
- Powersim Inc. (2024). PSIM user's guide [Verificar año y versión de la guía consultada].
- Seeman, M. D., & Sanders, S. R. (2008). Analysis and optimization of switched-capacitor DC–DC converters. *IEEE Transactions on Power Electronics*, 23(2), 841-851.