UNIVERSIDAD DE LA HABANA · ARQUITECTURA DE COMPUTADORAS

Diagrama de Transición de Estados: FSM S-MIPS

Luis Enrique Cohalla Cabrera – *5 de noviembre de 2026*

ESPECIFICACIÓN DE POLÍTICA DE ERRORES
Ante una instrucción no reconocida (`Illegal`) evaluada en S_1, el circuito inhibe las escrituras habilitadas (`Awr`, `Bwr`) y retorna de forma segura al ciclo de *Fetch* (S_0), garantizando un comportamiento tolerante a fallos sin bloqueo de CPU.




Figura 1: Diagrama de estados finito (FSM) multiciclo codificado en 4 bits ($D_3D_2D_1D_0$).

Resumen de Salidas de Control por Estado

Estado	Código ($D_3D_2D_1D_0$)	Señales de Control Activas	Función en Datapath
S_0	0000	`PCwr`, `IRwr`, `ALUSrcA=0`, `ALUSrcB=01`	Fetch de Instrucción + PC+4
S_1	0001	(Awr ∨ Bwr) ∧¬Illegal	Lectura de Reg. + Decodificación
S_2	0010	`ALUSrcA=1`, `ALUSrcB=10`	Cálculo de Dirección de Memoria
S_6	0110	`ALUSrcA=1`, `ALUSrcB=00`, `ALUOp=10`	Ejecución Aritmética R-Type
S_8	1000	`PCwrCond`, `ALUSrcA=1`, `ALUOp=01`	Comparación de Branch ($rs - rt$)
S_9	1001	`PCwr`	Salto Incondicional ($Jump$)