Universidad de Costa Rica

Escuela de Ingeniería Eléctrica

IE-0521 Estructuras de Computadoras Digitales II

Luis Javier Herrera Barrantes, B93840

Erick Carvajal Barboza, PhD 11 de noviembre del 2022

Tarea 4: Simulador de Memoria Caché

1. Verificación de funcionamiento

Como forma de comprobar el funcionamiento del simulador de caché creado, se adjuntan en la Figura 1 los resultados totales obtenidos al simular el benchmark con el nombre de 465.tonto-1769B. Si se comparan estos con los de la tabla ubicada en el enunciado de la tarea se puede notar que estos coinciden en su totalidad.

```
luisja01@Mint:~/<mark>Documents/Estrucutras_de_Compus_II/Tarea4$</mark> python3 tarea4.py -s 128 -a 16 -b 64 -r
Parámetros utilizados:
         Capacidad del caché en kB:
        Asociatividad del caché:
Tamaño de del bloque en bytes
                                                                       16
                                                                       64
         Política de remplazo:
Resultados de la simulación
         Cantidad total de misses:
         Miss rate total (%):
                                                                       2.8139000000000003
         Cantidad de misses de lectura:
         Miss rate de lectura (%):
                                                                       2.100292679574917
         Cantidade de misses de escritura:
                                                                       12.501821998075972
         Miss rate de escritura (%):
```

Figura 1: Resultados totales obtenidos al simular el benchmark 465.tonto-1769B.

2. Análisis de resultados

2.1. Efecto del tamaño del caché

Para estas pruebas se debía variar el tamaño de la caché entre 8 kB a 128 kB para todos lo múltiplos de 2 en medio de estos. Los resultados obtenidos se aprecian en la gráfica de la Figura 2.




Figura 2: Resultados obtenidos al variar el tamaño de la caché.


Se destaca entonces que el miss rate total promedio obtenido tiende a disminuir entre más grande sea el tamaño de la caché implementada. Lo anteriormente mencionado tiene sentido ya que entre más grande sea la caché más datos guardados a disposición para su uso se van a tener en la misma, esto se traduce luego en un miss rate más bajo. Para el caso específico del benchmark 465.tonto-1769B en el Cuadro 1 se tiene el miss rate obtenido para la diferentes combinaciones del tamaño del caché. En este caso se nota que para este benchmark en particular no se aprecia una mejora significativa al aumentar el tamaño de la memoria caché simulada.

Tamaño del caché (kB)	Miss rate total promedio (%)
8	2.8139
16	2.8137
32	2.8137
64	2.8137
128	2.8137

Cuadro 1: Tabla de resultados obtenida para benchmark 465.tonto-1769B.

2.2. Efecto de la asociatividad del caché

En estas pruebas a realizar se debía variar la asociatividad del caché por medio de la alteración del número de ways en la misma utilizadas para simular. Los resultados obtenidos para este inciso se aprecian en la Figura 3.






Figura 3: Resultados obtenidos al variar la asociatividad en el caché.

Para el miss rate total promedio promedio se muestra la tendencia de disminución conforme se va aumentando la cantidad de ways. Esto ocurre debido a que al tener más ways el rendimiento de la caché mejora porque la cantidad de sets a revisar se ve reducida y es más posible encontrar el dato en un set con varios ways que en un set de un solo way como lo sería en el mapeo directo. La desventaja para esta forma de mejorar el rendimiento es que al tener más ways el hit time aumenta ya que se debe buscar en todas las ways de un set para determinar si es un hit o un miss. En la gráfica de la Figura 3 se tiene consistencia en los resultados obtenidos ya que al aumentar los ways el miss rate disminuye. Por otro lado, para el benchmark 470.1bm-1274B se tienen los resultados de su miss rate mostrados en el Cuadro 2. Se muestra una significativa reducción en el miss rate al pasar el umbral de 1 a 2 en la cantidad de ways a utilizar en simulación. Posteriormente, al aumentar la cantidad de ways a partir de 2 no se aprecian mejoras significativas en el miss rate obtenido.

Tamaño del caché (kB)	Miss rate total promedio (%)
1	4.5286
2	3.6887
4	3.5862
8	3.586
16	3.586

Cuadro 2: Tabla de resultados obtenida para benchmark 470.1bm-1274B.

2.3. Efecto del tamaño del bloque en el caché

Las presentes pruebas consistían en realizar simulaciones variando el tamaño de los bloques del caché entre 16 bytes a 128 bytes para los múltiplos de 2 ubicados en el medio. Los resultados obtenidos se aprecian en la Figura 4.




Figura 4: Resultados obtenidos al variar el tamaño del bloque en el caché.

Al igual que en las pasadas simulaciones, este caso no es la diferencia. Los resultados muestran una clara disminución en el miss rate total promedio al aumentar los tamaños de los bloques en el caché. Esto quiere decir que entre más amplio se el bloque, más información se va a poder guardar en dicho bloque y al traer el bloque para realizar la simulación y revisar sus datos, entre más grande sea el bloque es más probable que el dato que se anda buscando se encuentre ahí. Por esto es que el miss rate disminuye al aumentar el tamaño de los bloques. Además, en el Cuadro 3 se muestran los resultados del miss rate obtenidos para el benchmark 401.bzip2-226B. Lo que se tuvo con este benchmark es bastante peculiar ya que muestra un comportamiento completamente contrario a lo que se esperaría. Al aumentar el tamaño de los bloques su miss rate aumenta. Este aumento se puede deber al tipo de aplicación que se está corriendo y quizás esta no se beneficie de bloques con tamaño grande.

Tamaño del caché (kB)	Miss rate total promedio (%)
16	0.9561
32	1.7694
64	1.8834
128	1.9975

Cuadro 3: Tabla de resultados obtenida para benchmark 401.bzip2-226B.

2.4. Efecto de la política de reemplazo del caché

Por último, la simulación final a realizar consistía en correr todos los benchamrks propuestos utilizando la política de remplazo LRU y aleatoria como punto de comparación. Los resultados se muestran en la gráfica de la Figura 5.




Figura 5: Resultados obtenidos al variar la política de remplazo en el caché para cada benchmark.

Como era de esperar la política de remplazo LRU superó a la política de remplazo aleatorio mostrando un miss rate menor para la totalidad de los benchmarks simulados en la tarea. La política de remplazo LRU consiste en victimizar el way dentro de una caché asociatividad que tiene la mayor edad o en otras palabras el way menos recientemente utilizado. Es de esperar que los ways menos recientemente utilizados tienen los datos que se usan menos frecuentemente en la simulación por lo cual es lógico victimizar estos datos en específico y no algún otro. Es debido a esto que la política LRU mostró mejor rendimiento en la simulaciones comparándola con una política de remplazo aleatorio que no tiene criterio alguno para victimizar lo ways dentro un set.