# Universidade Tecnológica Federal do Paraná Campus Apucarana Engenharia de Computação

Luis Henrique Ferracciu Pagotto Mendes, RA: 2272016

### Relatório 4

Multiplexador Genérico

LRCO7A - Lógica Reconfigurável Professor: Marcelo de Oliveira

### 1 Introdução:

Para este projeto, foi desenvolvido um multiplexador genérico usando a linguagem VHDL. O objetivo era explorar como esse componente essencial é utilizado em sistemas digitais. O multiplexador é um circuito que, a partir de sinais de controle, escolhe uma das entradas e a direciona para a saída. Ele é fundamental em aplicações digitais, incluindo a seleção de dados em barramentos, comunicação e processamento de informações.

O projeto foi criado para ser configurável, utilizando a estrutura generic do VHDL, o que permitiu ajustar tanto o número de entradas quanto a quantidade de bits por entrada diretamente na placa. Essa abordagem torna o multiplexador extremamente adaptável a diversas aplicações sem a necessidade de modificações substanciais no projeto.

Especificamente para esta atividade, o multiplexador foi configurado para operar com 4 entradas de 2 bits cada, controladas por 2 bits de seleção. Essa configuração foi implementada no FPGA, onde as entradas e os sinais de controle foram representados por chaves e a saída foi exibida em LEDs. Esta configuração prática proporcionou uma demonstração clara e tangível do funcionamento do circuito.

#### 2 Código VHDL comentado:

A imagem abaixo mostra o código para a implementação do Multiplexador Genérico, com comentários para permitir um melhor entendimento e facilitar a leitura do projeto e sua execução.

Figura 1: Código VHDL comentado.

### 3 Simulação:

Para compreensão mais profunda do funcionamento de um multiplexador, foi gerado um Waveform com entradas (nos switches) geradas aleatoriamente para poder demonstrar a saída dos sinais.




Figura 2: Simulação do projeto com sinais gerados.

## 4 Multiplexador Aplicado na Placa:

Após a implementação via software do projeto, foi possível enviar o código para a placa DE10-Lite, permitindo a interação usuário-placa, a fim de que o usuário tenha uma experiência prática e visual do funcionamento do multiplexador e a forma como ele aloca e trabalha com os sinais.




Figura 3: Foto da placa com o MUX em funcionamento.

# 5 Diagrama RTL:

Por fim, o diagrama RTL demonstra a construção lógica do código criado, e como ele trabalhará a partir das entradas.




Figura 4: Diagrama RTL gerado pelo Quartus.