

Universidade Tecnológica Federal do Paraná Campus Apucarana Coordenação do Curso de Engenharia de Computação

ANÁ	Disciplina:	Lógica Reconfigurável	
	Professor:	Marcelo de Oliveira	
	Período:	2024/2	
	Activity of December 1		

Atividade 6: Detector de máximo e mínimo

Data: 11/12/2024 Nome:

Implemente um detector de valor mínimo e valor máximo para uma quantidade genérica de valores unsigned formados por uma quantidade genérica de bits cada um.

Utilize para isso as estruturas package, procedure, generic e type (crie um vetor de unsigned).

Declare o tipo que você vai criar no package, que deve ser um arquivo separado da entidade principal.

Atenção: possivelmente o ModelSim retornará erro caso você declare um tipo definido pelo usuário como uma porta; para resolver isso, crie portas do tipo unsigned e as atribua, na arquitetura, a um sinal do tipo que você criou (para um valor pequeno, como 4 ou 5 entradas) e então simule. Exemplo:

```
1 library ieee;
2 [...]
3
  entity atividade_6 is
      generic (
5
6
           [...]
7
      port (
           --x: in unsigned_array(0 to num_inputs-1)(num_bits-1 downto 0); -- Causará erro
8
      se tentarmos compilar e simular
9
           entrada1, entrada2, entrada3, entrada4: in unsigned(num_bits-1 downto 0); --
      Sinais "intermediários"
10
           [...]);
11
12 architecture atividade_6 of atividade_6 is
      signal x: unsigned_array(0 to num_inputs-1)(num_bits-1 downto 0); -- Sinal com o
13
      tipo definido por nós
14 begin
       -- Para evitar o erro, criamos portas do tipo unsigned e as atribuímos ao sinal do
15
      tipo que criamos
      x <= (entrada1, entrada2, entrada3, entrada4);</pre>
16
17 [...]
```

O exercício deve ser entregue na forma de um relatório em PDF no Classroom, que deve incluir:

- Breve introdução contendo os conceitos (novos) da atividade
- Código VHDL comentado e/ou acompanhado de um texto explicativo
- Uma imagem da simulação
 Uma imagem (ou o PDF em anexo) do diagrama RTL