

Qualificação de Cores RISC-V — Ibex × Croc/CVE2

Pipe-clean físico RTL-to-GDSII em SKY130 via LibreLane

20 de setembro de 2026

Objetivo

Reproduzir qualificação funcional e física dos dois cores RISC-V no ambiente UNIC-CASS, utilizando o fluxo completo RTL-to-GDSII com LibreLane no PDK SKY130.

Escopo e Critério

- **Core principal:** Croc/CVE2
- **Core fallback:** Ibex
- **Critério:** Nenhuma alteração de RTL/constraints neste ciclo — apenas caracterização e rastreamento de causa raiz

Ambiente e Baseline

Ferramentas e PDK

- **LibreLane:** v3.0.0rc1
- **Yosys:** 0.44
- **OpenROAD:** v2.0-25787
- **Verilator:** 5.026
- **PDK:** sky130A / sky130_fd_sc_hd via Volare
- **Clock:** 50 ns (20 MHz) — ambos os cores

Commits de Referência

Core	Commit Hash
Ibex	8b8ee086...c8e2
Croc	968bab17...0ec87
CVE2	53076d64...cf1f351

- ❏ Todos os commits fixados antes do início do fluxo — rastreabilidade garantida.

Ibex — Qualificação Funcional

Elaboração RTL

Core

144 módulos elaborados

PASS ✓

Wrapper

145 módulos elaborados

PASS ✓

Smoke Funcional

Halt Determinístico

Execução encerrada em estado controlado — comportamento correto verificado.

261 Instruções Retiradas

Sequência completa de retire sem falha de pipeline.

"Hello simple system"

Saída de referência gerada corretamente — **PASS**.

[PRINT: log do smoke funcional do Ibex]

Ibex — Resultado Físico (Métricas)

750×750

Die (μm)

Dimensão do die físico implementado no SKY130

38,99%

Utilização

Ocupação de área por standard cells

24.570

Standard Cells

Total de células na netlist física final

0

Violações DRC/LVS/Antena

Sem violações de regra de projeto ou antena

Hold — PASS nos 9 Cantos

Pior margem de hold: **+0,106761 ns** — todos os cantos aprovados sem reparo adicional.

Passo de Referência

Métricas extraídas do passo 20 do fluxo LibreLane (signoff STA final).
Dados reprodutíveis a partir do commit fixado.

[PRINT: tabela de métricas finais do passo 20]

Ibex — Falhas Elétricas e Causa Raiz

Setup — **FAIL** em 2/9 Cantos

Parâmetro	Valor
Pior canto	max_ss_100C_1v60
Slack	-1,816531 ns
TNS	-23,537308 ns
Caminhos críticos	35

Outras Violações Elétricas

Tipo	Status	Ocorrências
Slew	FAIL 9/9	até 6.981
Capacitância	FAIL 5/9	—
Fanout	FAIL 9/9	18

Causa Raiz — Cadeia de Buffers

Caminho crítico:
register_file_i.raddr_a_i[1] → crash_dump_o[32]

Buffer hold2989

Inserido para reparo de hold;
consome ~1,13 ns de margem
de setup.

6× clkdlybuf4s25_1

Seis buffers no trecho final
somam ~1,17–1,55 ns cada —
acumulado incompatível com a
janela de setup disponível.

*[PRINT: relatório de setup do pior canto + trecho do STA com a
cadeia de buffers]*

Croc/CVE2 — Qualificação Funcional

Elaboração RTL

211 Módulos

Elaboração completa sem erros de síntese — **PASS** ✓

Smoke Funcional — Parcialmente Ativo

Acesso à SRAM via JTAG

Interface de debug operacional — comunicação estabelecida com sucesso.

UART Ativa

Transmissão serial funcional detectada durante o smoke.

Status: **BLOCKED**

O smoke funcional não apresentou **marcador de término determinístico**. Diagnósticos repetidos de instrução ilegal foram detectados durante a execução, impedindo a qualificação funcional completa.

Impacto

Sem término determinístico, não é possível afirmar corretude funcional do pipeline. O core permanece em estado **BLOCKED** até resolução da causa raiz da instrução ilegal.

[PRINT: log do smoke funcional bloqueado do Croc]

Croc/CVE2 — Resultado Físico (Métricas)

750×750

Die (µm)

Mesma geometria de die do Ibex para comparação direta

28,08%

Utilização

Menor ocupação — reflete pipeline mais compacto do CVE2

9.110

Standard Cells

Total de células na netlist física final

118.597

Área (µm²)

Área total das standard cells colocadas

Timing — PASS nos 9 Cantos

Verificação	Status	Pior Margem
Setup	PASS 9/9	+3,95698 ns
Hold	PASS 9/9	+0,10445 ns
DRC / LVS / Antena	0 violações	—

Observação

O Croc/CVE2 apresenta **fechamento de timing completo** nos 9 cantos — diferencial significativo em relação ao Ibex, que falha em 2/9 cantos de setup. A margem de setup de +3,95698 ns oferece folga considerável para otimizações futuras.

[PRINT: tabela de métricas finais e inspeção no KLayout]

Croc/CVE2 — Falhas Elétricas e Causa Raiz

Violações Detectadas

Tipo	Status	Ocorrências (pior canto)
Slew	FAIL 9/9	5.090
Capacitância	FAIL 5/9	60
Fanout	Detectado	8

Nota Comparativa

Apesar do menor número absoluto de violações em relação ao Ibex, a densidade proporcional de violações de slew em relação ao total de células (9.110) resulta em **maior razão violação/célula** para o Croc — aspecto relevante para normalização.

Causa Raiz — Fanout Crítico

Net: Fanout1632

Célula clkdlybuf4s25_1 distribui bit de seleção rs2 do register file com fanout excessivo.

Origem Lógica

Expressão (~instr_i[20]) & instr_i[21] no decodificador de instrução — sinal de alta demanda sem buffer adequado.

Placement Timing-Driven

Estava **DESABILITADO** na baseline resolvida — contribui diretamente para slew e capacitância excessivos.

[PRINT: relatório checks.rpt do pior canto + rastreo de rede na netlist física]

Comparativo e Lacunas Críticas

Resumo Lado a Lado

Métrica	Ibex	Croc/CVE2
Funcional	PASS	BLOCKED
Setup	FAIL (2/9 cantos)	PASS (9/9) – +3,957 ns
Hold	PASS – +0,1068 ns	PASS – +0,1045 ns
Slew	FAIL 9/9 (até 6.981)	FAIL 9/9 (até 5.090)
Capacitância	FAIL 5/9	FAIL 5/9 (60 ocorr.)
Fanout	18 ocorrências	8 ocorrências
Nº de células	24.570	9.110
Utilização do die	38,99%	28,08%
DRC / LVS / Antena	0 violações	0 violações

Análise Diferencial

- Violações de slew normalizadas por célula **favorecem o Ibex** – o Croc apresenta maior densidade proporcional de violações dado seu menor número total de células
- O Croc tem vantagem decisiva em timing: fechamento completo em todos os cantos vs. FAIL em 2/9 para o Ibex

Lacunas Críticas — Ambos os Cores

- **EQY (Yosys.EQY):** Equivalência formal RTL/netlist NÃO executada
- **IR Drop:** Análise de queda de tensão não qualificada
- **ISA Compliance:** Conformidade e cobertura não executadas

Próximos Passos e Conclusão

Status Atual

Ambos os cores: **CANDIDATE** — sem signoff elétrico completo. Nenhum core está pronto para integração no SoC sem resolução das lacunas identificadas.

O Que Foi Comprovado

- Viabilidade RTL-to-GDSII isolada de cada core no PDK SKY130 via LibreLane
- Fluxo reproduzível com commits fixados e ambiente UNIC-CASS documentado

O Que Não Foi Comprovado

- Integração do SoC completo
- Fechamento elétrico (Ibex)
- Equivalência formal RTL/netlist
- Conformidade funcional completa (Croc)

Roadmap — Ações Prioritárias

1 EQY nos dois cores

Executar equivalência formal Yosys.EQY antes de qualquer integração.

2 Desbloquear Croc

Identificar e corrigir causa raiz do diagnóstico de instrução ilegal no smoke funcional.

3 Normalizar violações por densidade

Estabelecer métrica comparativa de slew/capacitância por número de células.

4 Habilitar placement timing-driven (Croc)

Reativar a opção e verificar impacto nas violações de slew e capacitância.

5 Otimização controlada do caminho crítico (Ibex)

Tratar cadeia de buffers `clkdybuf4s25_1` sem modificar RTL ou constraints.