




Resumo Executivo da Semana

Atualização semanal da equipe técnica — cores RISC-V, infraestrutura de verificação e qualificação física.

João Pedro: Validação do Fluxo pyUVM

Validação do fluxo
pyUVM + Cocotb +
Verilator

Integração bem-sucedida de
pyUVM + Cocotb, com
simulação do Croc SoC
validada e resultado "Hello
World from Croc!" confirmado.

Infraestrutura de
Verificação

Monitor, Scoreboard e
mecanismo de timeout
implementados para detecção
de falhas durante a simulação.

Decodificação UART

Implementação da leitura e
decodificação da UART
diretamente em Python.

Binary to Gray


Aplicação do fluxo em um
bloco RTL real do Croc

PoC com RTL


Desenvolvimento de uma PoC
com RTL básico, utilizando um
somador

Estudos

Estudo dos conceitos e da
estrutura do pyUVM e do VIP
SystemVerilog atual do Croc e
de sua atuação em JTAG, UART,
GPIO, clock e reset.



Carlos Oran: Otimização do Comparador



Simplificação do Circuito

Remoção do circuito de **Trim** com validação confirmada via test bench existente no repositório git.

Análise de Robustez

Estudo da **faixa de tensão de entrada** e verificação de suporte do OpenPDK e ferramentas com a simulações de **Monte Carlo**.

Luccas: Geração da Macro SRAM

1

Novas tentativas na
Geração de Arquivos

Tentativas contínuas na geração
dos arquivos da macro SRAM.

2

Investigação de Erros

Busca de soluções para os **erros
de compilação** e identificação de
limitações de memória RAM
impactando o tempo de execução.

3

Otimizações em
Andamento

Ajustes em curso para **agilizar o
processo** de geração.

Luiz: Qualificação Funcional e Física — Ibex


Validação Funcional

Core **Ibex** validado funcionalmente com halt determinístico confirmado

Análise de Timing

Falha de timing de **setup** identificada em **2 de 9 cantos** — causa raiz mapeada para cadeia de buffers excessiva no caminho crítico.

- ✅ Timing completamente fechado após correção — aprovação em setup e hold em todos os cantos qualificados.



Luiz: Qualificação Funcional e Física — Croc / CVE2

Bloqueio Funcional


Smoke test bloqueado por **instrução ilegal** — diagnóstico em andamento para identificar causa raiz no core CVE2/Croc.

Interfaces Operacionais

Interfaces **JTAG** e **UART** continuam verificadas e operacionais.

Violações Elétricas

Violações de **slew rate**, **capacitância** e **fanout** identificadas



Lacunas Críticas Identificadas - Luiz

As seguintes áreas carecem de cobertura e representam riscos para a qualificação dos cores. Atenção imediata recomendada antes do avanço para as próximas fases do fluxo RTL-to-GDSII.

⊗ Estas lacunas podem comprometer a integridade do sign-off se não tratadas antes das etapas de síntese final e tape-out.

1

Equivalência Formal (EQY)
Ausência de análise **Yosys.EQY**


2

Queda de Tensão (IR Drop)
Falta de qualificação de **IR Drop**

3

Conformidade ISA
Ausência de verificação de **conformidade ISA**.

Próximos Passos Prioritários - Luiz



EQY — Ambos os Cores

Execução obrigatória de análise de equivalência formal **Yosys.EQY** para Ibex e Croc antes de qualquer avanço de fluxo.

Diagnóstico Croc / CVE2

Investigação da **instrução ilegal** identificada no smoke test — desbloqueio necessário para retomada da qualificação funcional.

Otimização Ibex

Habilitação de **placement timing-driven** e tratamento do caminho crítico para consolidar o fechamento de timing com margem adequada.