## Atividade Assíncrona 5 - Projeto CPU Monociclo ARQUITETURA DE COMPUTADORES - UFES Luiza Batista Laquini - 2019107786

## **Objetivo**

Após completar as atividades deste laboratório, você entenderá os passos necessários para estender uma CPU para que ela dê suporte a execução de novas instruções na arquitetura (*Instruction Set Architecture* ou ISA) que não haviam sido implementadas no projeto inicial da CPU monociclo.

**Questão 1** — (Exercício 4.2 — 5ª Edição do Livro Texto) — A implementação da CPU monociclo MIPS da Figura 4.2 implementa apenas uma pequena parte do conjunto de instruções. Novas instruções devem ser adicionadas, mas a decisão de elas serão adicionadas ou não, depende, entre outras coisas, do custo e complexidade da inclusão do suporte a estas instruções no caminho de dados e no controle do processador. As três questões a seguir se referem à seguinte "nova" instrução à ser adicionada à CPU:

Instrução: lwi Rt, Rd(Rs)

Interpretação: Reg[Rt] = Mem[Reg[Rd] + Reg[Rs]]

a) Quais blocos existentes (se existirem) podem ser usados para esta nova instrução?

R: PC, Memória de Instrução, Bloco de Registradores, Memória de Dados e ALU.


b) Quais novos blocos devem ser adicionados para esta nova instrução?

R: Não são necessários novos blocos.

c) Quais sinais são necessários para se executar esta nova instrução?

R: Os sinais já fornecidos, somente.


Refaça o esquema da CPU a partir da CPU monociclo básica, incluindo os novos blocos e sinais necessários para que a CPU passe a suportar esta instrução.



Questão 2 – Repita a questão anterior, considerando agora a implementação da instrução

Instrução: addi Rt, Rd, imed.

- a) PC, Memória de Instrução, Bloco de Registradores, Memória de Dados, ULA e Extensor de sinal 16-32bits
- b) Não são necessários novos blocos.
- c) Os sinais já fornecidos, somente.



Questão 3 – Repita a questão anterior, considerando agora a implementação da instrução

Instrução: bne Rt, Rd, desloc.

- a) PC, Memória de Instrução, Bloco de Registradores, Memória de Dados, ULA, Extensor de sinal 16-32bits, Shift-Left de 2bits
- b) Porta Lógica XOR
- c) Sinal 'neq' para 'bne'(1)

