SEMINARSKI RAD

PREDMET: PROJEKTOVANJE VLSI SISTEMA

USER-MANUAL


UBRZAVANJE ZAKLJUČIVANJA KONVULACIONIH NEURONSKIH MREŽA I IMPLEMENTACIJA NA PYNQ-Z2 (FPGA)PLOČI

Predmenti Profesor: Student:

Dr Aleksandar Peulić Luka Jevtić 64-2017

SADRŽAJ


Uvod	3
Pravljenje Projekta u Vivado-u	5
Kod u Vivado-u	7
Simulacija Accelerator-a	14
Sinteza i implementacija	16
Pokretanje Bitstream-a	17
Izgled PYNQ-Z2 nakon BITSTREAM-a	19



Slika 1 – Podskupovi veštačke inteligencije

Duboko učenje, koje se uglavnom sastoji od aplikacija koje uključuju određene specijalizovane strukture zvane Neuralne mreže, dalo je najveći podsticaj čitavoj oblasti mašinskog učenja i istraživanja veštačke inteligencije. Neuralne mreže su pokazale ogromne sposobnosti u obavljanju zadataka koji su tradicionalno bili veoma teški za računare, do te mere da se pokazalo da neki pristupi dubokog učenja rade čak i bolje od ljudi u nekim zadacima kao što su vid i prepoznavanje govora.

Imajući u vidu ovaj ogroman potencijal, postojao je veliki interes za ubrzavanje zaključivanja neuronskih mreža, posebno od strane velikih internet kompanija sa alatima u rasponu od glasovnih asistenata do autonomne navigacije koja rukuje gomilom korisničkih podataka u realnom vremenu koji treba da prođe kroz ogromne neuronske mreže i taj rezultat treba da se servira korisniku u roku od nekoliko milisekundi.



Slika 2 – Prepoznavanje slike uz pomoć CNN

Na slici iznad možemo primetiti prepoznavanje slike ptice uz pomoć metoda **konvulacionih neuronskih mreža**, naime ovde je prikazan process ubrzanja takvog čitanja uz pomoć raznih slojeva.


Na početku imamo sloj:

Konvulacije(Convolation) – gde se vrši savijanje ulazne slike sa skupom filtera, od kojih svaki filter daje jednu mapu karakteristika na izlaznoj slici.


Objedinjavanje(Pooling) - je u suštini operacija 'spuštanja uzorkovanja' koja ima za cilj smanjenje broja parametara i složenosti kako se podaci šire u mreži. Ovaj proces uključuje pokretanje 'prozora za okupljanje' preko ulaza i smanjenje veličine ulaza pomoću nekog algoritma. Daleko najčešći algoritmi su **Max-Pooling** i **Average - Pooling**.

Funkcija aktivacije se uvodi u neuronskoj mreži sa namerom da se unese nelinearnost u celu mrežu. Bez toga, cela neuronska mreža bi se pojednostavila I ne bi mogla da pročita sliku. Koriste se različite funkcije za ovu svrhu, ali najčešće (i prve) korišćene bi bile funkcije **ReLu** (Ispravljačka linearna jedinica) i **Tanh** (Hiperbolična tangenta).


PRAVLJENJE PROJEKTA U VIVADO-U




Slika 3 – Pravljenje projekta u Vivado(Project->New Project)



Slika 4 – Odabir razvojne ploče(PYNQ-Z2)




Slika 5 – Pravljenje .v fajla(Desni klik na Design Sources)




Slika 6 – Pravljenje .v fajla - postavljanje imena

KOD U VIVADO-U

Pre svega za realizovanje ovog koda sam koristio verziju Vivado 2018.2. U nastavku ću prikazati kod i u kasnijim poglavljima simulaciju...



Slika 7 - Kod u top modelu accelerator - part 1



Slika 8 – Kod u top modelu accelerator – part 2

Ukratko objašnjenje koda u **accelerator.v** – To je top model koji u sebi sadrži još 4 podmodela (conv(convolver), relu, tanh, pooler), njegove ulazne vrednosti su clk(clock), global_rst(reset),ce, trobitnu reg promenljivu activation, reg promenljivu weight1(kojoj vrednost zavisi od k(konvulacioni prozori)) I Izlazne vrednosti data _out, valid_op, end_op, conv_out, conv_valid, conv_end.

Accelerator dalje prosledjuje vrednosti podmodelima funkcijama relu,tanh(Funkcije Aktivacije) kao I convolver-u(Convolation) I pooler-u(Pooling).

Kod koji se nalazi u podmodelu convolver:

```
| DR. | Company | Teaching | Teac
```

Slika 9 – Kod u convolver-u – part 1

Slika 10 – Kod u convolver-u – part 2

```
| Company | Comp
```


Slika 11 – Kod u convolver-u – part 3

Slika 12 – Kod u convolver-u – part 4


Ukratko objašnjenje koda u **convolver.v** - Primarna ideja koja stoji iza pristupa ovom dizajnu je da se izgradi visoka (pipelined streaming architecture) u kojoj modul za obradu ne mora da stane ni u jednom trenutku. tj. bilo koji deo konvolvera ne čeka da bilo koji drugi deo završi svoj posao i dostavi mu rezultat. Svaka faza obavlja mali deo celokupnog rada kontinuirano na drugom delu ulaza svakog takta. Ovo nije samo karakteristika ovog dizajna, to je opšti princip koji se zove "cevovod" koji se široko koristi za razbijanje velikih računarskih procesa na manje korake i povećanje najveće frekvencije na kojoj celo kolo može da radi.

Naš dizajn koristi MAC (Multili and Accumulate) jedinice sa ciljem mapiranja ovih operacija u DSP blokove FPGA. Postizanje toga bi učinilo operacije množenja i sabiranja mnogo bržim i trošilo manje energije pošto su DSP blokovi implementirani u čvrstim makroima. što će reći, DSP blokovi su već sintetizovani, postavljeni i preusmereni u silicijum na FPGA uređaju(pyng-z2) na najefikasniji mogući način. Konvolver nije ništa drugo do skup MAC jedinica i nekoliko pomerajućih registara, koji kada se napajaju pravim ulazima, izlaze rezultat konvolucije nakon fiksnog broja ciklusa takta.

Kod koji se nalazi u podmodelu relu I tanh_lut(Funkcije Aktivacije):




Slika 13 - Kod(implentacija) funkcije RELU(Ispravljačka funkicja)



Slika 14 – Kod(implentacija) funkcije tanh(Hiperbolički tangens)

Kod koji se nalazi u podmodelu pooler(Objedinjavanje(Pooling)):




Slika 15 – Kod pooler-u – part 1

```
| Section | Sect
```

Slika 16 – Kod pooler-u – part 2

Puler je deo ovog dizajna koji implementira operaciju Max-Pooling,kod za Max-Pooling to je uglavnom gomila kontrolnih izraza koji generišu kontrolne signale za sve pojedinačne jedinice u prikupljanju podataka na osnovu određenih uslova koji variraju sa vrednostima N, K i P.



M = N-K+1
WHERE M*M = SIZE OF INPUT TO POOLER
N*N = SIZE OF INPUT BEFORE CONVOLUTION
K*K = SIZE OF CONVOLUTION KERNEL
P = SIZE OF POOLING WINDOW
(M/P)*(M/P) = SIZE OF OUTPUT


Slika 17 – Pooler objašnjen kroz logička kola, register-e, controlne jedinice

SIMULACIJA ACCELERATOR-A


Analiza I pokretanje glavnog modela accelerator.v gde se kreira simulacija accelerator_tb.v, gde imamo pristup vrednostima promenljivih u vremenskim intervalima. Možemo podesiti vrednosti promenljivih(input-a) kroz vreme u accelerator tb.v.

```
| District | District
```


Slika 18 – Kod simulacije



Slika 19 – Učitavanje i pokretanje simulacije (Run Simulation)



Slika 20 – konačna simulacija, vrednost promeljivih kroz vremenski interval do 800 ns




Slika 21 – Top model simulacije accelerator

SINTEZA I IMPLEMENTACIJA


Za uspešno povezivanje I projektovanje koda u vivado-u na ploču PYNQ-Z2 mora da se odrade dva koraka, to je da naš izvorni kod prođe sinezu(Synthesis) I implementaciju(Implementation), pre početka izvršenja sinteze obavezno je povezati ploču PYNG-Z2 sa računarom, koristeći USB kabal. Kada povežemo ploču sa računarom moramo aktivirati switch na gore I u tom trenutku se pali crvena led dioda(CR-8), što indicira da je uspešna konekcija izvršena. Sledeći korak jeste ubacivanje Constraints-a, to su kodovi koji se nalaze na sajtu imi-ja(Odeljak treća godina->Projektovanje VLSI Sistema) koristimo ih kako bi implemenirali ulazne I izlazne vrednosti u program na ploču PYNQ-Z2.

U nastavku ću pokazati kako izgleda uspešna sinteza ...



Slika 22 - Shematic našeg koda


Shematic je prikaz našeg koda kroz veze i logička kola i vrednostima ulaznih i izlaznih vrednosti iz programa.




Slika 23 – Pokretanje sineze i implementacije

POKRETANJE BITSTREAM-A

Ukoliko prolazi sinteza i implementacija, onda možemo da pokrenemo i Bitstream ukoliko je prepoznalo ploču idemo na Open Hardware Manager -> Open Target -> auto connect. Ploča se povezuje, Bitstream je binarna sekvenca. Služi za uspostavljanje komunikacionog kanala programa i ploče u našem slučaju PYNQ-Z2. Nakon završetka kreira se Bitstream datototeka koja sadrži programske podatke povezane sa pločom.




Slika 24 – Izvršena provera za BitStream- auto connect opcija



Slika 25 – Nakon auto connect koraci u pokretanju BitStream-a

IZGLED PYNQ-Z2 NAKON BITSTREAM-A



Slika 26 – Izgled ploče koja nije povezana



Slika 27 – Izgled ploče koja je povezana

Jasno na slici možemo uočiti da je ploča povezana sa računarom preko Micro-USB-a, DIP Switches su ugašeni, ipak radi led diode na LD5 boja je crvena. Power switch je uklučen, da nije ne bi postojala konekcija. Imamo dva button-a za programming I system reset, znači ponovno konektovanje. Nakon pokretanja dva switch-a vrednosti na ploči se menjaju(promena boje), pritiskom na button-e menaju se led diode kod switch-eva(plava,crvena, zelena) u zavisnosti koji button se pritisne(BTN0,BTN1,BTN2,BTN3).

Literatura

- 1. https://www.bittware.com/resources/cnn/
- 2. https://cs231n.github.io/convolutional-networks/#conv
- 3. Izvorni kod github https://github.com/thedatabusdotio/fpga-ml-accelerator
- 4. VLSI sistemi https://imi.pmf.kg.ac.rs/moodle/course/view.php?id=555
- 5. https://www.amd.com/en/products/xilinx
- 6. https://www.semanticscholar.org/paper/FPGA-based-Acceleration-for-Convolutional-Neural-on-Huynh/be1733f215cef2bc0bb0be731c3aca009795e4b0?p2df