

SS 16

Luke Hain

12. Mai 2016

Inhaltsverzeichnis

I	Computer Networks	7
1	Vorlesung	8
1.1	Einführung	8
1.2	Bitübertragungsschicht	9
1.2.1	Nachrichtentechnische Kanäle	9
1.2.2	Übertragungsmedien	10
1.2.3	Mehrfachnutzung von Kanälen	12
1.2.4	Datenübertragung	13
1.2.5	Beispieltechnologien	14
1.2.6	Digitaler Netzzugang über Kabelmodem	14
1.3	Netztechnologie 1	14
1.3.1	Medienzugriff	14
1.3.2	Ethernet	15
1.3.3	Switches in der Sicherungsschicht	17
1.3.4	Drahtlose Netze für PAN und LAN (3.26)	19
1.4	Netztechnologien 2	21
1.4.1	Schichtenübersicht - Sicherungsschicht	21
1.4.2	Überblick	21
1.4.3	Drahtloses Breitband	21
1.4.4	Token-basierte Technologien	23
1.4.5	Carrier Ethernet	24
1.4.6	MPLS - Multiprotocol Label Swtitching	26
1.4.7	SONET / SDH	27
1.4.8	OTN - Optical Transport Network	28
1.5	Sicherungsschicht	29
1.5.1	Sicherungsschicht	29
1.5.2	Fehlerbehandlung	30
1.5.3	Protokolle	31
1.5.4	Schnittstellenereignistypen	31
2	Übung	33
2.1	Einführung	33
2.1.1	33

2.1.2	34
2.1.3	34
2.1.4	35
2.2 Bitübertragungsschicht	36
2.2.1 Nyquist-Theorem	36
2.2.2 Pulsecodemodulation	37
2.2.3 Modulation	37
2.2.4 Leitungskodierung	38
2.2.5 Multiplex	38
2.3 Netztechnologien 1	39
2.3.1 Ethernet	39
2.3.2 Switches	40
2.3.3 Transparent Bridges	41
2.3.4 802.11 WLAN	41
2.4 Netztechnologien 2	42
2.4.1 WiMax	42
2.4.2 RPR	42
2.4.3 Carrier Ethernet	43
2.4.4 MPLS	44
2.4.5 SONET/SDH und OTN	45

II Theoretical Informatic and Logic 47

3 Vorlesung ¹ S. 22	48
3.1 Prädikatenlogik erster Stufe	48
3.2 Prädikatenlogik erster Stufe	49
3.3 Syntax/Substitutionen	50
3.3.1 Komposition von Substitutionen	50
3.3.2 Beschränkung von Substitutionen	50
3.3.3 Anwendung von Substitutionen auf Formeln	51
3.3.4 Substitutionen und Formeln	51
3.3.5 Satz 4.18	51
3.3.6 Beweis Hilfsaussage aus Satz 4.18	53
3.3.7 Varianten	53
3.4 Semantik	53
3.4.1 Relationen und Funktionen	53
3.4.2 Interpretationen	54
3.4.3 Herbrand-Interpretationen	55
3.5 Modelle	56
3.5.1 Modelle für abgeschlossene Formeln	56
3.5.2 Modelle für nicht-abgeschlossene Formeln	56
3.6 Äquivalenz und Normalform	57

3.6.1	Semantische Äquivalenz	57
3.6.2	Pränexnormalform	58
3.6.3	Skolem-Normalform	59
3.7	Äquivalenz und Normalenform (2)	60
3.7.1	Klauselform	60
3.7.2	maschinelles Beweisen mathematischer Sätze	60
3.7.3	Unifikation	60
3.7.4	Allgemeinste Unifikatoren	61
3.8	Äquivalenz und Normalform	62
3.8.1	Beweis Satz 4.45	62
3.8.2	Allgemeinste Unifikatoren	62
3.9	Resolution	62
3.9.1	Resolutionsregel	62
3.9.2	Resolutionsableitungen und -widerlegungen	63
3.9.3	Herbrand-Interpretationen	63
4	Übung	65
4.1	Prädikatenlogik - Syntax	65
4.1.1	Konstruktion von Teiltermen	65
4.1.2	Über Nachbarn	66
4.2	Substitutionen	67
4.2.1	Substitutionskomposition ist eine Substitution	67
4.2.2	Eigenschaften von Substitutionen	67
4.3	Semantik	68
4.3.1	Beispiele zur Interpretationsanwendung	68
4.3.2	Verschiedene Interpretationen einer Formel	69
4.3.3	Existenz einer Herbrand-Interpretation	70
III	Computer Architecture	71
5	Vorlesung	72
5.1	Einführung	72
5.1.1	Big Data	72
5.2	Vorlesung	72
5.2.1	ZIH	72
5.2.2	Begriffe und Definitionen	72
5.3	VL	73
5.3.1	Modifiziertes Dreiphasenmodell zum Entwurf eines RS	73
5.3.2	Architektur-Definition (Tanenbaum)	73
5.3.3	Architektur-Definition (Hennessy/Patterson)	73
5.3.4	Einflusskomplexe	74
5.3.5	Entwurf eines Rechnersystems	75

5.3.6	Architectural Trends	76
5.3.7	Bemerkungen zum klassischen Digitalrechner	77
5.3.8	Aufgaben und Ziele der Rechnerarchitektur	78
5.3.9	Klassifizierung nach Flynn	78
5.4	Intel Prozessoren	79
5.4.1	Ursprung	79
5.4.2	Intel 80386	79
5.4.3	Intel 80486	80
5.4.4	Pentium	81
5.4.5	Pentium MMX	81
5.4.6	Pentium Pro	82
5.4.7	Pentium 2 / Pentium 3	83
5.4.8	Pentium 4	83
5.4.9	Pentium M/ Core Solo/ Core Duo	84
5.4.10	Intel64 Prozessoren (Auswahl)	85
5.4.11	Multicore Prozessoren	85
5.4.12	Intel Core Microarchitektur Core2Duo	86
5.4.13	Intel Nehalem Mikroarchitektur	86
5.5	fill 03.05.16	86
5.6	86
5.6.1	Intel Itanium	86
5.6.2	IBM Power	87
5.6.3	POWER7	90
5.6.4	MIPS	90
5.6.5	SPARC	92
5.6.6	CELL Broadband Engine	93
5.6.7	ARM	93
5.6.8	DEC ALPHA	94
6	Übung	95
6.1	Einführung	95
6.1.1	von-Neumann	95
6.1.2	v.Neumann vs. Harvard	96
6.1.3	Def. von Brooks vs Giloi	96
6.1.4	RA-Definition Begriffe	97
6.2	Einführung	98
6.2.1	Moore's Law	98
6.2.2	Klassifikationen nach Flynn	100
6.2.3	MMX, SSE, AVX	101
6.3	Prozessoren / Pipelifting	101
6.3.1	Adressierungsarten	101
6.3.2	scale-potenz	102
6.3.3	Speedup	103

6.3.4	103
6.4	105
6.4.1 SPARC INTEL AMD	105

IV Database 108

7 Vorlesung 109

7.1	Einführung	109
7.2	Konzeptueller Entwurf	110
7.2.1	Drei Phasen des Datenbank-Entwurfs (4, ff.)	110
7.2.2	Lebenszyklus einer Datenbank	110
7.2.3	Prinzip eines Datenmodells (16)	110
7.2.4	Entity-Relationship-Modell	111
7.3	Konzeptueller Entwurf	112
7.3.1	Grundlagen (5)	112
7.3.2	Primärschlüssel (8)	113
7.3.3	ER-Modell Relationales Modell	113
7.4	Relationale Algebra	114
7.4.1	Motivation	114
7.4.2	Relationale Algebra	115
7.4.3	Basisoperationen	115
7.4.4	Abgeleitete Operationen	116
7.5	SQL	117
7.5.1	Einleitung	117
7.5.2	Datendefinitionssprache	118
7.5.3	Datenbankanfragesprache (DQL 25 ff)	119
7.5.4	Algebra-Operationen in SQL (32 ff)	119
7.5.5	Sprachelemente jenseits der relationalen Algebra	119
7.6	SQL	120
7.6.1	Innere und äußere Verbundoperationen	120
7.6.2	Tabellenausdrücke	121
7.6.3	Geschachtelte Anfragen	122
7.6.4	Änderungsoperationen Insert, Update, Delete	122
7.6.5	Sequenzen und berechnete Spalten 63 ff	123
7.6.6	Sicherung der Integrität mit SQL 69ff	123

8 Übung 124

8.1	Einführung	124
8.1.1		124
8.1.2		124
8.1.3		125
8.1.4		125

8.1.5	125
8.2 ER-Modellierung	125
8.2.1 Prof-Stud	125
8.2.2 ER-Bahn	125
8.2.3 ER-Bsp	127
8.2.4 Vererbungshierarchie - Relationsschema	127
8.3 Relationenalgebra	127
8.3.1	129
8.3.2	129
8.3.3	129
8.3.4 Kreuzprodukt und Divisionsoperator	130
8.4 SQL	130
8.4.1 Befehle in SQL	130
V Hardware Laboratory	132
VI C++4CG	133

Teil I

Computer Networks

Kapitel 1

Vorlesung

1.1 Einführung

- Anwendungsfelder Rechnernetze (1.4)
 - Geschäftsanwendungen - gemeinsame Nutzung von Ressourcen
 - Privatbereich - Informationszugriff (z.B. WWW, IM)
 - Mobile Benutzer - Textnachrichten, ...
 - Gesellschaftliche Aspekte - Copyright, Profile, ...
- Client Server Modell (1.5)
- Peer-to-Peer Communication (1.6)
- Basis-Netzstruktur (1.7)
 - Übertragungsmodi
 - * Verbindungsorientiert
 - * Verbindungslos (z.B. IP)
 - * Leitungsvermittelt
 - * Paketvermittelt (flexibler, ressourcenschonend)
- Schichtenarchitektur - ISO/OSI Referenzmodell (1.8)
 - International Organization for Standardization
 - Open Systems Interconnection
 - Schichtenübersicht auf 1.8 ff.
- Integriertes Referenzmodell (Tanenbaum) (1.11)
 - Protokollimplementierung oft abweichend vom Referenzmodell

- Beispiel Datenübertragung (1.12)
- Schichteneffizienz (1.13)
- Dienste - Begriffsklärung (1.14)
 - Beispiel Ablaufdiagramm (1.15)
- Netzkopplung - Basis-Topologien
 - Punkt-zu-Punkt-Kanäle (Unicast)
 - Rundsendekanäle (Broadcast)
 - Klassifizierung nach Ausdehnung (1.17)
 - * Pan - Personal Area Network
 - * LAN - Local Area Network
 - * MAN - Metropolitan Area Network
 - * WAN - Wide Area Network (1.18)
 - Mobilität || Leistung (1.19)
 - Konzepte - Layer-N-Gateway(1.20)
 - Beispiel (1.21)
- Internet(1.22 ff)
 - Internet
 - * Geschichte des Internet (1.24 ff)
 - * Normen (1.26)
 - Intranet (1.22)

1.2 Bitübertragungsschicht

1.2.1 Nachrichtentechnische Kanäle

- Aufgabe: Physikalische Bitübertragung mittels Transformation in elektromagnetisches Signal
- Daten \rightarrow Kanal \rightsquigarrow Störeinflüsse \rightarrow Daten

Kenngößen (2.4 ff)

- Bandbreite B: Breite des Frequenzbereichs eines Kanals, in dem ohne größere Dämpfung übertragen wird
- Baudrate
- Bitrate
- Nyquist Theorem $b < 2 \cdot B \cdot \lg(S)$
 - * Erweiterung durch Shannon $b < B \cdot \lg(1 + SNR)$
 - * Kombination $b < \min(2 \cdot B \cdot \lg(S) ; B \cdot \lg(1 + SNR))$

Leitungscode

- Wie soll Folge von 0en und 1en übertragen werden?
- NRZ: **N**on-**R**eturn-to-**Z**ero (2.6)
- Manchester-Codierung
- NRZI: NRZ-**I**nverted (2.7)
 - * Signaländerung bei 1, keine Signaländerung bei 0
 - * Vorteil: hohe Netto-Datenrate
 - * Nachteil: Probleme bei langer Folge von Nullen
 - * Lösung: 4B/5B Code
 - jeweils 4 Bits Daten werden auf 5-Bit-Muster abgebildet $\rightarrow 25$
 - durch 4B/5B-Code treten niemals mehr als 3 Nullen nacheinander auf

1.2.2 Übertragungsmedien

Elektrische Leitungen

- Twisted Pair (2.8)
 - isolierte Kupferdrähte von 0,4 bis 1mm Stärke
 - Paarweise verdreht \rightarrow Reduzierung von Störungen
 - Üblicherweise 4 Paare pro Kabel
 - Mehrere Kilometer Reichweite, mehrere MBit/s, preiswert
 - Signal aus Spannungsdifferenz zwischen den 2 Kabeln übertragen
 - Cat 3
 - Cat 5
 - Cat 6

- Cat 7
- Koaxialkabel (2.9)
 - mehrere km, mehrere MBit/s, T-stecker oder rTap
 - 50-Ohm-Kabel: für digitale Übertragung
 - 75-Ohm-Kabel: für analoge Übertragung und Kabelfernsehen
 - Kabelfernsehen → Breitband-Koaxialkabel, häufig mit analoger Übertragung bis ca. 1 GHz, bidirektionaler Ausbau für Internet-Zugang via Kabel

Optische Leitungen und Sichtverbindung

- Optische Leitungen
 - Lichtwellenleiter (LWL) / "Glasfaser"
 - * bis TBit/s-Bereich, über viele km Entfernung
 - * Monomodefaser: nur eine ausbreitungsfähige Wellenform
 - * Multimodefaser: verschiedene ausbreitungsfähige Wellenformen
 - * Gradientenfaser: schrittweise Änderung des Brechungsindex

Sichtverbindung

- Infrarotverbindung
- Richtfunkstrecken

Satelliten / Zellularfunk (2.11)

- Satelliten
 - Getrennte Aufwärts-/Abwärtsbänder
 - Bandbreite von 500MHz, z.B. in mehrere 50 MBit/s - Kanäle oder 800 digitale Sprachkanäle mit 64 kBit/s
 - Zuordnung kurzer Zeitabschnitte zu einzelnen Kanälen (Zeitmultiplex)
 - Lange Laufzeiten (ca. 250 bis 300ms)
- Zellularfunk
 - Aufteilung eines geographischen Bereichs in Funkzellen mit spezifischen Frequenzbändern
 - Beispiel: GSM (Global System for Mobile Communication)

Strukturierte Verkabelung (2.12)

- Ziel: Systematische, gut wartbare und erweiterbare Kabelinfrastruktur
- Trennung in drei wesentliche Bereiche (jeweils sternförmig hierarchisch)
 - Primärebene
 - Sekundärebene
 - Tertiärebene

1.2.3 Mehrfachnutzung von Kanälen

Frequenzmultiplex (2.13)

- getrennte Frequenzbänder (mit z.B. 3000 Hz) und zwischengeschaltete Sperrbänder (mit z.B. 500 Hz)

Orthogonales Frequenzmultiplex (Orthogonal FDM, OFDM)

- Überlagerung der Kanäle ohne Sperrbänder → effizienter
- Empfänger: Trennung der Signale mehrerer Bänder durch schnelle Fouriertransformation
- Einsatz: Wlan, Kabelnetze, 4G Mobilfunk, LTE, ...

Zeitmultiplex (2.14)

- Zyklische Kanalzuteilung

Statistisches Zeitmultiplex

- flexible Zuteilung nach Bedarf

Codemultiplex (CDM, 2.15)

- Didizierte (Kodierungs-)Codes pro Teilnehmerpaar

Wellenlängenmultiplex (WDM)

- Variation von Frequenzmultiplex, indem direkte optische Einkopplung mehrerer Lichtwellenleiter (mit Licht unterschiedlicher Wellenlängen) in einen besonders leistungsfähigen Lichtwellenleiter erfolgt
- entsprechende Wiederauskopplung im Zielsystem

1.2.4 Datenübertragung

Signalklassen (2.16)

- Wert/Zeit kontinuierlich \leftrightarrow Wert/Zeit diskret
- Beispiele (2.17)
 - Wert- und zeitkontinuierlich: analoges Telefon
 - Wertkontinuierlich, zeitdiskret: Prozesssteuerung mit periodischen Messpunkten
 - Wertdiskret, zeitkontinuierlich: digitale Temperaturanzeige
 - Wert- und zeitdiskret: digitale Übertragung mit isochronem Taktmuster; z.B. Sprachübertragung über digitale Kanäle

Beispiel: Telefonsystem (2.18)

Sprachübertragung über digitale Kanäle (2.19)

- Analoge Eingangssignale (Sprache) vor Übertragung im Kernnetz zu digitalisieren: Codec (Coder-Decoder)
- Basis: Abtasttheorem nach Shannon $f(A) > 2 \cdot f(G)$
- PCM: Pulse Code Modulation
 - Bsp.: Grenzfrequenz (Telefon) : 3400 z; Abtastfrequenz: 8000 Hz
 - logarithmische Quantisierungsintervalle \rightarrow Quantisierungsfehler begrenzen

Datenübertragung über analoge Kanäle

- Modem: Übertragung digitaler Signale über analoge (2.20) Telefonverbindung
 - Problem: Nicht direkt möglich wegen kapazitiver und induktiver Einflüsse
- Amplitudenabtastung
- Periodenabtastung
- Phasenabtastung
 - Ziel: Deutlich höhere Übertragungsleistung durch gleichzeitige Anwendung mehrerer Modulationsverfahren (2.21)
 - Beispiele
 - * QPSK
 - * QAM 16
 - * QAM 64

1.2.5 Beispieltechnologien

Digital Subscriber Line (DSL, 2.22)

- digitaler Netzzugang über herkömmliche Telefonleitungen
- Datenübertragung und Telefondienst gleichzeitig nutzbar
- Realisierung durch Nutzung höherer Frequenzbereiche
- hohe Datenraten, meist asymmetrisch (ADSL) bzgl. Up-/Downlink
- weitere Varianten:
 - VDSL (Very High Bitrate) : nur über kurze Entfernungen
 - SDSL (Symmetric): GLEICHE dATENRATE AUF Up-/Downlink
- Signaltrennung (Telefon/Daten) und Modulation (basierend auf QAM, 2.23)
 - CAS (Carrierless Amplitude / Pase System)
 - DMT (Discrete Multitone)

1.2.6 Digitaler Netzzugang über Kabelmodem

- Signaltrennung zwischen Kabelfernsehen und Daten:
 - Umwidmung einzelner TV-Kanäle in Datenkanäle
 - Rückkanalfähige Verstärker erforderlich
 - Datenraten theoretisch bis ca. 36 MBit/s, aber SShared Medium", d.h. abhängig von der Zahl der Teilnehmer geringere Datenrate

1.3 Netztechnologie 1

1.3.1 Medienzugriff

ALOHA Protokoll

- historisches Paketfunknetz, University of Hawaii, seit 1979
- dezentrale Stationen, Kommunikation über Zentrale
- unkoordiniertes Wettbewerbsverfahren (stochastisch)
- Kollision auf f_1 bei Zentrale, da Senden stets möglich
- Fehlerbehandlung durch Wiederholung, falls nach Zeit t keine Quittung auf f_2
- kein Mithören während des Sendevorgangs

ALOHA Beispiel

- Pure ALOHA: Max. etwa 18 Prozent des Kanaldurchsatzes
- Slotted ALOHA: Max. etwa 36 Prozent des Kanaldurchsatzes (3.6)

CSMA-Verfahren

- kein Funk, sondern Coaxialkabel
- Abhören vor Senden (CSMA - Carrier Sense Multiple Acces)
- Trotzdem Kollision möglich: (1-persistent CSMA, immer sendebereit)
- nonpersistent CSMA: belegter Kanal wird nicht sofort erneut abgehört, erst nach zufällig verteiltem Zeitintervall; dadurch geringere Kollisionswahrscheinlichkeit
- p-persistent CSMA (slotted): Prüfe Kanal, sende mit Wahrscheinlichkeit p, warte sonst 1 Slot und prüfe wieder

Bewertung der Verfahren (3.8)

CSMA mit "Collision Detection"(CD)

- Mithören während des Sendevorgangs
- Kollisionserkennung dadurch schneller möglich (ohne Warten auf Quittung)
- Funktioniert für ein gemeinsam genutztes Kommunikationsmedium ... (z.B. gemeinsames Kabel bei IEEE 802.3, Lukf bei IEEE 802.11, etc.)
- ... mit mindestens einer Station (Kollisionen mit sich selbst können erkannt werden, z.B. durch Signalreflexion am offenen Kabelende

CSMA/CD-Verfahren Beispiel (3.10 ff.)

1.3.2 Ethernet

IEEE 802.3

- Zugriffsverfahren: 1-persistent CSMA/CD, in Hardware auf Ethernet-Karte realisiert
- Datenrate der Basistechnologie: 10 MBit/s
- Segmentlänge: 500m
- Kabel der Kategorie 5 oder höher bzw. Lichtwellenleiter (dann auch deutlich größere räumliche Ausdehnungen möglich)

- heute grundsätzlich mit Switches und Duplex-Betrieb im Einsatz
- dennoch Kollisionsbehandlung generell mit eingebaut:
 - warte s Slots nach Kollision, s zwischen 0 und $2^n - 1$ bei n vorherigen Kollisionen zufällig gewählt

Rahmenstruktur (3.14)

- Präambel erlaubt Synchronisation mit Empfänger
- EtherType/Size
 - $\leq 1500 \rightarrow$ Länge des Datenfelds
 - $\geq 1536 \rightarrow$ Typ der Daten (z.B. IP, IPv6, etc.), Länge der Daten nicht spezifiziert \rightarrow Interframe Gap als Begrenzer
- Pad zum Auffüllen auf minimale Rahmenlänge wegen Kollisionsverfahren
- Prüfsumme: CRC (Cyclic Redundancy Check), ohne Präambel und SFD

Fast- / Gigabit Ethernet

- Fast Ethernet
 - 1995 als IEEE 802.3u standardisiert
 - Datenrate 100 MBit/s
 - Segmentlänge: 100m bei Kupferkabel, 2km bei Lichtwellenleiter
 - Kompatibilität zu Ethernet und Cat-3-Kabel, noch CSMA/CD unterstützt aber keine Multidrop-Kabel mehr
- Gigabit Ethernet
 - 1999 als IEEE 802.3ab standardisiert
 - Datenrate 1 GBit/s
 - Vollduplex (Standard): kein CSMA/CD mehr \rightarrow keine Beschränkung der Kabellänge
 - Halbduplex: Layer-1-Kopplung über Hub; CSMA/CD mit Modifikationen:
 - * Padding - Rahmen immer auf 512 Byte auffüllen
 - * Frame-Bursting - mehrere Rahmen in einem Ethernet-Frame übertragen
- 10 / 100 GBit/s Ethernet
 - für optische Verbindungen in WANs \rightarrow siehe Kapitel 4

Ethernet-Varianten für LAN (3.16)

Switched Ethernet: Beispiel (3.17)

- parallele Vermittlung aller Verkehrsströme durch Switch-Hardware
- Vorteil: Keine Kollisionen, jeder Station steht die volle Ethernet-Datenrate zur Verfügung \Rightarrow Ethernet wird vom SShared Medium zum SSwitched MEdium"
- Aufteilung der Stationen auf einem oder mehreren Switches in unterschiedliche virtuelle lokale Netze (VLAN) möglich \Rightarrow Sicherheitszonen

1.3.3 Switches in der Sicherungsschicht

Ziele (3.18):

- parallele Vermittlung durch Switches, sequentiell durch Bridges (veraltet)
- Trennung organisatorischer Bereiche/verschieden Verkehrsströme
- Zuverlässigkeit und Sicherheit (gegen Störsignale und unberechtigte Weiterleitung)
- Begrenzung der Netzlast durch selektives Weiterleiten von Nachrichten

Modell (3.19)

Transparent Bridges / Switches (3.20)

- Selbstlernend: Automatischer Aufbau von Routing-Tabellen
- Topologie-Erkennung durch Quelladressen, schrittweiser Tabellenaufbau
- Fluten, falls Zielrechner noch unbekannt
- Löschen von Einträgen nach bestimmter Zeit zur Anpassung an Topologieänderungen

Spanning Tree (3.21)

- Problem: Mehrfachwege \rightarrow Endlosschleifen
- Lösung: Aufbau eines "überspannenden Baumes" mit eindeutigen Wegen durch dezentralen Algorithmus / kürzester Weg zur Wurzel

Interne Realisierung (3.22)

- Parallele Vermittlung mehrerer Eingangs- an mehrere Ausgangsports
- Hohe Leistung, unterstützt durch Hardware-Realisierung
- Store-and-Forward-Switch: Gesamtes Frame wird im Switch zwischengespeichert, die Prüfsumme wird kontrolliert und erst dann wird weitergeleitet \Rightarrow einfach; Pufferung und Datenratenanpassung
- Cut-Through-Switch: Andommende Frames werden nach Prüfung der Zieladresse sofort weitergeleitet \Rightarrow effizienter, kürzere Verzögerung, aber problematisch bei unterschiedlichen Datenraten und bei Fehlern

VLAN - Virtual Local Area Network (2.23)

- Motivation:
 - Flexibilität: Änderung der Zuordnung von Geräten zu lokalen Netzen ohne neue Verkabelung
 - Sicherheits- und Performance-Aspekte

Port-basiertes VLAN (3.24)

- Jeder Port eines Switches wird einem VLAN zugeordnet
- Ports können nur Mitglied eines VLANs sein
- redundante Links zwischen Switches benötigt

Tag-basiertes VLAN - IEEE 802.1Q (3.25)

- Transport mehrerer VLAN-Pakete über einen Link \rightarrow Tagging der Pakete
- IEEE 802.1Q - Ergänzung des Ethernet-Headers - VLAN-Tag
- letzter VLAN-Fähiger Switch entfernt das VLAN-Tag wieder \rightarrow Kompatibilität
- VLAN Identifier = 12 Bit
- andere Felder (Priority und CFI) nicht für VLAN genutzt

1.3.4 Drahtlose Netze für PAN und LAN (3.26)

WLAN: IEEE 802.11 (3.27)

802.11 - Medienzugriff mit CSMA/CA (3.28) ff.

- RTS/CTS - Request to Send / Clear to Send
- Hidden terminal: A kann C wegen begrenzter Funkreichweite nicht hören
 - A sendet RTS-Signal an B, und B sendet dann CTS
 - Alle anderen möglichen Sender (C) erhalten das CTS-Signal und stellen ihren Sendevorgang zurück
- Exposed terminal (unnötiges Warten, hier durch B bei Senden nach links)
 - C sendet RTS an möglichen anderen Empfänger
 - Falls dieser beriet, erhält C das CTS und kann übertragen (unabhängig von B)

Bluetooth

- drahtlose Ad-Hoc-Piconetze (<10m), billige Ein-Chip-Lösung
- offener Standard: IEEE 802.15.1
- Einsatzgebiete:
 - Verbindung von Peripheriegeräten
 - Unterstützung von Ad-Hoc-Netzen
 - Verbindung verschiedener Netze (z.B. drahtloses Headset mit GSM)
- Frequenzband im 2,4 GHz- Bereich; Integrierte Sicherheitsverfahren (128-Bit-Verschlüsselung)
- Datenraten:
 - 433,9 kBit/s asynchronous-symmetrical
 - 723,2 kBit/s / 57,6 KBit/s asynchronous-asymmetrical
 - 64 kBit/s synchronous, voice service
 - Erweiterungen bis zu 20 Mbit/s (IEEE 802.15.3a: UWB (Ultra Wide Band))

ZigBee (3.30)

RFID - Radio Frequency Identification (3.31)

- Klasse-1-Tags:
 - bestehen aus Antenne und RFID-Chip
 - 96-Bit-Identifikator, kleiner Speicher, passiv
 - geringer Preis, lässt sich z.B: auf Produkte aufkleben
- Lesegerät:
 - aktiv, leistungsfähig, MAC-Protokolle
 - sendet Trägersignal, wird von Tag reflektiert
- Backscatter: Tag überlagert das Trägersignal mit eigenen zu sendenden Bits → Lesegerät filtert dies Bits aus
- Mehrfachzugriff: modifizierte Version von Slotted ALOHA

NFC - Near Field Communication

- kontaktloser Datenaustausch über Kürzeste Distanzen (4cm)
 - Auflegen/anlegen des Transmitters an Lesegerät erforderlich
- Datenübertragungsrate bis zu 424 kBit/s
- Übertragung
 - verbindungslos: passive RFID-Tags
 - verbindungsorientiert: aktive Transmitter (z.B. Smartphone)
- mögliche Anwendungen
 - Bezahlung per Smartphone oder Smartcard
 - Smartphone als Türschlüssel
- Kritik
 - Distanz als Sicherheitsfeature ungeeignet (durch große Antennen bis zu 1m möglich)
 - NFC-Sicherheitsmechanismen unzureichend

1.4 Netztechnologien 2

1.4.1 Schichtenübersicht - Sicherungsschicht

1.4.2 Überblick

- Einordnung im Wesentlichen in OSI-Schichten 1 und 2
- PAN - Personal Area Network / LAN - Local Area Network
 - Ausdehnung bis zu einigen Kilometern
 - Privates Unternehmen / Privathaushalt als Netzbetreiber
- MAN - Metropolitan Area Network / WAN - Wide Area Network
 - weiträumige Ausdehnung, öffentlich zugänglich, dedizierte Betreiber
 - Dienstqualität sehr wichtig (viele konkurrierende Verkehrsströme)
- hier: Technologien für MAN und WAN
 - MAN: Drahtloses Breitband, Token Bus/RPR, Carrier Ethernet
 - WAN: Carrier Ethernet, MPLS, SDA, OTN (3)

1.4.3 Drahtloses Breitband

WiMAX

- Problem: Kabel-gebundenes Internet sehr teuer, vor allem in ländlichen Gegenden
- Lösung: drahtlose Breitbandnetze
- Standardisierung: IEEE 802.16 = WiMAX (Worldwide Interoperability for Microwave Access)
 - Frequenzbereich 2 GHz - 66 GHz
 - erste Version 2001: stationär, Sichtverbindung nötig
 - heute: für mobile Anwendungen mit Fahrzeuggeschwindigkeit geeignet
 - 4G-Technologie mit bis zu 1 GBit/s - verbindet Aspekte von WLAN und 3G
- Technologien
 - OFDM (Orthogonal Frequency-Division Multiplexing)
 - MIMO (Multiple Input Multiple Output)
- Prinzip, grafisch (5)

- Bitübertragungsschicht
 - OFDMA - Orthogonal Frequency Division Multiple Acces
 - * flexible Aufteilung von OFDM-Unterträgern auf Stationen
 - Zeitduplexverfahren TDD (Time Division Duplex)
 - * Station wechselt zwischen Senden und Empfangen auf einem Unterträger (6)
- WiMax - Dienstklassen und Rahmenstruktur
 - Konstante Datenrate (z.B. unkomprimiertes VoIP)
 - Echtzeit mit variabler Datenrate (z.B. kompr. VoIP)
 - Nichtechtzeit mit variabler Datenrate - (z.B. Übertragung großer Dateien)
 - Best Effort
- Rahmenstruktur (7)
 - Anforderung Bandbreite
Type → Bytes Needed → Connection ID → Header CRC
 - Datenübertragung
Type → Flags → Length → Connection ID → Header CRC → Data → CRC

Steigerung der Datenrate: MIMO

- MIMO - Multiple Input Multiple Output
- Nutzung mehrerer Sende- und Empfangsantennen pro Gerät
- Signale überlagern sich, durch Mehrwege-Ausbreitung kleine Variationen im empfangenen Signal
- Kanalmatrix H wird beim Empfänger berechnet → sehr komplex
- bei n Sende- und n Empfangsantennen theoretisch n -fache Kanalkapazität möglich
- Komplexität der Berechnung steigt überproportional mit n
- Nachteil MIMO: höhere Hardware-Kosten

1.4.4 Token-basierte Technologien

Token Bus IEEE 802.4

- physikalischer Bus, logischer Ring (nur für Token-Weitergabe)
- Charakteristika: deterministisch, realzeitfähig, Prioritäten
- Vorläufer mit ähnlichen Eigenschaften: Token Ring (IEEE 802.5)
- Aufnahme neuer Stationen:
 - Token-Besitzer sendet periodisch Anfragen (SOLICIT-SUCCESSOR)
 - Station kann Aufnahmeantragstellen
 - Kollisionsbehandlung, falls sich mehrere Stationen melden
- Verlassen des Ringes:
 - sende SET-SUCCESSOR an Vorgänger (mit Nachfolgerangabe)
 - Vorgänger setzt neuen Nachfolger
- Ausfall einer Station:
 - Vorgänger prüft nach Token-Weitergabe, ob gesendet wird oder Token wiederum weitergegeben wird (ggf. mehrfach)
 - falls nicht, sende WHO-FOLLOWS, übernächste Station wird dann durch SET-SUCCESSOR zum neuen Nachfolger
 - Ausfall des Token-Besitzer: Neuinitialisierung
- Mehrfach-Token (durch zufällige Duplizierung etc.):
 - Erkennung bei unberechtigten Sendevorgängen
 - freiwilliges Löschen des eigenen Tokens
- Zahlreiche weitere Verwaltungsprotokolle

RPR - Resilient Packet Ring

- RPR: Weiterentwicklung von Token Ring / Token Bus für den MAN/WAN Bereich (IEEE 802.17)
- Datenraten: 1 GBit/s bis 10 GBit/s
- doppelter Ring (Ringlets) für beide Richtungen mit optischen Verbindungen
- Dienstklassen: real time, near real time, best effort

- Fairness: koordinierte Drosselung aller Datenströme bei Überlastung
- wichtigstes Feature: schnelle umschaltung auf Ersatzwege bei Leitungsunterbrechungen (in 50 ms)
- Spatial reuse: mehrere gleichzeitige Übertragungsvorgänge pro Ringlet möglich → bessere Ausnutzung der Übertragungskapazität

1.4.5 Carrier Ethernet

- Ethernet-Technologie hat sich auch im MAN/WAN Bereich durchgesetzt und dort andere Technologien (ATM, FDDI, Fibre Channel) verdrängt
- Gründe: niedrige Kosten, kompatibel zu LAN-Paketen, flexibel, einfach zu nutzen
- Voraussetzung: Punkt-zu-Punkt-Verbindungen (Connection-oriented Ethernet)
 - kein CSMA/CD
 - Wegfall der Längenbeschränkungen
- mit Glasfaserkabeln heute Ethernet-Verbindungen von 10 bis 140 km bei 1 bis 100 GBit/s realisierbar
- weitere Optimierungen (siehe auch Kap. 8):
 - Jumborahmen bis 9KB
 - Bitübertragung durch 8B/10B-Codierung bzw. 64B/66B-Codierung mit geringem Overhead

Metro Ethernet Networks MEN

- Ethernet-basierte Dienste im MAN/WAN-Bereich
- Standardisierung: Metro Ethernet Forum (MEF) und IEEE
- MEF-Standards enthalten Ethernet-Erweiterungen zu
 - Dienste: E-line, E-LAN oder E-Tree
 - Skalierbarkeit: inkrementell skalierbare Datenrate
 - Zuverlässigkeit: Unterbrechungen entdecken und schnell beheben (50ms)
 - quality of Service: Service Level Agreements (SLAs)
 - Service Management: Monitoring, zentrale Steuerung
- verschiedene Transporttechnologien möglich: MPLS, SDH, OTN
- Beispiel (14)

Provider Bridging

- Provider Bridges - IEEE 802.1as QinQ (Stacked VLANs)
- Erweiterung des Ethernet Frames: (15)
- Outer Tag und Destination Address werden zum Routing im Provider-Netz verwendet
- Weiterentwicklung: Provider Backbone Bridges - 802.1ah Mac-in-Mac
- neue Ethernet-Header: (15)

Dienstgüte bei Carrier Ethernet

- MEF spezifiziert Bandwidth Profiles für Ethernet Virtual Connection (EVC) = Service Level Agreement (SLA)
 - Ingress Bandwidth Profile - Spezifikation für eingehenden Traffic eines User Network Interface (UNI)
 - Egress Bandwidth Profile - Spezifikationen für ausgehenden Traffic an ein UNI
 - Committed Information Rate (CIR) - feste Zusage für kritische Daten
 - Excess Information Rate (EIR) - weitere Kapazität für unkritische Daten
- Traffic Coloring
 - Grün: Service Frame liegt innerhalb der SLA = CIR
 - Gelb: Service Frame liegt außerhalb der SLA, wird aber auf Best Effort Basis weitergeleitet = EIR
 - Rot: Service Frame wird verworfen
- Auch Beschränkungen für Delay, Paketverluste und Jitter können Bestandteil des SLA sein

Exkurs: VPNs

- VPN = Virtual Private Network
- Motivation
 - Anbindung entfernter Bürostandorte
 - Einbindung mobiler Mitarbeiter
 - Einrichten eines Forschungsnetzes (Bsp.: CERN)
- Funktion

- Einrichten dedizierter privater Kommunikationpfade ("Tunnel") durch ein öffentliches Weitverkehrsnetz
- meist kombiniert mit Verschlüsselung für Abhörsicherheit zwischen zwei Zugangspunkten
- Realisierung
 - Layer 3 (Vermittlungsschicht): z.B. per IPsec - IP-basierter Tunnel zwischen 2 Endpunkten (Client und VPN-Gateway) oder 2 Routern
 - Layer 2 (Netzwerkschicht):
 - * Einrichten virtueller LANs (z.B. Carrier Ethernet)
 - * Einrichten virtueller Pfade durch ein WAN (z.B. Multi Protocol Label Switching - MPLS)

1.4.6 MPLS - Multiprotocol Label Switching

- Motivation
 - Schnelle Weiterleitung, QoS-Garantien
 - Entlastung von Routern
 - Trennung von Netzwerktraffic (z.B. VPNs, QoS-Klassen)
- Merkmale
 - Weiterleitung von Paketen entlang vordefinierter Pfade (gesteuert durch Labels)
 - Forward Equivalence Classes (FEC), d.h. gleiche Behandlung aller Pakete eines Datenstroms (z.B. Videokonferenz)
 - Abbildung auf existierende Netztechnologien möglich bzw. Implementierung durch spezielle MPLS-Hardware direkt über Lichtwellenleiter
- MPLS zusammen mit Carrier Ethernet
 - Variante 1: MPLS-Router per Carrier Ethernet verbunden → MPLS over Carrier Ethernet
 - Variante 2: Carrier Ethernet als Overlay über optisches MPLS-Netz realisiert → Carrier Ethernet over MPLS
- Funktionsweise/Beispiel (19ff)

MPLS-Switches / Layer-3-Switches

- Kombination von Router und Switch
- zunächst Routing, bei längerer Dauer von Datenströmen ggf. Durchstalten von Verbindungen auf Basis von MPLS (Multiprotocol Label Switching)
- Teilweise auch Berücksichtigung von Informationen der Transportschicht ("Layer-4-Switches")

MPLS Transprot Profile (MPLS-TP)

- verbindungsorientiertes MPLS, für Transprotnetze (Backbone) optimiert
- durch IETF standardisiert, Nachfolger von T-MPLS (ITU-Standard)
- vordefinierte Routen - bidirektional
- QoS-Erweiterungen, Netzwerkmanagement
- weitere Funktionen für Überwachung und Verwaltung des Netzes (in-band)
- Unterstützung für Netzwerkmanagement-System (NMS)

MPLS - Bewertung

- gute Integration mit IP und Ethernet, einfaches Netzmanagement
- es wird ein eigener Header für MPLS eingeführt /zwischen IP-Header und Header des darunterliegenden Ethernet bzw. anderer Netze); dadurch wird Unabhängigkeit vom Basisnetz erreicht ("Multiprotocol")
- mehrere Anwendungen können zu einer Forward Equivalence Class zusammengefasst werden; daher flexibel und ressourcenschonend
- MPLS-Pfade müssen nicht explizit aufgebaut werden, sondern werden on-the-fly etabliert, z.B. durch Analyse des Datenstromes
- in der Praxis heute häufig (10/100) Gigabit Ethernet auf Basis von Hochleistungs-switches kombiniert mit MPLS im WAN-Bereich im Einsatz

1.4.7 SONET / SDH

- SONET - Synchronous Optical Network, SDH - Synchronous Digital Hierarchy
 - Bündelung mehrerer Datenströme über optische Leiter
 - wird im Telefonie-Backbone weltweit eingesetzt

- ISDN-Telefonie: $8000 \cdot 8 \text{ Bit/Sample} = 64 \text{ kBit/s}$
 - Idee: jede Telefonverbindung belegt ein Byte pro SONET/SDH-Rahmen
 - Rahmen alle $125 \mu\text{s}$ senden
- SONET Basisrahmen: Block von 810 Byte = STS-1
 - $8 \cdot 810 \text{ Bit} \cdot 8000 \cdot 1/\text{s} = 51,84 \text{ MBit/s}$
 - 9 Zeilen und 90 Spalten - 3 Spalten Overhead, 87 Spalten Nutzdaten
- höhere Datenraten durch größere Pakete (Vielfache von STS-1)
- hierarchisches Multiplexing/Demultiplexing

1.4.8 OTN - Optical Transport Network

- Problem SONET/SDH: keine höhere Geschwindigkeit als 40 GBit/s
- OTN - einheitliche Übertragungstechnologie für optische Netze
 - Nachfolge-Technologie von SONET/SDH
 - kann SONET/SDH-Traffic transportieren
 - kann auch anderen Traffic wie Ethernet, ATM oder MPLS gemischt über eine optische Verbindung übertragen
- standardisiert durch die ITU (G.709)
- Datenübertragung basiert auf DWDM - Dense Wavelength Division Multiplexing
- unterstützt Datenraten größer als 40 GBit/s
- verbesserte Zuverlässigkeit
- Funktionen
 - Forward Error Correction
 - Frame Mapping
 - Multiplexing (DWDM)
 - Management von Pfaden und Performance
- Beispiel (27)

DWDM - Dense Wavelength Division Multiplexing

- WDM - Wavelength Division Multiplexing
 - Aufteilung der Kanäle auf verschiedene Wellenlängen
 - Hinzufügen/Trennung und Verstärkung durch rein optische Elemente möglich
 - durch bessere Sende-Empfangstechnik können bestehende Glasfasern höhere Datenraten transportieren · Kosteneffizienz
- CWDM - Coars Wavelength Division Multiplexing
 - breite Trennbereiche zwischen Kanälen, ca. 5 bis 20 Kanäle pro LWL
 - kostengünstige Sende-/Empfangstechnik
- DWDM - Dense Wavelength Division Multiplexing
 - kleinere Trennbereiche · aufwendigere Sende-/Empfangstechnik
 - ca. 60 - 160 Kanäle pro LWL
 - Reichweite: ca. 80 - 160 km bei 100 Gbit/s; bis zu 1 TBit/s theoretisch möglich

1.5 Sicherungsschicht

1.5.1 Sicherungsschicht

Aufgaben

Kommunikation zwischen Partnern im gleichen Subnetz (z.B. via Ethernet) bzw. über Punkt-zu-Punkt-Verbindung (z.B. PPP - Point-to-Point-Protocol bei Internet-Zugang oder via VPN - Virtuelles Privates Netz)

- Bildung von Übertragungsrahmen zur Kontrolle von Prüfsummen
- Fehlerbehandlung
- Flusskontrolle zur Überlastvermeidung
- Verbindungsverwaltung
- Interface für die Vermittlungsschicht

Zuverlässigkeitssebenen

- Unbestätigter verbindungsloser Dienst
- Bestätigter verbindungsloser Dienst
- Bestätigter verbindungsorientierter Dienst
 - Aufbau einer Verbindung vor der Übertragung
 - nummerierte Rahmen
 - Garantie, dass der Rahmen ankommt
 - Reihenfolge wird beibehalten
 - genau einmaliger Empfang möglich

Rahmenbildung

Realisierung durch:

- Bytezahl am Anfang des Rahmens
- Rahmenbegrenzer auf Sicherungsschicht (Flagbytes, Flagbits)
- Rahmenbegrenzer auf der Bitübertragungsschicht
- kombinierte Verfahren, z.B. Ethernet und WiFi: Präambel als Anfang des Rahmens + Bytezahl für die Länge des Rahmens

Problem bei Rahmenbegrenzern: Bitmuster des Rahmenbegrenzers muss auch im Payload zulässig sein: Byte-/Bit-Stuffing

Bytezahl (6)

Bitstuffing

Ablauf: Füge nach jeder fünften aufeinanderfolgenden 1 in den Nutzdaten jeweils eine 0 ein und entferne diese wieder beim Empfänger → eindeutige Rahmenbegrenzung (Beispiel (7))

1.5.2 Fehlerbehandlung

Probleme: Verfälschungen durch thermisches Rauschen, Impulsstörungen, frequenzabhängige Verzerrung etc. → Einzelbitfehler und Bündelfehler

Hamming Distanz d : Minimale Anzahl unterschiedlicher Bits zwischen zwei Quellcodewörtern; hier $d = 3$ Anzahl erkennbarer Fehler: $d-1$, Anzahl korrigierbarer Fehler: $(d-1)/2$

Fehlererkennende Codes

Paritätsicherung (9)

Cyclic Redundancy Check - CRC

Funktionsweise und Beispiel (10 ff)

1.5.3 Protokolle

Stop-and-Wait-Protokoll(14)

Protokoll mit Fehlerbehandlung

Ablauf:

- Wiederhole verlorengegangene nachrichten nach Timeout, sonst sende nächsten Frame
- Ignoriere entstende Duplikate → Laufnummern 0/1 Erkennung

1.5.4 Schnittstellenereignistypen

Primitive des Dienstes

- Dienstname
- Dienstprativname
- Grundform der Dienstleistung

Dienstbeschreibung durch Zustandsdiagramme (18ff)

Protokollbeschreibung (23ff)

Point-to-Point Protocol PPP

- Protokoll der Sicherungsschicht für Interet-Zugang, z.B. über Modem, ISDN, xDSL, ...
- Protokoll der sicherungsschicht für Packet over SONET und ADSL
- Network Control Protocol NCP
- Link Control Protocol LCP
- Funktionsweise basierend auf HDLC
- Ablauf (29)

ADSL

- Überblick und Protokollstapel: verbindet Privathaushalte über bestehende Telefonleitung mit dem Internet
- ATM (Asynchronous Transfer Mode)
- AAL5
- AAL Rahmen (31)

Kapitel 2

Übung

2.1 Einführung

timo.schick@tu-dresden.de

2.1.1

- a) Sterntopologie: Ein zentrales Element (Sternkoppler), jeder Rechner benötigt eine Leitung zu Sternkoppler $\rightarrow 5$
- b) Jeder mit Jedem $= 4 + 3 + 2 + 1 = 10$
- c) (1) $l(n) = n$ bei Sterntopologie
(2) $l(n) = \sum \dots = (n * (n - 1)) / 2$ bei vollvermaschter Topologie
- d) (1) LAN
 - Reichweite: 10m
 - Reaktionszeit: niedrig
 - Datenrate: hoch
 - Topologien: Sterntopologie
- (2) MAN
 - Reichweite: 10km
 - Reaktionszeit: mittel
 - Datenrate: mittel
 - Topologien: hierarchische Topologie
- (3) WAN
 - Reichweite: 100km - 10.000km
 - Reaktionszeit: hoch
 - Datenrate: niedrig
 - Topologien: Vollvermaschte Topologie

2.1.2

a) Dienst und Protokoll

- siehe Musterlösung

b) OSI Schichtenmodell

- Schichtenmodell siehe Folie 1.8ff
- Protokoll:
 - ist eine Sprache zur horizontalen Kommunikation zwischen Prozessen derselben Schicht auf verschiedenen Hosts
- Dienst
 - dient der vertikalen Kommunikation zwischen zwei Schichten auf einem Host
- Aufteilung des Bitstroms: Schicht 2 Sicherungsschicht
- Ende-zu-Ende Kommunikation: Schicht 4 Transportschicht
- Wegewahl: Schicht 3 Vermittlungsschicht

c) keine inhaltliche Bearbeitung, sondern nur Informationsweiterleitung

2.1.3

- a)
- siehe Folie 1.15;
 - Initiator (Prozess A), ...
 - Responder (Prozess B), ...

b) (1) Zustände bestimmen

- idle
- connected
- prepare(Initiator)
- prepare(Responder)

(2) Übergänge bestimmen (Knoten, Pfad, Knoten)

- (idle, conReq, prep(Init))
- (idle, ConInd, prep(Resp))
- (prep(Resp), conRsp, connected)
- (prep(Init), conCnf, connected)
- (connected, dataRep/dataInd, connected)
- (prep(Resp)/prep(Init)/connected, disRep/disInd, idle)

c) (1) Ablaufdiagramm

- c1) + zeitlicher Ablauf
- c2) - es werden n Diagramme benötigt
- c3) -

(2) Zustandsdiagramm

- c1) -
- c2) + alle Abläufe in einem Diagramm darstellbar
- c3) +

2.1.4

a) siehe Folie 1.10

$$(1) PDU(N) = SDU(N - 1)$$

$$(2) IDU(N) = ICI(N) + SDU(N)$$

b) Seitenaufruf: <http://www.heise.de/software>

(1) httpRequest

- i. GET/software/http/1.1
- ii. Host: www.heise.de

(2) ICI

- i. ip: 193.99.144.85 port:80

(3) SDU

- i. GET/software/http/1.1
- ii. Host: www.heise.de

(4) IDU

- i. ICI
- ii. SDU

(5) TCP-PDU

- i. src:80, dest:80,...
- ii. SDU
- iii. Data

c)

$$\begin{aligned}
 b_0 &= 125 \frac{\text{Mbit}}{\text{s}} \\
 b_1 &= b_0 \cdot 0,8 \\
 b_2 &= b_1 \frac{(55 + 99)0,01}{2} \\
 b_3 &= b_2 \frac{(57 + 99)0,01}{2} \\
 b_4 &= b_3 \frac{(23 + 99)0,01}{2} = 36,4 \frac{\text{Mbit}}{\text{s}} \\
 b_4 &= b_{\text{goodput}} \\
 b_{\text{extra}} &= b_2 \frac{(23 + 99)0,01}{2} = 46,7 \frac{\text{Mbit}}{\text{s}}
 \end{aligned}$$

2.2 Bitübertragungsschicht

2.2.1 Nyquist-Theorem

- a)
- Bandbreite B [Hz]
 - Signalrauschabstand SNR
 - Abschneidefrequenzen in niedrigen Bereichen \rightarrow Differenz = Bandbreite
 - Signalstufen S [1], digitaler Signal: $S = 2$
 - Signalrate SR [Hz]
 - Bitrate b [$\frac{\text{Bit}}{\text{s}}$]

$$b = SR \cdot \log_2(S)$$

- Nyquist 1 (rauschfrei) $b < 2 \cdot B \cdot \log_2(2)$
- Nyquist 2 (verrauscht) $b < B \cdot \log_2(1 + SNR)$
- $SNR_{dB} = 10 \cdot \log_{10}(SNR)$

Informationsgehalt $I = \log_2(16) = 4$ [Bit]

$$\text{Signalrate } SR = \frac{b}{\log_2(S)} = \frac{9600 \frac{\text{Bit}}{\text{s}}}{4 [\text{Bit}]}$$

b)

$$SNR_{dB} = 12\text{dB}$$

$$SNR = 10^{\frac{SNR_{dB}}{10}} = 15$$

$$B > \frac{b}{(\log_2(1 + SNR))} = \frac{9600 \frac{\text{Bit}}{\text{s}}}{\log_2(1 + 15)} = 2400\text{Hz}$$

c)

$$B > 963\text{Hz} \rightarrow B > 1200\text{Hz} \text{ Nyquist 1}$$

2.2.2 Pulsecodemodulation

- a) • PCM: analoges Signal \rightarrow Tiefpass (f_g) \rightarrow Abtastung (zeitdiskret, (f_a))
 \rightarrow Quantisierung (wertdiskret)
- $f_a > 2f_g$

gegeben:

$$B = 60 \text{ kHz}$$

$$QS = 1024$$

$$S = 2$$

gesucht:

$$\begin{aligned} b &< 2 \cdot B \cdot \lg(S) \\ &= 2 \cdot 60 \text{ kHz} \cdot 1 \text{ [Bit]} \\ &= \frac{120 \text{ kBit}}{\text{s}} \end{aligned}$$

$$\begin{aligned} f_a &= \frac{b}{(d(QS))} \\ &= \frac{b}{10 \text{ [Bit]}} \\ &= 12 \text{ kHz} \\ f_g &< \frac{f_a}{2} \\ &= 6 \text{ kHz} \end{aligned}$$

- b) • 8 Bit: leises Hintergrundrauschen
 • 4 Bit: starkes Rauschen
 • 1 Bit: extremes Rauschen

2.2.3 Modulation

- a) Tabelle zeichnen siehe VL
- (1) Amplitudenmodulation
 - (2) Frequenzmodulation
 - (3) Phasenmodulation
- b) • Realisierungsaufwand
- (1) sehr gut

- (2) gut
- (3) schlecht
- Störsicherheit
 - (1) schlecht
 - (2) gut
 - (3) sehr gut

2.2.4 Leitungskodierung

a) Leitungskodierung:

Anpassung des Datenstroms an das eingesetzte Übertragungsmedium

Ziel:

- Erkennung von Leitungsunterbrechungen
- Synchronisation (\rightarrow Takt)

b) einfacher Manchesterkodierung

- Leitungscode (Takt kann herausgelesen werden, Leitungen können unterbrochen werden)
- jedes Bit in zwei Intervalle teilen
- $0 \rightarrow$ low, high
- $1 \rightarrow$ high, low

c) siehe b)

Übertragungsrate = $\frac{1}{2}$ Signalarate

2.2.5 Multiplex

a) siehe Musterlösung

- synchrones Zeitmultiplex
 - feste Zeitschlitze - Taktung nötig
 - fester Zeitabschnitt für jeden Sender
 - Zuordnung zu virtuellem Kanal durch Position im Übertragungskanal
- asynchrones Zeitmultiplex
 - feste Zeitschlitze - Taktung nötig
 - Senden nach Bedarf
 - Channel Identifier für Zuordnung zu virtuellem Kanal

b) gegeben:

$$B_{\text{Gesamt}} = 49 \text{ MHz}$$

$$B_{\text{Abstand}} = 1,5 \text{ MHz}$$

$$B_{\text{Kanal}} = 5,5 \text{ MHz}$$

gesucht: Anzahl n der möglichen Fernsehkanäle:

$$49 \text{ MHz} = 5,5 \text{ MHz} \cdot n + 1,5 \text{ MHz} \cdot (n - 1)$$

$$49 \text{ MHz} = (5,5 + 1,5) \text{ MHz} \cdot n - 1,5 \text{ MHz}$$

$$50,5 = 7n$$

$$n = \frac{50,5}{7} = 7,21$$

→ Es können 7 Kanäle angeboten werden.

2.3 Netztechnologien 1

2.3.1 Ethernet

a) CSMA/CD

- (1) t_0 : A beginnt ein Frame zu senden
- (2) $t_0 + \tau - \epsilon$ B beginnt ein Frame zu senden
- (3) $t_0 + \tau$ B erkennt Kollision
- (4) $t_0 + \tau - \epsilon + \tau$ A erkennt die Kollision

$\Rightarrow t_s > 2\tau$ mit t_s Sendezeit für ein Frame

$$\begin{aligned}
 \tau &= \frac{d_{ges}}{v_{phy}} \\
 &= \frac{|\text{Repeater}| + 1 \cdot d}{v_{phy}} \\
 &= \frac{5 \cdot 500 \text{ m}}{\frac{200000 \text{ km}}{s}} \\
 &= 12,5 \mu s \\
 &\rightsquigarrow 2\tau = 25 \mu s \\
 \text{Sendezeit} &= \frac{\text{Rahmenlänge}}{\text{Bitrate}} \\
 t_s &= \frac{F}{b} \\
 F &= t_s \cdot b > 2\tau \cdot b \\
 &= 25 \mu s \cdot 10 \frac{\text{MBit}}{s} \\
 &= 250 \text{ Bit}
 \end{aligned}$$

- b) Ethernet Flow Control Switches kümmern sich um die Behandlung von potentiellen Kollisionen EFC dient ... siehe Lösungen

2.3.2 Switches

|Präambel (8)|Ziel (6)|Quelle (6)|Typ/Size (2)|
 Daten (1500)|CRC (4)|Interframe Gap (12)| \rightsquigarrow () in Byte

- a) Store-and-Foreward Switches
 t_s und t_V werden vernachlässigt

$$\begin{aligned}
 &t_s + t_F + t_V + t_s + t_F \\
 t_F &= \frac{SL + F}{b} = \frac{(8 + 1518) \cdot 8 \text{ Bit}}{100 \cdot 10^6 \frac{\text{Bit}}{s}} \\
 &= 122,08 \mu s \\
 t_{ges} &= 4t_F = 488,32 \mu s
 \end{aligned}$$

b) Virtual-Cut-Through Switches

$$\begin{aligned} & t_s + t_H + t_s + t_F \\ t_{ges} &= 3t_H + t_F \\ &= 122,08\mu s + 3 \cdot \frac{14 \cdot 8 \text{ Bit}}{100 \cdot 10^6 \frac{\text{Bit}}{s}} \\ &= 122,08\mu s + 3 \cdot 1,12\mu s \\ &= 125,44\mu s \end{aligned}$$

2.3.3 Transparent Bridges

a) Wegewahltabellen siehe Lösungen

b) Bridge Informationen:

X|Y :

X = kommt von welchem Rechner,

Y = kommt an welchem Port an

c) Probleme

- bei Zyklen (Pakete werden im Kreis weitergereicht)

d) Spanning Tree Protocol siehe Lösungen

2.3.4 802.11 WLAN

a) Wkt., dass ein Bit falsch ist:

$$e_{\text{Bit}} = 3 \cdot 10^{-6}$$

Wkt., dass ein Bit richtig ist:

$$p_{\text{Bit}} = 1 - e_{\text{Bit}}$$

Rahmen mit 1500 Byte Größe:

$$\begin{aligned} p_{\text{Frame}} &= p_{\text{Bit}} \cdot \dots \cdot p_{\text{Bit}} = (p_{\text{Bit}})^{1500 \cdot 8} \\ &= (1 - 3 \cdot 10^{-6})^{12000} = 0,96464 \end{aligned}$$

$$e_{\text{Frame}} = 1 - p_{\text{Frame}} = 0,035$$

→ im Mittel 3,5 prozent der Frames fehlerhaft.

b)

$$\begin{aligned} p_{\text{Frame}} &= (p_{\text{Bit}})^{(64 \cdot 8)} = 0,99847 \\ \rightarrow e_{\text{Frame}} &= 0,00153 \end{aligned}$$




Abbildung 2.1: RPR a) und b)




Abbildung 2.2: RPR c)

2.4 Netztechnologien 2

2.4.1 WiMax

siehe Musterlösung

2.4.2 RPR

- Zeichnen Sie eine Topologie mit einem RPR Router pro Universität und den entsprechenden Ringlet-Verbindungen
- Abb.: 2.1
- Abb.: 2.2




Abbildung 2.3: Netzaufbau

2.4.3 Carrier Ethernet

- a) Abb.: 2.3
- b) Abb.: 2.3
- c) Abb.: 2.4




Abbildung 2.4: Ethernet Headerfeld

2.4.4 MPLS

zu Abb.: 2.5

	IN	DEST	OUT	
SF	(1,-)	134.5.0.0/16	(3,1)	a)
	(1,-)	230.3.0.0/16	(2,2)	a)
	(2,7)	*	(1,-)	c)
	(3,10)	*	(1,-)	c)
	(1,-)	134.5.42.0/24	(2,11)	d)
	(2,14)	*	(1,-)	d)
H	(1,1)		(3,4)	a)
	(3,9)		(1,10)	c)
W	(1,4)		(3,5)	a)
	(3,8)		(1,-)	c)
C	(1,2)		(2,3)	a)
	(2,6)		(1,7)	c)
	(1,11)		(2,12)	d)
	(2,13)		(1,14)	d)
NY	(2,5)	*	(3,-)	a)
	(1,3)	*	(4,-)	a)
	(4,-)	217.8.0.0/16	(1,6)	c)
	(3,-)	217.8.0.0/16	(2,8)	c)
	(1,12)	*	(3,-)	d)
	(3,-)	217.8.42.0/24	(1,13)	d)




Abbildung 2.5: MPLS-Network

b)

Teilstrecke	Label	Ip-Dest
Berkeley - SF	-	134.5.20.217
SF - H	1	134.5.20.217
H - W	4	134.5.20.217
W - NY	5	134.5.20.217
NY - Columbia	-	134.5.20.217

2.4.5 SONET/SDH und OTN

Abb.:2.6




Abbildung 2.6: STS - 1 und STM - N ($n \in \mathbb{N}$)

Teil II

Theoretical Informatic and Logic

Kapitel 3

Vorlesung¹ S. 22

3.1 Prädikatenlogik erster Stufe

- Syntax
 - Ein Alphabet der Prädikatenlogik besteht aus ... (2)
 - forall heist universeller Quantor, exists heißt existenzieller Quantor
 - Funktions- und Relationssymbolen ist eine Stelligkeit $n \in \mathbb{N}$
 - Nullstellige Funktionssymbole werden als ... (3)
- Terme
 - Definition 4.2 prädikatenlogische Terme (4)
 - Ein Term ist abgeschlossen oder grundinstanziiert, wenn in ihm keine Variablen vorkommen
 - Die Menge der abgeschlossenen Terme wird mit $T(F)$ bezeichnet
- Prädikatenlogische Atome (5)
- Prädikatenlogische Formeln (6)
 - prädikatenlogische Formeln
- Strukturelle Rekursion
 - Rekursionssätze lassen sich für $T(F, V)$ und $L(R, F, V)$ formulieren
 - Es gibt genau eine Funktion foo die die folgenden Bedingungen erfüllt: (7)
 - * Rekursionsanfang
 - * Rekursionsschritt
 - Beispiele (8/9)

3.2 Prädikatenlogik erster Stufe

- Strukturelle Induktion
 - Induktionssätze lassen sich für $T(F, V)$ und $L(R, F, V)$ formulieren
 - jeder Term besitzt die Eigenschaft E, wenn: (10)
 - analog für prädikatenlogische Formeln
- Aufgabe (11)
 - Beweisen Sie, dass $\forall F \in L(R, F, V)$ die Aussage $l'(m(F)) \geq l(F)$ gilt
- Teilterme und Teilformeln (12)
 - Die Def. 3.8 lässt sich auf Terme und Formeln übertragen
 - Beispiel
- Freie und gebundene Vorkommen einer Variablen (13)
 - Def. 4.5 Die **freien Vorkommen einer Variablen** in einer prädikatenlogischen Formel sind wie folgt definiert: (13)
- Abgeschlossene Terme und Formeln (14)
 - nach Def. 4.2: Ein abgeschlossener Term ist ein Term, in dem keine Variable vorkommt
 - Def. 4.6 Eine abgeschlossene Formel (oder kurz ein Satz) der Sprache $L(R, F, V)$ ist eine Formel der Sprache $L(R, F, V)$, in der jedes Vorkommen einer Variablen gebunden ist
- Substitutionen (19)
 - Def. 4.7: Eine **Substitution** ist eine Abbildung $\sigma : V \rightarrow T(F, V)$, die bis auf endlich viele Stellen mit der Identitätsabbildung übereinstimmt
 - Beispiel
- Instanzen
 - Statt $\sigma(X)$ schreiben wir in der Folge $X\sigma$
 - Def. 4.8: Sei σ eine Substitution $\sigma : V \rightarrow T(F, V)$ kann wie folgt zu einer Abbildung $\sigma_{dach} : T(F, V) \rightarrow T(F, V)$ erweitert werden: (25)
 - Grundinstanz
 - Proposition
- Komposition von Substitutionen

- Def. 4.10: Seien σ und θ zwei Substitutionen Die Komposition $\sigma\theta$ von σ und θ ist die Substitution: (30)
- Aufgaben

3.3 Syntax/Substitutionen

3.3.1 Komposition von Substitutionen

Korollar 4.11

Für jede Substitution σ gilt $\epsilon\sigma = \sigma = \sigma\epsilon$

Proposition 4.12

Seien σ und θ Substitutionen. Für jeden term t gilt $t(\hat{\sigma}\theta) = (t\hat{\sigma})\theta$
 Beweis Strukturelle Induktion über $t \rightarrow$ Übung

Proposition 4.13

Sei $t \in T(F, V)$ und seien σ, θ sowie λ Substitutionen. Dann gilt:

- $t((\sigma\theta)\lambda)$
- $\sigma\theta\lambda = \sigma(\theta\lambda)$

Beweis siehe Folien (19)

3.3.2 Beschränkung von Substitutionen

Definition 4.14

Sei σ eine Substitution. Dann ist

$$\sigma_x = \begin{cases} \sigma & \text{wenn } X \notin \text{dom}(\sigma) \\ \sigma/\{X \mapsto t\} & \text{wenn } X \mapsto t \in \sigma \end{cases}$$

Proposition 4.15

Sei σ eine Substitution und t ein Term, in dem die Variable X nicht vorkommt.
 Dann gilt: $t\sigma = t\sigma_x$

3.3.3 Anwendung von Substitutionen auf Formeln

Definition 4.16

Die Anwendung einer Substitution σ auf eine Formel ist induktiv über den Aufbau prädikatenlogische Formel wie folgt definiert:

- $p(t_1, \dots, t_n)\sigma = p(t_1\sigma, \dots, t_n\sigma)$
- $(\neg F)\sigma = \neg(F\sigma)$
- $(F \circ G)\sigma = (F\sigma \circ G\sigma)$ für jeden binären Junktor \circ
- $((QX)F)\sigma = (QX)(F\sigma_X)$ für jeden Quantor Q

Beobachtung

Bei der Anwendung einer Substitution auf eine Formel werden nur frei vorkommende Variablen ersetzt

Beweis: Übung

3.3.4 Substitutionen und Formeln

Definition 4.17

Eine Substitution σ ist genau dann frei für eine prädikatenlogische Formel F , wenn sie sich gemäß der folgenden Bedingungen als frei erweist:

- σ ist frei für F , wenn F ein Atom ist
- σ ist frei für $\neg F$ gdw σ ist frei für F
- σ ist frei für $(F \circ G)$ gdw σ ist frei für F und σ ist frei für G
- σ ist frei für $(QY)F$ gdw σ_Y ist frei für F und für jede von Y verschiedene und in F frei vorkommende Variable X gilt: Y kommt in $X\sigma$ nicht vor

3.3.5 Satz 4.18

Satz 4.18

Wenn die Substitution σ frei für die prädikatenlogische Formel F und die Substitution θ frei für $F\sigma$ ist, dann gilt: $F(\sigma\theta) = (F\sigma)\theta$

Beweis Satz 4.18

Strukturelle Induktion über F

IA F ist Atom der Form $p(t_1, \dots, t_n)$

$$\begin{aligned} & p(t_1, \dots, t_n)(\sigma\theta) \\ &= p(t_1(\sigma\theta), \dots, t_n(\sigma\theta)) && \text{Def 4.16} \\ &= p((t_1\sigma)\theta, \dots, (t_n\sigma)\theta) && \text{Prop 4.12} \\ &= p(t_1\sigma, \dots, t_n\sigma)\theta && \text{Def 4.16} \\ &= p(t_1, \dots, t_n)\sigma\theta && \text{Def 4.16} \end{aligned}$$

IH Das Resultat gilt für F

IS – **Fall** $\neg F$

Sei σ frei für $\neg F$ und θ frei für $(\neg F)\sigma$
Da σ frei für $\neg F$ ist, ist σ auch frei für F
Da θ frei für $(\neg F)\sigma$ und $(\neg F)\sigma = \neg(F\sigma)$ ist, ist θ auch frei für $F\sigma$
 $((\neg F)\sigma)\theta = (\neg(F\sigma))\theta = \neg((F\sigma)\theta) =_{(IH)} \neg(F(\sigma\theta)) = (\neg F)\sigma\theta$

– **Fall** $(F \circ G) \rightsquigarrow$ Übung

– **Fall** $(\forall X)F$

Sei σ frei für $(\forall X)F$ und θ frei für $((\forall X)F)\sigma$
Da σ frei für $(\forall X)F$ ist, ist σ_X frei für F
Da θ frei für $((\forall X)F)\sigma = (\forall X)(F\sigma_X)$ ist, ist θ_X frei für $F\sigma_X$
Hilfsaussage $F(\sigma_X\theta_X) = F(\sigma\theta)_X$
Dann gilt:

$$\begin{aligned} & (((\forall X)F)\sigma)\theta \\ &= ((\forall X)(F\sigma_X))\theta && \text{Def 4.16} \\ &= (\forall X)((F\sigma_X)\theta_X) && \text{Def 4.16} \\ &= (\forall X)(F(\sigma_X\theta_X)) && \text{IH} \\ &= (\forall X)(F(\sigma\theta)_X) && \text{Hilfsaussage} \\ &= ((\forall X)F)(\sigma\theta) && \text{Def 4.16} \end{aligned}$$

– **Fall** $\exists X)F \rightsquigarrow$ Übung

3.3.6 Beweis Hilfsaussage aus Satz 4.18

Unter den genannten Bedingungen gilt $F(\sigma_X\theta_X) = F(\sigma\theta)_X$

Beweis Da in F nur frei vorkommende Variablen ersetzt werden, genügt es zu zeigen, dass für jede frei in F vorkommende Variable Y gilt: $Y(\sigma_X\theta_X) = Y(\sigma\theta)_X$

- **Fall** $Y = X$

$$Y(\sigma_X\theta_X) = Y = Y(\sigma\theta)_X$$

- **Fall** $Y \neq X$

$$Y\sigma = Y\sigma_X \text{ und } Y(\sigma\theta) = Y(\sigma\theta)_X$$

Da σ frei für $(\forall X)F$ ist, kommt die Variable X in $Y\sigma$ nicht vor

Deshalb ist $(Y\sigma)\theta = (Y\sigma)\theta_X$

Dann gilt:

$$\begin{aligned} Y(\sigma_X\theta_X) &= (Y\sigma_X)\theta_X && \text{Prop 4.12} \\ &= (Y\sigma)\theta_X && (X \neq Y) \\ &= (Y\sigma)\theta && X \text{ kommt in } Y \text{ nicht vor} \\ &= Y(\sigma\theta) && \text{Prop 4.12} \\ &= Y(\sigma\theta)_X && (X \neq Y) \end{aligned}$$

3.3.7 Varianten

Definition 4.19

Seien E_1 und E_2 zwei Terme oder zwei prädikatenlogische Formeln. E_1 und E_2 heißen Varianten, wenn es Substitutionen σ und θ gibt, so dass $E_1 = E_2\sigma$ und $E_2 = E_1\theta$. In diesem Fall wollen wir E_1 auch als Variante von E_2 und E_2 als Variante von E_1 bezeichnen.

Wenn E_1 und E_2 Varianten sind und die in E_2 vorkommenden Variablen im bisherigen Kontext nicht verwendet wurden, dann ist E_2 eine neue Variante von E_1 .

3.4 Semantik

3.4.1 Relationen und Funktionen

- Sei D eine Menge ...
- Relationen ...
- **Notation:** Anstelle von (d) schreibt man häufig kurz d
- Funktionen $(+, \circ,)$

3.4.2 Interpretationen

Definition 4.20

Eine prädikatenlogische Interpretation I für eine prädikatenlogische Sprache $L(R, F, V)$ besteht aus einer nichtleeren Menge D und einer Abbildung \cdot^I , die die folgenden Bedingungen erfüllt:

- Jedem n -stelligen Funktionssymbol $g \in F$ wird eine n -stellige Funktion $g^I : D^n \rightarrow D$ zugeordnet
- Jedem n -stelligen Prädikatssymbol $p \in R$ wird eine n -stellige Relation $p^I \subseteq D^n$ zugeordnet

D wird Grundbereich oder auch Domäne der Interpretation genannt

Definition 4.21

Eine Variablenzuordnung bezüglich einer Interpretation $I = (D, \cdot^I)$ ist eine Abbildung $Z : V \rightarrow D$. Das Bild einer Variablen X unter Z bezeichnen wir mit X^Z . Sei Z eine Variablenzuordnung und $d \in D$, mit $\{X \mapsto d\}Z$ bezeichnen wir die Variablenzuordnung für die gilt:

$$Y^{\{X \mapsto d\}Z} = \begin{cases} d & \text{wenn } Y = X \\ Y^Z & \text{sonst} \end{cases}$$

Definition 4.22

Sei $I = (D, \cdot^I)$ eine Interpretation und Z eine Variablenzuordnung bezüglich I . Die Bedeutung $t^{I,Z}$ eines Terms $t \in T(F, V)$ ist wie folgt definiert:

- Für jede Variable $X \in V$: $X^{I,Z} = X^Z$
- Für jeden Term der Form $g(t_1, \dots, t_n)$ ist

$$[g(t_1, \dots, t_n)]^{I,Z} = g^I(t_1^{I,Z}, \dots, t_n^{I,Z})$$

wobei $g/n \in F$ ist und $t_1, \dots, t_n \in T(F, V)$ sind

Definition 4.23

Sei $I = (D, \cdot^I)$ eine Interpretation und Z eine Variablenzuordnung bezüglich I und I und Z weisen jeder Formel $F \in L(R, F, V)$ einen Wahrheitswert $F^{I,Z}$ wie folgt zu:

$$\begin{aligned} [p(t_1, \dots, t_n)]^{I,Z} &= \top \text{ gdw } (t_1^{I,Z}, \dots, t_n^{I,Z} \in p^I \\ [\neg F]^{I,Z} &= \neg^*(F^{I,Z}) \\ [(F \circ G)]^{I,Z} &= (F^{I,Z} \circ^* G^{I,Z}) \text{ f\"ur alle bin\"aren Junktoren } \circ \\ [(\forall X)F]^{I,Z} &= \top \text{ gdw } F^{I, \{X \mapsto d\}Z} = \top \text{ f\"ur alle } d \in D \\ [(\exists X)F]^{I,Z} &= \top \text{ gdw } F^{I, \{X \mapsto d\}Z} = \top \text{ f\"ur alle } d \in D \end{aligned}$$

Proposition 4.24

Wenn $F \in L(R, F, V)$ abgeschlossen ist, dann gilt $F^{I,Z} = F^{I,Z^I}$ f\"ur jede Interpretation I und alle Variablenzuordnungen Z und Z^I bez\"uglich I

Lemma 4.25

Seien s, t Terme, G eine Formel, Y eine Variable, $I = (D, \cdot^I)$ eine Interpretation, Z eine Variablenzuordnung bzgl. I und $d \in D$. Wenn $[t]^{I,Z} = d$ ist, dann gilt:

$$\begin{aligned} [s\{Y \mapsto t\}]^{I,Z} &= [s]^{I, \{Y \mapsto d\}Z} \\ [G\{Y \mapsto t\}]^{I,Z} &= [G]^{I, \{Y \mapsto d\}Z}, \text{ wenn } \{Y \mapsto t\} \text{ frei f\"ur } g \text{ ist} \end{aligned}$$

Beweis Induktion \"uber den Aufbau von s bzw. $G \rightsquigarrow$ \"Ubung

3.4.3 Herbrand-Interpretationen

Im Folgenden nehmen wir an, dass F mindestens ein Konstantensymbol enth\"alt. Ist das nicht der Fall, dann f\"ugern wir zu F ein Symbol $a/0$ hinzu

Definition 4.26

Sei F eine Menge von Funktionssymbolen, in der mindstens ein Konstantensymbol vorkommt. Eine Interpretation $I = (D, \cdot^I)$ f\"ur eine pr\"adikatenlogische Sprache $L(R, F, V)$ ist eine Herbrand-Interpretation, wenn die folgenden Bedingungen erf\"ullt sind:

$$\begin{aligned} D &= T(F) \text{ (D wird Herbrand-Universum genannt)} \\ \text{F\"ur jeden abgeschlossenen Term } t \in T(F) &\text{ gilt } t^I = t \end{aligned}$$

3.5 Modelle

Herbrand-Interpretationen und Formeln (41)

Aufgabe (42)

3.5.1 Modelle für abgeschlossene Formeln

Definition 4.27

Sei $I = (D, \cdot^I)$ eine Interpretation und $F \in L(R, F, V)$ ein Satz. I ist ein Modell für F , symbolisch $I \models F$, wenn gilt: $F^I = \top$

Viele aus der Aussagenlogik bekannte Begriffe und Resultate lassen sich auf die Prädikatenlogik übertragen. Zum Beispiel:

- Allgemeingültigkeit, Erfüllbarkeit, Widerlegbarkeit und Unerfüllbarkeit
- z.B.: Ein Satz F ist allgemeingültig gdw alle Interpretationen Modelle für F sind
- Satz 3.14 erweitert: Ein Satz F ist allgemeingültig gdw $\neg F$ ist unerfüllbar
- Satz 3.17 erweitert: Seien F, F_1, \dots, F_n Sätze
 $\{F_1, \dots, F_n\} \models F$ gdw $\models (\langle F_1, \dots, F_n \rangle \rightarrow F)$

Definition 4.28

Ein Satz F ist eine (prädikatenlogische) Konsequenz der Menge G von Sätzen, symbolisch $G \models F$, gdw. jedes Modell für alle Elemente aus G auch Modell für F ist.

Aufgaben (45)

Aussagenlogik - Prädikatenlogik

- Wenn alle Relationssymbole in R nullstellig sind, dann ist die Prädikatenlogik äquivalent zur Aussagenlogik
- Wenn in der Formeln keine Variablen vorkommen, dann ist die Prädikatenlogik äquivalent zur Aussagenlogik

3.5.2 Modelle für nicht-abgeschlossene Formeln

Definition 4.29

Sei $G \in L(R, F, V)$ und $fv(G) = \{X_1, \dots, X_n\}$

$ucl(G) = (\forall(X_1, \dots, X_n)G)$ ist der universelle Abschluss von G

$ecl(G) = (\exists X_1, \dots, X_n)G$ ist der existenzielle Abschluss von G

Definition 4.30

$$\begin{aligned} I \models_u & \text{ wenn } I \models ucl(G) \\ I \models_e & \text{ wenn } I \models ecl(G) \end{aligned}$$

Proposition 4.31

Für alle Sätze G gilt:

$$\begin{aligned} ucl(G) &= G = ecl(G) \\ I \models G &\text{ gdw } I \models_u G \text{ gdw } I \models_e G \end{aligned}$$

Universeller Abschluss: Einige Eigenschaften (49)

$$\begin{aligned} &\models_u ((\forall X)p(X) \rightarrow p(X)) \\ &\not\models_u (p(X) \rightarrow (\forall X)p(X)) \end{aligned}$$

3.6 Äquivalenz und Normalform

3.6.1 Semantische Äquivalenz

Definition

Zwei prädikatenlogische Formeln F und G heißen **semantisch äquivalent**, symbolisch $F \equiv G$, wenn $F^{I,Z} = G^{I,Z}$ für alle Interpretationen I und alle Variablenzuweisungen Z bezüglich I

Satz 3.19

Für prädikatenlogische Sätze, Formeln gilt:

$$F \equiv G \leftrightarrow F^I = G^I$$

Satz 4.32

Seien F und G prädikatenlogische Formeln. Dann gilt:

$$\begin{aligned} \neg(\forall X)F &\equiv (\exists X)\neg F \\ \neg(\exists X)F &\equiv (\forall X)\neg F \\ ((\forall X)F \wedge (\forall X)G) &\equiv (\forall X)(F \wedge G) \end{aligned}$$

fill

Beweis 1

siehe Script, die anderen in Eigenarbeit

Definition 4.33

Die in einer Prädikatenlogischen Formel F vorkommenden Variablen sind **auseinander dividiert**, wenn keine zwei in F vorkommenden Quantoren die gleiche Variable binden und keine Variable sowohl frei als auch gebunden vorkommt

Definition 4.33

Zu jeder prädikatenlogischen Formel gibt es eine semantisch äquivalente Formel, in der die Variablen auseinander dividiert sind

Vereinbarung

In der Folge nehmen wir an, dass die Variablen auseinander dividiert sind.

3.6.2 Pränexnormalform

Definition 4.35

Eine Formel G ist in **Pränexnormalform**, wenn sie von der Form $(Q_1X_1) \dots (Q_nX_n)F$ ist, wobei $Q_i \in \{\forall, \exists\}$, $1 \leq i \leq n$ und $n \geq 0$ ist, X_1, \dots, X_n Variablen sind und in F selbst kein Quantor mehr vorkommt. Wir nennen F auch Matrix von G

Proposition 4.36

Es gibt einen Algorithmus, der einen Satz F in der Prädikatenlogik in einen semantisch äquivalenten Satz F' in Pränexnormalform transformiert

Transformation in Pränexnormalform

Solange die Formel F nicht in Pränexnormalform ist, wende eine der folgenden Regeln an:

$$\begin{array}{lcl} \frac{\neg(\forall X)F}{(\exists X)\neg F} & & \frac{\neg(\exists X)F}{(\forall X)\neg F} \\ \frac{((QX)F \wedge G)}{(QX)(F \wedge G)} & & \frac{(F \wedge (QX)G)}{(QX)(F \wedge G)} \\ \frac{((QX)F \vee G)}{(QX)(F \vee G)} & & \frac{(F \vee (QX)G)}{(QX)(F \vee G)} \end{array}$$

3.6.3 Skolem-Normalform

Idee

Wir beseitigen alle existenziellen Quantoren

Definition 4.37

Sei $L = L(R, F, V)$ eine prädikatenlogische Sprache. Sei F_S eine abzählbar unendliche Menge von Funktionssymbolen, so dass $F_S \cap F = \emptyset$ und F_S für jede Stelligkeit abzählbar unendlich viele Funktionszeichen enthält. Die Elemente aus F_S werden **Skolem-Funktionssymbole** genannt. Wir betrachten nun die Sprache $L(R, F \cup F_S, V)$

Notation

0-stellige Skolem-Funktionssymbole werden häufig auch **Skolem-Konstantensymbole** genannt

Definition 4.38

Eine prädikatenlogische Formel ist in **Skolem-Normalform**, wenn sie von der Form $\forall X_1 \dots (\forall X_n) f$ ist, wobei $n \geq 0$ ist, X_1, \dots, X_n Variablen sind und in f selbst kein Quantor mehr vorkommt

Transformation in Skolem-Normalform

Sei F Formel in Pränexnormalform, deren Variablen auseinander dividiert sind. Solange F nicht in Skolem-Normalform ist, wende die folgende Regel an

$$\frac{(\forall X_1) \dots (\forall X_n)(\exists Y)G}{(\forall X_1) \dots (\forall X_n)G\{Y \mapsto f(X_1, \dots, X_n)\}}$$

Satz 4.39

Sei F' eine Skolem-Normalform des Satzes F . F ist erfüllbar gdw F' ist erfüllbar.
→ Die Transformation in Skolem-Normalform ist erfüllbarkeitserhaltend

Beweis Satz 4.39

- Annahme: F in Pränexnormalform; Variablen sind auseinander dividiert
- **Hilfsaussage:** Sei F ein Satz in Pränexnormalform, in der die Variablen auseinander dividiert sind. Sei F' durch einmalige Anwendung der Ersetzungsregel auf F entstanden. Dann gilt: F ist erfüllbar gdw F' ist erfüllbar
- Beweis Hilfsaussage \rightsquigarrow Übung

- Sei E die folgende Zusicherung: F' ist ein Satz in Pränormalform, in der alle Variablen auseinander dividiert sind und F' ist erfüllbar gdw F ist erfüllbar
- mit $F = F'$ ist E vor Eintritt in die Schleife erfüllt
- Gemäß der Hilfsaussage ist E eine Schleifeninvariante
- Nach **Satz 3.30** gilt E dann auch nach Verlassen der Schleife
- Die Schleife wird nur verlassen wenn F' in Skolem-Normalform ist

3.7 Äquivalenz und Normalenform (2)

3.7.1 Klauselform

- Sei F ein Satz der Prädikatenlogik und H eine Skolem-Normalform von F
- F ist erfüllbar gdw H erfüllbar
- H ist von der Form $\forall G = (\forall X_1) \dots (\forall X_n)G$, wobei X_1, \dots, X_n alle in H vorkommenden Variablen sind
- In der Matrix G kommen keine Quantoren mehr vor
- Alle in G vorkommenden Variablen sind universell quantifiziert
- Wir können G in Klauselform transformieren
- Sei G' eine Formel in Klauselform, die semantisch äquivalent zu G ist
 - F ist erfüllbar gdw $\forall G'$ ist erfüllbar
 - F ist unerfüllbar gdw $\forall G'$ ist unerfüllbar

3.7.2 maschinelles Beweisen mathematischer Sätze

siehe Folien

3.7.3 Unifikation

Definition 4.40

Eine **Gleichung** ist ein Ausdruck der Form $s = t$ wobei s und t Terme sind

Definition 4.41

Ein **Unifikationsproblem** U besteht aus einer Multimenge von Gleichungen

$$\{s_1 = t_1, \dots, s_n = t_n\}$$

und ist die Frage, ob es eine Substitution σ gibt, so dass $s_i\sigma = t_i\sigma$ für alle $1 \leq i \leq n$ gilt. Wenn es eine solche Substitution σ gibt, dann

- heißt U lösbar
- sind die Terme s_i und $t_i, 1 \leq i \leq n$, simultan unifizierbar
- ist σ ein Unifikator für U

3.7.4 Allgemeine Unifikatoren

Definition 4.42

Seien σ und θ Substitutionen. σ ist **allgemeiner als** θ , symbolisch $\sigma \geq \theta$, wenn es eine Substitution λ gibt, so dass $\sigma\lambda = \theta$ gilt

Definition 4.43

Substitutionen σ und θ sind **Varianten**, symbolisch $\sigma \sim \theta$, wenn $\sigma \geq \theta$ und $\theta \geq \sigma$ gilt

Definition 4.44

Sei U ein Unifikationsproblem. Eine Substitution σ ist ein **allgemeinster Unifikator** für U , wenn σ ein Unifikator für U ist und $\sigma \geq \theta$ für jeden Unifikator θ für U gilt. Im Englischen werden allgemeinste Unifikatoren Most General Unifier genannt und mit mgu abgekürzt.

Der Unifikationssatz

Satz 4.45

Wenn U ein lösbares Unifikationsproblem ist, dann gibt es einen allgemeinsten Unifikator für U

Beweis Satz 4.45

- Unifikationsalgorithmus spezifizieren
- Terminierung beweisen
- Korrektheit beweisen

3.8 Äquivalenz und Normalform

3.8.1 Beweis Satz 4.45

Der Unifikationsalgorithmus

Eingabe

Ein Unifikationsproblem U

Ausgabe

Ein allgemeinsten Unifikator θ für U , wenn U lösbar ist, oder **nicht unifizierbar**, wenn U keine Lösung besitzt

Terminierung (76)

Korrektheit (79)

3.8.2 Allgemeine Unifikatoren

Korollar 4.46

Sei U ein Unifikationsproblem und σ sowie θ allgemeinste Unifikatoren für U . Dann gilt $\sigma \sim \theta \rightarrow$ Allgemeine Unifikatoren sind also bis auf Variantenbildung eindeutig \rightarrow Man spricht deshalb häufig auch von **dem** mgu zweier Terme

3.9 Resolution

3.9.1 Resolutionsregel

Definition 4.47

Gegeben seien die prädikatenlogischen Klauseln

$$fill$$

mit $k, m, n \geq 0$. Wenn $\{s_i = t_i | 1 \leq i \leq k\}$ mit einem allgemeinsten Unifikator σ unifizierbar ist, dann nennen wir

$$C = \{L_1, \dots, L_n\}\sigma$$

eine Resolvente C_1 und C_2 bezüglich $p(s_1, \dots, s_k)$ und $\neg p(t_1, \dots, t_k)$
fill

Definition 4.48 Faktorisierungsregel

Gegeben sei die prädikatenlogische Klausel:

$$C = fill$$

beziehungsweise

$$C = fill$$

mit $k, m \geq 0 \dots fill$

3.9.2 Resolutionsableitungen und -widerlegungen

Definition 4.49

Sei $F = \forall < C_1, \dots, C_n >$ eine prädikatenlogische Formel in Klauselform, wobei $C_i, 1 \leq i \leq n$, Klauseln sind.

$$fill$$

Beachte

- Eine Resolvente kann aus zwei Varianten einer Klausel gebildet werden.
- fill
- fill
- fill

Eine Resolvente kann aus zwei Varianten einer Klausel gebildet werden.

Vollständigkeit des Resolutionsverfahrens - Überblick

$$\{F_1, \dots, F_n\} \models F$$

fill

Satz 3.17 erweitert

3.9.3 Herbrand-Interpretationen

Seien $F = \{s/0, f/1\}, R = \{p/1, q/1, r/1\}, X, Y \in V$

$$G = (\forall X)(\forall Y) < [p(X), q(X)], [r(f(Y))] >$$

fill

Definition 4.58

Sei $I = (D, \cdot^I)$ eine Interpretation. Eine zu I ... fill

Lemma 4.59

Wenn eine Interpretation I Modell für einen prädikatenlogischen Satz F in Skolem-Normalform ist, dann ist auch jede zu I korrespondierende Herbrand-Interpretation ein Modell für F

Folgerung Die reellen Zahlen lassen sich in der Prädikatenlogik nicht charakterisieren

- Angenommen, die reellen Zahlen lassen sich charakterisieren
- Dann gibt es Satz f , so dass für alle $I = (D, \cdot^I)$ gilt: wenn $F^I = \top$ dann ist D überabzählbar
- Wähle I mit $F^I = \top$
- Sei J korrespondierende Herbrand-Interpretation
- fill

Satz 4.60

Eine prädikatenlogischer Satz F in Skolem-Normalform ist unerfüllbar gdw F wird von jeder Herbrand-Interpretation auf \perp abgebildet

Beweis siehe Folien

Kapitel 4

Übung

tobias.philipp@tu-dresden.de
Fr. 14:00 2005/2006

4.1 Prädikatenlogik - Syntax

4.1.1 Konstruktion von Teiltermen

- a) Bestimme für den Term $t = h(f(Y, X), Y, g(a))$ gemäß obiger Definition 2 die Mengen $K_n(t)$ für alle $n \in \mathbb{N}$ und geben Sie für alle Terme $s \in K_n(t)$ die zugehörige Konstruktion an.

$$\begin{array}{ll} K_0(t) = \{t\} & [t] \\ K_1(t) = \{f(Y, X), X, g(a)\} & [t, f(Y, X)], [t, X], [t, g(a)] \\ K_2(t) = \{Y, X, a\} & [t, f(Y, X), Y], [t, f(Y, X), X], [t, g(a), a] \\ K_3(t) = \emptyset & \\ \Rightarrow K(t) = \{t, f(Y, X), X, g(a), Y, a\} & \end{array}$$

- b) Zeigen Sie, dass $T_t = K(t)$ für beliebige $t \in T(F, V)$ gilt.

$$\text{z.Z.: } T_t = \{t, f(Y, X), X, g(a), Y, a\}$$

1. Idee: $T_t = K(t) \forall t \in T(F, V)$

2. Idee: Strukt. Induktion

- c) Strukturelle Induktion

- IA

Fall a) t ist von der Form $X \in V$

Wir wissen, dass $K_0(t) = X$ Außerdem gilt $K_n(t) = \emptyset \forall n \geq 1$.

Aus der Def. von $K(t)$, wissen wir dann dass $K(t) = \{X\}$

z.Z.: $T_t = \{X\}$

$\Rightarrow \{X\}$ erfüllt Bed 1 und 2 der Def 1 und Minimalität

1. ist offensichtlich erfüllt

2. ist erfüllt, weil die Vorbedingung immer falsch ist

Minimalität über \emptyset

$\Rightarrow K(t) = T_t$

Fall b) t ist v.d.F. Atom $\in F$ **analog**

- IV Die Aussage gelte für t_1, \dots, t_n)
- IS z.Z Die Aussage gilt für $f(t_1, \dots, t_n)$

$$T_{f(t_1, \dots, t_m)} = K(f(t_1, \dots, t_m))$$

$$= \bigcup_{n=0}^{\infty} K_n(f(t_1, \dots, t_m))$$

zuerst \supseteq

Sei $s \in \bigcup_{n=0}^{\infty} K_n(f(t_1, \dots, t_m))$ Dann ex. ein l sodass

$$s \in K_l(f(t_1, \dots, t_m)[s_0, \dots, s_l])$$

Dann gibt es Konst der Länge $l-1$ von s aus $t_i, i \in \{1, \dots, m\}$

$$s \in K_{l-1}(t_i) \forall i$$

$$\Rightarrow s \in K(t_i)$$

$$\Rightarrow s \in T_{t_i} \text{ nach I.V.}$$

Es fehlt \subseteq

4.1.2 Über Nachbarn

a) Definieren Sie ...

$$(\forall X) \left((\exists Y) (m(X) \wedge e(X, Y)) \leftrightarrow \text{vater}(X) \right)$$

$$(\forall X) (\exists Y) (m(X) \wedge e(X, Y)) \leftrightarrow \text{vater}(X)$$

b) Drücken Sie ...

$$(\forall X) \neg n(X, X)$$

$$(\forall X) \neg (d(X, X) \wedge n(X, X))$$

4.2 Substitutionen

4.2.1 Substitutionskomposition ist eine Substitution

Siehe Lösungen Übungsbuch

z.Z.: $\sigma\theta$ ist eine Funktion

1. Fall: Wenn $X \notin \text{dom}(\sigma\theta)$

\nexists Paar $(X \mapsto t\theta) \in M_1$ mit $X \neq t\theta$

\nexists Paar $(X \mapsto s) \in M_2$

Dann gibt es ein solches Paar $(X \mapsto s) \notin (M_1 \cup M_2)$

X bildet auf sich selbst ab

2. Fall:

\nexists (Paar) $(X \mapsto t\sigma) \in M_1, X \neq t\theta$, und

\exists Paar $(X \mapsto s) \in M_2$

z.Z.: $\text{dom}(\sigma\theta)$ ist endlich

$\{X \mid X \in U \text{ und } \sigma\theta(X) \neq X\}$

DEF.: $\sigma\theta \sim \{X \mapsto t\theta \mid X \mapsto t \in \sigma, X \neq t\theta\}$

$\cup \{Y \mapsto s \mid Y \mapsto s \in \theta, Y \notin \text{dom}(\sigma)\}$

$\text{dom}(\sigma\theta) \subseteq \text{dom}(\sigma) \cup \text{dom}(\theta)$

Die Vereinigung von endlichen Mengen ist endlich.

Da $\text{dom}(\sigma\theta)$ eine Teilmenge ist, folgt Endlichkeit.

Sei $X \in \text{dom}(\sigma\theta)$

Dann $\sigma\theta(X) \neq X$

Dann muss es ein Paar:

1. $(X \mapsto t) \in M_1$ oder

2. $(X \mapsto t) \in M_2$ aufgen können

1. $\exists X \mapsto s \in \sigma, t = s\theta$

$X \in \text{dom}(\sigma), X \in \text{dom}(\sigma) \cup \text{dom}(\theta)$

2. $X \mapsto t \in \theta, X \in \text{dom}(\theta), X \in \text{dom}(\sigma) \cup \text{dom}(\theta)$

4.2.2 Eigenschaften von Substitutionen

Proposition 4.12

a) Zeigen Sie, dass für alle Variablen $X \in V$ gilt:

$$X(\widehat{\sigma\theta}) = (X\hat{\sigma})\hat{\theta}$$

$$1. \exists X \mapsto t \in \sigma\theta$$

...

Fallunterscheidung siehe Lehrbuch

b) Strukturelle Induktion siehe Lehrbuch

• IA

4.3 Semantik

4.3.1 Beispiele zur Interpretationsanwendung

a) (1) $f(g(f(a, g(a))), a)^{I_1}$

$$\begin{aligned} &\rightarrow f^I((g(f(a, g(a))))^I, (a)^I) \\ &= f^I(g^I(f^I(a^I, (g(a))^I)), 0) \\ &= f^I(g^I(f^I(0, s(0))), 0) \\ &= f^I(g^I(s(0)), 0) \\ &= s(s(0)) \end{aligned}$$

(2) $f(g(a), f(a, a))$ äquiv. zu a)

$$(3) \quad [(\forall X)(p(X) \rightarrow \neg q(g(X)))]^{I,Z}$$

Sei Z eine beliebige Variablenzuordnung bzgl. I_1

$\rightarrow = \top$ gdw

$\forall d \in D : [(p(X) \rightarrow \neg q(g(X)))]^{I, \{X \mapsto d\}Z} = \top$ gdw

$\forall d \in D : [p(X)]^{I, \{X \mapsto d\}Z} \rightarrow^* [\neg q(g(X))]^{I, \{X \mapsto d\}Z} = \top$ gdw

$X^{I, \{X \mapsto d\}Z} \in p^I \text{ impl } [\neg q(g(X))]^{I, \{X \mapsto d\}Z} = \top$ gdw

Angenommen $d \in D$ und es gelte $X^{I, \{X \mapsto d\}Z} \in p^I$:

$\text{z.Z.: } [\neg q(g(X))]^{I, \{X \mapsto d\}Z} = \top$

$[X]^{I, \{X \mapsto d\}Z} = X^{I, \{X \mapsto d\}Z} = d$

$p^I = \{0\}$, dann muss $d = 0$:

$[\neg q(g(X))]^{I, \{X \mapsto d\}Z} = \top$ gdw

$\neg^*[q(g(X))]^{I, \{X \mapsto d\}Z} = \top$ gdw

$[q(g(X))]^{I, \{X \mapsto d\}Z} = \perp$ gdw

$[q(X)]^{I, \{X \mapsto d\}Z} \notin q^I$

$= g^I(X^{I, \{X \mapsto d\}Z}) \notin q^I$

$= s(d) \notin q^I$

\Rightarrow Offensichtlich falsch, da $q^I = D$

- b) (1) Bestimmen Sie den Wert von $g(f(a, g(b)))$ unter der Interpretation I_2
- (2) Geben Sie einen Term t aus ... an
- (3) Bestimmen Sie (FormelAuswertung)

4.3.2 Verschiedene Interpretationen einer Formel

- a) Interpretation betrachten
- b) Geben Sie eine Interpretation I_2 an unter ...
- c) Zeigen Sie, dass die Formel F nicht allgemeingültig ist

4.3.3 Existenz einer Herbrand-Interpretation

$I = (D, \circ^I)$, $D = T(F)$ ist nicht leer, weil wir voraussetzen, dass mindestens 1 Konstantensymbol in unserer Sprache enthalten ist. Jedem n -stelligen Funktionssymbol f weisen wir folgende Funktion zu:

$$f^I(t_1, \dots, t_n) \mapsto f(t_1, \dots, t_n)$$

$$p^I = \emptyset$$

$$\text{z.Z.: } \forall t \in T(F) : t^I = t$$

Beweis über strukturelle Induktion:

IA

$$\begin{aligned} a \in T(F) \text{ Konstantensymbol} \\ \rightarrow a^I = a \end{aligned}$$

IH

Die Aussage gelte $t_1, \dots, t_n \in T(F)$

IS

$$\begin{aligned} \forall f(t_1, \dots, t_n) \in T(F) : \\ [f(t_1, \dots, t_n)]^I \\ = f^I(t_1^I, \dots, t_n^I) \\ =^{IH} f^I(t_1, \dots, t_n) \\ =^{Def I} f(t_1, \dots, t_n) \end{aligned}$$

Teil III

Computer Architecture

Kapitel 5

Vorlesung

5.1 Einführung

5.1.1 Big Data

"Big Data hat die Chance die geistige Mittelschicht in Hartz IV zu bringen"

5.2 Vorlesung

5.2.1 ZIH

- HAEC
- CRESTA Performance optimization
- MPI correctness checking: MUST
- Architecture of the new system (HRSK-II)

5.2.2 Begriffe und Definitionen

- Der Begriff Rechnerarchitektur wurde von dem englischsprachigen Begriff computer architecture abgeleitet
- Computer architecture ist eine Teildisziplin des Wissenschaftsgebietes computer engineering, welches die überwiegend ingeniermäßige Herangehensweise beim Entwurf und der Optimierung von Rechnersystemen deutlich zum Ausdruck bringt.
- Zwei Deutungen des englischen Begriffs "Architecture"
- Zur Definition der Rechnerarchitektur

- Architektur: Ausdruck insbesondere der Möglichkeiten der Programmierschnittstelle
 - * Maschinenbefehlssatz
 - * Registerstruktur
 - * Adressierungsmodi
 - * Unterbrechungsbehandlung
 - * Ein- und Ausgabe-Funktionalität
- Komponenten / Begriffsbildung
 - * Hardwarestruktur
 - * Informationsstruktur (Maschinendatentypen)
 - * Steuerungsstruktur
 - * Operationsprinzip
- Taxonomie
- Dreiphasenmodell zum Entwurf eines Rechnersystems
 - Bottom-up (Realisierung → Implementierung → Rechnerarchitektur)
 - Top-down (Rechnerarchitektur → Implementierung → Realisierung)
 - Rückwirkungen durch den technologischen Stand

5.3 VL

5.3.1 Modifiziertes Dreiphasenmodell zum Entwurf eines RS

Befehlssatzarchitektur

Implementierung

Realisierung

5.3.2 Architektur-Definition (Tanenbaum)

Den Satz von Datentypen, Operationen und Merkmalen jeder Ebene bezeichnet man als ihre Architektur. Die Architektur betrifft die Aspekte, die für den Benutzer der jeweiligen Ebene sichtbar sind.

5.3.3 Architektur-Definition (Hennessy/Patterson)

We use the term instruction set architecture (ISA) to refer to the actual programmervisible instruction set in this book. the ISA serves as the boundary between the software and hardware.

The implementation of a computer has two components: organization and hardware.

5.3.4 Einflusskomplexe

- Die Rechnerarchitektur steht in Wechselwirkung mit zahlreichen benachbarten Disziplinen
 - Betriebssysteme
 - * Konzepte aus dem Bereich Betriebssysteme werden durch Rechnerkomponenten unterstützt (z.B.: Virtueller Speicher/ I/O-Instruktionen)
 - * Andererseits werden durch moderne Rechnerarchitektur-Konzepte neue Anforderungen an die Betriebssysteme gestellt (z.B.: Erweiterung für Parallelarbeit)
 - Topologie
 - * Ursprünglich Teilgebiet der Mathematik zur Untersuchung der Struktur von Punktmengen und Räumen einschließlich ihrer Klassifizierung
 - * Daraus folgte: Gestaltung von Verbindungseinrichtungen in Multiprozessor-systemen (3-D Hypercube, D-Gitter)
 - Hardware-Entwurf
 - * Die Sammlung von Anforderungen bildet die strukturelle und organisatorische Entwurfsspezifikation der Teilkomponenten eines Rechners
 - * Darstellung: Very-High-Scale-Hardware-Description-Language (VHDL)
 - Compilerbau und Softwaretechnik
 - * Codegenerator eines Compilers hängt von Architektur und Befehlssatz des Zielprozessors ab.
 - * Intel-Titanium-Prozessor: EPIC-Architektur
 - Software-Entwurf
 - * Nutzung unterschiedlicher Programmierparadigmen und -modelle zur bestmöglichen Nutzung architektonischer Möglichkeiten von Prozessoren und Rechnersystemen
 - * Für den Software-Entwurf existieren eine Vielzahl von Werkzeugen
 - Software-Ergonomie
 - * Gesamtheit der Kriterien für eine Nutzerakzeptanz
 - * Software für die Gestaltung der Benutzerschnittstelle ist oft umfangreicher als die Applikationssoftware
 - Algorithmen-Entwurf
 - * Optimale Programme erfordern geeignete Lösungsalgorithmen
 - * Besonders drastische Bedingungen bestehen bei Parallelverarbeitung durch erforderliche Parallelalgorithmen und Parallelisierung sequenzieller Algorithmen
 - * Optimale Parallelalgorithmen können zum Einsatz sogenannter Systolischer Arrays führen

5.3.5 Entwurf eines Rechnersystems

- Kompromissfindung zwischen
 - Zielsetzungen: Anwendungsbereiche, Funktionalität, Verfügbarkeit, ...
 - Gestaltungsgrundsätzen: Modularität, Sparksamkeit, Fehlertoleranz, ...
 - Randbedingungen: Technologie, Finanzen, Umwelt, ...
- Zielsetzungen
 - Anwendungsbereich
 - * Technisch-wissenschaftlicher Bereich (z.B. Strömungsmechanik, Materialforschung, ...)
 - * Kommerzieller Bereich (z.B.: Datenbankanwendungen, Internet, Suchmaschinen,...)
 - * Eingebettete Systeme (z.B.: Verarbeitung digitaler Medien, Automatisierungstechnik, ...)
 - Benutzerfreundlichkeit
 - * Beziehung zwischen einem Rechnersystem und Nutzer
 - * Gestaltung der Schnittstelle zwischen dem Rechnersystem und seinem Benutzer
 - Verlässlichkeit/Robustheit
 - * Gewährleistung einer minimalen Verfügbarkeit des Systems
 - Erweiterbarkeit/Skalierbarkeit
 - * Eine Rechnerfamilie ist in Ausbaustufen skalierbar für verschiedene Anwendungen
 - * Skalierbarkeit ist ein wesentliches Erfordernis aller Rechnersysteme
⇒ Chancen auf dem Markt
 - * z.B. SGI Slogan: Paying by growing von Einstiegs-Servern bis zu HPC-Maschinen
 - * Motivation: Architektur kennen und schätzen lernen ⇒ Ideen für neue Projekte
 - * Fragestellung: Welche architektonischen Voraussetzungen sind für die Erweiterbarkeit erforderlich?
 - Konsistenz
 - * Eigenschaft des Systems mit folgerichtigem, schlüssigem Aufbau
 - * Vorausschauender Entwurf einer Rechner- bzw. Prozessorarchitektur, der zu erwartenden Architektur Erweiterungen schon Rechnung trägt
 - * Beispiel: MIPS-Prozessor-Familie

- Orthogonalität/Modularität
 - * Funktional unabhängige Teilelemente sind unabhängig voneinander spezifiziert und realisiert
 - * Standardisierung hat immer größere Bedeutung
 - * Hauseigene Lösungen ohne Zweitanbieter relativ chancenlos
 - * Wichtiger Gestaltungsgrundsatz für Befehlssätze \Rightarrow vereinfachte Code-Erzeugung in Compilern
- Gestaltungsgrundsätze
 - Symmetrie
 - Angemessenheit
 - Sparsamkeit
 - Wiederverwendbarkeit
 - Transparenz/Abstraktion
 - Virtualität
- Randbedingungen
 - Technologische
 - Finanzielle
 - Käuferakzeptanz
 - Moore's Law

5.3.6 Architectural Trends

- Architecture translates technology's gifts into performance and capability
- Resolves the tradeoff between parallelism and locality
- Understanding microprocessor architectural trends
- Greatest trend in VLSI generation is increase in parallelism
 - up to 1985: bit level parallelism: 4-bit \rightarrow 8-bit \rightarrow 16-bit
 - mid 80s to mid 90s: instruction level parallelism
 - End 90s: thread level parallelism and/or chip multiprocessors
 - Next step: reconfigurable computing
- How far will ILP go?
 - Infinite resources and fetch bandwidth, perfect branch prediction and renaming

- Thread Level Parallelism "on board"
 - Micro on a chip makes it natural to connect many to shared memory
- Problem: Prozessor-Memory Performance Gap: 50 percent per year

5.3.7 Bemerkungen zum klassischen Digitalrechner

- zentrale Steuerung durch Steuerwerk
- zentrale Verarbeitung durch Rechenwerk
- Harvard \leftrightarrow von Neumann
- Harvard-Architektur
 - Vorteile
 - * geringere Wartezeiten
 - * einfache Busverwaltung
 - Nachteile
 - * höherer Verdrahtungsaufwand (hohe Kabelkosten)
 - * verminderte Flexibilität bei der Ausnutzung der Speicher (keine Austauschbarkeit)
 - Grundidee: Optimierung der Speicherhierarchie
- Von-Neumann-Architektur
 - Architektur des minimalen Hardware-Aufwands
 - Einzigartige Verbindung von
 - * Einfachheit
 - * Flexibilität
 - Grundelemente
 - * Leitwerk und Rechenwerk
 - * Hauptspeicher
 - * Eingabeeinheit und Ausgabeeinheit
 - * Verbindungseinrichtung
 - Vorteile
 - * Einfachheit
 - * maximale Flexibilität
 - Nachteile

- * Befehle und Programmdaten müssen über einen Kanal zwischen Speicher und Prozessor transportiert werden (sog. physikalischer von-Neumann-Flaschenhals)
- * streng sequentielle Abarbeitung (sog. intellektueller von-Neumann-Flaschenhals)
- * große semantische Lücke zwischen den für die Benutzungsschnittstelle typischen höheren Programmiersprachen und den im von-Neumann-Speicher enthaltenen von-Neumann-Variablen

5.3.8 Aufgaben und Ziele der Rechnerarchitektur

Aufgaben

- Architekturanalyse bestehender Rechnersysteme und ihrer Komponenten, wie Prozessoren, Speicher, Verbindungseinrichtungen u.a.
- Beobachtung der Evolution von Rechnerfamilien und Architekturklassen sowie Ableitung neuer Architekturrichtungen
- Entwurf und Synthese neuer leistungsfähiger Rechensysteme mit bewährten Entwurfsmethoden und automatisierten Werkzeugen
- Umsetzung von Leistungsanforderungen, die von Anwendungsbereichen vorgegeben werden, in Struktur und Organisationsformen für Rechner und deren Komponenten

Ziele

- Leistungssteigerung durch Architekturverbesserungen
- Steigerung der Nutzerakzeptanz durch benutzergerechte System- und Anwendersoftware
- Entwurf ausbaufähiger Rechnerarchitekturen, die konkurrenzfähig bleiben und Weiterentwicklungen mit reduzierten Kosten gestatten

5.3.9 Klassifizierung nach Flynn

- SISD - single instruction stream, single data stream
- SIMD - single instruction stream, multiple data streams
- MISD - multiple instruction streams, single data stream
- MIMD - multiple instruction streams, multiple data streams

5.4 Intel Prozessoren

5.4.1 Ursprung

- 32-Bit Integer-Verarbeitungsbreite
- CISC Befehlssatz
 - Variable Befehlslänge
 - Arithmetische Operationen mit Speicheradressen
 - 32-Bit Immediate Werte im Befehlswort
 - 1-Adress und 2-Adress Format
- SISD
- Virtueller Speicher

5.4.2 Intel 80386

IA-32 Register

- EIP: Instruction Pointer
- EFLAGS
 - Overflow-, sign-, zero- Flag
 - Für Verzweigungsbefehle
- 8 General Purpose Register
 - Häufig implizite Adressierung
- Segment Register zur Speicheradressierung

Stack

- Wegen geringer Registerzahl häufiges Ausweichen auf Speicher erforderlich
- Stack ist spezieller Speicherbereich in dem Werte zwischengespeichert werden

Adressierungsarten

- Immediate Operand
- Immediate Adresse
- Register Zugriff
- Register Indirekt
- Register indirekt mit displacement
- Zugriffe auf Stack (push/pop)
 - Register indirekt mit preautodecrement
 - Register indirekt mit postautoincrement
- Implizite Adressierung
 - Feste Quell- oder Zielregister für Befehle z.B.:
 - * ein operand in EAX
 - * Loop Counter in ECX
 - * ESP/EBP/ESI/EDI für Adressberechnung
 - spart Bits im Befehl
- Speicher indirekt

Virtueller Speicher

- Mehrere Programme teilen sich den physischen Speicher
- Eigener virtueller Adressraum für jedes Programm
 - Adressierungsarten beziehen sich auf virtuelle Adressen
 - Übersetzung in physische Adressen erfolgt zusätzlich
- Ressourcenverwaltung durch Betriebssystem

5.4.3 Intel 80486

- Integrierter L1-Cache
- Integrierte FPU)486DX

Cache

- Kleiner, schneller Zwischenspeicher
- Puffer für häufig benötigte Daten und Befehle

Pipelining

- Aufteilung der Befehlsverarbeitung in 5 Phasen
 - Instruction Fetch (IF): Befehl laden
 - Decode1 (D1)
 - Decode2 (D2)
 - Execute (EX)
 - ...
- Mehrere Befehle gleichzeitig in Bearbeitung
- Speedup durch Pipelining
 - ermöglicht höhere Taktfrequenz
 - nach Anlaufphase wird ein Befehl pro Takt fertiggestellt

5.4.4 Pentium

- Getrennte L1-Caches; 8KB für Instruktionen; 8KB für Daten
- Zwei Befehle gleichzeitig in jeder Phase
 - Es werden zwei Befehle pro Takt fertiggestellt
- 2. Pipeline nur für einfache Befehle

5.4.5 Pentium MMX

- Erweiterung der ISA um SIMD Befehle
- 8 64-Bit Register
 - Abgebildet auf FPU Register
- Nur Integer Befehle

5.4.6 Pentium Pro

- CISC Befehlssatz hinderlich für effizientes Pipelining
 - Variable Ausführungszeit in Ausführungsphase (EX)
 - Direkte Verarbeitung von Speicheroperanden
 - * Cache Misses blockieren nachfolgende Befehle
 - * Steigende Speicherlatenz bei höheren Taktraten
 - \Rightarrow Durchsatz (instruction per cycle) i.d.R. weit unter theoretischem Maximum
- Lösung:
 - RISC Verarbeitung in Rechenwerken
 - Out-of-order Execution zur Verdeckung von Speicherlatenzen

RISC Kern

- Übersetzung der x86 Befehle in internen RISC Befehlssatz (Microops)
- Eine Microop für simple Operationen
- Mehrere Microops für komplexe Operationen
 - Aufspaltung in Speicherzugriff und arithmetische Operation
 - Trigonometrische Funktionen als Mikroprogramm

Out-of-Order Execution

- Abarbeitung der Microops abweichend von der Programmreihenfolge
 - Scheduler (Reservation Station)
 - * Sendet Microops an die Rechenwerke sobald Operanden verfügbar sind
 - * Microops einer Instruktion müssen nicht zusammen abgearbeitet werden
 - Reorder Buffer (ROB)
 - * Zusätzliche Register zur Speicherung der Ergebnisse (Register Renaming)
 - * Zustand der für Software sichtbaren Register wird in Programmreihenfolge aktualisiert (In-order completion)

5.4.7 Pentium 2 / Pentium 3

- Weiterentwicklung des PPentium Pro
 - 3-fach superskalar
 - 2x 16KB L1-Cache
 - Zunächst Slot Prozessoren mit L2-Cache in zweitem Chip
 - später mit on-die L2-Cache wieder in Sockelbauweise
- Pentium 3 mit SSE

Streaming SIMD Extensions (SSE)

- Register FILL?
- Datentypen FILL?

5.4.8 Pentium 4

- Designziel hohe Taktfrequenz
 - Frequenz begrenzt durch Länge der Pipelinestufen
 - Extrem lange Pipeline durch weiteres Aufteilen der einzelnen Phasen
 - * erste Modelle mit 20 Stufen, später 31 (vgl. Pentium 3: 10 Stufen)
 - 2006 eingestellt, da hohe Frequenzen u hohem Stromverbrauch führten
- Execution Trace Cache
 - Kein gewöhnlicher L1 Instruction Cache
 - Speicherung bereits dekodierter Instruktionen
- HyperThreading
 - Betriebssystem sieht zwei logische Prozessoren pro CPU
 - Doppelte Registersätze, gemeinsame Nutzung der Rechenwerke
- Befehlssatzerweiterungen: SSE2, ab 2004 SSE3

Netburst Mikroarchitektur

- Geringe Decoder Leistung
 - bei Misses im Trace Cache nur 1 Microop pro Takt
- 64 Bit breite SIMD Einheiten
 - SSE Befehle in 2 Operationen
- 126 Microops ROB
- 2 Integer ALUs
- 2 FP Einheiten
- L1 Cache pro Kern
 - 128 Bit lesen/schreiben pro Takt
- Hyperthreading
 - 2 Threads gleichzeitig

SSE Erweiterungen

- SSE 2
 - 64-Bit Floating Point Befehle (double precision)
 - 2 Operationen pro Befehl
- SSE 3
 - Mehrere Operanden aus einem Register
 - Reduziert Kopieroperationen

5.4.9 Pentium M/ Core Solo/ Core Duo

- Parallelentwicklung zu Pentium 4
- Basieren auf Pentium 3
- Energiesparende Architektur für Mobilrechner
 - Speedstep Technologie
 - * Anpassung der Taktfrequenz an Auslastung
 - * Reduziert Leistungsaufnahme während Programme ausgeführt werden

- Clock Gating
 - * Trennung von Logikblöcken vom Taktsignal
 - * Reduziert Leistungsaufnahme in Leerlaufphasen

5.4.10 Intel64 Prozessoren (Auswahl)

- 2004 Pentium 3 /Pentium D
- 2006 Core2 Duo, Core2Quad, Xeon54xx
- 2008 Core i5/i7, Xeon 55xx (Nehalem)
- 2010 Core i3/i5/i7, Xeon 56xx (Westmere)
- 2011 2.Gen i3/5/7, Xeon E3 (Sandy Bridge)
 - integrierte GPU
 - Advanced Vector Extensions (AVX)
- 2012 3.Gen, Xeon E3 v2 (Ivy Bridge)
- 2013 4.Gen, Xeon E3 v3 (Haswell)

Befehlssatz

- IA-32 Befehlssatz auf 64 Bit Verarbeitungsbreite erweitert
- Registeranzahl verdoppelt
 - Weniger Stackzugriffe nötig
 - Erhöhte Codegröße
- Größerer virtueller Adressraum

5.4.11 Multicore Prozessoren

- Moores Law
- Leistung einzelner Prozessoren nicht beliebig steigerbar
 - Höhere Grade an Superskalarität erhöhen Rechenleistung nicht proportional aufgrund von Abhängigkeiten zwischen Befehlen
 - Leistungssteigerungen durch Pipelining begrenzt durch Verzweigungen im Code
- Multi-Core Prozessoren
 - Leistungssteigerung durch Duplikation von Teilen des Prozessors
 - Erfordert Anpassung der Software an Nutzung mehrerer Kerne

Entwicklung des Energieverbrauchs

- Kühlung limitiert Verbrauch pro Prozessor
- Mehr Kerne mit weniger Frequenz sind effizienter für parallele Anwendungen

5.4.12 Intel Core Microarchitektur Core2Duo

- Decodiert bis zu 4 Instruktionen pro Takt (5 mit Makroop-Fusion)
- 128 Bit breite SIMD Einheiten
- 96 Microops ROB
- Verarbeitung von bis zu 6 Microops gleichzeitig
- L1-Cache pro Kern
- L2-Cache und FSB von beiden Kernen genutzt

5.4.13 Intel Nehalem Mikroarchitektur

- Prozessorkerne kaum verändert gegenüber Core Mikroarchitektur
 - SSE 4.2
 - Hyperthreading
- L2-Cache pro Kern
- Gemeinsamer L4-Cache für alle Cores
- Integrierter Speichercontroller
- FSB ersetzt durch Intel QuickPath Interconnect

5.5 fill 03.05.16

5.6

5.6.1 Intel Itanium

Intel Itanium 2 1.5GHz, Fortran/C
Tabelle siehe Folien

Quad-Core Itanium

- Bereiche mit unterschiedlicher Taktfrequenz und Spannung
- 6MB L3 pro Kern
- QPI-Links zur Verbindung mit anderen Prozessoren (Statt FSB)
- On-chip Speichercontroller

8-core Itanium

- Gemeinsamer L3 Cache für alle Kerne
- Neue Mikroarchitektur für höhere IPC
 - Fetch und Decode: 6 Instruktionen pro Takt (2 Befehls-Gruppen)
 - Execution: 12 Instruktionen pro Takt (unabhängig von Gruppen)

5.6.2 IBM Power

Die Power Architektur

POWER: Performance Optimization With Enhanced RISC

90 IBM POWER1

93 IBM POWER2

96 IBM POWER2 Superchip (P2SC)

93 Einführung der PowerPC-Prozessoren

98 Einführung der IBM POWER3-Prozessoren

01 Einführung des IBM POWER4-Prozessors

04 POWER5

07 POWER6

10 POWER7

14 POWER8

POWER4+ Processor

- 2 Cores pro Chip
- Pro Core l1 D-Cache und L1-I-Cache
- Shared L2-Cache
- L3-Cache off chip
- 2 FPU's pro Core
- Fused-Multiply-Add
- 6,8 GFLOPS@1,7GHz

Speicher IO-Bandbreite

Grafik siehe Folien

8Prozessor SMP System(MCM: 11x11cm

Grafik siehe Folien

Mikroarchitektur des Prozessors IBM POWER4

- Jeder IBM POWER4-Chip besitzt zwei 64-Bit-Mikroprozessorkerne
- Der gemeinsam genutzte L2-Cache ist in 4 gleichgroße Teile mit jeweils einem separaten L2-Cache-Controller aufgeteilt
- Das L3-Cache-Directory und der L3-Cache-Controller befinden sich auf dem Chip während der L3-Cache selbst aus DRAM besteht
- Der für die I/O-Operationen verantwortliche GX-Controller ist mit zwei, je einer Richtung zugeordneten 4-Byte-breiten GX-Bussen ausgestattet
- Fabric-Controller
- Der Mikroprozessorkern ist in Form einer typisch superskalaren Mikroarchitektur implementiert
- 8 unabhängige Funktionseinheiten, die nebenläufig parallel arbeiten können
- Jede der FPUs ist in der Lage einen Multiply/Add-Befehl pro Takt fertigzustellen

Befehlsausführung und Ressourcenverwaltung

- Der IBM POWER4 arbeitet mit spekulativer Befehlsausführung, d.h. Befehle werden ausgeführt bevor sicher ist, ob sie überhaupt benötigt werden
- Zur Vermeidung von Pseudoabhängigkeiten durch out-of-order Processing wird mit Register-Renaming gearbeitet

Pipeline

Grafik siehe Folien

Instruction Fetch, Group Formation und Dispatch 1

- Die Adresse für den L1-I-Cache-Zugriff steht im Instruction Fetch Address Register. Die adressinformation erhält das IFAR von der BR-Logik
- In der IF-Phase werden die Befehle aus dem L1-Cache geholt und in die Instruction-Queue geladen. Die I-Queue ermöglicht dabei die Fortsetzung des Pipelinings auch bei einem Cache-Miss
- Die gehalten Befehle werden nach Sprugbefehlen durchsucht
- In den Phasen Dß bis GD werden die Befehle decodert, zerlegt, zu gruppen formatiert
- ...

Out-of-Order Processing

Load/stor Instruction Processing

Floating-Point Execution Pipeline

Group Completion

- Eine Befehlsgruppe wird beendet, wenn die Ergebnisse in das Zielregister geschrieben wurde und die Ergebnisse somit für das weitere Programm verfügbar sind.
- Wurde ein Befehl oder eine Befehlsgruppe spekulativ ausgeführt kann sie erst vollendet werden, falls alle Bedingungen für seine Ausführung erfolgreich waren
- Eine Befehlsgruppe kann erst vollendet werden, wenn alle älteren Gruppen komplett und korrekt abgeschlossen wurden
- Por Takt ist eine Befehlsgruppe komplettierbar

Matrix Multiplication

Grafik siehe Folien

5.6.3 POWER7

- 32MB shared L3-Cache; eDRAM
- unterschiedliche SRAM Zellen für L1- und L2-Cache
- 4 Threads pro Kern
- Local (MCM) und Remote SMP Interface

SMP System

- 4 Chips pro MCM
- 8 MCMs können direkt verbunden werden
 - 256 Kerne; 1024 Threads

POWER Prozessorfamilie

Grafik siehe Folien

5.6.4 MIPS

MIPS Prozessoren

- 81 MIPS RISC ISA gegründet
- 84 Gründung MIPS
- 85 erster kommerzieller RISC-CHIP: MIPS R2000
- 88 R3000
- 91 R4000
- 94 R8000
- 96 R5000
- 96 R10000
- 98 R12000
- 02 R16000

R10k

- Ab dem Befehlsatz MIPS III werden folgende Datenregister auf ISA-Ebene unterstützt
 - 32 General Purpose Register zu je 64Bit
 - 32 Floating Point Register zu je 64Bit
- Ab MIPS I werden folgende Adressierungsarten unterstützt:
 - Direktwert-A
 - Direkte Register-A
 - PC-relative A
 - Relative Hauptspeicheradressierung über ein Register mit Displacement
- Ab MIPS IV gib es im beschränkten Umfang indexierte A

Befehlssätze der Prozessoren R10k und R12k

ALU-Befehle

Mikroarchitektur der Prozessoren R10k und R12k

Pipelines des MIPS R10k

- Der superskalare R10k arbeitet mit 5 weitestgehend unabhängigen Pipelines und ebenso vielen Ausführungseinheiten
- Für jeden Operationstyp steht eine Warteschlange für Befehle zur Verfügung
- Die Load/Store-Warteschlange ist FIFO-geordnet, um Speicherabhängigkeiten und Datenkonsistenz zu gewährleisten
- Die anderen beiden Warteschlangen sind keiner strengen Ordnung unterworfen

Pipeline-Stufen 3 bis 7

Floating Point Units

- Floating-Point-Multiplizierer
- Floating-Point-Dividierer und Radizierer
- Floating-Point Addierer

Integer Units und Load/Store Unit

- Integer-Einheit 1
- Integer-Einheit 2
- Load/Store

Godson-3

- Basis für chinesisches Supercomputer Programm
- 4-fach superskalar mit out-of-order Execution
- MIPS64 ISA mit Erweiterung für x86 Emulation
- Quad-Core Design
 - On-chip Speichercontroller
 - HyperTransprot zur Kommunikation mit chipsatz und anderen Prozessoren

5.6.5 SPARC

82 Wesentliche Forschungsarbeiten an der University of California Berkeley auf dem Gebiet von RISC-Prozesorarchitekturen

87 Sun Microsystems stellt die SPARC-Architektur vor: Scalable Processor Architecture

90 erste 32-Bit Implementierung

95 SPARC64/UltraSparc mit 64-Bit Verarbeitungsbreite

05 UltraSparc T1

07 UltraSpard T2

09 Sparc64 VIIIfx

10 Sparc T3: 16 Kerne, 8fach SMT

SUN Niagara II (T2)

- 8 Prozessorkerne
- 4 MB L2-Cache
- Max. 16 DDR2 FB-DIMMs
- 2-mal 10Gb/s Netzwerk
- x8 PCI-Express

T2 Multithreading

- Abwechselndes Arbeiten an mehreren Threads, um Speicherlatenz (Cache-Latenz) zu verdecken
 - Kein komplexes out-of-order Design erforderlich
 - Erfordert hohes Maß an Parallelität in der Software
- Abwechselndes Arbeiten an mehreren Threads um Speicherlatenz zu verdecken

5.6.6 CELL Broadband Engine

- Heterogener Multi-Core
 - 1 PowerPC Kern (PPE)
 - 8 Synergistic Processing Elements (SPE)
- SPE:
 - In-order Execution
 - 4 single precision Operationen pro Takt
 - Kein Cache
 - 256 KB Local Store
- Gemeinschaftsentwicklung von IBM, Sony und Toshiba
- PowerXCell 8i
- Roadrunner
 - Erster PetaFlop Rechner
 - 3060 hybride Knoten

5.6.7 ARM

- ARM: Advanced RISC Machines
- IP-Cores zur Integration in System-on-Chips
- 32-Bit RISC Architektur
- Zeichnen sich durch geringen Stromverbrauch aus
- Häufige Verzweigungen schlecht für effizientes Pipelining
- Paralleles Ausführen beider Pfade bei if-then-else

- Einsatz: unterschiedliche Kerne mit gleichem Befehlssatz
- Cortex A15 liefert doppelte bis dreifache Rechenleistung des Cortex A7
- Cortex A7 hat drei- bis vierfache Rechenleistung pro Watt

5.6.8 DEC ALPHA

- Alpha 21064 und 21164 in Supercomputern von Cray
- 2004 nach Übernahme durch HP eingestellt
- 64 Bit RISC Architektur

Kapitel 6

Übung

6.1 Einführung

6.1.1 von-Neumann

Komponenten des v. Neumann Architektur

- CPU
 - Steuerwerk
 - * steuert die Befehlsabarbeitung
 - * Befehlszähler (program counter) → Instruction Fetch (Befehl holen)
 - Adresse des Befehls steht im pc
 - * Befehlsregister → Befehlswort ins Befehlsregister laden
 - * Befehlsdekoder → ID (Instruction Decode)
 - * zentrale Steuerschleife → EX (execute - Befehl ausführen)
 - CISC, Abarbeitung des Befehls unter Aufsicht der zentralen Steuerschleife
 - RISC → nutzt das Rechenwerk, ALU
 - * Steuer -und Statusregister (Flag Overflow) → WB (Write Back)
 - Rechenwerk
- Speicher
 - Programmcode und Daten liegen im gleichen Speicher
- Bus
 - v.Neumannscher-Flaschenhals: Daten + Befehle müssen über den BUS
 - * IF → Bus
 - * ID

- * EX → Bus (wenn Operanden geholt werden)
- * WB → Bus

6.1.2 v. Neumann vs. Harvard

Harvard

- Trennung von Befehls und Datenspeicher: Befehlsspeicher → VN → CPU → Verbindungseinrichtung (z.B. Bus (VN)) → Datenspeicher
- heutige Anwendung: Getrennter L1-Cache in L1I- und L1D-Cache

6.1.3 Def. von Brooks vs Giloi

Brooks (1962)

Rechnerarchitektur, wie andere Architekturen, ist die Kunst der Bestimmung von Nutzerbedürfnissen nach einer Struktur, die so zu entwerfen ist, dass sie jene Bedürfnisse so effektiv wie möglich hinsichtlich ökonomischer und technologischer Erfordernisse erfüllt.

- gilt auch für jede Bauarchitektur
- bis Ende der 70er Jahre bezog sich Rechnerarchitektur vor allem auf die Programmierschnittstelle
 - Maschinenbefehlssatz (meist Assemblerbefehle)
 - Interruptbehandlung (maskierbare + nichtmaskierbare Interrupts)
 - Registersatz
 - Adressierungsarten (Basisadressierung, indirekte Adressierung, direkte Adressierung)
 - Ein-/Ausgabe

Giloi

z.B. Maschinendarstellung eines Floating Point Wertes Single Precision

- Single Precision → 32 Bit
- IEEE 754: |Sign|Charakteristik (Exponent + Bias|Mantisse| → Mantisse wird so weit verschoben, bis führende 1 herausfällt

6.1.4 RA-Definition Begriffe

Rechnerarchitektur

- Hardware-Struktur
 - Hardwarebetriebsmittelstruktur
 - * Prozessorstruktur
 - 1985 Intel 80 386 (erster 32-Bit Prozessor) → nur Integer Unit
 - 1987 Intel 80 387 (erster Floating Point Unit, FPU)
 - 1993 Pentium 1: V-Pipe(IU) und U-Pipe (IU oder Teil der FPU) → 2 Betriebsarten: IU+IU, IU+FPU
 - 1995 Pentium Pro: P6-Architektur → heutige Core-Architektur ist davon abgeleitet
 - * Speicherstruktur
 - intern: Register (L1,L2,L3- Cache, DRAM, Festplatte, Archiv, ...)
 - zwischen Prozessoren: gemeinsamer Speicher ⇒ CPU 1 → CPU N haben gemeinsamen MEMORY ||
verteilter Speicher ⇒ CPU 1, RAM 1 → CPU N, RAM N; verbunden durch Verbindungsnetzwerk
 - Verbindungsstruktur
 - * intern
 - Adressbus
 - Steuerbus
 - Datenbus
 - * extern
 - Verbindungsnetzwerk unterschiedlicher Typologie (Hypercube, 2D Gitter, ...)
 - Kooperationsregeln (z.B. Master-Slave)
- Operationsprinzip
 - Informationsstruktur
 - * Klassen von Datentypen (Byte, Wort, ...)
 - * Menge der Maschinendarstellungen der Datenobjekte
 - Steuerungsstruktur
 - * Ablaufsteuerung, pc-getrieben → unsere üblichen Rechner
 - * Ablaufsteuerung, datengetrieben (Datenflussrechner) → wenn die Daten da sind wird automatisch die Operation ausgeführt
 - * Datenzugriffssteuerung → Zugriff über Adresslogik, einfache Wertzuordnung, Assoziativer Zugriff (Adresse und Inhalt werden gemeinsam gespeichert) → Caches

Begriffsklärung

RA /[HW-Struktur]/[HW-Betriebsmittel-Struktur]/[Prozessorstruktur]/[**Steuerwerk**]

RA /[HW-Struktur]/[HW-Betriebsmittel-Struktur]/[Speicherstruktur]/[**Register**]

RA /[HW-Struktur]/[Verbindungsstruktur]/[**Speicherbus**]

RA /[Operationsprinzip]/[Informationsstruktur]/[Menge der Maschinendarstellungen der Datenobjekte]/[**Festkommadatenformat** nach IEEE 754]

RA /[Operationsprinzip]/[Informationsstruktur]/[Klassen von Datentypen]/
Strukturdatentypen]/ [**Doppelt verkettete Liste**]

RA /[Hardware-Struktur]/[HW-Betriebsmittelstruktur]/[Speicherstruktur]/[**Cache**]

RA /[Operationsprinzip]/[Informationsstruktur]/[Menge der Maschinendarstellungen der Datenobjekte]/[**Gleitkomma-Datenformate** nach IEEE 754]

RA /[Operationsprinzip]/[Steuerungsstruktur]/[Ablaufsteuerung]/
Program-Counter getriebene Ablaufsteuerung]

RA /[Operationsprinzip]/[Informationsstruktur]/[Menge der Funktionen, die auf die Datenobjekte anwendbar sind]/[**Assemblerbefehl: ADD R6, R4, R1**]

RA /[HW-Struktur]/[**Verbindungsnetzwerk zwischen den Prozessoren**]

RA /[Operationsprinzip]/[Steuerungsstruktur]/[Dateizugriffsteuerung]/[**Zugriff auf den Cache**]

6.2 Einführung

6.2.1 Moores Law

Die Anzahl der Transistoren pro Chip verdoppelt sich alle 1,5 bis 2 Jahre (1965).

Was macht man mit diesen Transistoren?

- Erhöhung der Prozessorleistung
 - Taktfrequenz kann erhöht werden, da bei kleineren Transistoren kleinere Kapazitäten umgeladen werden müssen (CMOS-Technik)
 - 1985 Intel 80382 (erster 32-Bit Prozessor)
 - hatte nur eine Integer-Unit und keinen Cache
- Verarbeitungsbreite erhöht (4-bit, 8-bit, 16-bit, 32-bit, 64-bit)

- Erhöhung der Anzahl der Verarbeitungseinheiten
 - 1989: 80486
 - * eine FPU (Floating Point Unit)
 - * eine IU (Integer Unit)
 - Intel Itanium
 - * 2 FPU's
 - * 6 IU's

Weshalb wir die Anzahl der Verarbeitungseinheiten nicht weiter erhöht?

ILP (Instruction Level Parallelism)

Problem: Zu viele Funktionseinheiten führen zu keinem zusätzlichen Geschwindigkeitsgewinn (Sp. Speedup), da viele Befehle Datenabhängigkeiten aufweisen und so zu wenig unabhängige Befehle vorhanden sind.

Multicore-Prozessoren

2001 IBM: erster DualCore Prozessor

2005 Intel, AMD

Problem: Wenn man Leistung umsetzen will muss man sich mit paralleler Programmierung beschäftigen.

Lücke zwischen Prozessorleistung und Zugriffszeit auf den DRAM verkleinern

→ Caches: benötigen ca. $\frac{1}{3}$ der Chipfläche

- L1-Cache: Harvard-Architektur
 - L1-Instruction-Cache
 - L1-Data-Cache
- L2-Cache: meistens nicht getrennt (es gibt Ausnahmen: Intel Itanium Motecito)
- L3-Cache gemeinsam

Integration weiterer Baugruppen

z.B.: GPU (Graphic Processing Unit)

6.2.2 Klassifikationen nach Flynn

a) Flynn'sche Kategorien

(1) SISD Single Instruction Stream Single Data Stream

- klassischer von Neumann Rechner
- Single Core Processor unter bestimmten Voraussetzungen:
 - Eingang: sequentielle Folge von Befehlen
 - Ausgang: Sequentielle Folge von Ergebnissen

(2) SIMD Single Instruction Stream Multiple Data Streams


- Vektoraddition kann man durchführen mit
 - Vektorrechner
 - Feldrechner: ein Universalprozessor steuert die gesamte Abarbeitung, sehr viele einfache Verarbeitungseinheiten (processing elements, PE) führen zu einem Zeitpunkt die gleiche Operation aus.
 - Unterschiede:

(3) MISD Multiple Instruction Streams Single Data Stream

→ leere Klasse

(4) MIMD Multiple Instruction Streams Multiple Data Streams

- Multiprozessorsystem (MPS)
- Cluster von Workstations
- Nachteil: viel zu grob für alle MPS und COW
 - in der Literatur gibt es Erweiterungen zur Flynn'schen Klasse MMID:



b) Flynn'sches Klassifikationsschema

6.2.3 MMX, SSE, AVX

- MMX Mult Media Extensions
 - 1996 Pentium
 - 64-Bit Register
 - für Integer Verarbeitung
 - Flynn SIMD
- SSE Steuerung SIMD Extensions
 - 1999 Pentium 3
 - SSE 2 2001 Pentium 4
 - MIMX mit eingebunden
 - Flynn SIMD
- Advanced Vector Extensions
 - 2011 Sandy-Bridge
 - 256Bit Register (für Floating-Point-Ops)
 - 8*64Bit
 - 16*32Bit
- AVX 2
 - 256Bit auch für Integer-Befehle
 - Unterstützung FMA (Fused Multiply Add)
- AVX 512
 - Ende 2015
 - 512Bit Register

6.3 Prozessoren / Pipelifting

6.3.1 Adressierungsarten

a) Immediate Operand

- Operand steht als Konstante im Befehl:
z.B. MOVE B R3, hash32
oder Add R1, hash17 → Addiert den Wert 17 zu Inhalt von R1

b) Immediate Adresse

- Speicheradressierung direkt:
Effektiver: Adresse steht als absolute Adresse im Befehl
Operand steht im Speicher:
z.B.: Add 0xFFC0: hash323

c) Register Direkt

- Adresse steht als kurze Registeradresse im Befehl z.B.: 3Bit für IA 32, Operand steht im Register:
z.B.: MOVE W SP, R0 transportiert den Wortinhalt von R0 in das Stack-Pointer-Register SP

d) Register Indirekt

- Effektive Adresse steht im Register
- Adressierung erfolgt indirekt über Registerinhalt
- Adressierung wird durch runde Klammern mit der Bedeutung "Inhalt von Register"
- z.B.: MOVE H R1,(R0) transportiert einen 16Bit Speicheroperanden; diesen Adressen in R0 steht nach R1

e) Register Indirekt mit Displacement

- Die im Register stehende Adresse wirkt als Basisadresse und wird nicht verändert (steht in Klammer)
- z.B.: MOVE H R2, hash4 (R3)
- transportiert einen 16Bit Speicheroperanden nach R2
- Basisadresse steht in R3
- Adresse des Speicheroperanden = Basisadr. + Displacement (hash4)

6.3.2 scale-potenz

scaled indexed addressing mode

img siehe Übungsblatt

- Basisadresse + Displacement + Index*Scale = Adresse des Operanden
- z.B. Im R1 steht 1000 im R2 steht Index 4:
MOVE R0, hash8(R1)(R2 * hash4) → mit R0 von Adresse 1024
MOVE R0, hash1000(R1)(R2 * hash2) → mit R0 von Adresse 4000
MOVE R0, hash1000(R2*hash8) → mit R0 von Adresse 1032
- Weshalb nur eine 2er Potenz für scale?
→ * kein universeller Multiplizierer: macht nur Verschiebung

6.3.3 Speedup

z.B. Intel 80486 Pipeline

- Fetch Instruction FI
- Main instruction Decode D1
 - Befehlslänge einstellen?
 - Operanden decodieren
- Secondary instruction Decode D2
- execution EX
- Write Back WB

	1	2	3	4	5	6	7	8	9
1	IF	D1	D2	EX	WB				
2		IF	D1	D2	EX	WB			
3			IF	D1	D2	EX	WB		
4				IF	D1	D2	EX	WB	
5					IF	D1	D2	EX	WB

k-1 Zeitschritte Einlaufphase

ab k pro Takt 1 Ergebnis (n-Mal)

$$\begin{aligned}
 T_{Pipe} &= k - 1 + n \\
 &= 4 + 30 \\
 &= 34
 \end{aligned}$$

$$\begin{aligned}
 S_{Pipe} &= \frac{T_1}{T_{Pipe}} \\
 &= \frac{150}{34} \\
 &= 4,41
 \end{aligned}$$

6.3.4

- a) • IPS : Instruction per Second
- gibt an wie viele Maschinenbefehle pro Sekunde ausgeführt werden können (Integer, Floating Point, load/store, Sprung-Befehle, ...)
 - Vorteile: einfache Bestimmung da keine Trennung der Befehle notwendig

- Nachteile: nicht für alles zu gebrauchen z.B. Rechnen arbeitet vorwiegend mit Floating Point Operationen double Precision, Einflüsse durch RISC ↔ CISC: mehr Instruktionen als CISC bei gleichem Programm; Compilerabhängiger Programmablauf, ..., Art der Operationen: 64-Bit ↔ 16-Bit
- IOPS : Integer Operation Per Second
 - Vorteile: hohe Relevanz für Anwendungen die vorwiegend mit Integer Operationen arbeiten z.B. Bitverarbeitung
 - Nachteile: für Rechnen nicht so interessant, da meistens FP - Operationen
 - Einflüsse: Compiler, Genauigkeit und Art der Operation (32Bit Int Div ↔ 16Bit Integer Div), CISC - RISC
- FLOPS Floating Point Operations per Second
 - ist wichtige Kenngröße für das wissenschaftliche Rechnen
 - Top 500- Liste
 - * Auflistung der 500 leistungsfähigsten Computer der Welt
 - * Basis der Einordnung ist
 - UNPACK-Benchmark läuft auf jeder Maschine
 - erreichte PFLOPS ist Basis für Einordnung
 - Probleme:
 - * hängt stark von der Anwendung ab
 - * unterschiedliche Komplexität der Operation wird nicht berücksichtigt (ADD, DIV)
 - * für Integer Probleme wie z.B. Bildverarbeitung nicht aussagekräftig
- IOOPS Input/Output Operations per Second
 - werden von Vertreibern von Festplatten, Solid State Disks und SAN (Storage Area Networks) angegeben
 - * z.B.: Intel Solid State Drive 910
 - 800GB
 - IOOPS (Random 4k)- Herstellerangabe
 - Read: 180.000
 - Write 75.000
 - * z.B.: Western Digital VelociRaptor
 - 600GB
 - IOOPS (Random 4k)- Messung
 - Read: 140
 - Write 120
 - Benchmarks: IOMeter (Intel), IOzone
 - Unterscheidung:

- (1) Random: Positionen zufällig gewählt (kein Streaming)
 - (2) Sequentiell: z.B. Read lesen von aufeinanderfolgenden Speicherplätzen (Streaming)
 - Hinweis: IOOPS werden fälschlicherweise oft als IOPS in der Literatur bezeichnet
- b) Für die Bewertung von Allzwecksystemen sollten alle 4 Kenngrößen für eine Reihe von Programmen getestet werden, damit die verschiedenen Nutzen sich einordnen können
- mit Theoretischen Peak Performance Werten vergleichen
- Peak Performance Werte
 - sind Bestwerte, die anhand der Architektur berechnet werden
 - praktisch werden diese Obergrenzen nicht erreicht
 - z.B.: Top 500 Liste
 - * neben Linpack FLOPS wird auch die Theoretische Floating Point Peak Performance angegeben

6.4

6.4.1 SPARC INTEL AMD

a) SPARC64 III

(1) Berechnung der Theoretischen Peak Performance IPS IOPS FLOPS

geg.: $f = 330$ MHz Taktfrequenz

2 Integer Units

2 Floating Point Units

4 Befehle pro Takt

IPS

$$\text{IPS} = f \cdot \text{IPC}$$

IPC = Instructions per Cycle(Clock)

$$= 330 \cdot 10^6 \cdot 4 = 1,32 \text{ GiPS}$$

$$\text{IOPS} = f \cdot \text{IO-PC}$$

$$= 330 \cdot 10^6 \cdot 2 = 660 \text{ MIOPS}$$

$$\text{FLOPS} = f \cdot \text{FLO-PC}$$

$$= 330 \cdot 10^6 \cdot 2 = 660 \text{MFLOPS}$$

(2) Wie viele IOOPS?

- Volle Verarbeitungsleistung wird erreicht, wenn 2 IOP und 2 FLOP pro Takt ausgeführt werden

- Im worst case (bezogen auf den Speicherzugriff) müssen gleichzeitig Operanden und Befehle aus dem Speicher geholt werden und Ergebnisse zurückgeschrieben werden

- 4 IOOP für Instruction Fetch
- 8 IOOP für Operand Fetch
- 4 IOOP für Write Back
- → Gesamt: 16 IOOP pro Takt

$$\text{Total IOOP} = f \cdot \text{IOOP-PC} = 330 \cdot 10^6 \cdot 16 = 5,28 \text{ GIOOPS}$$

Aktuell nicht Realisierbar in oberen Speicherhierarchieebenen, daher meist Optimierung der Speicherzugriffe durch das Laden mehrerer Instruktionen/-Operanden mit einem I/O-Zugriff

(3) Fused Multiply Add

im eingelaufenen Zustand der Pipeline wird pro Takt eine Multiplikation und eine Addition fertig

- hat das Einfluss auf IPS?
kein Einfluss
 - mit FMA
 - * Multiply/Add ist jetzt eine Instruktion $X = A \cdot B + C$
 - * diese Instruktion dauert einen Takt
 - ohne FMA
 - * Multiply/add sind 2 Instruktionen
 - * → dauert 2 Takte
- hat das Einfluss auf FLOPS?
 - FLOPS verdoppeln sich
- hat das Einfluss auf IOPS?
 - bis AVX2 ab Haswell gab es kein FMA für Integer Operationen
 - ab AVX2 auch FMA für Integer → Verdopplung von IOPS

b) INTEL CORE i7-2600K Sandy Bridge

(1) Floating Point Peak Performance (Double Precision)

- 4 Kerne
- 3,4GHz
- pro Kern 5 Instruktionen laden + decodieren
- pro Kern 2 FPU's
- AVX (256Bit)

FPPP = Taktfrequenz * Anzahl der gleichzeitigen FP Operationen * Anzahl der Kerne

$$= 3,4 \cdot 10^9 \cdot 4 \text{ (AVX = 64Bit = Double Precision)} \cdot 2 \text{ FPU's} = 108,8 \text{ GFLOPS}$$

(2) Bandbreite = FPPP * Operanden * Operandenbandbreite

$$= 108,8 \cdot 10^9 \text{ FLOPS} \cdot s^{-1} \cdot 3 \text{ Operanden} \cdot 8 \frac{\text{Byte}}{\text{Operand}} \text{ IEEE STANDARD}$$

$$= 2,6 \text{ TB/s} \rightarrow$$

c) AMD FX 8350

(1) theoretische FPPP

geg.: 4 GHz Taktfrequenz

8 Integer Kerne

2 Integer Kerne teilen sich eine FPU

Fused Multiply Add

2 Pipelines pro FPU, jede Pipeline 128 Bit

FPPP = Taktfrequenz · Anzahl gleichzeitiger FP Operationen

$$= 4 \cdot 10^9 s^{-1} \cdot 2 \text{ (Anzahl der Pipelines)} \cdot 2(128\text{Bit}) \cdot 2 \text{ (FMA)}$$

$$= 32 \text{ GFLOPS}$$

(2) FPPP für ganzen Prozessor

$$\text{FPPP} = \text{FPPP einer FPU} \cdot \text{Anzahl der FPUs}$$

$$= 32 \cdot 4 = 128 \text{ GFLOPS}$$

Teil IV

Database

Kapitel 7

Vorlesung

7.1 Einführung

Gründe für DBS-Einsatz:

- Effizienz und Skalierbarkeit
- Fehlerbehandlung und Fehlertoleranz
- Mehrbenutzersynchronisation

ANSI - Database

- Standard siehe 1VL

Geschichte der Datenbanktechnologie

- siehe 1VL(28 ff.)

Databases vs Information Retrieval

- Information Retrieval 1VL(44)
 - Suche nach Dokumenten
 - Nimmt ständig zu
 - In welchem Datenbestand wird gesucht? etc...

Databases vs Big Data

- Big Data 1VL(47)

7.2 Konzeptueller Entwurf

7.2.1 Drei Phasen des Datenbank-Entwurfs (4, ff.)

Phasen der SW-Entwicklung

- Anforderungs-analyse → Vorstudie
- Fachentwurf → Fachkonzept
- IT-Entwurf → IT-Konzept
- Implementierung → Module/Klassen/DB-Tabellen

Phasen des DB-Entwurfs

- nach Fachentwurf: fachliche Anforderungen an Datenstrukturen → Konzeptueller DB-Entwurf → Konzeptuelles Schema (ER-D, UML, etc.)
- nach IT-Entwurf: Entscheidung für logisches (Implementierungs-)Modell → Logischer DB-Entwurf → Logisches Schema (relational, OO, etc.)
- nach Implementierung: Umsetzung in konkretem System → Physischer DB-Entwurf → Physisches Schema (konkretes DBS)
- Datenbank = Schema + Daten

Datenbank = Schema + Daten

7.2.2 Lebenszyklus einer Datenbank

- Konzeptioneller Entwurf (12)
- Logischer Entwurf (13)
- Physischer Entwurf (14)
- Wartung, Modifikationen, Erweiterungen (14)
- Beispiel (15)

7.2.3 Prinzip eines Datenmodells (16)

- Grundlegendes Prinzip
- Leistung: Beschreibung
- Bestandteile
- Skizze (17)

7.2.4 Entity-Relationship-Modell

Entitäten (20)

- Definition
 - Existiert in der realen Welt, unterscheidet sich von anderen Entitäten
 - Eine Entität ist ein Objekt der realen oder der Vorstellungswelt, über das Informationen gespeichert werden sollen
 - Es ist im Sinne der Anwendung eindeutig beschreibbar und von anderen unterscheidbar
 - Gleichartige Entitäten werden zu Entitätstypen (Entitätsmengen) zusammengefasst
- Anmerkung
 - Welche Entitäten zusammengehören, ist von Semantik der Anwendung abhängig
- Merkmale von Entitätstypen (21)
 - Nur für die Anwendung relevante Merkmale werden modelliert
 - Beschreiben eine charakteristische Eigenschaft eines Entitätstyps
 - Werte eines Attributes aus Wertebereichen wie INTEGER, REAL, STRING
- Schlüsselattribut(e)
 - Ein Attribut oder eine Menge von Attributen, anhand deren Entitäten eines Entitätstyps unterscheiden lassen
 - Werden durch Unterstreichung gekennzeichnet
 - Beispiel: die ISBN-Nummer identifiziert das Buch

Beziehungen / Relationships (22)

- Abbildung von Zusammenhängen zwischen Entitäten
- Homogene Menge von Beziehungen wird zu Beziehungstyp zusammengefasst
- binär / n-när
- Kardinalitäten Titel \leftrightarrow Exemplar
- Bemerkungen
 - Ein Entitätstyp darf in einem Beziehungstyp mehrfach vorkommen
 - Mehr als zweistellige Beziehungstypen dürfen vorkommen
 - Beziehungstypen können auch Attribute besitzen

Beispiel eines ER-Diagramms (23)

Beispiel Funktionalitäten (24)

Funktionalität von Beziehungstypen (25)

- Beispiele (26 ff.)

Besonderheiten (32 ff.)

- Rolle
 - Anfrage an DB: "Gib mir alle Angestellten, die mehr verdienen als ihr Chef"
- Extended-ER
 - Weak Entities
 - * ID nur im Kontext eindeutig (Bsp.: Stuhlnummer in Hörsaal 003 \leftrightarrow Stuhlnummer in Hörsaal 004)
 - Strukturierte Attribute
 - * Min-Max Beziehung (35 ff.)

Entwurf eines ER Diagramms (38 ff.)

Varianten für mehrstellige Beziehungstypen (40)

7.3 Konzeptueller Entwurf

7.3.1 Grundlagen (5)

Ausgangspunkt

- Idee und mathematische Formulierung geht zurück auf Ted Codd
- Basis für eine Vielzahl kommerzieller DBMS

Grundlagen

- Domänen / Wertebereiche: Integer, Sing[20], Datum, ...
- Relation R ist definiert auf einem Relationenschema RS:
 - RS: Menge von Attributen $\{A_1, \dots, A_k\}$
 - Attribute: Wertebereiche $D_j = \text{dom}(A_j)$
 - Relation: Teilmenge des kartesischen Produkts der Wertebereiche $R \subseteq D_1 \times D_2 \times \dots$

- weitere Terminologie (6)
 - Tupel: Element einer Relation
 - Kardinalität einer Relation: Anzahl der Tupel in einer Relation (endlich!!)
 - Darstellung der Relationen in Tabellenform
- Relationenschema (7): (Name, Einwohner, land) mit $\text{dom}(\text{Name}) = \text{String}[40]$, ...
- Ausprägungen
- Allgemein

7.3.2 Primärschlüssel (8)

- Eindeutigkeit $\forall t_i, t_j \in R : t_i[x] = t_j[x] \Rightarrow i = j$
- Minimalität $\tau \exists Z \subset X (Z + X)$, so dass alle anderen Bedingungen gelten
- Definiertheit $\forall t_i \in R : t_i[x] \neq \text{NULL}$

7.3.3 ER-Modell Relationales Modell

Übersetzung von Entitäten

Eins-zu-Eins Übersetzung in Relationen

Übersetzung von Attributen

- Einfache Attribute
- Zusammengesetzte Attribute (z.B.: Adresse)
 - Berechnete Attribute (z.B.: Umsatz = Preis * Verkauf)
 - Mehrwertige Attribute (z.B.: Telefonnummer)

Übersetzung von Beziehungen

- Übersetzung von 1:1 Beziehungen (15)
 - Fall 1
 - Fall 2
 - Fall 3
- Übersetzung von 1:N Beziehungen (16)
 - Fall 1

– Fall 2

- Übersetzung von N:M Beziehungen (18)
- Übersetzung von Beziehungen zwischen mehr als zwei Relationen
- Übersetzung rekursiver Beziehungen (19)
- Übersetzung von Attributen an Beziehungen (20)
- Übersetzung von Vererbungsbeziehungen

Abbildung der Vererbung 21

- Horizontale Partitionierung
- Vertikale Partitionierung
- Universalrelation (Typisierte Partitionierung)

Vergleich der Abbildungsvarianten

- Jedes Objekt genau ein Tupel in genau einer Relation, d.h. gleiche ID bedeutet nicht: dasselbe Objekt
- Gesamtheit aller Attribute eines Objekts nur durch Verbund zu ermitteln (teuer!)
- Referentielle Integrität unterstützt direkt Vererbung

7.4 Relationale Algebra

7.4.1 Motivation

- Formale Sprache, mit der sich Anfragen über einem relationalen Schema formulieren lassen
- Formale Sprache für den Berechnungsweg von Anfrageergebnissen
- Internrepräsentation für DB-Anfragen
- Mathematische Rechenregeln ermöglichen Abfrageoptimierung durch algebraische Umformung
- Nicht für den Nutzer eines DBMS sichtbar
- Auch geeignet zur Formulierung von Integritätsbedingungen

7.4.2 Relationale Algebra

- Gegeben eine Menge N (Anker der Algebra): Menge der Relationen
- Operationen $op_j: N^k \rightarrow N$ (Abgeschlossenheit)
- 5 Basisoperationen

7.4.3 Basisoperationen

Projektion

Definition Sei A' eine Teilmenge der Attribute einer Relation $R(A_1, \dots, A_n)$. Die Projektion der Attribute A' aus einem Tupel $t \in T$ ist definiert als das Tupel:

$$\pi_{A'} = (A'_1(t), \dots, A'_m(t))$$

Die Projektion der Attribute A' einer Relation R ist definiert als die Relation

$$\pi_{A'}(R) = \{\pi_{A'}(t) | t \in T\}$$

heißt: Projektion ist eine Operation, die bestimmte Spalten aus einer Relation auswählt und diese als neue Relation ausgibt

- Da Dubletten (identische Tupel) in Relationen nicht vorkommen dürfen, enthält die Projektion i.A. weniger Tupel als die ursprüngliche Relation!
- ACHTUNG: Das ist in SQL standardmäßig nicht so!

Projektion in SQL

Projektion: $\pi_{\text{Name, Ort}}(\text{Studenten})$

SQL Duplikate werden nicht standardmäßig eliminiert

```
1 SELECT Name, Ort
2 FROM Studenten
```

SQL mit Duplikat Eliminierung

```
1 SELECT DISTINCT Name, Ort
2 FROM Studenten
```

Selektion (Restriktion)

Definition Die Selektion einer Relation R ist definiert als die Menge aller Tupel aus R , die der Selektionsbedingung P genügen:

$$\sigma_P(R) = \{t | t \in R \wedge P(t)\}$$

P setzt sich zusammen aus:

- Operanden: Konstanten oder Name eines Attributs
- Vergleichsoperatoren
- Boolesche Operatoren

Selektion in SQL

$\sigma_{\text{Name} = \text{'Schmidt'}}(\textit{Studenten})$

```
1 SELECT *
2 FROM Studenten
3 WHERE Name = 'Schmidt'
```

$\pi_{\text{Name}, \text{Vorname}, \text{Ort}}(\sigma_{\text{Name} = \text{'Schmidt'}}(\textit{Studenten}))$

```
1 SELECT Name, Vorname, Ort
2 FROM Studenten
3 WHERE Name = 'Schmidt'
```

Weitere Basisoperationen (15)

- Vereinigung $R \cup S$
- Differenz $R - S$
- Zusätzlicher Operator: Umbenennen von Relationen und Attributen: $p_S(R)$

Beispiele für Anfragen (18)

7.4.4 Abgeleitete Operationen

Durchschnitt und Division

- Durchschnitt:
 $R \cap S := \{r \mid r \in R \text{ und } r \in S\}$
 Es gilt: $R \cap S = R - (R - S)$
- Division:
 $R \div S = \pi_{A-B}(R) - \pi_{A-B}((\pi_{A-B}(R) \times S) - R)$

Natürlicher Verbund

Natural Join: \bowtie

- Wichtigste Operation neben der Selektion
- **Definition** $R \bowtie S = \pi_{i_{k+1}, \dots, i_{r+s}}(\sigma_{R.A1=S.B1 \wedge \dots \wedge R.Ak=S.Bk}(R \times S))$

Theta- und Equi-Join

- Theta-Join: $R \bowtie_{\theta} S$
Definition $R \bowtie_{i\theta j} S = \sigma_{A_i \theta B_j}(R \times S)$ mit $\theta \in \{=, \neq, <, \leq, >, \geq\}$
- Equi-Join: Theta Join mit θ gleich '='

Verlustfreiheit von Joins

Definition Eine Join-Operation zwischen R und S heißt verlustfrei, wenn jeder Datensatz aus R und jeder Datensatz aus S in der Ergebnisrelation enthalten ist.

- Die inverse Operation Projektion erzeugt dann wieder R und S aus dem Join-Ergebnis
- Tupel, denen bei Join-Operationen die entsprechenden Tupel in der anderen Tabelle fehlen, mit denen sie verknüpft werden können heißen auch 'Dangling Tupel' bzw. Datensätze
- Um sie in die Ergebnismenge mit aufnehmen zu können, werden die Outer-Join-Operatoren benötigt
- Inner Joins sind in der Regel verlustbehaftet!

Outer Joins

- Left Outer Join: $R \ltimes S$
- Right Outer Join: $R \rtimes S$
- Full Outer Join: $R \bowtie S$

7.5 SQL

7.5.1 Einleitung

Bestandteile einer Datenbanksprache

Datenbankanfragesprachen

- Typen von Datenbanksprachen
 - Prozedurale Datenbanksprachen
 - Deskriptive Datenbanksprachen

SQL

Structured Query Language (= SQL)

- Standardisierte Datenbanksprache (durch ISO)
- Erfordernisse einer vollständigen DB-Sprache
 - Möglichkeiten zur Datendefinition, Anfrage und Datenänderung (Einfügen, Löschen, Modifizieren einer Menge von Tupeln)
 - Definition von Sichten, physischen Hilfsmitteln, Integritätsbedingungen
 - Zugriffskontrolle im Sinne des Datenschutzes
 - Möglichkeiten zur Kopplung mit einer Wirtssprache

7.5.2 Datendefinitionssprache

SQL Datentypen

Standardtypen (z.B. in ORACLE)

- CHAR
- NUMBER
- VARCHAR
- DATE
- DECIMAL

Spezielle Typen

- CLOB
- LONG RAW und BLOB
- ROWID
- XML

Auswahl von Datentypen: ABC-Regel

Appropriate (angemessen)

Brief (kurz)

Complete (vollständig)

Anlegen einer Relation (16ff)

Syntax: CREATE TABLE <Relationen-Name>(<Spaltendefinition>[Spaltendefinition]*)
wobei <Spaltendefinition>::=<Attributname><Typ>[NOT NULL]

Ändern und Löschen einer Relation

Syntax ändern: ALTER TABLE <Relationen-Name> ADD <Attributname> <Typ>

Syntax löschen: DROP TABLE <Relationen-Name>

Erzeugen einer Indexstruktur(19)

Syntax: CREATE [UNIQUE] INDEX <INDEX-Name>ON <Relationen-Name>
(<Attributname> [<Ordnung>], <Attributname> [<Ordnung>]*) [CLUSTER]

Syntax Index löschen: DROP INDEX <Index-Name>

Erzeugen einer Datenbanksicht (21)

Syntax: CREATE VIEW <Sicht-Name>[(<Attributname>[, <Attributname>]*)] AS <subquery>

Views zum Umgang mit komplexen und geschachtelten SQL-Abfragen

7.5.3 Datenbankabfragesprache (DQL 25 ff)

7.5.4 Algebra-Operationen in SQL (32 ff)

7.5.5 Sprachelemente jenseits der relationalen Algebra

GROUP BY

- Auswahl benötigter Spalten (Projektion)
- Formelberechnung
- Sortierung
- Gruppierung
- Aggregation

Verfügbare Aggregatfunktionen

- SUM(x)
- AVG(x)
- MAX(x)

- MIN(x)
- COUNT(x)

Aggregatsfunktionen

Transformation, Verdichtung einzelner Tupel zu einem Gesamtwert

- Funktion COUNT() kann auf eine Menge von Tupeln angewendet werden
- Funktionen SUM(), AVG(), MIN(), MAX() können auf eine Menge von Zahlen, die als Spalte einer Relation gegeben ist, angewandt werden
- Zusätzlich stehen die statistischen Größen STDDEV() und VARIANZ() zur Verfügung

Aggregation

Syntax:

```

1 SELECT <group_columns>, <aggregate_expressions>
2 FROM <table> [ JOIN <table> ... ]
3 [ WHERE <condition> ]
4 GROUP BY <group_columns>
5 HAVING <aggregate_condition>

```

Hinweis: Alle Spalten bei SELECT, die nicht in einem Aggregat-Ausdruck (mit SUM(), COUNT(), ...) auftauchen, müssen in der GROUP BY Klausel stehen.

Gruppieren und Ordnen

- GROUP BY
- HAVING
- ORDER BY

Beispiel (44)

7.6 SQL

7.6.1 Innere und äußere Verbundoperationen

Alternative Schreibweise zur "normalen" Verbundoperation

```

1 SELECT *
2 FROM x , y
3 WHERE x.z = y.z
4
5 SELECT *
6 FROM x INNER JOIN y ON x.z = y.z

```

Outer-Joins

Unterschieden werden rechte, linke und vollständige OUTER JOINS

7.6.2 Tabellenausdrücke

In der FROM Klausel kann ein beliebiger SELECT Ausdruck stehen

WITH

Muss mehrmals auf die gleiche geschachtelte Tabelle zugegriffen werden, so kann die Tabellendefinition mit WITH ausgeklammert werden

```

1 WITH TempTab (x , y , z) AS (SELECT x , y , z FROM ...)
2
3 SELECT ...
4 FROM TempTab t1 , TempTab t2
5 WHERE ...

```

Alias-Namen für Tabellen

Bennennung von Relationen

- Anfragen sollen auch Relationen mit sich selbst verknüpfen können
- Dafür notwendig die Benennung von Relationen → Alias-Namen

Beispiel

```

1 SELECT K1.KName, K1.KAdr
2 FROM Kunde K1, Kunde K2
3 WHERE K1.Kto < K2.Kto
4 AND K2.KName = 'Huber'

```

Guter SQL-Stil

- Einheiten L Einheitenname: l-name
- Benennung von DB-Objekten

- Tabelle: Einheiten
- Index: Einheiten-idx
- Primärschlüssel ...pk
- Fremdschlüssel: ...sk

7.6.3 Geschachtelte Anfragen

Prinzip der geschachtelten Anfragen

```

1 SELECT DISTINCT LName
2 FROM Lieferant
3 WHERE Ware IN (SELECT Ware FROM Auftrag WHERE KNAME = 'Huber '

```

Welche Lieferanten liefern alles, was Huber bestellt hat?

```

1 SELECT DISTINCT LName
2 FROM Lieferant L
3 WHERE NOT EXISTS
4     (SELECT Ware
5      FROM Auftrag
6      WHERE KName = 'Huber '
7           AND NOT Ware IN (SELECT Ware
8                           FROM Lieferant
9                           WHERE LName = L.LNAME))

```

Weitere Sprachelemente von SQL (53)

Verwendung von ALL und SOME/ANY Arithmetische Ausdrücke in der SELECT KLAUSEL

7.6.4 Änderungsoperationen Insert, Update, Delete

Einfügen von Tupeln

INSERT: Einfügen von Tupeln Spaltenliste ist optional, wenn alle Spalten angegeben werden

NULL und DEFAULT-Werte

Spalten und Werte müssen nicht angegeben werden, wenn:

- NULL-Werte erlaubt sind oder
- DEFAULT-Werte gesetzt sind oder
- AUTO-INCREMENT angegeben wurde

Varianten

Einfügen mehrerer Zeilen auf einmal

```
1 INSERT INTO Studiengaenge (SgNr, Kuerzel, ...)
2 VALUES
3     (1, INF, ...)
4     (2, WINF, ...)
```

Löschen und Aktualisieren

DELETE: Löschen von Tupeln

UPDATE: Verändern von Tupeln

Beispiel zu Änderungsoperationen 60

```
1 INSERT INTO
2
3 UPDATE
4 WHERE
5
6 DELETE
7 FROM
8 WHERE
```

7.6.5 Sequenzen und berechnete Spalten 63 ff

7.6.6 Sicherung der Integrität mit SQL 69ff

DBMS unterstützt die Benutzer bei

- Anfrageverarbeitung
- Persistenter Speicherung der Daten
- Gewährleistung der Konsistenz der Daten

Sicherstellung der ref. Integrität

Regeln beim Ändern/Löschen/Einfügen von Tupeln (74 ff)

Weitere einfache statische Integritätsbedingungen

CHECK CONSTRAINTS (79)

Erzwingen und Missachten von Integritätsbedingungen

Kapitel 8

Übung

8.1 Einführung

8.1.1

- a) Datenformat inflexibel:
 - (1) keine stand. Pfade
 - (2) viele Dateisys. erlauben keine Dateien über fixe Größe
 - (3) keine stand. Datentypen (.txt) und Schema der Datenspeicherung leicht uneinheitl.
- b) mehrere Personen sollen/können darauf zugreifen
- c) Datenformat Abfragesprache/-tool auch neu "lernenSSQL einheitl.
- d) Redundanz sorgt für Anomalien (z.B. Aktualisierung d. Daten)

8.1.2

Rechteck: Entität, Raute: Bezeichner, Kreis: Attribute

- a) 3
- b) partielle Beziehungen
 - $S \times T \rightarrow \ddot{U}$
 - $\ddot{U} \times T \rightarrow S$
 - $S \times \ddot{U} \rightarrow T$
- c) (1) Ein Tutor und ein Student nehmen an einer Übung teil
(2) An einer Übung mit einem Tutor nimmt ein Student teil

- (3) Ein Student in einer Übung hat einen Tutor
- d) (1) und (3)

8.1.3

$$A : N, C : M, B : 1$$

Faustregel: Auf der rechten Seite steht eine 1.

8.1.4

ACHTUNG: Multiplizitäten genau andersrum wie bei 1.3

- T:(1,*)
- Ü:(1,*)
- S:(0,1)

8.1.5

- Bahnhöfe M \leftrightarrow 1 Städte
- Bahnhöfe 1 \leftrightarrow verbindet \leftrightarrow 1 Bahnhöfe
- Bahnhöfe 1 \leftrightarrow verbindet \leftrightarrow N Züge
- Bahnhöfe 1 \leftrightarrow Start \leftrightarrow L Züge
- Bahnhöfe 1 \leftrightarrow Ziel \leftrightarrow K Züge

8.2 ER-Modellierung

8.2.1 Prof-Stud

8.1

8.2.2 ER-Bahn

8.2




Abbildung 8.1: Professor-Student ER




Abbildung 8.2: Bahnnetz ER




Abbildung 8.3: Relations ER

8.2.3 ER-Bsp

8.3

- a)
 - $A \times B \rightarrow C$
 - $A \times C \rightarrow B$
- b)
 - A: (a id: INT)
 - B: (b id: INT)
 - C: (c id: INT)
- c)
 - R_1 : (a id, b id, c id)
 - R_2 : (a id, b id, c id)

8.2.4 Vererbungshierarchie - Relationsschema

8.4

8.3 Relationenalgebra

dennis.koppenhagen@tu-dresden.de

$\Pi \rightarrow$ Projektion, Spalte

$\sigma \rightarrow$ Selektion, Zeile

$\rho \rightarrow$ Umbenennung,




Abbildung 8.4: Relations ER

8.3.1

- a) Geben Sie alle Vorlesungen an, die der Student X. gehört hat
 $R = \Pi_{\text{Titel, Vorl.Nr.}}(\text{Vorlesung} \bowtie (\text{hören} \bowtie \sigma_{\text{Name} = \text{X}}(\text{Studenten})))$
- b) Geben Sie die Titel der direkten Voraussetzungen für die Vorlesung Wissenschaftstheorie an:

$$R = \Pi_{\text{V Vorg. Titel}}(\rho_{\text{V Vrg}}(\text{Vorlesung}) \bowtie_{\text{V Vorg. VorlNr} = \text{Vorgänger}} \\ (\text{Voraussetzen} \bowtie_{\text{VNach. Vorl.Nr} = \text{Nachf.}} (\sigma_{\text{VNach. Titel} = \text{'Wiss.Theo'}}(\rho_{\text{VNach}}(\text{Vorlesungen}))))))$$

- c)

$$\Pi_{S1.Name, S2.Name} \left(\sigma_{Titel = Grundzüge(Vorlesung)} \right.$$
$$\bowtie Vorl.Nr. = h1.Vorl.Nr \left((\rho_{S1}(Studenten)) \right.$$
$$\bowtie S1.Matr.Nr = h1.Matr.Nr., S1.Matr.Nr != S2.Matr.Nr. \left((\rho_{h1}(hören)) \right.$$
$$\bowtie h1.Vorl = h2.VorlNr.(\rho_{h2}(hören)))$$
$$\bowtie S2.Matrikel = h2.Matrikel(\rho_{S2}(Studenten)))))$$

8.3.2

- Finden Sie die Assistenten von Professoren, die den Studenten Fichte unterrichtet haben, z.B. als potentielle Betreuer seiner Diplomarbeit
- Finden Sie die Studenten, die Vorlesungen hören (bzw. gehört haben), für die ihnen die direkten Voraussetzungen fehlen

8.3.3

a) $R \bowtie S$	A	B	C	D	E	G
	1	1	1	1	1	3
	2	2	3	2	3	1
	2	3	3	2	3	1
b) $R \ltimes S$	A	B	C	D	E	G
	1	1	1	1	1	3
	2	2	3	2	3	1
	2	3	3	2	3	1
	NULL	NULL	1	3	2	2

	A	B	C	D	E	G
	1	1	1	1	1	3
c) $R \bowtie S$	2	2	3	2	3	1
	2	3	3	2	3	1
	NULL	NULL	1	3	2	2
	3	2	2	3	NULL	NULL

	A	B	C	D
d) $R \bowtie S$	1	1	1	1
	2	2	3	2
	2	3	3	2

8.3.4 Kreuzprodukt und Divisionsoperator

$$\begin{aligned}
\Pi_A(R) &= \{X, Y, Z\} \\
\Pi_A(R) \times S &= \{(X, 2), (X, 3), (Y, 2), (Y, 3), (Z, 2), (Z, 3)\} \\
\Pi_A(R) \bowtie S &= \{(X, 3)\} \\
\Pi_A((\Pi_A(R) \times S) - R) &= \{X\} \\
\Pi_A(R) - \Pi_A(\dots) &= \{Y, Z\}
\end{aligned}$$

8.4 SQL

8.4.1 Befehle in SQL

1

```

1 SELECT name, population
2 FROM city
3 ORDER BY population DESC

```

2

```

1 SELECT city
2 FROM located
3 WHERE river IS NOT NULL
4 AND lake IS NOT NULL

```

3

```

1 SELECT name, population
2 FROM city
3 WHERE country = 'D'
4 ORDER BY population DESC

```

4

```
1 SELECT DISTINCT l.name
2 FROM language l
3 INNER JOIN encompasses e ON l.country = e.country
4 WHERE e.continent = 'Europe'
```

5

```
1 fill
```

8

```
1 SELECT DISTINCT c.name
2 FROM country c
3 INNER JOIN city s ON s.country = c.code
4 INNER JOIN city hs ON c.capital = hs.name
5 WHERE s.population > hs.population
```

9

```
1 SELECT c.name, SUM(s.population)
2 FROM city s
3 INNER JOIN country c ON s.country = c.code
4 WHERE s.population > 1000000
5 GROUP BY c.name
6 ORDER BY 2 DESC
```

Teil V

Hardware Laboratory

Teil VI

C++4CG

Literaturverzeichnis

- [1] HOELLDÖBLER, Steffen: *Logik und Logikprogrammierung - Band 1: Grundlagen. Band 2: Aufgaben und Lösungen. Kolleg Synchron*. 1. Aufl. Heidelberg : Synchron, 2011. – ISBN 978-3-939-38142-6